JP2000242238A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000242238A
JP2000242238A JP11045193A JP4519399A JP2000242238A JP 2000242238 A JP2000242238 A JP 2000242238A JP 11045193 A JP11045193 A JP 11045193A JP 4519399 A JP4519399 A JP 4519399A JP 2000242238 A JP2000242238 A JP 2000242238A
Authority
JP
Japan
Prior art keywords
liquid crystal
video
signal
power supply
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11045193A
Other languages
Japanese (ja)
Inventor
Masahito Usuki
雅人 薄木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11045193A priority Critical patent/JP2000242238A/en
Publication of JP2000242238A publication Critical patent/JP2000242238A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent degradation of picture quality caused by the disconnection of a signal connecting means of a liquid crystal display device. SOLUTION: The device is provided with detecting means 284, R17, 258 and 290 which detect the connecting condition of a signal connecting means L11, which is beforehand selected among plural signal connecting means L10 to L11, and a control means 258 which puts the arrangements of changing liquid crystal molecules to an initial condition prior to displaying of a picture on a liquid crystal display means 200 when a detection is made by the detecting means to indicate that the signal connecting means are disconnected and then, stops displaying of the picture. Thus, when the signal connecting means are reconnected, the displaying of the picture, which was being displayed immediately before the disconnection of the signal connecting means, on the liquid crystal display means is avoided and the degradation of the picture quality caused by the disconnection of the signal connecting means is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に関
し、例えばプラズマアドレス型液晶表示装置に適用して
好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and is suitably applied to, for example, a plasma addressed liquid crystal display device.

【0002】[0002]

【従来の技術】近年、家庭内で確保し得る設置スペース
を考慮しながら迫力のある映像を得るために、大型かつ
薄型で構成されたテレビジョン受像機や背面投射型プロ
ジェクタ装置が普及している。これらテレビジョン受像
機及び背面投射型プロジェクタ装置は、技術の進歩に伴
い、従来に比してかなり薄型化を実現しているが、テレ
ビジョン受像機の場合には例えば陰極線管(CRT:Ca
thode Ray Tube)の奥行き、背面投射型プロジェクタ装
置の場合には例えば投射レンズを設置する角度のような
構成上の条件によってそれぞれ薄型化に限界がある。
2. Description of the Related Art In recent years, large and thin television receivers and rear projection type projectors have become widespread in order to obtain powerful images in consideration of the installation space that can be secured in a home. . These television receivers and rear-projection type projector devices have been considerably thinned as compared with the prior art with the progress of technology. In the case of a television receiver, for example, a cathode ray tube (CRT: Ca
In the case of a rear projection type projector device, there is a limit to the reduction in thickness, depending on the structural conditions such as the angle at which the projection lens is installed.

【0003】このようなテレビジョン受像機や背面投射
型プロジェクタ装置に比して薄型化を実現できる表示装
置として、TFT(Thin Film Trangistor)を用いた液
晶ディスプレイが考えられる。しかしながらこのTFT
を用いた液晶ディスプレイは、IC(Integrated Circu
it)技術を用いて形成されるTFTを増加させることに
より大型化を実現しなければらなず、一段と高精度な製
造技術が要求されると共に、製造歩留りが低下して極め
て高価になる。
A liquid crystal display using a thin film transistor (TFT) is considered as a display device that can be made thinner than such a television receiver or a rear projection type projector device. However, this TFT
Liquid crystal display using IC (Integrated Circuit)
It is necessary to increase the size of the TFT by increasing the number of TFTs formed using the it) technique, which requires a more precise manufacturing technique, and lowers the manufacturing yield, resulting in extremely high cost.

【0004】そこで、テレビジョン受像機や背面投射型
プロジェクタ装置と同程度の大画面を形成し得ると共
に、液晶ディスプレイ程度の薄さを実現したプラズマア
ドレス型液晶表示素子(PALC:Plasma Addressed L
iquid Crystal )を用いた表示装置が提案されている。
このPALCは、例えば高輝度、高コントラストといっ
たTFTを用いた液晶ディスプレイの長所を生かしなが
ら、PDP(Plasma Display Panel)の技術によって大
画面を実現し得るものである。すなわちPALCは、当
該PALCの背面に配置されているバックライトから放
射される光束をアクティブマトリクス方式によって選択
的に透過させることにより映像を生成する透過型の表示
素子である。具体的にはPALCは、液晶表示素子の各
画素を駆動するための駆動電極に駆動電圧を順次供給す
ると共に、走査溝に充填されているプラズマガスを順次
放電させることにより、液晶表示素子の各画素に映像信
号を順次印加して映像を表示するようになされている。
Accordingly, a plasma-addressed liquid crystal display element (PALC: Plasma Addressed L) which can form a large screen as large as a television receiver or a rear projection type projector device and realizes a thickness as thin as a liquid crystal display.
A display device using an iquid crystal has been proposed.
This PALC can realize a large screen by the technology of a PDP (Plasma Display Panel) while taking advantage of a liquid crystal display using a TFT such as a high luminance and a high contrast, for example. That is, the PALC is a transmissive display element that generates an image by selectively transmitting a light beam emitted from a backlight disposed on the back surface of the PALC by an active matrix method. Specifically, the PALC sequentially supplies a drive voltage to a drive electrode for driving each pixel of the liquid crystal display element, and sequentially discharges the plasma gas filled in the scanning groove, thereby forming each of the liquid crystal display elements. An image is displayed by sequentially applying image signals to the pixels.

【0005】以下、このようなPALCを用いたプラズ
マアドレス型液晶表示装置の構成について、映像系回路
ブロックと電源系回路ブロックとに分けて説明する。ま
ず図14は、プラズマアドレス型液晶表示装置の映像系
回路ブロック1の構成を示す。このプラズマアドレス型
液晶表示装置の映像系回路ブロック1は、外部から供給
される入力信号S1を映像処理ブロック3に入力する。
Hereinafter, the configuration of a plasma address type liquid crystal display device using such a PALC will be described by dividing it into a video circuit block and a power supply circuit block. First, FIG. 14 shows the configuration of the video circuit block 1 of the plasma addressed liquid crystal display device. The video system circuit block 1 of the plasma addressed liquid crystal display device inputs an input signal S1 supplied from the outside to the video processing block 3.

【0006】映像処理ブロック3は、入力信号S1を復
調することにより映像信号S9を生成し、これを映像表
示ブロック15の映像信号処理回路17に送出する。映
像信号処理回路17は、映像信号S9をアナログディジ
タル変換し、その結果得られる映像データS12を液晶
コラムドライバ23に送出する。
The video processing block 3 generates a video signal S 9 by demodulating the input signal S 1 and sends it to the video signal processing circuit 17 of the video display block 15. The video signal processing circuit 17 converts the video signal S9 from analog to digital, and sends the resulting video data S12 to the liquid crystal column driver 23.

【0007】液晶コラムドライバ23は、図示しない電
源系回路ブロックから供給される電源電圧S13を基に
動作するようになされており、映像信号処理回路17か
ら供給される1水平期間の映像データS12をラッチし
た後、PALC25の走査溝(図示せず)でプラズマ放
電が発生したタイミングで映像データS12を1水平ラ
イン毎に読み出し、当該読み出した映像データS12を
アナログの駆動電圧S16に変換してPALC25の駆
動電極(図示せず)に送出する。
The liquid crystal column driver 23 operates based on a power supply voltage S13 supplied from a power supply system circuit block (not shown), and converts the video data S12 for one horizontal period supplied from the video signal processing circuit 17 into one. After the latch, the video data S12 is read out for each horizontal line at the timing when the plasma discharge occurs in the scanning groove (not shown) of the PALC 25, and the read out video data S12 is converted into the analog drive voltage S16 to convert the read data to the analog drive voltage S16. It is sent to a drive electrode (not shown).

【0008】一方、LCD(Liquid Crystal Display)
コントローラ29は、図示しない電源系回路ブロックか
ら供給される電源電圧S17によって動作するようにな
され、制御部9から供給される動作クロックを基にPA
LC25の走査溝(図示せず)毎にプラズマ放電させる
ためのプラズマパルスS22を生成し、当該プラズマパ
ルスS22を制御部9から供給される切換信号S24を
基にオンオフ動作するスイッチSW1を介してプラズマ
ドライバ33に供給する。
On the other hand, LCD (Liquid Crystal Display)
The controller 29 is operated by a power supply voltage S17 supplied from a power supply circuit block (not shown), and operates based on an operation clock supplied from the control unit 9.
A plasma pulse S22 for generating a plasma discharge for each scanning groove (not shown) of the LC 25 is generated, and the plasma pulse S22 is supplied to the plasma via a switch SW1 which is turned on / off based on a switching signal S24 supplied from the control unit 9. It is supplied to the driver 33.

【0009】プラズマドライバ33は、図示しない電源
系回路ブロックから供給される電源電圧S26によって
動作するようになされており、供給されるプラズマパル
スS22に基づいてPALC25の各走査溝(図示せ
ず)を所望の順序で順次選択してプラズマ放電を発生さ
せるための駆動信号S28を生成し、これをPALC2
5に供給する。
The plasma driver 33 is operated by a power supply voltage S26 supplied from a power supply circuit block (not shown), and scans each scanning groove (not shown) of the PALC 25 based on the supplied plasma pulse S22. A drive signal S28 for sequentially selecting a desired order to generate a plasma discharge is generated,
5

【0010】このように液晶コラムドライバ23に入力
される映像データS12に同期して、走査溝(図示せ
ず)を順次プラズマ放電させて当該プラズマ放電をフィ
ールド毎に繰り返すことにより、映像データS12が供
給されるタイミングに応じてPALC25の液晶表示素
子(図示せず)を駆動して所望の映像を表示する。
As described above, in synchronization with the video data S12 input to the liquid crystal column driver 23, the scanning grooves (not shown) are sequentially subjected to plasma discharge and the plasma discharge is repeated for each field, so that the video data S12 is generated. A desired image is displayed by driving a liquid crystal display element (not shown) of the PALC 25 according to the supplied timing.

【0011】続いて図15は、プラズマアドレス型液晶
表示装置の電源系回路ブロック50の構成を示す。電源
系回路ブロック50は、外部からAC(Alternating Cu
rrent )コンセント(図示せず)を介して供給される交
流の電源電圧S40をAC整流回路52に供給して整流
することにより直流の電源電圧S42を生成し、当該電
源電圧S42を主電源系スイッチ部58及び待機電源電
圧生成回路60に入力する。
FIG. 15 shows the configuration of a power supply system circuit block 50 of the plasma addressed liquid crystal display device. The power supply system circuit block 50 receives AC (Alternating Cu
rrent) An AC power supply voltage S40 supplied via an outlet (not shown) is supplied to an AC rectifier circuit 52 to rectify the AC power supply voltage S40, thereby generating a DC power supply voltage S42, and switching the power supply voltage S42 to a main power supply system switch. It is input to the unit 58 and the standby power supply voltage generation circuit 60.

【0012】待機電源電圧生成回路60は、電源電圧S
42を5〔V〕の電源電圧S46に変換し、そのうち電
源電圧S46Aを制御部9(図14に示す制御部9と同
一)に供給する。これと共に待機電源電圧生成回路60
は、ユーザの操作によってこのプラズマアドレス型液晶
表示装置のオンオフ動作を行うために設けられた主電源
スイッチ66を構成する第1のスイッチSW10を介し
て、電源電圧S46Bをアンド回路68の入力端子yに
供給するようになされている。
The standby power supply voltage generation circuit 60 supplies the power supply voltage S
42 is converted to a power supply voltage S46 of 5 [V], and the power supply voltage S46A is supplied to the control unit 9 (same as the control unit 9 shown in FIG. 14). At the same time, the standby power supply voltage generation circuit 60
Supplies the power supply voltage S46B to the input terminal y of the AND circuit 68 via a first switch SW10 constituting a main power switch 66 provided for performing an on / off operation of the plasma addressed liquid crystal display device by a user operation. To be supplied.

【0013】また制御部9は、待機電源電圧生成回路6
0から抵抗R7を介して5〔V〕の電源電圧S46Aが
供給されると共に、グランドから主電源スイッチ66を
構成する第2のスイッチSW12を介して0〔V〕の電
圧が供給されるようになされており、主電源スイッチ6
6がオフのときには待機電源電圧生成回路60から5
〔V〕の電源電圧S46Aが供給されている。この状態
において、ユーザが主電源スイッチ66をオンすると、
制御部9に供給される電源電圧が5〔V〕から0〔V〕
に変化することから、制御部9は、供給される電圧の変
化を基に主電源スイッチ66がオンされたことを検出
し、主電源系スイッチ部58をオンするための論理レベ
ル「H」の制御信号S49をアンド回路68の入力端子
xに供給する。
The control unit 9 includes a standby power supply voltage generation circuit 6
From 0, a power supply voltage S46A of 5 [V] is supplied via a resistor R7, and a voltage of 0 [V] is supplied from the ground via a second switch SW12 constituting a main power supply switch 66. The main power switch 6
When 6 is off, the standby power supply voltage generation circuits 60 to 5
[V] power supply voltage S46A is supplied. In this state, when the user turns on the main power switch 66,
The power supply voltage supplied to the control unit 9 is changed from 5 [V] to 0 [V].
The control unit 9 detects that the main power switch 66 has been turned on based on the change in the supplied voltage, and sets the logic level “H” for turning on the main power switch unit 58. The control signal S49 is supplied to the input terminal x of the AND circuit 68.

【0014】アンド回路68は、待機電源電圧生成回路
60から供給される電源電圧S46Aと制御部9から供
給される制御信号S49とが示す論理レベルの論理積を
とり、その結果得た制御信号S51を主電源系スイッチ
部58に送出する。従ってアンド回路68は、待機電源
電圧生成回路60から供給される電源電圧S46Aと制
御部9から供給される制御信号S49とが両方とも論理
レベル「H」のときに主電源系スイッチ部58をオン
し、当該主電源系スイッチ部58から出力される電源電
圧S53を主電源電圧生成回路70に供給させる。
The AND circuit 68 calculates the logical product of the power supply voltage S46A supplied from the standby power supply voltage generation circuit 60 and the control signal S49 supplied from the control unit 9, and obtains the control signal S51 obtained as a result. To the main power system switch unit 58. Therefore, the AND circuit 68 turns on the main power supply system switch section 58 when the power supply voltage S46A supplied from the standby power supply voltage generation circuit 60 and the control signal S49 supplied from the control section 9 are both at the logic level “H”. Then, the power supply voltage S53 output from the main power supply system switch section 58 is supplied to the main power supply voltage generation circuit 70.

【0015】主電源電圧生成回路70は、プラズマアド
レス型液晶表示装置を動作させるのに必要な電源電圧S
13、S17及びS26を生成し、そのうち電源電圧S
17をLCDコントローラ29(図14)に供給すると
共に、電源電圧S13を制御部9の制御に基づいてオン
オフ動作するスイッチSW13を介して液晶コラムドラ
イバ23(図14)に供給し、さらに電源電圧S26を
制御部9の制御に基づいてオンオフ動作するスイッチS
W15を介してプラズマドライバ33(図14)に供給
する。
The main power supply voltage generation circuit 70 is provided with a power supply voltage S necessary for operating the plasma addressed liquid crystal display device.
13, S17 and S26, of which the power supply voltage S
17 is supplied to the LCD controller 29 (FIG. 14), and the power supply voltage S13 is supplied to the liquid crystal column driver 23 (FIG. 14) via the switch SW13 that is turned on and off under the control of the control unit 9. Switch S that is turned on and off under the control of the control unit 9
It is supplied to the plasma driver 33 (FIG. 14) via W15.

【0016】ここで図16は、PALC25の駆動電極
に印加する駆動電圧S16(図14)とプラズマドライ
バ33に印加するプラズマパルスS22(図14)との
関係を示す。図16(A)は、駆動電極に印加する2ラ
イン分の駆動電圧S16を示し、図16(B)は、プラ
ズマドライバ33に印加される1ライン目のプラズマパ
ルスS22を示し、図16(C)は、プラズマドライバ
33を介してPALC25の走査溝に形成されているカ
ソード(図示せず)に印加される1ライン目の電源電圧
S26を示し、図16(D)は、プラズマドライバ33
に印加される2ライン目のプラズマパルスS22を示
し、図16(E)は、プラズマドライバ33を介してカ
ソード(図示せず)に印加される2ライン目の電源電圧
S26を示す。
FIG. 16 shows the relationship between the drive voltage S16 (FIG. 14) applied to the drive electrode of the PALC 25 and the plasma pulse S22 (FIG. 14) applied to the plasma driver 33. FIG. 16A shows a drive voltage S16 for two lines applied to the drive electrode, FIG. 16B shows a plasma pulse S22 of the first line applied to the plasma driver 33, and FIG. ) Shows the power supply voltage S26 of the first line applied to the cathode (not shown) formed in the scanning groove of the PALC 25 via the plasma driver 33, and FIG.
16 (E) shows a plasma pulse S22 on the second line, and FIG. 16 (E) shows a power supply voltage S26 on the second line applied to the cathode (not shown) via the plasma driver 33.

【0017】映像系回路ブロック1は、図16(B)に
示すタイミングでプラズマドライバ33に1ライン目の
プラズマパルスS22を印加すると共に、図16(C)
に示すタイミングでカソードに1ライン目の電源電圧S
26を印加する。この状態において、映像系回路ブロッ
ク1は、図16(A)に示すタイミングで1ライン分の
各画素でサンプルホールドされた最大60〔V〕の駆動
電圧S16を連続してPALC25の駆動電極に印加す
ることにより、1ライン分の映像をPALC25の液晶
表示素子(図示せず)に書込むようになされている。
The video circuit block 1 applies the plasma pulse S22 of the first line to the plasma driver 33 at the timing shown in FIG.
At the timing shown in FIG.
26 is applied. In this state, the video circuit block 1 continuously applies the drive voltage S16 of a maximum of 60 [V] sampled and held by each pixel for one line at the timing shown in FIG. 16A to the drive electrodes of the PALC 25. By doing so, one line of video is written on the liquid crystal display element (not shown) of the PALC 25.

【0018】続いて映像系回路ブロック1は、図16
(D)に示すタイミングでプラズマドライバ33に2ラ
イン目のプラズマパルスS22を印加すると共に、図1
6(E)に示すタイミングでカソードに2ライン目の電
源電圧S26を印加する。この状態において、映像系回
路ブロック1は、図16(A)に示すタイミングで1ラ
イン分の各画素でサンプルホールドされた最大−60
〔V〕の駆動電圧S16を連続してPALC25の駆動
電極に印加することにより、1ライン分の映像をPAL
C25の液晶表示素子(図示せず)に書き込む。
Subsequently, the video circuit block 1 is shown in FIG.
A plasma pulse S22 of the second line is applied to the plasma driver 33 at the timing shown in FIG.
The power supply voltage S26 of the second line is applied to the cathode at the timing shown in FIG. In this state, the video system circuit block 1 has a maximum of −60 sampled and held at each pixel of one line at the timing shown in FIG.
By continuously applying the drive voltage S16 of [V] to the drive electrodes of the PALC 25, one line of video is
Writing is performed on a C25 liquid crystal display element (not shown).

【0019】このようにして映像系回路ブロック1は、
奇数ライン及び偶数ライン毎に駆動電圧S16の正負を
反転させながら当該駆動電圧S16をPALC25に入
力して、液晶表示素子(図示せず)を交流電圧によって
駆動することにより、直流電圧を継続的に印加すること
によって発生する液晶分子の劣化を防止している。以
下、同様にして、450ライン分の駆動電圧S16を液
晶表示素子に順次書き込むことにより、1フィールド分
の映像を形成してPALC25に表示することができ
る。
As described above, the video system circuit block 1
The drive voltage S16 is input to the PALC 25 while inverting the polarity of the drive voltage S16 for each of the odd line and the even line, and the liquid crystal display element (not shown) is driven by the AC voltage to continuously reduce the DC voltage. This prevents the deterioration of the liquid crystal molecules caused by the application. Hereinafter, similarly, by sequentially writing the drive voltage S16 for 450 lines to the liquid crystal display element, an image for one field can be formed and displayed on the PALC 25.

【0020】このようにPALC25に映像を表示して
いるときに、ユーザが自ら電源をオフしたり、又は停電
するなどして電源が瞬断されると、走査溝内のプラズマ
放電は、電源がオフされた瞬間に不安定になり、同一の
走査溝内でも部分的に消滅してしまう場合がある。この
場合、PALC25では、液晶表示素子に印加された駆
動電圧すなわち残留電荷によって液晶分子がねじれた状
態で電源が遮断されてしまうことから、電源をオフした
ときに書き込まれた映像が部分的にそのまま保持される
ことになる。このように液晶分子の配列が不揃いな状態
で放置されると、PALC25にCRTの焼き付きに類
似した現象(以下、これを焼き付き現象と呼ぶ)が発生
してしまう。
When the user turns off the power or cuts off the power supply while displaying an image on the PALC 25, the plasma discharge in the scanning groove causes the power supply to stop. It may become unstable at the moment of turning off, and may partially disappear even in the same scanning groove. In this case, in the PALC 25, since the power supply is cut off in a state where the liquid crystal molecules are twisted by the drive voltage applied to the liquid crystal display element, that is, the residual charge, the image written when the power supply is turned off is partially left as it is. Will be retained. If the liquid crystal molecules are left in an irregular arrangement as described above, a phenomenon similar to the burn-in of the CRT (hereinafter referred to as a burn-in phenomenon) occurs in the PALC 25.

【0021】この状態において、再度電源が投入される
と、液晶表示素子は、電源がオフされていた間、その液
晶分子がねじれた状態で一定時間放置されていたため
に、液晶コラムドライバ23から供給される駆動電圧S
16に応じた動作を実行するまでに所定の時間が必要と
なる。このようにPALC25では、再度の電源投入
時、過去に電源をオフしたときに表示されていた映像が
残像として所定時間表示されてしまういわゆる焼き付き
現象が発生し、ユーザに違和感を与える映像が表示され
る。またPALC25では、液晶表示素子の液晶分子を
捻じれた状態すなわち直流電圧を液晶表示素子に継続的
に印加した状態で放置しておくと、イオン化現象によっ
て液晶分子が劣化して液晶表示素子の寿命が短縮する事
態が生じる。
In this state, when the power is turned on again, the liquid crystal display element is supplied from the liquid crystal column driver 23 because the liquid crystal molecules are left in a twisted state for a certain time while the power is off. Drive voltage S
A predetermined time is required until the operation according to No. 16 is performed. As described above, in the PALC 25, when the power is turned on again, a so-called burn-in phenomenon in which an image displayed when the power was turned off in the past is displayed as an afterimage for a predetermined time occurs, and an image that gives a feeling of strangeness to the user is displayed. You. In the PALC 25, if the liquid crystal molecules of the liquid crystal display element are left in a twisted state, that is, a state in which a DC voltage is continuously applied to the liquid crystal display element, the liquid crystal molecules are degraded due to ionization and the life of the liquid crystal display element is reduced. Is shortened.

【0022】そこでこのような焼き付き現象が発生する
ことを回避するために、電源をオフしたときに0〔V〕
の駆動電圧S16をPALC25の液晶表示素子(図示
せず)に印加して、液晶分子のねじれを取り除いた後に
映像の表示を停止させる方法が考えられている。一般に
通常のTFT液晶表示素子では、全てのTFTトランジ
スタをオン状態にして各画素に0〔V〕の駆動電圧を印
加することにより、焼き付き現象を防止することができ
る。しかしながらプラズマアドレス型液晶表示装置で
は、このTFT液晶表示素子で用いられるような方法を
用いて表示を停止させるためには、全ての走査溝でプラ
ズマ放電を発生させる必要があることから、数十アンペ
アの電流を有する大容量の電源回路が必要になり、素子
の重量が増加して大型化する不都合が生じる。このよう
な不都合を回避するため、プラズマアドレス型液晶表示
装置は、PALC25の液晶表示素子に対して0〔V〕
の駆動電圧S16を印加しながら各ライン毎に順次プラ
ズマ放電させることにより、液晶分子のねじれを取り除
いている。
Therefore, in order to avoid the occurrence of such a burn-in phenomenon, when the power is turned off, 0 [V] is applied.
Is applied to the liquid crystal display element (not shown) of the PALC 25 to stop the display of an image after removing the twist of the liquid crystal molecules. Generally, in a normal TFT liquid crystal display element, the burn-in phenomenon can be prevented by turning on all the TFT transistors and applying a drive voltage of 0 [V] to each pixel. However, in the plasma address type liquid crystal display device, in order to stop the display using the method used in the TFT liquid crystal display element, it is necessary to generate a plasma discharge in all the scanning grooves, so that several tens of amperes are required. Therefore, a large-capacity power supply circuit having the above current is required, and there is a disadvantage that the weight of the element increases and the device becomes large. In order to avoid such inconvenience, the plasma-addressed liquid crystal display device uses 0 [V] for the liquid crystal display element of the PALC 25.
The liquid crystal molecules are twisted by sequentially performing plasma discharge for each line while applying the drive voltage S16 of FIG.

【0023】図17は、電源をオフした後に駆動電圧S
16(図14)をPALC25に供給するタイミングと
プラズマパルスS22(図14)をプラズマドライバ3
3に供給するタイミングとの関係を示す。図17(A)
は、プラズマドライバ33に供給される電源電圧S26
を示し、図17(B)は、液晶コラムドライバ23に供
給される電源電圧S13を示し、図17(C)は、PA
LC25の駆動電極に印加する駆動電圧S16を示し、
図17(D)は、プラズマドライバ33に印加されるプ
ラズマパルスS22を示し、図17(E)は、電源をオ
フした後にプラズマドライバ33に印加されるプラズマ
パルスS22を示す。
FIG. 17 shows the drive voltage S after the power is turned off.
16 (FIG. 14) to the PALC 25 and the plasma pulse S22 (FIG. 14)
3 shows the relationship with the supply timing. FIG. 17 (A)
Is a power supply voltage S26 supplied to the plasma driver 33.
FIG. 17B shows the power supply voltage S13 supplied to the liquid crystal column driver 23, and FIG.
A drive voltage S16 applied to a drive electrode of the LC 25;
FIG. 17D shows a plasma pulse S22 applied to the plasma driver 33, and FIG. 17E shows a plasma pulse S22 applied to the plasma driver 33 after the power is turned off.

【0024】図17(B)に示すように、3ライン目の
途中で電源がオフされると、図17(C)に示すよう
に、液晶コラムドライバ23は、電源がオフされた後、
PALC25の液晶表示素子に対して0〔V〕の駆動電
圧S16を1フィールド(450ライン分)にわたって
印加する。これと共にプラズマドライバ33は、図17
(A)に示すように、電源がオフされた後、主電源電圧
生成回路70から少なくとも1フィールド以上電源電圧
S26が供給され、その動作状態が維持される。
When the power is turned off in the middle of the third line as shown in FIG. 17B, the liquid crystal column driver 23 turns off the power after the power is turned off as shown in FIG.
A drive voltage S16 of 0 [V] is applied to the liquid crystal display element of the PALC 25 over one field (450 lines). At the same time, the plasma driver 33
As shown in (A), after the power is turned off, the power supply voltage S26 is supplied from the main power supply voltage generation circuit 70 for at least one field, and the operation state is maintained.

【0025】一方LCDコントローラ29は、図17
(E)に示すように、電源をオフした後、制御部9の制
御に基づいてオンオフ動作するスイッチSW1を介して
プラズマパルスS22をプラズマドライバ33に順次印
加することにより、1フィールド分のプラズマ放電を1
6.9〔msec〕の期間にわたって発生させる。この
ように順次プラズマ放電を発生させながら液晶表示素子
に対して0〔V〕の駆動電圧S16を印加することによ
り、1ライン目から450ライン目までの走査線でなる
液晶表示素子の画素全てに0〔V〕の駆動電圧S16を
印加することができ、かくして電源をオフした後に残留
する電荷をなくして液晶分子の配列を初期の状態に戻す
ことができる。
On the other hand, the LCD controller 29
As shown in (E), after the power supply is turned off, the plasma pulse S22 is sequentially applied to the plasma driver 33 via the switch SW1 which is turned on and off under the control of the control unit 9, whereby the plasma discharge for one field is performed. 1
It is generated over a period of 6.9 [msec]. By applying the driving voltage S16 of 0 [V] to the liquid crystal display element while sequentially generating the plasma discharge in this manner, all the pixels of the liquid crystal display element consisting of the scanning lines from the first line to the 450th line are applied. The driving voltage S16 of 0 [V] can be applied, and thus, the electric charge remaining after the power is turned off can be eliminated, and the alignment of the liquid crystal molecules can be returned to the initial state.

【0026】続いて制御部9によって行われる電源オフ
時の制御手順を図18に示すタイミングチャートを用い
て説明する。図18(A)は、プラズマドライバ33に
対する電源電圧S26の供給を制御するスイッチSW1
5のオンオフ動作を示し、図18(B)は、プラズマド
ライバ33に供給される電源電圧S26を示し、図18
(C)は、液晶コラムドライバ23に対する電源電圧S
13の供給を制御するスイッチSW13のオンオフ動作
を示し、図18(D)は、プラズマドライバ33に対す
るプラズマパルスS22の供給を制御するスイッチSW
1のオンオフ動作を示し、図18(E)は、主電源系ス
イッチ部58のオンオフ動作を示す。
Next, a control procedure performed by the control unit 9 when the power is turned off will be described with reference to a timing chart shown in FIG. FIG. 18A shows a switch SW1 for controlling the supply of the power supply voltage S26 to the plasma driver 33.
FIG. 18B shows a power supply voltage S26 supplied to the plasma driver 33, and FIG.
(C) shows the power supply voltage S for the liquid crystal column driver 23.
FIG. 18 (D) shows the on / off operation of the switch SW13 for controlling the supply of the plasma pulse S22 to the plasma driver 33.
FIG. 18E shows the on / off operation of the main power supply system switch unit 58.

【0027】図18(C)に示すように、制御部9は、
電源がオフされたことを検出してスイッチSW13をオ
フ状態に設定することにより、液晶コラムドライバ23
にPALC25の液晶表示素子に対して0〔V〕の駆動
電圧S16を書き込むことを開始させる。これと共に図
18(D)に示すように、制御部9は、電源がオフされ
たことを検出すると、電源がオフされたタイミングから
スイッチSW1をオフするタイミングまでの例えば1
6.9〔msec〕の間、LCDコントローラ29から
プラズマパルスS22をプラズマドライバ33に順次供
給させて、1フィールド分のプラズマ放電を発生させ
る。そして制御部9は、図18(A)及び(B)に示す
タイミングでスイッチSW15をオフにしてプラズマド
ライバ33の動作を停止させ、その後、図18(E)に
示すタイミングで主電源系スイッチ部58をオフにす
る。このようにプラズマアドレス型液晶表示装置では、
電源がオフされると、液晶分子のねじれを取り除いた後
に映像の表示を停止させるようになされている。
As shown in FIG. 18C, the control unit 9
By detecting that the power has been turned off and setting the switch SW13 to the off state, the liquid crystal column driver 23
Then, writing of the driving voltage S16 of 0 [V] to the liquid crystal display element of the PALC 25 is started. At the same time, as shown in FIG. 18D, when the control unit 9 detects that the power is turned off, the control unit 9 sets, for example, one time from the time when the power is turned off to the time when the switch SW1 is turned off.
During 6.9 [msec], the plasma pulse S22 is sequentially supplied from the LCD controller 29 to the plasma driver 33 to generate plasma discharge for one field. Then, the control unit 9 turns off the switch SW15 at the timings shown in FIGS. 18A and 18B to stop the operation of the plasma driver 33, and thereafter, at the timing shown in FIG. Turn off 58. Thus, in a plasma addressed liquid crystal display device,
When the power is turned off, the display of an image is stopped after the twist of the liquid crystal molecules is removed.

【0028】ところで昨今では、上述したようなプラズ
マアドレス型液晶表示装置を壁に掛けて使用する壁掛け
型のプラズマアドレス型液晶表示装置が開発及び導入さ
れている。壁掛け型のプラズマアドレス型液晶表示装置
では、壁に掛けて使用すると、例えばUV/BSチュー
ナ用のアンテナ線やVTR等の外部機器から出力される
ビデオ信号を入力するためのケーブルのような信号ケー
ブルを、壁に掛けられた装置本体から何本も引き出して
使用することになり、ユーザに見苦しい印象を与えてし
まう。
Recently, a wall-mounted plasma-addressed liquid crystal display device that uses the above-described plasma-addressed liquid crystal display device on a wall has been developed and introduced. In a wall-mounted plasma address type liquid crystal display device, when used by hanging on a wall, a signal cable such as a cable for inputting a video signal output from an external device such as an antenna line for a UV / BS tuner or a VTR, for example. Are pulled out from the apparatus main body hung on the wall and used, giving an unpleasant impression to the user.

【0029】そこでこのような不都合を避けるため、図
19に示すように、壁掛け型のプラズマアドレス型液晶
表示装置100を、映像をディスプレイパネルに表示さ
せるための映像表示ユニット102と、複数の外部機器
から入力されるケーブルを接続するためのコントロール
ユニット104とに分離し、当該映像表示ユニット10
2及びコントロールユニット104を1本のマルチケー
ブル106によって接続したものが提案されている。
To avoid such inconvenience, as shown in FIG. 19, a wall-mounted plasma addressed liquid crystal display device 100 is provided with an image display unit 102 for displaying an image on a display panel, and a plurality of external devices. And a control unit 104 for connecting a cable input from the video display unit 10.
2 and a control unit 104 connected by one multi-cable 106 are proposed.

【0030】ここで図14及び図15との対応部分に同
一符号を付して示す図20は、壁掛け型のプラズマアド
レス型液晶表示装置100の回路構成を示す。このプラ
ズマアドレス型液晶表示装置100は、図14に示す映
像系回路ブロック1のうち、映像処理ブロック3及び操
作部11をコントロールユニット104に収納すると共
に映像表示ブロック15を映像表示ユニット102に収
納する。さらにプラズマアドレス型液晶表示装置100
は、図15に示す電源系回路ブロック50のうち主電源
スイッチ66をコントロールユニット104に収納する
と共に、当該主電源スイッチ66以外の回路を映像表示
ユニット102に収納する。
FIG. 20, in which parts corresponding to those in FIG. 14 and FIG. 15 are assigned the same reference numerals, shows the circuit configuration of a wall-mounted plasma addressed liquid crystal display device 100. In the plasma addressed liquid crystal display device 100, of the video system circuit block 1 shown in FIG. 14, the video processing block 3 and the operation unit 11 are housed in the control unit 104, and the video display block 15 is housed in the video display unit 102. . Further, the plasma addressed liquid crystal display device 100
Stores the main power switch 66 of the power supply system circuit block 50 shown in FIG. 15 in the control unit 104 and stores the circuits other than the main power switch 66 in the video display unit 102.

【0031】さらにプラズマアドレス型液晶表示装置1
00は、図14及び図15に示す制御部9を、映像表示
ブロック102を制御する制御部9Aとコントロールユ
ニット104を制御する制御部9Bとに分離して収納し
ている。このように制御部9を分離して映像表示ユニッ
ト102とコントロールユニット104とに収納するこ
とにより、マルチケーブル106の配線数を少なくする
ことができ、これによりマルチケーブル106のコネク
タが大きくなることを回避して映像表示ユニット102
の薄型化を可能にすることができる。
Further, the plasma addressed liquid crystal display device 1
Reference numeral 00 stores the control unit 9 shown in FIGS. 14 and 15 separately in a control unit 9A for controlling the video display block 102 and a control unit 9B for controlling the control unit 104. By separating the control unit 9 and storing the control unit 9 in the video display unit 102 and the control unit 104, it is possible to reduce the number of wires of the multi-cable 106, thereby increasing the size of the connector of the multi-cable 106. Avoid the video display unit 102
Can be made thinner.

【0032】具体的にはプラズマアドレス型液晶表示装
置100は、接続ラインL1〜L5からなるマルチケー
ブル106を介して映像表示ユニット102及びコント
ロールユニット104を接続している。接続ラインL1
は、映像表示ユニット102の待機電源電圧生成回路6
0から出力される電源電圧S46Bを、コントロールユ
ニット104の主電源スイッチ66の第1のスイッチS
W10に供給するためのものである。
More specifically, the plasma addressed liquid crystal display device 100 connects the video display unit 102 and the control unit 104 via a multi-cable 106 composed of connection lines L1 to L5. Connection line L1
Is the standby power supply voltage generation circuit 6 of the video display unit 102.
0 to the first switch S of the main power switch 66 of the control unit 104.
It is for supplying to W10.

【0033】接続ラインL2は、映像表示ユニット10
2の制御部9Aとコントロールユニット104の制御部
9Bとの間で制御信号をやりとりするためのものであ
る。接続ラインL3は、コントロールユニット104の
グランドから主電源スイッチ66の第2のスイッチSW
12を介して0〔V〕の電圧を映像表示ユニット102
の制御部9Aに供給するためのものである。接続ライン
L4は、コントロールユニット104の主電源スイッチ
66の第1のスイッチSW10から供給される電源電圧
S46Bを、映像表示ユニット102のアンド回路68
の入力端子yに供給するためのものである。接続ライン
L5は、コントロールユニット104の映像処理ブロッ
ク3から供給される映像信号S9を映像表示ユニット1
02の映像表示ブロック15に供給するためのものであ
る。
The connection line L2 is connected to the video display unit 10
This is for exchanging control signals between the control unit 9A of the second control unit and the control unit 9B of the control unit 104. The connection line L3 is connected from the ground of the control unit 104 to the second switch SW of the main power switch 66.
A voltage of 0 [V] is applied to the video display unit
Is supplied to the control unit 9A. The connection line L4 connects the power supply voltage S46B supplied from the first switch SW10 of the main power supply switch 66 of the control unit 104 to the AND circuit 68 of the video display unit 102.
To the input terminal y. The connection line L5 transmits the video signal S9 supplied from the video processing block 3 of the control unit 104 to the video display unit 1.
02 to be supplied to the video display block 15.

【0034】かくしてプラズマアドレス型液晶表示装置
100においては、マルチケーブルの接続ラインL1〜
L5が全て同時に外れた場合、ユーザが主電源スイッチ
SW66をオフにした場合と同様に、制御部9Aの制御
によって0〔V〕の駆動電圧S16をPALC25の液
晶表示素子に印加しながら各ライン毎に順次プラズマ放
電を発生させることにより、液晶分子のねじれを取り除
いた後に映像の表示を停止させ、これによりPALC2
5に焼き付き現象が発生することを回避している。
Thus, in the plasma addressed liquid crystal display device 100, the connection lines L1 to L1
When all the L5s come off at the same time, the drive voltage S16 of 0 [V] is applied to the liquid crystal display element of the PALC 25 for each line under the control of the control unit 9A, as in the case where the user turns off the main power switch SW66. , The display of the image is stopped after the twist of the liquid crystal molecules is removed.
5 is prevented from causing a burn-in phenomenon.

【0035】[0035]

【発明が解決しようとする課題】ところでかかる構成の
プラズマアドレス型液晶表示装置100においては、例
えば最初に接続ラインL1が外れて、その後接続ライン
L3が外れていくときのようにマルチケーブル106が
斜めに抜けていく場合には、接続ラインL1が外れたこ
とによって論理レベル「L」を示す電源電圧S46Bが
アンド回路68の入力端子yに供給され、これを受けて
アンド回路68の出力端子zから論理レベル「L」の制
御信号S51が主電源系スイッチ部58に供給され、当
該主電源系スイッチ部58がオフされる。
In the plasma addressed liquid crystal display device 100 having such a configuration, the multi-cable 106 is oblique as in the case where the connection line L1 is disconnected first and then the connection line L3 is subsequently disconnected. In this case, the power supply voltage S46B indicating the logical level "L" is supplied to the input terminal y of the AND circuit 68 due to the disconnection of the connection line L1. The control signal S51 of the logical level “L” is supplied to the main power supply switch unit 58, and the main power supply switch unit 58 is turned off.

【0036】このようにプラズマアドレス型液晶表示装
置100では、マルチケーブル106が斜めに抜けてい
く場合には、制御部9Aが各スイッチSW1、SW10
及びSW15をオフするタイミングを制御して液晶分子
のねじれを取り除くような動作を各部に行わせる前に、
装置全体の電源がオフされてしまうことから、PALC
25に焼き付き現象が発生する問題があった。
As described above, in the plasma addressed liquid crystal display device 100, when the multi-cable 106 is pulled out obliquely, the control unit 9A controls the switches SW1 and SW10.
Before controlling the timing of turning off the SW 15 and causing each part to perform an operation of removing the twist of the liquid crystal molecules,
Because the power of the entire device is turned off, PALC
No. 25 had a problem that a burn-in phenomenon occurred.

【0037】ここで図21は、接続ラインL1が外れた
後に駆動電圧S16(図20)をPALC25に供給す
るタイミングとプラズマパルスS22(図20)をプラ
ズマドライバ33に供給するタイミングとの関係を示
し、図22は、制御部9Aによって行われる接続ライン
L1が外れた時の制御手順を示す。すなわちプラズマア
ドレス型液晶表示装置100では、図22(E)に示す
ように、接続ラインL1が外れたタイミングで主電源ス
イッチ部58がオフされ、これにより図21(E)に示
すように、プラズマパルスS22がプラズマドライバ3
3に供給されず、プラズマ放電が発生せずに液晶分子の
ねじれを取り除くことなく装置全体の電源がオフされ
る。
FIG. 21 shows the relationship between the timing at which the drive voltage S16 (FIG. 20) is supplied to the PALC 25 and the timing at which the plasma pulse S22 (FIG. 20) is supplied to the plasma driver 33 after the connection line L1 is disconnected. FIG. 22 shows a control procedure performed by the control unit 9A when the connection line L1 is disconnected. That is, in the plasma-addressed liquid crystal display device 100, as shown in FIG. 22E, the main power switch 58 is turned off at the timing when the connection line L1 is disconnected, and as a result, as shown in FIG. Pulse S22 is plasma driver 3
3, the power of the entire device is turned off without removing the twist of the liquid crystal molecules without generating a plasma discharge.

【0038】本発明は以上の点を考慮してなされたもの
で、信号接続手段が外れることによって生じる画質の劣
化を防止し得る液晶表示装置を提案しようとするもので
ある。
The present invention has been made in view of the above points, and it is an object of the present invention to propose a liquid crystal display device capable of preventing deterioration of image quality caused by disconnection of signal connection means.

【0039】[0039]

【課題を解決するための手段】かかる課題を解決するた
めに本発明においては、複数の経路を介して供給される
複数種類の映像信号のうち所望の映像信号を選択する映
像選択手段と当該選択された映像信号に応じた映像を表
示する映像表示手段との間で複数の信号接続手段を介し
て選択された映像信号及び当該映像信号に関する制御信
号を送受信する液晶表示装置において、映像表示手段
は、選択された映像を表示する液晶表示手段と、液晶表
示手段を形成する各画素をそれぞれ駆動して当該各画素
に対応した液晶分子の配列を変化させることにより液晶
表示手段に映像を表示させる駆動手段と、複数の信号接
続手段のうち予め選定されたいずれか1つの信号接続手
段の接続状態を検出する検出手段と、検出手段によって
信号接続手段が外れたことを検出した場合、駆動手段を
制御して変化した液晶分子の配列を液晶表示手段に映像
を表示する前の初期状態に戻した後に映像の表示を停止
する制御手段とを設けるようにした。
According to the present invention, there is provided a video selecting means for selecting a desired video signal from a plurality of types of video signals supplied via a plurality of paths. In a liquid crystal display device that transmits and receives a selected video signal and a control signal related to the video signal via a plurality of signal connection units to and from a video display unit that displays a video corresponding to the selected video signal, the video display unit includes: A liquid crystal display for displaying the selected image, and a drive for driving each pixel forming the liquid crystal display to change the arrangement of liquid crystal molecules corresponding to each pixel to display an image on the liquid crystal display. Means, detecting means for detecting the connection state of any one of the plurality of signal connecting means selected in advance, and the detecting means disconnecting the signal connecting means. When detecting that was the arrangement of liquid crystal molecules is changed by controlling the drive means to provide a control means for stopping the display of the image after returning to the initial state before displaying an image on the liquid crystal display unit.

【0040】複数の信号接続手段のうち予め選定された
いずれか1つの信号接続手段の接続状態を検出し、その
結果、信号接続手段が外れたことを検出した場合、変化
した液晶分子の配列を液晶表示手段に映像を表示する前
の初期状態に戻した後に映像の表示を停止することによ
り、信号接続手段が再接続されたとき、信号接続手段が
外れる直前に表示されていた映像が液晶表示手段に表示
されることを回避することができる。
The connection state of any one of the plurality of signal connection means selected in advance is detected. As a result, when the disconnection of the signal connection means is detected, the arrangement of the changed liquid crystal molecules is changed. By stopping the display of the image after returning to the initial state before displaying the image on the liquid crystal display means, when the signal connection means is reconnected, the image displayed immediately before the signal connection means was disconnected is displayed on the liquid crystal display. It is possible to avoid being displayed on the means.

【0041】[0041]

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0042】図1において、200は全体としてプラズ
マアドレス型液晶表示素子(PALC:Plasma Address
ed Liquid Crystal )の構成を示す。まずプラズマ基板
202上に、隔壁204A〜204Eが所定の間隔で図
中矢印Xで示す水平方向に沿って突出するように設けら
れ、これにより各隔壁204A〜204Eによって中空
状に仕切られた走査溝206A〜206Dが形成されて
いる。各走査溝206A〜206Dにはアノード208
A〜208D及びカソード210A〜210Dがそれぞ
れ水平方向に一対となって形成されている。このように
各走査溝206A〜206Dは、PALC200の有効
画面に相当する水平走査線を形成することになり、走査
線の数(例えば450本)だけ形成されている。
In FIG. 1, reference numeral 200 denotes a plasma address type liquid crystal display element (PALC: Plasma Address) as a whole.
ed Liquid Crystal). First, on the plasma substrate 202, partition walls 204A to 204E are provided so as to protrude at predetermined intervals along the horizontal direction indicated by the arrow X in the drawing, whereby the scanning grooves partitioned in a hollow shape by the partition walls 204A to 204E are provided. 206A to 206D are formed. An anode 208 is provided in each of the scanning grooves 206A to 206D.
A to 208D and cathodes 210A to 210D are respectively formed as a pair in the horizontal direction. As described above, each of the scanning grooves 206A to 206D forms a horizontal scanning line corresponding to an effective screen of the PALC 200, and is formed by the number of scanning lines (for example, 450).

【0043】さらに各隔壁204A〜204E上に、絶
縁層を形成するガラス基板212を載置することにより
各走査溝206A〜206Dを密封することができ、当
該密封された走査溝206A〜206Dに例えばヘリウ
ムガスのような混合希ガスがプラズマガスとして充填さ
れている。各カソード210A〜210Dには、図示し
ないプラズマドライバ回路から例えば−300〔V〕の
電源電圧が印加されており、所定のタイミングで供給さ
れるプラズマパルスに基づいてアノード208A〜20
8D及びカソード210A〜210D間でそれぞれプラ
ズマ放電が発生する。各走査溝206A〜206Dは、
プラズマ放電が発生した後、プラスマガスをイオン化し
てなるプラズマ粒子が完全に消滅するまでの間、電気的
導電体すなわちプラズマチャンネルを形成することによ
りスイッチング素子のような動作を行い得るようになさ
れている。
Further, the scanning grooves 206A to 206D can be sealed by placing a glass substrate 212 on which an insulating layer is formed on each of the partition walls 204A to 204E. For example, the scanning grooves 206A to 206D are sealed in the sealed scanning grooves 206A to 206D. A mixed rare gas such as helium gas is filled as a plasma gas. A power supply voltage of, for example, -300 [V] is applied to each of the cathodes 210A to 210D from a plasma driver circuit (not shown), and the anodes 208A to 208D are supplied based on a plasma pulse supplied at a predetermined timing.
A plasma discharge is generated between 8D and the cathodes 210A to 210D. Each of the scanning grooves 206A to 206D is
After the plasma discharge occurs, an operation such as a switching element can be performed by forming an electric conductor, that is, a plasma channel, until plasma particles formed by ionizing the plasma gas are completely extinguished. .

【0044】ガラス基板212には、マトリクス状に画
素を形成する液晶表示素子214と、RGB各色に対応
したフィルタ部216R、216G及び216Bでなる
ストライプ状のフィルタ層216と、液晶表示素子21
4の各画素を駆動するための駆動電極218R、218
G及び218Bでなるストライプ状の透明電極218と
が、走査溝206A〜206Dと直交する方向に順次載
置されている。従って、各駆動電極218R、218G
及び218Bにそれぞれ1水平ライン分の映像信号を供
給すると共に、走査溝206A〜206D内のプラズマ
ガスを順次垂直方向(図中矢印Y方向)に放電させるこ
とにより、駆動電極218R、218G及び218Bと
走査溝206A〜206Dとを交差してなる画素の液晶
表示素子214に駆動電圧が順次印加され、図示しない
バックライトから放射された光の透過率が各画素毎に異
なることを利用してカラー表示し得るようになされてい
る。
On the glass substrate 212, a liquid crystal display element 214 for forming pixels in a matrix, a striped filter layer 216 made up of filter portions 216R, 216G and 216B corresponding to each color of RGB, and a liquid crystal display element 21
4 drive electrodes 218R and 218 for driving each pixel
Striped transparent electrodes 218 of G and 218B are sequentially placed in a direction orthogonal to the scanning grooves 206A to 206D. Therefore, each drive electrode 218R, 218G
And 218B are supplied with the video signals for one horizontal line, and the plasma gas in the scanning grooves 206A to 206D is sequentially discharged in the vertical direction (the direction of arrow Y in the drawing), so that the driving electrodes 218R, 218G, and 218B are connected to each other. A driving voltage is sequentially applied to the liquid crystal display elements 214 of pixels intersecting the scanning grooves 206A to 206D, and color display is performed by utilizing the fact that the transmittance of light emitted from a backlight (not shown) differs for each pixel. It is made to be able to do.

【0045】すなわちPALC200は、当該PALC
200の入射側及び反射側にそれぞれ偏光フィルタ22
0及び222を配置することにより、液晶表示素子21
4で偏光された光の透過量を当該偏光フィルタ220及
び222を用いて制御することができ、TFT液晶表示
素子と同様の原理でカラー映像を得ることができる。
That is, the PALC 200 is
The polarization filter 22 is provided on each of the incident side and the reflection side of 200.
0 and 222, the liquid crystal display element 21
The transmission amount of the light polarized in 4 can be controlled using the polarizing filters 220 and 222, and a color image can be obtained by the same principle as that of the TFT liquid crystal display element.

【0046】続いて1フィールド分の映像を生成する際
のプラズマチャンネルによるスイッチング動作について
図1との対応部分に同一符号を付して示す図2及び図3
を用いて具体的に説明をする。図2に示すように、PA
LC200では、カソード210Aに−300〔V〕の
電源電圧が印加されてプラズマ放電が発生すると、走査
溝206Aにプラズマチャンネルが形成される。このプ
ラズマチャンネルが仮想の電極としての役割をすること
により、透明電極層218及びアノード208A間に電
圧が印加された状態になり、この状態は仮想上のスイッ
チSW20が接続されたことを意味する。
Next, the switching operation by the plasma channel when generating an image for one field is shown in FIGS.
This will be described in detail with reference to FIG. As shown in FIG.
In the LC 200, when a power supply voltage of -300 [V] is applied to the cathode 210A and plasma discharge occurs, a plasma channel is formed in the scanning groove 206A. Since this plasma channel serves as a virtual electrode, a voltage is applied between the transparent electrode layer 218 and the anode 208A, which means that the virtual switch SW20 is connected.

【0047】図3(A)は、カソード210Aに−30
0〔V〕の電源電圧を印加したときにカソード210A
及びアノード208A間にプラズマ放電が発生した状態
を示している。このようにプラズマ放電によってプラズ
マチャンネルが形成されると、走査溝206Aは導通状
態になり、これにより図3(B)に示すように、カソー
ド210Aをゲート、アノード208Aをソース、プラ
ズマチャンネルをドレインとするようなFET(Field
Effect Transistor )スイッチング素子として動作す
る。
FIG. 3A shows that the cathode 210A has -30
When a power supply voltage of 0 [V] is applied, the cathode 210A
And a state in which plasma discharge has occurred between the anode 208A and the anode 208A. When the plasma channel is formed by the plasma discharge as described above, the scanning groove 206A becomes conductive, and as shown in FIG. 3B, the cathode 210A is set to the gate, the anode 208A is set to the source, and the plasma channel is set to the drain. FET (Field
Effect Transistor) Operates as a switching element.

【0048】このようなプラズマチャンネルのスイッチ
ング動作によってガラス基板212の内面に仮想上の電
極が発生し、その際、各駆動電極218R、218G及
び218Bに画素を駆動させるための駆動電圧すなわち
映像信号を印加することにより、プラズマ放電中の走査
溝206Aと駆動電極218R、218G及び218B
との交点に存在する液晶表示素子214の1ライン分の
各画素に駆動電圧が印加される。
By such a switching operation of the plasma channel, a virtual electrode is generated on the inner surface of the glass substrate 212. At this time, a driving voltage for driving a pixel, that is, a video signal, is applied to each of the driving electrodes 218R, 218G and 218B. By applying, the scanning groove 206A during the plasma discharge and the driving electrodes 218R, 218G and 218B
A driving voltage is applied to each pixel of one line of the liquid crystal display element 214 existing at the intersection with.

【0049】従って、プラズマ放電が各走査溝206
(1ライン目〜450ライン目)で順次発生するように
走査すると共に、1フィールドの映像を形成する450
本分の映像信号をライン毎に駆動電極218R、218
G及び218Bに印加することにより、1フィールド分
の映像を表示することができる。このように1ライン分
の画素の駆動に同期して1ライン目から450ライン目
まで順次プラズマ放電させることにより、1フィールド
分の映像を形成するようになされている。
Therefore, the plasma discharge is applied to each scanning groove 206.
(1st line to 450th line) 450 to scan sequentially and generate one field of video
The video signals for this line are applied to the drive electrodes 218R, 218 for each line.
By applying the voltage to G and 218B, an image for one field can be displayed. In this way, an image for one field is formed by sequentially performing plasma discharge from the first line to the 450th line in synchronization with the driving of the pixels for one line.

【0050】図4は、この液晶表示手段としてのPAL
C200を用いたプラズマアドレス型液晶表示装置23
0の構成を示し、映像表示手段としての映像表示ユニッ
ト232と映像選択手段としてのコントロールユニット
234とを、接続ラインL10〜L12からなる信号接
続手段としてのマルチケーブル236を介して接続する
ことによって構成されている。
FIG. 4 shows a PAL as this liquid crystal display means.
Plasma-addressed liquid crystal display device 23 using C200
0, and is configured by connecting a video display unit 232 as video display means and a control unit 234 as video selection means via a multi-cable 236 as signal connection means including connection lines L10 to L12. Have been.

【0051】プラズマアドレス型液晶表示装置230の
コントロールユニット234は、NTSC(National T
elevision System Committee)方式のU/Vチューナや
BSチューナのような放送受信手段(図示せず)と、V
TR(Video Tape Recorder)等の外部機器で再生され
た映像信号を入力するための複数の入力端子とを有して
おり、放送受信手段によって受信された映像信号又は入
力端子から入力された映像信号でなる複数の入力信号S
100A〜S100Nを映像処理ブロック237の信号
選択部238に入力する。信号選択部238は、操作部
239を介して入力される信号選択情報S101を基に
所望の入力信号S102を選択し、これをNTSC復調
部240に送出する。
The control unit 234 of the plasma addressed liquid crystal display device 230 is an NTSC (National T
elevision System Committee) broadcast receiving means (not shown) such as U / V tuner or BS tuner, and V
A plurality of input terminals for inputting a video signal reproduced by an external device such as a TR (Video Tape Recorder); a video signal received by a broadcast receiving unit or a video signal input from the input terminal; A plurality of input signals S
100A to 100N are input to the signal selection unit 238 of the video processing block 237. The signal selection unit 238 selects a desired input signal S102 based on the signal selection information S101 input via the operation unit 239, and sends it to the NTSC demodulation unit 240.

【0052】NTSC復調部240は、入力信号S10
2を復調することにより輝度信号及び色差信号でなる映
像信号S103を得、当該映像信号S103を倍速変換
部241に送出する。倍速変換部241は、内部に1フ
レーム分の映像信号S103を格納し得るフレームメモ
リを有しており、当該フレームメモリを用いて動き検出
を行うようになされている。すなわち倍速変換部241
は、映像信号S103のうち静止画領域では、読み出し
対象のフィールド画像と当該フィールド画像に対して1
フィールド前のフィールド画像との1水平期間の映像信
号を、書き込んだときの倍の速度で2回連続して読み出
す。また倍速変換部241は、映像信号S103のうち
動画領域では、読み出し対象のフィールド画像の1水平
期間の映像信号と、当該水平期間に対して上下に存在す
る1水平期間の映像信号とに対して内挿補間処理を施す
ことにより補間映像信号を生成し、当該生成された補間
映像信号を倍速で読み出す。このようにして倍速変換部
241は、映像信号S103の走査方式をインタレース
走査方式からノンインタレース走査方式に変換し、その
結果得たノンインタレース走査方式の映像信号S104
を映像信号処理部243に送出する。
The NTSC demodulator 240 receives the input signal S10
2 is demodulated to obtain a video signal S103 including a luminance signal and a color difference signal, and the video signal S103 is transmitted to the double speed conversion unit 241. The double speed conversion unit 241 has a frame memory capable of storing the video signal S103 for one frame inside, and performs motion detection using the frame memory. That is, the double speed converter 241
Indicates that in the still image area of the video signal S103, the field image to be read and the field image
The video signal for one horizontal period with the field image before the field is read twice consecutively at twice the writing speed. In the moving image area of the video signal S103, the double speed conversion unit 241 converts the video signal of one horizontal period of the field image to be read and the video signal of one horizontal period above and below the horizontal period. An interpolation video signal is generated by performing interpolation processing, and the generated interpolation video signal is read at double speed. In this manner, the double speed conversion unit 241 converts the scanning method of the video signal S103 from the interlaced scanning method to the non-interlaced scanning method, and obtains the resulting non-interlaced scanning video signal S104.
To the video signal processing unit 243.

【0053】映像信号処理部243は、映像信号S10
4に対してカラー調整及びヒュー調整を施した後、逆マ
トリクス処理によってR色、G色及びB色の各原色でな
る映像信号S106に変換し、当該映像信号S106を
マルチケーブル236の接続ラインL12を介して映像
表示ユニット232の映像表示ブロック245のアナロ
グディジタル(A/D)変換回路247に送出する。
The video signal processing section 243 generates the video signal S10
After performing the color adjustment and the hue adjustment on the image signal S4, the image signal is converted into a video signal S106 of each of the primary colors of R, G, and B by inverse matrix processing, and the video signal S106 is connected to the connection line L12 of the multi cable 236. To the analog-to-digital (A / D) conversion circuit 247 of the video display block 245 of the video display unit 232.

【0054】アナログディジタル変換回路247は、映
像信号S106を8ビットの量子化精度でアナログディ
ジタル変換し、その結果得られる映像データS108を
フレームレート変換回路249に送出する。フレームレ
ート変換回路249は、8ビトの映像データS108を
8ビット程度の精度でなる7ビットの映像データS11
0に変換し、当該映像データS110をホワイトバラン
ス調整回路251に送出する。ホワイトバランス調整回
路251は、映像データS110に対してホワイトバラ
ンス処理を施し、その結果得た映像データS112を液
晶コラムドライバ253に送出する。
The analog-to-digital conversion circuit 247 performs analog-to-digital conversion on the video signal S106 with 8-bit quantization precision, and sends out the resulting video data S108 to the frame rate conversion circuit 249. The frame rate conversion circuit 249 converts the 8-bit video data S108 into 7-bit video data S11 with an accuracy of about 8 bits.
Then, the video data S110 is transmitted to the white balance adjustment circuit 251. The white balance adjustment circuit 251 performs white balance processing on the video data S110, and sends out the resulting video data S112 to the liquid crystal column driver 253.

【0055】駆動手段としての液晶コラムドライバ25
3は、電源系回路ブロック255から供給される電源電
圧S114を基に動作するようになされており、ホワイ
トバランス調整回路251から供給される1水平期間の
映像データS112すなわち768画素×3チャンネル
(RGB色)の画素の映像データS112をラッチし、
映像データS112を1水平期間ホールドするようにな
されている。この状態において、液晶コラムドライバ2
53は、PALC200の走査溝206でプラズマ放電
が発生したタイミングで映像データS112を1水平ラ
イン毎に読み出し、当該読み出した映像データS112
を駆動電圧データS114としてディジタルアナログ
(D/A)変換回路255に送出する。ディジタルアナ
ログ変換回路255は、駆動電圧データS114をディ
ジタルアナログ変換し、その結果得たアナログの駆動電
圧S116をPALC200の駆動電極218R、21
8G及び218Bに送出する。
Liquid crystal column driver 25 as driving means
3 operates based on the power supply voltage S114 supplied from the power supply circuit block 255. The video data S112 for one horizontal period supplied from the white balance adjustment circuit 251, ie, 768 pixels × 3 channels (RGB) Latches the video data S112 of the pixel of (color),
The video data S112 is held for one horizontal period. In this state, the liquid crystal column driver 2
53 reads out the video data S112 for each horizontal line at the timing when the plasma discharge occurs in the scanning groove 206 of the PALC 200, and reads out the read video data S112.
As drive voltage data S114 to the digital / analog (D / A) conversion circuit 255. The digital-to-analog conversion circuit 255 converts the drive voltage data S114 from digital to analog, and converts the resulting analog drive voltage S116 to the drive electrodes 218R, 21
8G and 218B.

【0056】一方、LCD(Liquid Crystal Display)
コントローラ257は、電源系回路ブロック255から
供給される電源電圧S118によって動作するようにな
され、電源系回路ブロック255の制御部258から供
給される動作クロック信号S119を基にS字補正波形
発生回路259を駆動するためのカウントクロック信号
S120を生成し、当該カウントクロック信号S120
をS字補正波形発生回路259に送出する。S字補正波
形発生回路259は、このカウントクロック信号S12
0に基づいて、PALC200の液晶分子の透過率特性
に応じて駆動電極218R、218G及び218Bの駆
動率を制御するためのS字補正波形S122を生成して
液晶コラムドライバ253に供給し、映像データS11
2に対してS字補正を施す。
On the other hand, LCD (Liquid Crystal Display)
The controller 257 is operated by the power supply voltage S118 supplied from the power supply circuit block 255, and based on the operation clock signal S119 supplied from the control unit 258 of the power supply circuit block 255, the S-correction waveform generation circuit 259 Is generated, and the count clock signal S120 is generated.
To the S-shaped correction waveform generation circuit 259. The S-shaped correction waveform generation circuit 259 outputs the count clock signal S12
0, generates an S-shaped correction waveform S122 for controlling the driving rates of the driving electrodes 218R, 218G, and 218B according to the transmittance characteristics of the liquid crystal molecules of the PALC 200, and supplies the generated S-shaped correction waveform S122 to the liquid crystal column driver 253, where S11
2 is subjected to S-shaped correction.

【0057】これと共にLCDコントローラ257は、
制御部258から供給される動作クロック信号S119
を基にPALC200の走査溝206毎にプラズマ放電
させるためのプラズマパルスS124を生成し、当該プ
ラズマパルスS124を制御部258から供給される切
換信号S126を基にオンオフ動作するスイッチSW1
00を介してプラズマドライバ263に供給する。
At the same time, the LCD controller 257
Operation clock signal S119 supplied from control unit 258
A switch SW1 that generates a plasma pulse S124 for performing a plasma discharge for each scanning groove 206 of the PALC 200 based on the switching signal S126 that is turned on and off based on a switching signal S126 supplied from the control unit 258.
00 to the plasma driver 263.

【0058】駆動手段としてのプラズマドライバ263
は、電源系回路ブロック255から供給される電源電圧
S128によって動作するようになされており、供給さ
れるプラズマパルスS124に基づいて、NTSCの有
効画面を形成する450ライン相当の水平走査線すなわ
ちPALC200の各走査溝206を所望の順序で順次
選択してプラズマ放電を発生させるための駆動信号S1
30を生成し、これをPALC200に供給する。
Plasma driver 263 as driving means
Are operated by a power supply voltage S128 supplied from a power supply circuit block 255, and based on the supplied plasma pulse S124, a horizontal scanning line corresponding to 450 lines forming an effective screen of NTSC, that is, a PALC 200. A drive signal S1 for sequentially selecting each scanning groove 206 in a desired order to generate a plasma discharge
30 is supplied to the PALC 200.

【0059】具体的には図5に示すように、プラズマド
ライバ263は、−300〔V〕の電源電圧S128が
供給されており、当該電源電圧S128が抵抗RA〜R
Nを介して各ラインLA〜LNのカソード210A〜2
10N(Nは例えば450などの有効走査線数を示す)
に印加されている。カソード210A〜210Nは、プ
ラズマ放電用のスイッチング素子として配置されている
NMOS(N-channelMOS )トランジスタTrA〜Tr
Nのドレインに接続されている。
More specifically, as shown in FIG. 5, a power supply voltage S128 of -300 [V] is supplied to the plasma driver 263, and the power supply voltage S128 is connected to the resistors RA to R.
N, the cathodes 210A-2 of each line LA-LN
10N (N indicates the number of effective scanning lines, for example, 450)
Has been applied. Cathodes 210A to 210N are NMOS (N-channel MOS) transistors TrA to Tr arranged as switching elements for plasma discharge.
It is connected to the drain of N.

【0060】NMOSトランジスタTrA〜TrNのソ
ースは、共通に接続されると共に、例えば100〔m
A〕の電流源に接続されており、これによりプラズマ放
電時の電流を一定に制御して安定したプラズマ放電を行
い得るようになされている。またNMOSトランジスタ
TrA〜TrNのゲートには、LCDコントローラ25
7から供給される例えば10〔μsec〕の正極性パル
スでなるプラズマパルスS124が1ライン毎に順次印
加されるようになされている。
The sources of the NMOS transistors TrA to TrN are commonly connected and, for example, 100 [m
A), whereby the current at the time of plasma discharge is controlled to be constant so that stable plasma discharge can be performed. The LCD controller 25 is connected to the gates of the NMOS transistors TrA to TrN.
For example, a plasma pulse S124 composed of, for example, a positive pulse of 10 [μsec] supplied from 7 is sequentially applied line by line.

【0061】従って、NMOSトランジスタTrA〜T
rNのゲートにプラズマパルスS124が印加される
と、例えば第1のラインLAのアノード208A及びカ
ソード210A間にプラズマ放電が発生する。以下、同
様にして第2のラインLBから第NのラインLNまでの
ゲートに順次プラズマパルスS124を印加することに
より、1フィールド分の映像を形成することができる。
Therefore, the NMOS transistors TrA-T
When the plasma pulse S124 is applied to the gate of rN, for example, a plasma discharge is generated between the anode 208A and the cathode 210A of the first line LA. Hereinafter, similarly, by sequentially applying the plasma pulse S124 to the gates from the second line LB to the Nth line LN, an image for one field can be formed.

【0062】図4に戻って、このように液晶コラムドラ
イバ253に入力される映像データS112に同期し
て、走査溝206を順次プラズマ放電させて当該プラズ
マ放電をフィールド毎に繰り返すことにより、映像デー
タS112が供給されるタイミングに応じてPALC2
00の液晶表示素子214を駆動して所望の映像を表示
する。バックライト265は、PALC200を背面側
から照射する光源として配置され、当該バックライト2
65から出射される光束を液晶表示素子214の画素を
透過させることにより映像を形成すると共に、光源の明
るさを調整することによりピクチャー調整を行い得るよ
うになされている。
Returning to FIG. 4, in synchronization with the image data S112 input to the liquid crystal column driver 253, the scanning grooves 206 are sequentially subjected to plasma discharge, and the plasma discharge is repeated for each field, thereby obtaining image data. PALC2 according to the timing at which S112 is supplied.
00 is driven to display a desired image. The backlight 265 is arranged as a light source for irradiating the PALC 200 from the back side.
An image is formed by transmitting the light flux emitted from the pixel 65 through the pixels of the liquid crystal display element 214, and picture adjustment can be performed by adjusting the brightness of the light source.

【0063】一方、映像表示ユニット232の電源系回
路ブロック255は、外部からAC(Alternating Curr
ent )コンセント(図示せず)を介して供給される交流
の電源電圧S140をACフィルタ部270に入力す
る。ACフィルタ部270は、電源電圧S140からノ
イズを除去し、その結果得られる電源電圧S142をA
C整流部272に送出する。AC整流部272は、交流
の電源電圧S142を整流することにより直流の電源電
圧S144を生成し、当該電源電圧S144を主電源系
274の主電源系スイッチ部276及び待機電源系27
8のスタンバイトランス280に入力すると共に、当該
電源電圧S144を抵抗R10及びR11によって分圧
してなる電圧をコンパレータ282に入力する。
On the other hand, the power supply system circuit block 255 of the video display unit 232 externally supplies an AC (Alternating Curr
ent) The AC power supply voltage S140 supplied via an outlet (not shown) is input to the AC filter unit 270. The AC filter unit 270 removes noise from the power supply voltage S140, and converts the resulting power supply voltage S142 to A
The signal is sent to the C rectifier 272. The AC rectifier 272 generates a DC power supply voltage S144 by rectifying the AC power supply voltage S142, and converts the power supply voltage S144 to the main power supply switch 276 and the standby power supply 27 of the main power supply 274.
8 and the voltage obtained by dividing the power supply voltage S144 by the resistors R10 and R11 is input to the comparator 282.

【0064】スタンバイトランス280は、電源電圧S
144を所望の電圧値でなる電源電圧S146に変換
し、このうち電源電圧S146Aをスタンバイ整流部2
84に供給すると共に、電源電圧S146Bを抵抗R1
2及びR13によって分圧してなる電圧をコンパレータ
282に供給する。コンパレータ282は、電源電圧S
144を抵抗R10及びR11によって分圧してなる電
圧と、電源電圧S146Bを抵抗R12及びR13によ
って分圧してなる電圧とを比較することにより、コンセ
ントが抜かれたことを検出し、その検出結果信号S14
7を制御部258に通知する。
The standby transformer 280 has a power supply voltage S
144 is converted into a power supply voltage S146 having a desired voltage value, and the power supply voltage S146A is converted to the standby rectifier 2
84 and supply the power supply voltage S146B to the resistor R1.
The voltage divided by R2 and R13 is supplied to the comparator 282. The comparator 282 detects the power supply voltage S
144 is divided by resistors R10 and R11 and the voltage obtained by dividing the power supply voltage S146B by resistors R12 and R13 to detect that the outlet has been removed, and the detection result signal S14
7 is notified to the control unit 258.

【0065】スタンバイ整流部284は、電源電圧S1
46Aを整流することにより5〔V〕の電源電圧S14
8を生成し、当該電源電圧S148を制御部258に供
給すると共に、マルチケーブル236の接続ラインL1
0を介してコントロールユニット234の制御部286
に供給する。因みに、このスタンバイ整流部284は、
電源がオフされても所定の時間だけ制御部258に供給
する電源電圧を蓄えておく充電用のコンデンサC10を
介してグランドに接続されている。
The standby rectifier 284 is connected to the power supply voltage S1
The power supply voltage S14 of 5 [V] is obtained by rectifying 46A.
8 and supplies the power supply voltage S148 to the control unit 258, and connects the connection line L1 of the multi-cable 236.
0 through the control unit 286 of the control unit 234.
To supply. By the way, this standby rectifier 284
It is connected to ground via a charging capacitor C10 that stores a power supply voltage to be supplied to the control unit 258 for a predetermined time even when the power is turned off.

【0066】ところでコントロールユニット234に
は、第1及び第2のスイッチSW102及びSW104
でなる切換手段としての主電源スイッチ288が設けら
れ、ユーザの操作に応じて連動して動作することにより
電源のオンオフ動作を行うようになされている。
The control unit 234 includes first and second switches SW102 and SW104.
A main power switch 288 is provided as switching means, and operates in conjunction with a user's operation to perform a power on / off operation.

【0067】コントロールユニット234の制御部28
6は、スタンバイ整流部284から接続ラインL10及
び抵抗R15を介して5〔V〕の電源電圧S148が供
給されると共に、グランドから主電源スイッチ288の
第1のスイッチSW102を介して0〔V〕の電源電圧
S150が供給されるようになされており、電源オフ時
にはスタンバイ整流部284から5〔V〕の電源電圧S
148が供給されている。
Control unit 28 of control unit 234
6, the power supply voltage S148 of 5 [V] is supplied from the standby rectification unit 284 via the connection line L10 and the resistor R15, and 0 [V] from the ground via the first switch SW102 of the main power switch 288. The power supply voltage S150 of 5 V is supplied from the standby rectifier 284 when the power is off.
148 are supplied.

【0068】一方、映像表示ユニット232の制御部2
58は、スタンバイ整流部284から抵抗R17を介し
て5〔V〕の電源電圧S148が供給されると共に、コ
ントロールユニット234のグランドから主電源スイッ
チ288の第2のスイッチSW104及びマルチケーブ
ル236の接続ラインL11を介して0〔V〕の電源電
圧S152が供給されており、主電源スイッチ288が
オフのときにはスタンバイ整流部284から5〔V〕の
電源電圧S148が供給されている。
On the other hand, the control unit 2 of the video display unit 232
A power supply voltage S148 of 5 [V] is supplied from a standby rectifier 284 via a resistor R17 to a connection line 58 between the ground of the control unit 234 and the second switch SW104 of the main power switch 288 and the multi-cable 236. A power supply voltage S152 of 0 [V] is supplied via L11. When the main power switch 288 is off, a power supply voltage S148 of 5 [V] is supplied from the standby rectifier 284.

【0069】反転バッファ290は、上述の制御部25
8の場合と同様に、スタンバイ整流部284から抵抗R
17を介して5〔V〕の電源電圧S148が供給される
と共に、コントロールユニット234のグランドから主
電源スイッチ288の第2のスイッチSW104及びマ
ルチケーブル236の接続ラインL11を介して0
〔V〕の電源電圧S152が供給されており、主電源ス
イッチ288がオフのときにはスタンバイ整流部284
から5〔V〕の電源電圧S148が供給されている。
The inversion buffer 290 is provided in the control unit 25 described above.
8, the resistance R from the standby rectifier 284
17, a power supply voltage S148 of 5 [V] is supplied, and 0 is connected from the ground of the control unit 234 through the second switch SW104 of the main power switch 288 and the connection line L11 of the multi-cable 236.
When the power supply voltage S152 of [V] is supplied and the main power supply switch 288 is off, the standby rectifier 284
To 5 [V] of the power supply voltage S148.

【0070】この状態において、ユーザが主電源スイッ
チ288をオンすると、コントロールユニット234の
制御部286に供給される電源電圧が5〔V〕から0
〔V〕に変化することから、この制御部286は、供給
される電圧の変化を基に主電源スイッチ288がオンさ
れたことを検出し、映像処理ブロック237の制御を開
始する。これと共に、映像表示ブロック232の制御部
258に供給される電源電圧が5〔V〕から0〔V〕に
変化することから、制御部258は、供給される電圧の
変化を基に主電源スイッチ288がオンされたことを検
出し、主電源系スイッチ部276をオンするための論理
レベル「H」の制御信号S154を生成してアンド回路
292の入力端子xに供給する。
In this state, when the user turns on main power switch 288, the power supply voltage supplied to control unit 286 of control unit 234 changes from 5 [V] to 0.
Since the voltage changes to [V], the control unit 286 detects that the main power switch 288 has been turned on based on the change in the supplied voltage, and starts controlling the video processing block 237. At the same time, since the power supply voltage supplied to the control unit 258 of the video display block 232 changes from 5 [V] to 0 [V], the control unit 258 determines the main power switch based on the change in the supplied voltage. It is detected that the switch 288 has been turned on, and a control signal S154 of a logic level “H” for turning on the main power supply switch 276 is generated and supplied to the input terminal x of the AND circuit 292.

【0071】同様にして反転バッファ290は、ユーザ
が主電源スイッチ288をオンすると、コントロールユ
ニット234から接続ラインL11を介して0〔V〕の
電源電圧S152が供給され、当該電源電圧を0〔V〕
から5〔V〕に反転することにより、論理レベル「H」
の反転データS156をアンド回路292の入力端子y
に供給する。
Similarly, when the user turns on the main power switch 288, the inversion buffer 290 is supplied with a power supply voltage S152 of 0 [V] from the control unit 234 via the connection line L11, and reduces the power supply voltage to 0 [V]. ]
The logic level "H"
Is input to the input terminal y of the AND circuit 292.
To supply.

【0072】アンド回路292は、制御部258から供
給される制御信号S154と反転バッファ290から供
給される反転データS156とが示す論理レベルの論理
積をとり、その結果得た制御信号S158を主電源系ス
イッチ部276に送出する。従ってアンド回路292
は、制御部258から供給される制御信号S154と反
転バッファ290から供給される反転データS156と
が両方とも論理レベル「H」のときに主電源系スイッチ
部276をオンする。
AND circuit 292 takes the logical product of the logical level indicated by control signal S154 supplied from control section 258 and inverted data S156 supplied from inverting buffer 290, and outputs the resulting control signal S158 to the main power supply. It is sent to the system switch unit 276. Therefore, the AND circuit 292
Turns on the main power supply system switch unit 276 when the control signal S154 supplied from the control unit 258 and the inverted data S156 supplied from the inversion buffer 290 are both at the logic level "H".

【0073】これによりプラズマアドレス型液晶表示装
置230は、主電源スイッチ288をオン状態にすると
共に、制御部258から論理レベル「L」の制御信号S
154をアンド回路292に供給するように設定すれ
ば、図示しないリモートコントローラから電源をオンす
るための電源オン信号を待ち受ける待受状態に設定する
ことができる。この状態において、制御部258は、リ
モートコントローラから電源オン信号が供給されると、
論理レベル「H」の制御信号S154をアンド回路29
2の入力端子xに供給して主電源系スイッチ部276を
オン動作させる。因みに、アンド回路292の入力端子
yは、ACコードが抜けても所定の時間だけアンド回路
292に供給する電源電圧を蓄えておくための充電用の
コンデンサC11を介してグランドに接続されている。
As a result, the plasma addressed liquid crystal display device 230 turns on the main power switch 288 and controls the control signal S of logic level "L" from the control unit 258.
If 154 is set to be supplied to the AND circuit 292, a standby state in which a power-on signal for turning on the power from a remote controller (not shown) is waited can be set. In this state, the control unit 258 receives a power-on signal from the remote controller,
The control signal S154 of the logic level “H” is supplied to the AND circuit 29.
The main power supply switch 276 is turned on by supplying the power to the input terminal x of the second power supply. Incidentally, the input terminal y of the AND circuit 292 is connected to the ground via a charging capacitor C11 for storing a power supply voltage to be supplied to the AND circuit 292 for a predetermined time even if the AC code is disconnected.

【0074】主電源系スイッチ部276は、アンド回路
292から供給される制御信号S158に基づくタイミ
ングで電源電圧S160を昇圧チョッパ294に供給す
る。昇圧チョッパ294は、電源電圧S160を高電圧
の電源電圧S162に変換し、これをコンバータ部29
6に供給する。コンバータ部296は、電源電圧S16
2を基にプラズマアドレス型液晶表示装置を動作させる
のに必要な電源電圧S164A〜S164Cを生成し、
これらを整流部298に供給する。
The main power supply switch 276 supplies the power supply voltage S 160 to the boost chopper 294 at a timing based on the control signal S 158 supplied from the AND circuit 292. The boost chopper 294 converts the power supply voltage S160 into a high-voltage power supply voltage S162,
6 Converter unit 296 is connected to power supply voltage S16
2 to generate power supply voltages S164A to S164C necessary for operating the plasma addressed liquid crystal display device,
These are supplied to the rectification unit 298.

【0075】整流部298は、各電源電圧S164A〜
S164Cを整流することにより、電源電圧S118、
S114及びS128を生成し、そのうち電源電圧S1
18をLCDコントローラ257に供給すると共に、電
源電圧S114を制御部258の制御に基づいてオンオ
フ動作するスイッチSW106を介して液晶コラムドラ
イバ253に供給し、さらに電源電圧S128を制御部
258の制御に基づいてオンオフ動作するスイッチSW
108を介してプラズマドライバ263に供給する。因
みに、整流部298から電源電圧S118を出力する出
力ラインは、ACコードが抜けても所定の時間だけLC
Dコントローラ257に供給する電源電圧を蓄えておく
ための充電用のコンデンサC13を介してグランドに接
続されており、整流部298から電源電圧S128を出
力する出力ラインは、ACコードが抜けても所定の時間
だけプラズマドライバ263に供給する電源電圧を蓄え
ておくための充電用のコンデンサC15を介してグラン
ドに接続されている。
The rectifying unit 298 controls each of the power supply voltages S164A to S164A.
By rectifying S164C, the power supply voltage S118,
S114 and S128 are generated, of which the power supply voltage S1
18 is supplied to the LCD controller 257, the power supply voltage S114 is supplied to the liquid crystal column driver 253 via the switch SW106 which is turned on and off under the control of the control unit 258, and the power supply voltage S128 is supplied under the control of the control unit 258. SW that turns on and off
The signal is supplied to the plasma driver 263 via the. Incidentally, the output line for outputting the power supply voltage S118 from the rectifying unit 298 is connected to the LC line for a predetermined time even if the AC cord is disconnected.
The output line which is connected to the ground via a charging capacitor C13 for storing the power supply voltage to be supplied to the D controller 257 and outputs the power supply voltage S128 from the rectifying unit 298 has a predetermined voltage even if the AC cord is disconnected. Is connected to the ground via a charging capacitor C15 for storing the power supply voltage supplied to the plasma driver 263 only for the time.

【0076】ところで映像表示ブロック232の制御部
258は、当該映像表示ブロック232の動作を制御す
るためのものであり、コントロールユニット234の操
作部239から接続ラインL10を介してして供給され
る操作情報に基づいて各部の動作を制御する一方、コン
トロールユニット234の制御部286は、当該コント
ロールユニット234の動作を制御するためのものであ
り、操作部239を介して入力される操作情報に基づい
て各部の動作を制御するようになされている。
The control unit 258 of the video display block 232 is for controlling the operation of the video display block 232, and is supplied from the operation unit 239 of the control unit 234 via the connection line L10. While controlling the operation of each unit based on the information, the control unit 286 of the control unit 234 is for controlling the operation of the control unit 234, and based on operation information input via the operation unit 239. The operation of each unit is controlled.

【0077】ここで図6は、PALC200の駆動電極
に印加する駆動電圧S116(図4)とプラズマドライ
バ263に印加するプラズマパルスS124(図4)と
の関係を示す。図6(A)は、駆動電極に印加する2ラ
イン分の駆動電圧S116を示し、図6(B)は、プラ
ズマドライバ263に印加される1ライン目のプラズマ
パルスS124を示し、図6(C)は、PALC200
の走査溝206に形成されているカソード210にプラ
ズマドライバ263を介して印加される1ライン目の電
源電圧S128を示し、図6(D)は、プラズマドライ
バ263に印加される2ライン目のプラズマパルスS1
24を示し、図6(E)は、カソード210に印加され
る2ライン目の電源電圧S128を示す。
FIG. 6 shows the relationship between the driving voltage S116 (FIG. 4) applied to the driving electrodes of the PALC 200 and the plasma pulse S124 (FIG. 4) applied to the plasma driver 263. FIG. 6A shows a driving voltage S116 for two lines applied to the driving electrode, and FIG. 6B shows a plasma pulse S124 of the first line applied to the plasma driver 263, and FIG. ) Indicates PALC200
6D shows the power supply voltage S128 of the first line applied to the cathode 210 formed in the scanning groove 206 through the plasma driver 263, and FIG. Pulse S1
FIG. 6E shows the power supply voltage S128 on the second line applied to the cathode 210.

【0078】映像表示ブロック245は、図6(B)に
示すタイミングでプラズマドライバ263に1ライン目
のプラズマパルスS124を印加すると共に、図6
(C)に示すタイミングでカソード210に1ライン目
の電源電圧S128を印加する。この状態において、映
像表示ブロック245は、図6(A)に示すタイミング
で1ライン分の各画素でサンプルホールドされた最大6
0〔V〕の駆動電圧S116を連続してPALC200
の駆動電極218R、218G及び218Bに印加する
ことにより、1ライン分の映像をPALC200の液晶
表示素子214に書込むようになされている。
The video display block 245 applies the plasma pulse S124 of the first line to the plasma driver 263 at the timing shown in FIG.
The power supply voltage S128 of the first line is applied to the cathode 210 at the timing shown in FIG. In this state, the video display block 245 holds a maximum of 6 pixels sampled and held by each pixel for one line at the timing shown in FIG.
0 [V] drive voltage S116 is continuously applied to the PALC 200
Is applied to the drive electrodes 218R, 218G, and 218B, so that an image for one line is written to the liquid crystal display element 214 of the PALC 200.

【0079】続いて映像表示ブロック245は、図6
(D)に示すタイミングでプラズマドライバ263に2
ライン目のプラズマパルスS124を印加すると共に、
図6(E)に示すタイミングでカソード210に2ライ
ン目の電源電圧S128を印加する。この状態におい
て、映像表示ブロック245は、図6(A)に示すタイ
ミングで1ライン分の各画素でサンプルホールドされた
最大−60〔V〕の駆動電圧S116を連続してPAL
C200の駆動電極218R、218G及び218Bに
印加することにより、1ライン分の映像をPALC20
0の液晶表示素子214に書き込む。
Subsequently, the image display block 245 is
At the timing shown in FIG.
While applying the plasma pulse S124 of the line,
The power supply voltage S128 on the second line is applied to the cathode 210 at the timing shown in FIG. In this state, the video display block 245 continuously applies the drive voltage S116 of a maximum of −60 [V] sampled and held at each pixel for one line at the timing shown in FIG.
By applying to the drive electrodes 218R, 218G and 218B of the C200, one line of video is
0 is written to the liquid crystal display element 214.

【0080】このようにして映像表示ブロック245
は、奇数ライン及び偶数ライン毎に駆動電圧S116の
正負を反転させながら当該駆動電圧S116をPALC
200に入力して、液晶表示素子214を交流電圧によ
って駆動することにより、直流電圧を継続的に印加する
ことによって発生する液晶分子の劣化を防止している。
以下、同様にして、450ライン分の駆動電圧S116
を液晶表示素子214に順次書き込むことにより、1フ
ィールド分の映像を形成してPALC200に表示する
ことができる。
Thus, the image display block 245
Changes the drive voltage S116 by PALC while inverting the polarity of the drive voltage S116 for each odd line and even line.
The liquid crystal display element 214 is driven by an AC voltage by inputting the signal to the AC voltage 200, thereby preventing the deterioration of the liquid crystal molecules caused by the continuous application of the DC voltage.
Hereinafter, similarly, the drive voltage S116 for 450 lines
Are sequentially written to the liquid crystal display element 214, an image for one field can be formed and displayed on the PALC 200.

【0081】このようにPALC200に映像を表示し
ているときに、映像表示ユニット232又はコンロトー
ルユニット234からマルチケーブル236の接続ライ
ンL11が外れると、接続ラインL11から映像表示ユ
ニット232の制御部258に供給される電源電圧が0
〔V〕から5〔V〕に変化することから、制御部258
は、供給される電圧の変化を基にマルチケーブル236
が外れたことを検出し、当該マルチケーブル236が外
れたことを主電源スイッチ288がオフされたとみなし
て、スイッチSW100、SW106、SW108、主
電源系スイッチ部276をオン状態からオフ状態に移行
させるタイミングを制御することにより、液晶分子のね
じれを取り除くような動作を各部に行わせた後に装置全
体の電源をオフするようになされている。
When the connection line L11 of the multi-cable 236 is disconnected from the image display unit 232 or the control unit 234 while displaying an image on the PALC 200, the control unit 258 of the image display unit 232 is connected to the connection line L11. Power supply voltage supplied to the
Since the voltage changes from [V] to 5 [V], the control unit 258
Is based on the change of the supplied voltage.
Is detected, the main power switch 288 is regarded as being turned off when the multi-cable 236 is disconnected, and the switches SW100, SW106, SW108, and the main power system switch unit 276 are shifted from the on state to the off state. By controlling the timing, each part performs an operation to remove the twist of the liquid crystal molecules, and then the power of the entire device is turned off.

【0082】以下、マルチケーブル236の接続ライン
L11が外れたときに行われる各部の動作タイミングに
ついて図7及び図8に示すタイミングチャートを用いて
説明する。図7は、接続ラインL11が外れた後に駆動
電圧S116(図4)をPALC200に供給するタイ
ミングとプラズマパルスS124(図4)をプラズマド
ライバ263に供給するタイミングとの関係を示す。図
7(A)は、プラズマドライバ263に供給される電源
電圧S128を示し、図7(B)は、液晶コラムドライ
バ253に供給される電源電圧S114を示し、図7
(C)は、PALC200の駆動電極218R、218
G及び218Bに印加する駆動電圧S116を示し、図
7(D)は、プラズマドライバ263に印加されるプラ
ズマパルスS124を示し、図7(E)は、接続ライン
L11が外れた後にプラズマドライバ263に印加され
るプラズマパルスS124を示す。
Hereinafter, the operation timing of each unit performed when the connection line L11 of the multi-cable 236 is disconnected will be described with reference to timing charts shown in FIGS. FIG. 7 shows the relationship between the timing at which the drive voltage S116 (FIG. 4) is supplied to the PALC 200 after the connection line L11 is disconnected and the timing at which the plasma pulse S124 (FIG. 4) is supplied to the plasma driver 263. FIG. 7A shows a power supply voltage S128 supplied to the plasma driver 263, and FIG. 7B shows a power supply voltage S114 supplied to the liquid crystal column driver 253.
(C) shows the drive electrodes 218R and 218 of the PALC 200.
G and driving voltage S116 applied to 218B, FIG. 7D shows a plasma pulse S124 applied to the plasma driver 263, and FIG. 7E shows a plasma pulse S124 applied to the plasma driver 263 after the connection line L11 is disconnected. The applied plasma pulse S124 is shown.

【0083】図7(C)に示すように、3ライン目の途
中で接続ラインL11が外れると、液晶コラムドライバ
253は、接続ラインL11が外れた後、図7(B)に
示すように、電源供給が遮断され、PALC200の液
晶表示素子214に対して0〔V〕の駆動電圧S116
を1フィールド(450ライン分)にわたって印加す
る。これと共にプラズマドライバ263は、図7(A)
に示すように、接続ラインL11が外れた後、コンデン
サC15にチャージされていた電源電圧によって、少な
くとも1フィールド以上電源電圧S128が供給され、
その動作状態が維持される。
As shown in FIG. 7C, when the connection line L11 is disconnected in the middle of the third line, the liquid crystal column driver 253, after the connection line L11 is disconnected, as shown in FIG. The power supply is cut off, and a drive voltage S116 of 0 [V] is applied to the liquid crystal display element 214 of the PALC 200.
Is applied over one field (450 lines). At the same time, the plasma driver 263 operates as shown in FIG.
As shown in FIG. 7, after the connection line L11 is disconnected, the power supply voltage S128 is supplied by at least one field or more by the power supply voltage charged in the capacitor C15,
The operation state is maintained.

【0084】一方LCDコントローラ257は、図7
(E)に示すように、接続ラインL11が外れた後、制
御部258の制御に基づいてオンオフ動作するスイッチ
SW100を介してプラズマパルスS124をプラズマ
ドライバ263に順次印加することにより、1フィール
ド分のプラズマ放電を16.9〔msec〕の期間にわ
たって発生させる。このように順次プラズマ放電を発生
させながら液晶表示素子214に対して0〔V〕の駆動
電圧S116を印加することにより、1ライン目から4
50ライン目までの走査線でなる液晶表示素子214の
画素全てに0〔V〕の駆動電圧S116を印加すること
ができ、かくして接続ラインL11が外れた後に残留す
る電荷をなくして液晶分子の配列を初期の状態に戻すこ
とができる。なお、接続ラインL11が外れた後はバッ
クライト265もオフされることから、接続ラインL1
1が外れた後の液晶表示素子214の駆動状態がPAL
C200に表示されることはない。
On the other hand, the LCD controller 257
As shown in (E), after the connection line L11 is disconnected, the plasma pulse S124 is sequentially applied to the plasma driver 263 via the switch SW100 that is turned on and off under the control of the control unit 258, so that one field worth of plasma driver S263 is applied. A plasma discharge is generated over a period of 16.9 [msec]. As described above, by applying the driving voltage S116 of 0 [V] to the liquid crystal display element 214 while sequentially generating the plasma discharge, the fourth line is applied from the first line to the fourth line.
The driving voltage S116 of 0 [V] can be applied to all the pixels of the liquid crystal display element 214 composed of the scanning lines up to the 50th line, and thus the charge remaining after the connection line L11 is disengaged is eliminated, and the arrangement of the liquid crystal molecules is eliminated. Can be returned to the initial state. After the connection line L11 is disconnected, the backlight 265 is also turned off.
1 is removed, the driving state of the liquid crystal display element 214 becomes PAL.
It is not displayed on C200.

【0085】図8は、接続ラインL11が外れたときの
制御部258による制御手順を示す。図8(A)は、プ
ラズマドライバ263に対する電源電圧S128の供給
を制御するスイッチSW108のオンオフ動作を示し、
図8(B)は、プラズマドライバ263に供給される電
源電圧S128を示し、図8(C)は、液晶コラムドラ
イバ253に対する電源電圧S114の供給を制御する
スイッチSW106のオンオフ動作を示し、図8(D)
は、プラズマドライバ263に対するプラズマパルスS
124の供給を制御するスイッチSW100のオンオフ
動作を示し、図8(E)は、主電源系スイッチ部276
のオンオフ動作を示す。
FIG. 8 shows a control procedure by the control unit 258 when the connection line L11 is disconnected. FIG. 8A shows the on / off operation of the switch SW108 for controlling the supply of the power supply voltage S128 to the plasma driver 263.
FIG. 8B shows the power supply voltage S128 supplied to the plasma driver 263, and FIG. 8C shows the on / off operation of the switch SW106 for controlling the supply of the power supply voltage S114 to the liquid crystal column driver 253. (D)
Is the plasma pulse S for the plasma driver 263.
FIG. 8E shows the on / off operation of the switch SW100 for controlling the supply of the power supply 124, and FIG.
Shows the on-off operation of.

【0086】図8(C)に示すように、制御部258
は、接続ラインL11が外れたことを検出してスイッチ
SW106をオフ状態に設定することにより、液晶コラ
ムドライバ253にPALC200の液晶表示素子21
4に対して0〔V〕の駆動電圧S116を書き込むこと
を開始させる。これと共に図8(D)に示すように、制
御部258は、接続ラインL11が外れたことを検出す
ると、接続ラインL11が外れたタイミングからスイッ
チSW100をオフするタイミングまでの例えば16.
9〔msec〕の間、LCDコントローラ257からプ
ラズマパルスS124をプラズマドライバ263に順次
供給させて、1フィールド分のプラズマ放電を発生させ
る。そして制御部258は、図8(A)及び(B)に示
すタイミングでスイッチSW103をオフにしてプラズ
マドライバ263の動作を停止させ、その後、図8
(E)に示すタイミングで主電源系スイッチ部276を
オフにする。
As shown in FIG. 8C, the control unit 258
Detects that the connection line L11 has been disconnected and sets the switch SW106 to the off state, so that the liquid crystal display driver 21 of the PALC 200 is connected to the liquid crystal column driver 253.
Writing of a drive voltage S116 of 0 [V] to 4 is started. At the same time, as shown in FIG. 8D, when the control unit 258 detects that the connection line L11 has been disconnected, the control unit 258 performs, for example, 16.2 from the timing when the connection line L11 is released to the time when the switch SW100 is turned off.
During 9 [msec], the plasma pulse S124 is sequentially supplied from the LCD controller 257 to the plasma driver 263 to generate plasma discharge for one field. Then, the control unit 258 turns off the switch SW103 at the timings shown in FIGS. 8A and 8B to stop the operation of the plasma driver 263.
The main power system switch unit 276 is turned off at the timing shown in FIG.

【0087】以上の構成において、外部から供給される
映像信号S100A〜S100Nのうち所望のものを選
択するコントロールユニット234と当該コントロール
ユニット234から供給される映像信号S106をPA
LC200に表示するための映像表示ユニット232と
を複数の接続ラインL10〜L12からなるマルチケー
ブル236を介して接続して構築されるプラズマアドレ
ス型液晶表示装置230では、マルチケーブル236を
形成する各接続ラインL10〜L12のうち所望の接続
ラインL11のみを介して供給される電圧に基づいて、
マルチケーブル236が映像表示ユニット232又はコ
ントロールユニット234から外れたことを、スタンバ
イ整流部284、抵抗R17、制御部258及び反転バ
ッファ290でなる検出手段によって検出し、マルチケ
ーブル236が外れたことを検出した場合には、制御手
段としての制御部258の制御の基に0〔V〕の駆動電
圧S116をPALC200の液晶表示素子219に印
加させながら当該PALC200の各走査溝206毎に
順次プラズマ放電を発生させることにより、液晶分子の
ねじれを取り除いた後に映像の表示を停止させ、これに
よりマルチケーブル236が再度接続されたときに、マ
ルチケーブル236が抜ける直前の映像の一部がPAL
C200に表示されるような焼き付き現象が発生するこ
とを回避している。
In the above configuration, the control unit 234 for selecting a desired one of the video signals S100A to S100N supplied from the outside and the video signal S106 supplied from the control unit 234 are transmitted to the PA.
In the plasma address type liquid crystal display device 230 constructed by connecting the video display unit 232 for displaying on the LC 200 via the multi-cable 236 including a plurality of connection lines L10 to L12, each connection forming the multi-cable 236 Based on a voltage supplied only through a desired connection line L11 among the lines L10 to L12,
The disconnection of the multi-cable 236 from the video display unit 232 or the control unit 234 is detected by a detection unit including the standby rectifier 284, the resistor R17, the controller 258, and the inversion buffer 290, and the detachment of the multi-cable 236 is detected. In this case, a plasma discharge is sequentially generated for each scanning groove 206 of the PALC 200 while applying a drive voltage S116 of 0 [V] to the liquid crystal display element 219 of the PALC 200 under the control of the control unit 258 as a control means. Thus, the display of the image is stopped after the twist of the liquid crystal molecules is removed, so that when the multi-cable 236 is connected again, a part of the image immediately before the multi-cable 236 comes out is PAL.
The occurrence of the burn-in phenomenon as displayed in C200 is avoided.

【0088】以上の構成によれば、マルチケーブル23
6を形成する各接続ラインL10〜L12のうち所望の
接続ラインL11のみを介して供給される電圧に基づい
て、マルチケーブル236が映像表示ユニット232又
はコントロールユニット234から外れたことを検出
し、当該マルチケーブル236が外れたことを検出した
場合には、0〔V〕の駆動電圧S116をPALC20
0の液晶表示素子219に印加させながら当該PALC
200の各走査溝206毎に順次プラズマ放電を発生さ
せることにより、液晶分子のねじれを取り除いた後に映
像の表示を停止させることができ、かくしてマルチケー
ブル236が再接続されたときに焼き付き現象がPAL
C200に発生することを回避することができ、マルチ
ケーブル236の挿脱によって生じる画質の劣化を防止
し得る。
According to the above configuration, the multi-cable 23
6, it is detected that the multi-cable 236 has been disconnected from the video display unit 232 or the control unit 234 based on the voltage supplied only through the desired connection line L11 among the connection lines L10 to L12 forming When it is detected that the multi-cable 236 is disconnected, the drive voltage S116 of 0 [V] is applied to the PALC20.
0 to the liquid crystal display element 219
By sequentially generating a plasma discharge in each of the scanning grooves 206 of 200, the display of an image can be stopped after the twist of the liquid crystal molecules is removed, and thus, when the multi-cable 236 is reconnected, the burn-in phenomenon is caused by PAL.
It is possible to avoid occurrence in the C200 and prevent deterioration of image quality caused by insertion and removal of the multi cable 236.

【0089】なお上述の実施の形態においては、マルチ
ケーブル236を形成する接続ラインL10〜L12の
うち中央の接続ラインL11が外れたことを検出したと
きに電源をオフするための動作を行わせるようにした場
合について述べたが、本発明はこれに限らず、マルチケ
ーブルを形成する複数の接続ラインのうち両端の接続ラ
インのうちいずれか一方が外れたことを検出したときに
電源をオフするための動作を行わせるようにしても良
い。
In the above-described embodiment, an operation for turning off the power when detecting that the center connection line L11 of the connection lines L10 to L12 forming the multi-cable 236 has come off is performed. However, the present invention is not limited to this, and the power supply is turned off when it is detected that one of the connection lines at both ends of the plurality of connection lines forming the multi-cable is disconnected. May be performed.

【0090】例えば図4との対応部分に同一符号を付し
て示す図9に示すように、36本の接続ラインL101
〜L136からなるマルチケーブル310は、その端部
に設けられているコネクタ312Aがコントロールユニ
ット314に接続されると共に、コネクタ312Bが映
像表示ユニット315に接続される。
For example, as shown in FIG. 9 in which parts corresponding to those in FIG.
In the multi-cable 310 including L136, a connector 312A provided at an end thereof is connected to the control unit 314, and a connector 312B is connected to the video display unit 315.

【0091】コネクタ312Aの両端のピンPA1及び
PA36に接続されている接続ラインL101及びL1
36は、それぞれコントロールユニット314内のグラ
ンドに接続されている。一方、コネクタ312Bの両端
のピンPB1及びPB36に接続されている接続ライン
L101及びL136は、映像表示ユニット315内部
においてそれぞれ抵抗R20及びR22を介してスタン
バイ整流部284に接続されると共にオア回路317に
接続されている。オア回路317は、接続ラインL10
1を介して入力される電源電圧S170と接続ラインL
136を介して入力される電源電圧S172とが示す論
理レベルの論理和をとることによりマルチケーブル31
0の接続状態を示す接続状態信号S174を生成し、こ
れを制御部258に送出するようになされている。
The connection lines L101 and L1 connected to the pins PA1 and PA36 at both ends of the connector 312A.
36 are connected to the ground in the control unit 314, respectively. On the other hand, the connection lines L101 and L136 connected to the pins PB1 and PB36 at both ends of the connector 312B are connected to the standby rectifier 284 via the resistors R20 and R22 in the video display unit 315, respectively, and to the OR circuit 317. It is connected. The OR circuit 317 includes a connection line L10
1 and a connection line L
By multiplying the logical level of the logical level indicated by the power supply voltage S172 input via the
A connection state signal S174 indicating a connection state of 0 is generated and sent to the control unit 258.

【0092】マルチケーブル310がコントロールユニ
ット314及び映像表示ユニット315に接続されてい
る場合には、映像表示ユニット315は、コントロール
ユニット314のグランドから接続ラインL101及び
L136を介してそれぞれ論理レベル「L」を示す電源
電圧S170及びS172をオア回路317に入力し、
当該オア回路317を介して論理レベル「L」の接続状
態信号S174を制御部258に入力している。
When the multi-cable 310 is connected to the control unit 314 and the video display unit 315, the video display unit 315 is connected to the logic level “L” from the ground of the control unit 314 via connection lines L101 and L136, respectively. Are input to the OR circuit 317,
The connection state signal S174 of the logic level “L” is input to the control unit 258 via the OR circuit 317.

【0093】この状態において、例えばマルチケーブル
310のコネクタ312Aがコントロールユニット31
4から完全に又は一部外れることによってピンPA1が
外れた場合には、接続ラインL101を介してオア回路
317に入力される電源電圧S170は、0〔V〕から
5〔V〕に変化する。オア回路317は、入力される電
源電圧S170の論理レベルが「L」から「H」に変化
したことを受けて、論理レベル「H」の接続状態信号S
174を生成し、これを制御部258に送出することに
より当該制御部258にマルチケーブル310が外れた
ことを通知する。このようにスタンバイ整流器284、
抵抗R20及びR22、オア回路317からなる接続状
態検出手段によって、各接続ラインL101〜L136
のうち両端の接続ラインL101又はL136のうちい
ずれか一方が外れたことを検出することにより、マルチ
ケーブル310が外れたことを確実に検出して、電源を
オフするための動作を正確に制御部258に行わせるこ
とができる。
In this state, for example, the connector 312A of the multi-cable 310 is connected to the control unit 31.
When the pin PA1 is detached by completely or partially deviating from 4, the power supply voltage S170 input to the OR circuit 317 via the connection line L101 changes from 0 [V] to 5 [V]. The OR circuit 317 receives the change of the logic level of the input power supply voltage S170 from “L” to “H”, and receives the connection state signal S of the logic level “H”.
174 is generated and transmitted to the control unit 258 to notify the control unit 258 that the multi-cable 310 has been disconnected. Thus, the standby rectifier 284,
Each of the connection lines L101 to L136 is detected by a connection state detection unit including resistors R20 and R22 and an OR circuit 317.
By detecting that one of the connection lines L101 or L136 at both ends of the multi-cable 310 has been disconnected, it is possible to reliably detect that the multi-cable 310 has been disconnected, and accurately perform an operation for turning off the power. 258.

【0094】また上述の実施の形態においては、スタン
バイ整流部284、抵抗R17、制御部258及び反転
バッファ290でなる検出手段によって、マルチケーブ
ル236が外れたことを検出するようにした場合につい
て述べたが、本発明はこれに限らず、図10に示すプラ
ズマアドレス型液晶表示装置320において、映像表示
ユニット322の制御部324とコントロールユニット
326の制御部328との間でマルチケーブル330を
介してやりとりされる制御データS176を調べること
によってマルチケーブル330の接続状態を検出するよ
うにしても良い。
In the above-described embodiment, the case where the disconnection of the multi-cable 236 is detected by the detecting means including the standby rectifier 284, the resistor R17, the controller 258, and the inverting buffer 290 has been described. However, the present invention is not limited to this. In the plasma addressed liquid crystal display device 320 shown in FIG. 10, the control unit 324 of the video display unit 322 and the control unit 328 of the control unit 326 are exchanged via the multi-cable 330. The connection state of the multi-cable 330 may be detected by examining the control data S176.

【0095】映像表示ユニット322の制御部324と
コントロールユニット326の制御部328は、マルチ
ケーブル330の接続ラインL20〜L23を介してそ
れぞれ互いに制御データをやりとりするようになされて
いる。この制御データS176のうち、図11(A)
は、接続ラインL20を介してやりとりされるチップセ
レクトデータS176Aを示し、図11(B)は、接続
ラインL21を介してやりとりされるクロックデータS
176Bを示し、図11(C)は、接続ラインL22を
介して制御部324に入力される入力データS176C
を示し、図11(D)は、接続ラインL23を介して制
御部324から出力される出力データS176Dを示
す。
The control unit 324 of the video display unit 322 and the control unit 328 of the control unit 326 exchange control data with each other via the connection lines L20 to L23 of the multi-cable 330. Of the control data S176, FIG.
Shows chip select data S176A exchanged via the connection line L20, and FIG. 11B shows clock data S176 exchanged via the connection line L21.
FIG. 11C shows input data S176C input to the control unit 324 via the connection line L22.
FIG. 11D shows output data S176D output from the control unit 324 via the connection line L23.

【0096】図10に戻って、コントロールユニット3
26の制御部328は、ユーザが操作部300を介して
入力される操作情報(例えば入力される映像信号の切換
や、カラー調整やヒュー調整などの画質調整)に基づい
て映像処理ブロック237の動作を制御すると共に、当
該操作情報を入力データとして接続ラインL23を介し
て映像表示ユニット322の制御部324に送出する。
Returning to FIG. 10, the control unit 3
The control unit 328 of the 26 operates the video processing block 237 based on operation information input by the user via the operation unit 300 (for example, switching of input video signals and image quality adjustment such as color adjustment and hue adjustment). And sends the operation information as input data to the control unit 324 of the video display unit 322 via the connection line L23.

【0097】映像表示ユニット322の制御部324
は、コントロールユニット326の制御部328から供
給される操作情報でなる入力データS176Cを基に、
動作クロックを生成したり、バックライト265の輝度
を調整する。そしてこの制御部324は、当該制御部3
24が行う制御の状態を出力データS176Dとして接
続ラインL20を介してコントロールユニット326の
制御部328に送出する。
The control unit 324 of the video display unit 322
Is based on input data S176C that is operation information supplied from the control unit 328 of the control unit 326.
An operation clock is generated and the luminance of the backlight 265 is adjusted. The control unit 324 includes the control unit 3
The control state of the control unit 326 is transmitted to the control unit 328 of the control unit 326 via the connection line L20 as output data S176D.

【0098】各接続ラインL20〜L23を介して転送
されるクロックデータS176B、入力データS176
C及び出力データS176Dは、セップセレクトデータ
S176Aによって7バイト単位で転送するようになさ
れており、各制御データS176のうち先頭のバイトデ
ータを「01」に固定すると共に、最後尾のバイトデー
タを先頭のバイトデータから6番目のバイトデータまで
の合計で表し、これらを誤り訂正データとして通信異常
を検出するようになされている。その際、プラズマアド
レス型液晶表示装置320では、セップセレクトデータ
S176A、クロックデータS176B、入力データS
176C及び出力データS176Dを転送する接続ライ
ンL20〜L23のうち、所望の2本の接続ラインL2
0及びL23をマルチケーブル330の両端に配置し、
マルチケーブル330の両端の接続ラインL20又はL
23のうちいずれか一方の接続ラインLが外れた場合に
は、その検出結果に基づいて装置全体の電源をオフする
ための動作を行うことにより、マルチケーブル330が
外れたことを確実に検出して、マルチケーブル330を
再接続したときに焼き付け現象が発生することを回避し
得る。
The clock data S176B and the input data S176 transferred via each of the connection lines L20 to L23.
C and the output data S176D are transferred in units of 7 bytes by the SEP select data S176A. The first byte data of each control data S176 is fixed to “01”, and the last byte data is set to the first byte data. And the sixth byte data, and these are used as error correction data to detect communication errors. At this time, in the plasma addressed liquid crystal display device 320, the sep select data S176A, the clock data S176B, and the input data S176
Of the connection lines L20 to L23 for transferring the output data 176C and the output data S176D, desired two connection lines L2
0 and L23 are arranged at both ends of the multi cable 330,
Connection line L20 or L at both ends of multi cable 330
When any one of the connection lines L is disconnected, the operation for turning off the power of the entire apparatus is performed based on the detection result, thereby reliably detecting that the multi-cable 330 has been disconnected. Thus, it is possible to prevent the burning phenomenon from occurring when the multi-cable 330 is reconnected.

【0099】また上述の実施の形態においては、制御部
258によってマルチケーブル236が外れたことを検
出し、その検出結果に基づいて電源をオフさせるための
動作を行わせるようにした場合について述べたが、本発
明はこれに限らず、図4との対応部分に同一符号を付し
て示す図12に示すプラズマアドレス型液晶表示装置3
40において、映像表示ユニット342のACフィルタ
部270、AC整流部272及び主電源系274からな
る電源電圧発生手段としての電源電圧発生回路344に
よって発生した電源電圧S180をマルチケーブル34
6を介してコントロールユニット348に供給している
場合、マルチケーブル346が外れると、制御部350
は、マルチケーブル346の接続状態を検出する検出部
352から供給される検出結果に基づいてスイッチSW
110をオフして、映像表示ユニット342からコント
ロールユニット348への電源供給を遮断することによ
り、ユーザが外れたマルチケーブル346や映像表示ユ
ニット342などの接続部分を触れることによって感電
することを防止することができる。
In the above-described embodiment, a case has been described in which control unit 258 detects that multi-cable 236 has been disconnected, and performs an operation for turning off the power based on the detection result. However, the present invention is not limited to this. The plasma addressed liquid crystal display device 3 shown in FIG.
At 40, the power supply voltage S180 generated by the power supply voltage generation circuit 344 as the power supply voltage generation means including the AC filter unit 270, the AC rectification unit 272, and the main power supply system 274 of the video display unit 342 is connected to the multi-cable 34.
6, the control unit 350 is supplied to the control unit 348 when the multi-cable 346 is disconnected.
Is a switch SW based on the detection result supplied from the detection unit 352 that detects the connection state of the multi-cable 346.
By turning off the power supply 110 and shutting off the power supply from the video display unit 342 to the control unit 348, the user is prevented from touching a disconnected part such as the multi-cable 346 or the video display unit 342 to prevent an electric shock. be able to.

【0100】また上述の実施の形態においては、制御部
258によってマルチケーブル236が外れたことを検
出し、その検出結果に基づいて電源をオフさせるための
動作を行わせるようにした場合について述べたが、本発
明はこれに限らず、図12との対応部分に同一符号を付
して示す図13に示すプラズマアドレス型液晶表示装置
360において、コントロールユニット362の電源電
圧発生手段としての電源電圧発生回路344によって発
生した電源電圧S182〜S184をマルチケーブル3
64を介してコントロールユニット366に供給してい
る場合、マルチケーブル364が外れると、制御部36
8は、マルチケーブル364の接続状態を検出する検出
部352から供給される検出結果に基づいてスイッチS
W112〜SW114をオフして、コントロールユニッ
ト362から映像表示ユニット366への電源供給を遮
断することにより、ユーザが外れたマルチケーブル36
4や映像表示ユニット366などの接続部分を触れるこ
とによって感電することを防止することができる。
Further, in the above-described embodiment, a case has been described where the control unit 258 detects that the multi-cable 236 has been disconnected, and performs an operation for turning off the power based on the detection result. However, the present invention is not limited to this. In the plasma address type liquid crystal display device 360 shown in FIG. The power supply voltages S182 to S184 generated by the circuit 344 are connected to the multi-cable 3
When the multi-cable 364 is disconnected when the power is supplied to the control unit 366 via the
8 is a switch S based on the detection result supplied from the detection unit 352 that detects the connection state of the multi-cable 364.
By turning off W112 to SW114 and shutting off the power supply from the control unit 362 to the video display unit 366, the user disconnects the multi-cable 36.
Electric shock can be prevented by touching a connection part such as the image display unit 4 or the video display unit 366.

【0101】さらに上述の実施の形態においては、本発
明をプラズマアドレス型液晶表示装置230に適用した
場合について述べたが、本発明はこれに限らず、複数の
経路を介して供給される複数種類の映像信号のうち所望
の映像信号を選択する映像選択手段と当該選択された映
像信号に応じた映像を表示する映像表示手段との間で複
数の信号接続手段を介して上記選択された映像信号及び
当該映像信号に関する制御信号を送受信する液晶表示装
置に本発明を広く適用し得る。
Further, in the above-described embodiment, the case where the present invention is applied to the plasma addressed liquid crystal display device 230 has been described. However, the present invention is not limited to this, and a plurality of types supplied through a plurality of paths are provided. A plurality of signal connection means between a video selection means for selecting a desired video signal from among the video signals and a video display means for displaying a video corresponding to the selected video signal. The present invention can be widely applied to a liquid crystal display device that transmits and receives a control signal related to the video signal.

【0102】[0102]

【発明の効果】上述のように本発明によれば、複数の信
号接続手段のうち予め選定されたいずれか1つの信号接
続手段の接続状態を検出し、その結果、信号接続手段が
外れたことを検出した場合、変化した液晶分子の配列を
液晶表示手段に映像を表示する前の初期状態に戻した後
に映像の表示を停止することにより、信号接続手段が再
接続されたとき、信号接続手段が外れる直前に表示され
ていた映像が液晶表示手段に表示されることを回避する
ことができ、かくして信号接続手段が外れることによっ
て生じる画質の劣化を防止し得る。
As described above, according to the present invention, the connection state of any one of a plurality of signal connection means selected in advance is detected, and as a result, the signal connection means is disconnected. When the signal connection unit is reconnected, the display of the image is stopped after returning the changed arrangement of the liquid crystal molecules to the initial state before displaying the image on the liquid crystal display unit. It is possible to prevent the image displayed immediately before the disconnection from being displayed on the liquid crystal display means, thereby preventing the deterioration of the image quality caused by the disconnection of the signal connection means.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるPALCの一実施の形態を示す略
線図である。
FIG. 1 is a schematic diagram showing an embodiment of a PALC according to the present invention.

【図2】プラズマチャンネルによるスイッチング動作の
説明に供する略線図である。
FIG. 2 is a schematic diagram for explaining a switching operation by a plasma channel.

【図3】プラズマチャンネルによるスイッチング動作の
説明に供する略線図である。
FIG. 3 is a schematic diagram for explaining a switching operation by a plasma channel;

【図4】壁掛け型のプラズマアドレス型液晶表示装置の
構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of a wall-mounted plasma addressed liquid crystal display device.

【図5】プラズマドライバの構成を示すブロック図であ
る。
FIG. 5 is a block diagram illustrating a configuration of a plasma driver.

【図6】映像信号とプラズマパルスの関係を示すタイミ
ングチャートである。
FIG. 6 is a timing chart showing a relationship between a video signal and a plasma pulse.

【図7】駆動電圧とプラズマパルスの関係を示すタイミ
ングチャートである。
FIG. 7 is a timing chart showing a relationship between a driving voltage and a plasma pulse.

【図8】制御部による制御手順を示すタイミングチャー
トである。
FIG. 8 is a timing chart showing a control procedure by a control unit.

【図9】他の実施の形態のマルチケーブルの構成を示す
略線図である。
FIG. 9 is a schematic diagram illustrating a configuration of a multi-cable according to another embodiment.

【図10】他の実施の形態によるプラズマアドレス型液
晶表示装置の構成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of a plasma addressed liquid crystal display device according to another embodiment.

【図11】データ転送のフォーマットを示す略線図であ
る。
FIG. 11 is a schematic diagram illustrating a format of data transfer.

【図12】他の実施の形態によるプラズマアドレス型液
晶表示装置の構成を示すブロック図である。
FIG. 12 is a block diagram showing a configuration of a plasma addressed liquid crystal display device according to another embodiment.

【図13】他の実施の形態によるプラズマアドレス型液
晶表示装置の構成を示すブロック図である。
FIG. 13 is a block diagram showing a configuration of a plasma addressed liquid crystal display device according to another embodiment.

【図14】従来のプラズマアドレス型液晶表示装置の映
像系回路ブロックの構成を示すブロック図である。
FIG. 14 is a block diagram showing a configuration of a video circuit block of a conventional plasma addressed liquid crystal display device.

【図15】従来のプラズマアドレス型液晶表示装置の電
源系回路ブロックの構成を示すブロック図である。
FIG. 15 is a block diagram showing a configuration of a power supply system circuit block of a conventional plasma addressed liquid crystal display device.

【図16】映像信号とプラズマパルスの関係を示すタイ
ミングチャートである。
FIG. 16 is a timing chart showing a relationship between a video signal and a plasma pulse.

【図17】駆動電圧とプラズマパルスの関係を示すタイ
ミングチャートである。
FIG. 17 is a timing chart showing a relationship between a driving voltage and a plasma pulse.

【図18】制御部による電源オフ時の制御手順を示すタ
イミングチャートである。
FIG. 18 is a timing chart showing a control procedure when the power is turned off by the control unit.

【図19】従来の壁掛け型のプラズマアドレス型液晶表
示装置の構成を示す略線図である。
FIG. 19 is a schematic diagram illustrating a configuration of a conventional wall-mounted plasma addressed liquid crystal display device.

【図20】従来の壁掛け型のプラズマアドレス型液晶表
示装置の構成を示すブロックである。
FIG. 20 is a block diagram illustrating a configuration of a conventional wall-mounted plasma addressed liquid crystal display device.

【図21】駆動電圧とプラズマパルスの関係を示すタイ
ミングチャートである。
FIG. 21 is a timing chart showing a relationship between a driving voltage and a plasma pulse.

【図22】制御部による制御手順を示すタイミングチャ
ートである。
FIG. 22 is a timing chart showing a control procedure by a control unit.

【符号の説明】[Explanation of symbols]

1……映像系回路ブロック、9、258、286……制
御部、11、239……操作部、15、245……映像
表示ブロック、23、253……液晶コラムドライバ、
25、200……PALC、29、257……LCDコ
ントローラ、33、263……プラズマドライバ、50
……電源系回路ブロック、58、276……主電源系ス
イッチ部、68、292……アンド回路、66、288
……主電源スイッチ、100、230……プラズマアド
レス型液晶表示装置、102、232……映像表示ユニ
ット、104、234……コントロールユニット、10
6、236……マルチケーブル、206……走査溝、2
08……アノード、210……カソード、214……液
晶表示素子、218……透明電極層、238……信号選
択部、272……AC整流部、284……スタンバイ整
流部、290……反転バッファ。
1 ... video circuit block, 9, 258, 286 ... control unit, 11, 239 ... operation unit, 15, 245 ... video display block, 23, 253 ... liquid crystal column driver,
25, 200 PALC, 29, 257 LCD controller, 33, 263 Plasma driver, 50
... Power supply circuit block, 58, 276 Main power supply switch section, 68, 292 AND circuit, 66, 288
... Main power switch, 100, 230... Plasma address type liquid crystal display device, 102, 232... Video display unit, 104, 234.
6, 236: Multi cable, 206: Scan groove, 2
08 Anode, 210 Cathode, 214 Liquid crystal display element, 218 Transparent electrode layer, 238 Signal selection unit, 272 AC rectification unit, 284 Standby rectification unit, 290 Inverting buffer .

フロントページの続き Fターム(参考) 2H093 NA20 NA71 NC52 NC62 ND02 ND12 ND60 NF04 5C006 AA01 AA22 AC27 AF42 AF44 AF46 AF52 AF64 AF65 AF68 AF81 AF83 BB18 BF14 BF21 BF26 BF46 EA01 FA34 5C058 AA08 AA11 AB03 AB05 BA01 BA29 BA30 BB25 EA01 EA26 5C080 AA10 BB05 DD18 DD29 EE17 FF11 GG08 JJ02 JJ03 JJ04 JJ06 5C082 AA02 BA34 BC03 BD02 CB01 CB10 MM03 Continued from the front page F-term (reference) 2H093 NA20 NA71 NC52 NC62 ND02 ND12 ND60 NF04 5C006 AA01 AA22 AC27 AF42 AF44 AF46 AF52 AF64 AF65 AF68 AF81 AF83 BB18 BF14 BF21 BF26 BF46 EA01 FA34 5C058 AA05 BB01 AB30 AA10 BB05 DD18 DD29 EE17 FF11 GG08 JJ02 JJ03 JJ04 JJ06 5C082 AA02 BA34 BC03 BD02 CB01 CB10 MM03

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】複数の経路を介して供給される複数種類の
映像信号のうち所望の映像信号を選択する映像選択手段
と当該選択された映像信号に応じた映像を表示する映像
表示手段との間で複数の信号接続手段を介して上記選択
された映像信号及び当該映像信号に関する制御信号を送
受信する液晶表示装置において、 上記映像表示手段は、 上記選択された上記映像を表示する液晶表示手段と、 上記液晶表示手段を形成する各画素をそれぞれ駆動して
当該各画素に対応した液晶分子の配列を変化させること
により上記液晶表示手段に上記映像を表示させる駆動手
段と、 上記複数の信号接続手段のうち予め選定されたいずれか
1つの信号接続手段の接続状態を検出する検出手段と、 上記検出手段によって上記信号接続手段が外れたことを
検出した場合、上記駆動手段を制御して上記変化した液
晶分子の配列を上記液晶表示手段に上記映像を表示する
前の初期状態に戻した後に上記映像の表示を停止する制
御手段とを具えることを特徴とする液晶表示装置。
An image processing apparatus comprising: a video selection unit configured to select a desired video signal from a plurality of types of video signals supplied through a plurality of paths; and a video display unit configured to display a video according to the selected video signal. A liquid crystal display device that transmits and receives the selected video signal and a control signal related to the video signal via a plurality of signal connection units between the plurality of signal connection units, wherein the video display unit includes a liquid crystal display unit that displays the selected video. Driving means for driving the pixels forming the liquid crystal display means to change the arrangement of liquid crystal molecules corresponding to the pixels to display the image on the liquid crystal display means; and the plurality of signal connection means. Detecting means for detecting a connection state of any one of the signal connecting means selected in advance; and detecting that the signal connecting means has been disconnected by the detecting means. Control means for controlling the driving means and returning the arrangement of the changed liquid crystal molecules to an initial state before displaying the image on the liquid crystal display means and then stopping the display of the image. Characteristic liquid crystal display device.
【請求項2】上記検出手段は、 上記複数の信号接続手段のうち中央付近に位置するいず
れか1つの信号接続手段の接続状態を検出することを特
徴とする請求項1に記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said detection means detects a connection state of any one of the plurality of signal connection means located near the center. .
【請求項3】上記検出手段は、 上記複数の信号接続手段のうち両端に位置する信号接続
手段の両方又はいずれか一方の信号接続手段の接続状態
を検出することを特徴とする請求項1に記載の液晶表示
装置。
3. The apparatus according to claim 1, wherein said detecting means detects a connection state of both or any one of the signal connecting means located at both ends of said plurality of signal connecting means. The liquid crystal display device as described in the above.
【請求項4】上記検出手段は、 上記複数の信号接続手段のうち予め選定されたいずれか
1つの上記信号接続手段を介して上記映像選択手段との
間で送受信される上記制御信号の誤り検出を行うことに
より上記信号接続手段の接続状態を検出することを特徴
とする請求項1に記載の液晶表示装置。
4. The error detection of the control signal transmitted / received to / from the video selection means via one of the plurality of signal connection means selected in advance from among the plurality of signal connection means. The liquid crystal display device according to claim 1, wherein the connection state of the signal connection means is detected by performing the following.
【請求項5】複数の経路を介して供給される複数種類の
映像信号のうち所望の映像信号を選択する映像選択手段
と当該選択された映像信号に応じた映像を表示する映像
表示手段との間で複数の信号接続手段を介して上記選択
された映像信号及び当該映像信号に関する制御信号を送
受信する液晶表示装置において、 上記映像表示手段は、 外部から供給される電源を基に上記液晶表示装置を動作
させるための電源電圧を発生する電源電圧発生手段と、 上記複数の信号接続手段のうち予め選定されたいずれか
1つの信号接続手段の接続状態を検出する検出手段と、 上記検出手段によって上記信号接続手段が外れたことを
検出した場合、上記電源電圧発生手段から上記信号接続
手段を介して上記映像選択手段に上記電源電圧を供給す
ることを停止する制御手段とを具えることを特徴とする
液晶表示装置。
5. A video processing apparatus comprising: a video selection unit for selecting a desired video signal from a plurality of types of video signals supplied via a plurality of paths; and a video display unit for displaying a video corresponding to the selected video signal. A liquid crystal display device that transmits and receives the selected video signal and a control signal related to the video signal via a plurality of signal connection units between the plurality of signal connection units. A power supply voltage generating means for generating a power supply voltage for operating the device; a detecting means for detecting a connection state of any one of the plurality of signal connecting means selected in advance; When detecting that the signal connection means has been disconnected, the supply of the power supply voltage from the power supply voltage generation means to the video selection means via the signal connection means is stopped. A liquid crystal display device comprising:
【請求項6】複数の経路を介して供給される複数種類の
映像信号のうち所望の映像信号を選択する映像選択手段
と当該選択された映像信号に応じた映像を表示する映像
表示手段との間で複数の信号接続手段を介して上記選択
された映像信号及び当該映像信号に関する制御信号を送
受信する液晶表示装置において、 上記映像選択手段は、 外部から供給される電源を基に上記液晶表示装置を動作
させるための電源電圧を発生する電源電圧発生手段と、 上記複数の信号接続手段のうち予め選定されたいずれか
1つの信号接続手段の接続状態を検出する検出手段と、 上記検出手段によって上記信号接続手段が外れたことを
検出した場合、上記電源電圧発生手段から上記信号接続
手段を介して上記映像表示手段に上記電源電圧を供給す
ることを停止する制御手段とを具えることを特徴とする
液晶表示装置。
6. A video selecting means for selecting a desired video signal from a plurality of types of video signals supplied via a plurality of paths, and a video display means for displaying a video corresponding to the selected video signal. A liquid crystal display device that transmits and receives the selected video signal and a control signal related to the video signal via a plurality of signal connection units between the plurality of signal connection units. A power supply voltage generating means for generating a power supply voltage for operating the device; a detecting means for detecting a connection state of any one of the plurality of signal connecting means selected in advance; When detecting that the signal connection means has been disconnected, the supply of the power supply voltage from the power supply voltage generation means to the video display means via the signal connection means is stopped. A liquid crystal display device comprising:
JP11045193A 1999-02-23 1999-02-23 Liquid crystal display device Pending JP2000242238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11045193A JP2000242238A (en) 1999-02-23 1999-02-23 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045193A JP2000242238A (en) 1999-02-23 1999-02-23 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000242238A true JP2000242238A (en) 2000-09-08

Family

ID=12712447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045193A Pending JP2000242238A (en) 1999-02-23 1999-02-23 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000242238A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197427A (en) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd Plasma display device
JPWO2007015308A1 (en) * 2005-08-04 2009-02-19 日立プラズマディスプレイ株式会社 Plasma display device
JP2010096986A (en) * 2008-10-16 2010-04-30 Nippon Seiki Co Ltd Display device
JP2013138426A (en) * 2011-12-27 2013-07-11 Samsung Electronics Co Ltd Display device for broadcast reception, signal processing module, broadcast receiver, and broadcast reception method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251839A (en) * 1987-04-08 1988-10-19 Hitachi Ltd Write assuring device for information recorder
WO1991020075A1 (en) * 1990-06-18 1991-12-26 Seiko Epson Corporation Flat displaying device and device for driving displaying elements
JPH04268888A (en) * 1991-02-22 1992-09-24 Seiko Epson Corp Liquid crystal system hdtv receiver
JPH0575942A (en) * 1991-09-10 1993-03-26 Sony Corp Display device
JPH05161394A (en) * 1991-12-06 1993-06-25 Hitachi Ltd Motor control system
JPH09311320A (en) * 1996-05-22 1997-12-02 Sony Corp Plasma address type liquid crystal display device
JPH10214067A (en) * 1996-11-26 1998-08-11 Sharp Corp Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device
JPH10268834A (en) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp Aggregate type display device
JPH10341159A (en) * 1997-06-09 1998-12-22 Sony Corp A/d converter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251839A (en) * 1987-04-08 1988-10-19 Hitachi Ltd Write assuring device for information recorder
WO1991020075A1 (en) * 1990-06-18 1991-12-26 Seiko Epson Corporation Flat displaying device and device for driving displaying elements
JPH04268888A (en) * 1991-02-22 1992-09-24 Seiko Epson Corp Liquid crystal system hdtv receiver
JPH0575942A (en) * 1991-09-10 1993-03-26 Sony Corp Display device
JPH05161394A (en) * 1991-12-06 1993-06-25 Hitachi Ltd Motor control system
JPH09311320A (en) * 1996-05-22 1997-12-02 Sony Corp Plasma address type liquid crystal display device
JPH10214067A (en) * 1996-11-26 1998-08-11 Sharp Corp Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device
JPH10268834A (en) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp Aggregate type display device
JPH10341159A (en) * 1997-06-09 1998-12-22 Sony Corp A/d converter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007015308A1 (en) * 2005-08-04 2009-02-19 日立プラズマディスプレイ株式会社 Plasma display device
JP2008197427A (en) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd Plasma display device
JP2010096986A (en) * 2008-10-16 2010-04-30 Nippon Seiki Co Ltd Display device
JP2013138426A (en) * 2011-12-27 2013-07-11 Samsung Electronics Co Ltd Display device for broadcast reception, signal processing module, broadcast receiver, and broadcast reception method
US9313373B2 (en) 2011-12-27 2016-04-12 Samsung Electronics Co., Ltd. Display apparatus and signal processing module for receiving broadcasting and device and method for receiving broadcasting
EP2720142A3 (en) * 2011-12-27 2016-05-11 Samsung Electronics Co., Ltd Display apparatus and signal processing module for receiving broadcasting and device and method for receiving broadcasting

Similar Documents

Publication Publication Date Title
KR970003044B1 (en) Apparatus for driving l.c.d. device and method therefor
US6111559A (en) Liquid crystal display device
US20020030674A1 (en) Image display apparatus and method of driving the same
GB2260058A (en) Television liquid crystal displaying apparatus for different line scanning standards
JP2000066644A (en) Driving device of plasma address liquid crystal display device
US6977634B2 (en) Apparatus and method for driving image display device
WO2013062368A1 (en) Multi-view device of display apparatus and contol method thereof, and display system
JP2000242238A (en) Liquid crystal display device
US6580470B1 (en) Display apparatus for displaying an image representative of an interlaced video signal
JPH09311320A (en) Plasma address type liquid crystal display device
JP2000039603A (en) Driving device for plasma addressed liquid crystal display device
JP2001117531A (en) Display device with function of uniformizing pixel emission frequency
JP2003114415A (en) Device and method for displaying image
JPH06138439A (en) Liquid crystal display device
JPH05153529A (en) Liquid crystal display device
EP0400993A2 (en) Projection-type image display apparatus
JP4406993B2 (en) Driving method and driving apparatus for plasma address type liquid crystal display element
JP3141217B2 (en) Color liquid crystal display device
JPH1020836A (en) Display device
JPH1124040A (en) Driving device of plasma address type liquid crystal display device
JPH10239661A (en) Liquid crystal display device
JPH11194322A (en) Driving device for plasma address liquid crystal display device
JP2004233844A (en) Device and method for display, and apparatus and method for image processing
JP2001255853A (en) Method and device for driving plasma address type liquid crystal display element
JP2001222262A (en) Plasma addressed type liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100422