JPH08304760A - マトリクスパネル表示装置、マトリックスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路 - Google Patents

マトリクスパネル表示装置、マトリックスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路

Info

Publication number
JPH08304760A
JPH08304760A JP10663995A JP10663995A JPH08304760A JP H08304760 A JPH08304760 A JP H08304760A JP 10663995 A JP10663995 A JP 10663995A JP 10663995 A JP10663995 A JP 10663995A JP H08304760 A JPH08304760 A JP H08304760A
Authority
JP
Japan
Prior art keywords
signal
voltage
data
scan
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10663995A
Other languages
English (en)
Other versions
JP3544580B2 (ja
Inventor
Yasuyuki Kudo
泰幸 工藤
宏之 ▲真▼野
Hiroyuki Mano
Tsutomu Furuhashi
勉 古橋
Toshio Futami
利男 二見
Satoru Tsunekawa
悟 恒川
Tatsuhiro Inuzuka
達裕 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP10663995A priority Critical patent/JP3544580B2/ja
Publication of JPH08304760A publication Critical patent/JPH08304760A/ja
Application granted granted Critical
Publication of JP3544580B2 publication Critical patent/JP3544580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 液晶パネルの走査電極数N等に応じて、同時
選択走査ライン数mを選択することができるマトリクス
パネル表示装置を提供する。 【構成】 本発明による液晶表示装置は、複数の走査電
極とデータ電極を有する液晶パネル101と、該走査電
極に1本ずつ順次選択電圧を出力すモードと2本ずつ直
交関数に応じた走査電圧を出力するモードを有する走査
ドライバ102と、該データ電極に表示データの値に応
じた電圧を出力するモードと該直交関数と表示データの
演算値に応じた電圧を出力するモードを有するデータド
ライバ103と、該液晶パネル、走査ドライバおよびデ
ータドライバの駆動に必要な電圧を供給する電源回路1
16とから構成される。また、該直交関数の発生手段を
走査ドライバ内部に設け、表示データと該直交関数との
演算機能をデータドライバ内部に設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マトリックス表示装置
に関し、特に単純マトリックス形液晶表示装置におい
て、低消費電力で駆動可能な液晶表示装置およびその駆
動回路に関するものである。
【0002】
【従来の技術】単純マトリックス形の液晶パネルを有す
る液晶表示装置の駆動方式として、工業調査会から出版
されている[液晶の最新技術、P.106〜P.10
7]に記載された電圧平均化駆動方式が広く採用されて
いる。この方式では、液晶パネルの行に対応する走査電
極には、1本ずつ順次に選択走査電圧を1走査期間ずつ
印加し、1フレーム期間で全ての走査電極を走査すると
再び同じ動作を繰り返す。液晶パネルの列に対応するデ
ータ電極には、表示データの値に対応したデータ電圧を
非選択走査電圧レベルを中心に印加する。さらに、液晶
印加電圧の極性を一定の期間毎に反転する交流化動作を
行う。
【0003】一方、単純マトリックス形の液晶パネルを
有する液晶表示装置の駆動方式には特開平6−6762
8に記載された複数ライン選択駆動方式がある。この方
式において、液晶パネルの行に対応する走査電極には、
複数本ずつ直交関数(例えばウォルシュ関数)に対応し
た選択走査電圧を順次印加し、1フレーム期間と呼ばれ
る期間で全ての走査電極を走査すると、再び同じ動作を
繰り返す。液晶パネルの列に対応するデータ電極には、
選択走査されたラインにおける直交関数の値および表示
データの値との一致数に対応したデータ電圧を印加す
る。
【0004】ここで、電圧平均化法は交流化動作時にお
いては、データドライバと走査ドライバの電圧を走査ド
ライバの選択電圧付近までレベルシフトするため、出力
振幅は等しくなり、その値は走査電極数Nを用いて、
【0005】
【数1】
【0006】で与えられる。これに対し、複数ライン選
択駆動方式におけるデータドライバと、走査ドライバの
出力振幅は、それぞれ、選択ライン数mと走査電極数N
を用いて
【0007】
【数2】
【0008】
【数3】
【0009】で与えられる。ここで、Voffは表示オ
フ時に液晶に印加される電圧実効値であり、通常2.0
〜2.5[V]の値をとる。複数ライン選択駆動方式で
はライン数mの値が比較的小さい場合、例えばm=1、
N=240、Voff=2.2[V]にすると数2から
データドライバの振幅は約3.3[V]となり、電圧平
均化法におけるデータドライバの振幅(数1から、約2
7[V])と比較してデータドライバの振幅が大幅に小
さくなる。ドライバの電力はデータ側が走査側よりも大
きいことを考慮すると、複数ライン選択駆動方式は電圧
平均化法に比べて低消費電力な駆動方式であるといえ
る。
【0010】
【発明が解決しようとする課題】複数ライン選択駆動方
式において、選択ライン数mが小さい値の場合、データ
ドライバの出力振幅は小さいものの、走査ドライバの振
幅は大きくなる。この走査ドライバの振幅は走査電極数
Nが多くなる程大きくなるため、走査電極数Nの値によ
っては、耐圧の問題から走査ドライバの製造が困難にな
るという課題がある。
【0011】一方、同時選択走査ライン数mが大きい値
の場合、数2、数3から、選択走査電圧と表示データ電
圧の振幅レベルの差は減少することが分かる。したがっ
て、この場合には、走査電極数Nが多くなっても走査ド
ライバの耐圧は十分製造可能な範囲になる。しかし、そ
の反面、表示データ電圧の振幅が増大するため、データ
ドライバに必要とされる耐圧も増大する。この耐圧が5
Vを越えた場合、現在広く採用されているロジックプロ
セスを使用することができなくなり、製造コストが急激
に増大するという課題がある。
【0012】さらに、同時選択走査ライン数mの増加に
伴い、直交関数と表示データの一致数の演算を行う回路
の規模が増大し、回路の消費電力及び実現コストが増大
するという課題がある。
【0013】そこで、本発明は、液晶パネルの走査電極
数N等に応じて、同時選択走査ライン数mを選択するこ
とができるマトリクスパネル表示装置とそれに含まれる
駆動回路を提供することを目的とする。
【0014】
【課題を解決するための手段】上述した課題を解消する
ためには、まず走査電極数Nに応じ、走査ドライバの耐
圧をクリアできる選択ライン数mを選定することが必要
となる。これと同時にデータドライバの耐圧を、製造コ
ストの低いプロセスの最大出力電圧以下にすることが重
要である。
【0015】そこで、走査ライン数Nおよび選択ライン
数mに対する、走査ドライバ、データドライバの耐圧の
関係を、表示オフ状態で液晶に印加される電圧実効値を
2.3Vとして求めた。これを図2に示す。図2におい
て走査ドライバの耐圧の限界を例えば50Vとすると、
m=1の場合N=245行まで実現可能、m=2の場合
N=500行まで実現可能、さらにm=3ではN=60
0以上まで実現可能であることが分かる。一方、データ
ドライバの耐圧に着目すると、例えば現在広く採用され
ているロジック用プロセスが可能な5V以下となる条件
は、m=2以下の場合である。したがって、例えば、コ
ンピュータディスプレイの標準的な解像度の1つである
640列×480行の表示を行うには、m=1、または
m=2として640列×240行の液晶パネルを2画面
構成で駆動させればよい。また、標準的な解像度の1つ
である800列×600行の表示を行うには、m=2と
して800列×300行の液晶パネルを2画面構成で駆
動させればよい。
【0016】以上の点に着目し、本発明の液晶表示装置
は、液晶パネルの解像度に応じて、同時選択走査ライン
数mを、例えばm=1とm=2の場合で選択できるよう
な、走査ドライバ、データドライバおよび電源回路を設
けた。さらに、本発明の走査ドライバには直交関数を発
生する回路を内蔵し、データドライバには直交関数と表
示データの一致数の演算を行う回路を内蔵した。これに
より従来液晶コントローラとの互換性を保ち、実現コス
ト、消費電力の増大を防ぐことが可能となる。なお、同
時選択走査ライン数mが“1”の場合は、直交関数を必
要とせず、電圧平均化方式と同様にデータドライバは表
示データに応じた電圧を出力することになる。このた
め、液晶の劣化を防ぐ交流化動作が必要となるため、交
流化信号を生成する回路を設けた。
【0017】
【作用】本発明のマトリクス表示装置は、複数ライン駆
動方式に基づいたものであるため従来の電圧平均化駆動
方式に比べて消費電力を小さくでき、また、走査ライン
の選択数mを選択することができるため、走査ドライバ
およびデータドライバの出力範囲内で走査ライン数Nの
大きな種液晶パネルを駆動することができる。さらに、
直交関数の発生手段および表示データと該直交関数との
演算機能を内蔵しているため、走査ラインの選択数mに
かかわらず従来の液晶コントローラをそのまま使用する
ことができる。
【0018】
【実施例】
<第1実施例>以下、本発明の第1の実施例を、図1お
よび図3〜図14を用いて説明する。
【0019】図1は本発明の第1実施例に係る液晶表示
装置の構成を示すブロック図である。
【0020】図1において、101は液晶パネルであ
り、本実施例では液晶パネル101は縦iドット、横j
ドットのマトリクス表示が可能である。102は本発明
の走査ドライバ、103は本発明のデータドライバであ
る。104は8ビットのパラレルデータである表示デー
タD7〜D0であり、105は表示データ104の取り
込みに用いられるデータラッチクロックCL2である。
106はラインクロックCL1であり、ラインクロック
106の1周期(1ライン走査期間)に1ライン分の表
示データ104が送られる。107は先頭ラインクロッ
クFLMであり、先頭ラインクロック107の1周期
(1フレーム期間)にi回のライン走査が行われる。1
08は表示オフ制御信号DISPOFFで、この信号
が”ロー”の時、液晶パネル101の表示が停止され
る。なお、これら表示データ104および同期信号群1
05〜108は、従来から用いられている液晶コントロ
ーラ109より供給される。
【0021】110,111は液晶ドライバ103,1
02の動作をそれぞれに制御するコントロール信号群で
ある。112は液晶印加電圧の交流化を図るためのタイ
ミング信号を生成する交流化信号発生回路であり、11
3は交流化信号発生回路112により生成される交流化
M信号である。このM信号113は、数10走査期間毎
に“ハイ”と“ロー”が切り替わるように生成される。
114および115は液晶パネルのドライバおよび交流
化信号発生回路112を駆動させるための電源電圧群で
あり、116は電圧群114および115を生成する電
源回路である。117,118は電源電圧群114およ
び115の基となる外部電源電圧VCC,VEE、11
9は液晶駆動電圧群の電圧レベルの調節に用いれられる
電圧VCONであり、本実施例ではこれら電圧117〜
119は表示システム本体120から供給される。
【0022】以下、図1に示す液晶表示装置の各ブロッ
クの構成および動作について図3〜図13を用いて説明
する。
【0023】まず、本発明の電源回路116の一例につ
いて図3を用いて説明する。図3は電源回路116の構
成図であり、301〜303はそれぞれ走査ドライバ電
源電圧VyH,VyC,VyLであり、304〜306
はそれぞれ液晶駆動用走査電圧Vy0〜Vy2である。
これらの電圧301〜306は走査ドライバ102へ供
給される。また、307,308はそれぞれデータドラ
イバ電源電圧VxH,VxL、309〜311はそれぞ
れ液晶駆動用データ電圧Vx0〜Vx2であり、これら
の電圧307〜311はデータドライバ103へ供給さ
れる。
【0024】走査ドライバ電源電圧301〜303、液
晶駆動用走査電圧のVy0電圧304,Vy2電圧30
6、およびデータドライバ電源電圧307,308は、
それぞれDC−DCコンバータ312により生成され
る。また、液晶駆動用データ電圧309〜311および
液晶駆動用走査電圧のVy1電圧305は、走査ドライ
バ電源電圧のVyH電圧301とVyL電圧303間の
電圧を抵抗R1〜R4で分圧することにより生成され
る。なお、抵抗R1〜R4間には、 数4 R1=R4、 R2=R3、 という関係がある。また、上記各電圧間には、 数5 VyH=Vy2>Vy1>VyL=Vy0、 Vy2−Vy1=Vy1−Vy0、 VxH>Vx2>Vx1>Vx0>VxL、 Vx2−Vx1=Vx1−Vx0、 Vy1=Vx1 の関係がある。なお、Vx2電圧311とVx0電圧3
09の電位差は、数2で与えられ、Vy2電圧306と
Vy0電圧304の電位差は、数3で与えられる。ここ
で、液晶駆動用データ電圧309〜311および液晶駆
動用走査電圧のVy1電圧305は、オペアンプを用い
たボルテージフォロア回路313を介して出力される。
また、各オペアンプはデータドライバ電源電圧307,
308を電源としている。
【0025】次に本発明の走査ドライバ102の構成お
よび動作について図4〜図8を用いて説明する。図4は
本発明の走査ドライバ102の構成図であり、図5は走
査ドライバ102で生成される直交関数の一例を示す
図、図6は走査ドライバ102で生成される直交関数の
組合せ例を示す図、図7は走査ドライバ102の動作を
説明するための図、図8は走査ドライバ102の入出力
信号のタイミングチャ−トである。
【0026】本発明の走査ドライバ102は、図4に示
すように、入力信号レベルシフタ401、出力信号レベ
ルシフタ402、直交関数発生回路403、直交関数ラ
ッチ回路404、クロック制御回路405、走査ライン
セレクタ406、液晶電圧レベルシフタ407、液晶電
圧デコーダ408、液晶電圧セレクタ409で構成され
ている。また、410は1ライン選択走査駆動と2ライ
ン選択走査駆動の内のいずれかのモードを指示するMO
DE信号、411,412は各1ビットの直交関数W1
信号,W2信号、413はライン転送クロックCL3信
号である。
【0027】入力信号レベルシフタ401は、Vccと
GNDレベルの入力信号群を、内部ロジック駆動用電圧
であるVyCとVyLレベルにレベルシフトするための
回路であり、出力信号レベルシフタ402は、反対に内
部ロジックで生成されるVyCとVyLレベルの信号群
を、VccとGNDレベルの信号群にレベルシフトする
ための回路である。これらのレベルシフトには電源回路
116より供給される電圧群115が用いられる。
【0028】直交関数発生回路403は、直交関数を発
生する部分であり、入力されるMODE信号410が”
ロー”の場合1ライン選択走査駆動モード(以下、単に
1ライン駆動モードという)となる。このモードにおい
ては、直交関数発生回路403は入力される交流化M信
号113をW1信号として他のブロックへ転送する。一
方、MODE信号410が”ハイ”の場合、直交関数発
生回路403は2ライン選択走査駆動モード(以下、2
ライン駆動モードという)となり、ファーストラインマ
ーカFLM信号107のカウント値、およびラインクロ
ックCL1信号106のカウント値に基づき、W0信号
411、W1信号412、および走査ライン転送クロッ
クCL3信号413を生成して出力する。
【0029】この直交関数発生回路403の内部で生成
される直交関数の一例を図5、図6を用いて説明する。
図5に示すように、直交関数W1信号411とW2信号
412の組合せには(W1,W2)=(0,0)、
(0,1)、(1,0)、(1,1)の4通りがある。
図6はFLM信号107およびCL1信号106を8進
でカウントした場合に、どのカウント値でどの組合せ
(図5におけるa〜d)が選択されるかを示している。
図において、例えばFLM信号107のカウント値が十
進表示で”2”、CL1信号106のカウント値が”
1”の場合、(W1,W2)=(0,1)が直交関数と
して出力され、FLM信号107のカウント値が”
7”、CL1信号106のカウント値が”5”の場合、
(W1,W2)=(0,0)が出力される。
【0030】また、直交関数発生回路403は、1ライ
ン駆動モードの場合は内部で生成される走査ライン転送
クロックCL3信号412をそのままCL1信号106
として出力し、2ライン駆動モードの場合はCL3信号
を2分周した信号ををCL1信号106として出力す
る。なお、直交関数W1,W2は液晶電圧レベルシフタ
407により高電圧に変換されるが、その前に出力同期
を図るため、直交関数ラッチ回路404にてCL1信号
106のタイミングでラッチされる。なお、直交関数発
生回路403内部で生成される直交関数の組合せは図6
に示したものに限られたわけではなく、直交性を有する
ものであればよい。
【0031】クロック制御回路405は、1ライン駆動
モードの場合はFLM信号107をそのまま走査基準デ
ータとして走査ラインセレクタ406に転送し、2ライ
ン駆動モードの場合はFLM信号107をCL1信号1
06に従って2走査期間だけ遅らせてたものを走査基準
データとして転送する。
【0032】走査ラインセレクタ406は液晶電圧出力
のチャンネル数分(i個)のシフト回路からなる。ロッ
ク制御部405からの走査基準データは、このシフト回
路においてラインクロックCL1信号106に従ってシ
フトされ、その結果がライン選択信号S1〜Siとして
出力される。すなわち、ラインの選択(走査)を示す状
態が信号S1からSiにかけて順次推移し、1フレーム
期間ですべての選択が終了する。なお、表示オフ制御D
ISPOFF信号108が”ロー”の場合はこの回路は
シフト動作を停止してリセット状態となる。
【0033】液晶電圧レベルシフタ407は、内部ロジ
ック電源電圧レベルの信号を液晶駆動用の高電圧VyH
とVyLレベルの電圧に昇圧する回路である。この昇圧
には電源回路116より供給される電圧群115が用い
られる。
【0034】液晶電圧デコーダ408および液晶電圧セ
レクタ409は、ライン選択信号S1〜Siと直交関数
の組合せに従い、3レベルの液晶駆動用走査電圧Vy0
〜Vy2の中から1レベルを選択して、その結果を走査
駆動電圧Y1〜Yiとして出力する。例えば図7に示す
ように、直交関数が”0”の時、選択信号が”選択”
(走査)の状態ならばVy0電圧304が選択され、選
択信号が”非選択”(非走査)の状態ならばVy1電圧
305が選択される。また、直交関数が”1”の時、選
択信号が”選択”状態ならばVy2電圧306が選択さ
れ、選択信号が”非選択”状態ならばVy1電圧305
が選択される。
【0035】以上説明した本発明の走査ドライバ102
の入出力信号のタイミングを図8、図9を用いて説明す
る。
【0036】1ライン駆動モードの場合には、図8に示
すようにFLM信号107はそのまま走査基準データと
して用いられ、 CL1信号106はそのままCL3信
号413として用いられる。走査基準データは走査ライ
ンセレクタ406内をCL1信号106に従って順次シ
フトしていき、その結果、1ライン走査毎に1つのみが
“走査”を示すライン選択信号S1〜Siが発生され
る。そして、ライン選択信号S1〜Siと、CL1信号
106でラッチした直交関数W1(この場合は交流化M
信号113となる)とがデコードされ、その結果に基づ
いて液晶駆動電圧Vy0〜Vy2が選択され出力され
る。
【0037】また、2ライン駆動モードの場合は、図9
に示すように、走査基準データとしてはFLM信号10
7信号を2走査期間分だけ遅延させたものが用いられ、
走査ラインセレクタ406からは、走査ラインが2ライ
ンずつ順次選択されるようにライン選択信号S1〜Si
が発生される。そして、ライン選択信号S1〜Siと、
CL1信号106でラッチされた直交関数W1,W2信
号とがデコードされ、その結果に基づいて液晶駆動電圧
Vy0〜Vy2が選択され出力される。
【0038】なお、表示オフ制御信号DISPOFF信
号108が”ロー”である場合、全てのライン選択信号
S1〜Siが”非選択”の状態となるため、液晶走査駆
動電圧Y1〜Yiは、すべてVy1電圧305となり、
従って液晶パネル101の表示が停止される。
【0039】次に本発明のデータドライバ103につい
て図10〜図14を用いて説明する。図10は本発明の
データドライバ103の構成図であり、図11はデータ
ドライバ103の動作説明図、図12はデータドライバ
103の1出力あたりの駆動回路を示した図、図13,
図14はデータドライバ103の入出力信号のタイミン
グチャ−トである。
【0040】図10に示すように、データドライバ10
3は、ラッチアドレスセレクタ1001、クロック制御
回路1002、入力データラッチ回路A1003、入力
データラッチ回路B1004、ラインデータラッチ回路
A1005、ラインデータラッチ回路B1010、演算
回路1006、直交関数ラッチ回路1007、液晶電圧
デコーダ1008、液晶電圧セレクタ1009で構成さ
れている。
【0041】ラッチアドレスセレクタ1001は2つの
入力データラッチ回路のデータ取り込み用のタイミング
信号A1〜Ajを生成する回路である。このラッチアド
レスセレクタ1001はラインクロックCL1信号10
6でリセットされ、データラッチクロックCL2信号1
05のカウント値に従ってタイミング信号A1〜Ajを
生成する。
【0042】クロック制御部1002は、2入力データ
ラッチ回路A1003およびB1004のどちらにデー
タを取り込ませるかを指示するプレーンセレクト信号P
Sを生成する回路である。この信号PSは、CL1信号
106と、走査ドライバ102からの走査ライン転送ク
ロックCL3信号412と、MODE信号410とに基
づいて生成され、MODE信号410が”ロー”、すな
わち1ライン駆動モードを示す場合には、入力データラ
ッチ回路1003の選択を常に指示する。また、この信
号PSは、MODE信号410が”ハイ”、すなわち2
ライン駆動モードを示す場合には入力データラッチ回路
A1003とB1004を1走査期間毎に交互に選択す
るように生成される。
【0043】入力データラッチ回路A1003およびB
1004は、データ電圧の出力チャンネル数(j個)だ
けのラッチ回路でそれぞれ構成され、クロック制御部1
002からのPS信号により選択された場合に、表示デ
ータD7〜D0をラッチアドレスセレクタ1001から
の信号Aに従って取り込む。
【0044】ラインデータラッチ回路A1005および
B1010は、出力チャンネル数だけのラッチ回路でそ
れぞれ構成され、入力データラッチ回路A1003およ
びB1004が出力するデータを走査ライン転送クロッ
クCL3信号412に従ってそれぞれラッチし、その結
果を演算回路1006へ出力する。
【0045】演算回路1006はデータ電圧の出力チャ
ンネル数分の一致回路で構成され、ラインデータラッチ
回路A1005およびB1010のラッチ結果と、走査
ドライバ102の直交関数発生回路403(図4)にて
生成された直交関数W1信号,W2信号とを入力する。
データドライバ103の1出力に対応する演算回路は、
図12に示すように、例えば2つの比較回路(EX−N
OR)で構成される。比較器の一方がラインデータラッ
チ回路A1005の出力値と走査関数W1信号411と
を比較し、他方がラインデータラッチ回路B1010の
出力値とW2信号412の値を比較し、それらの比較結
果が2ビットの一致数データDkとして出力される。
【0046】この一致数データDkは、出力同期を図る
た一致数データラッチ回路1007にてCL1信号10
6によりラッチされる。また、表示オフ制御DISPO
FF信号108が”ロー”ならば、一致数データDkは
強性的に十進表示で“1”となる。
【0047】液晶電圧デコーダ1008および液晶電圧
セレクタ1008は演算回路1006が出力する一致数
データDkに従い、3レベルの液晶駆動用データ電圧の
中から1レベルを選択して出力する。例えば図11に示
すように、一致数が十進表示で“0”の時Vx0電圧3
09が選択され、一致数が“1”の時Vx1電圧310
が選択され、一致数が”2”の時Vx2電圧311が選
択される。
【0048】以上で説明した本発明のデータドライバ1
03の入出力信号のタイミングについて図13、図14
を用いて説明する。
【0049】まず、1ライン駆動モードの場合、図13
に示すように、表示データ104はラッチセレクト信号
Aに従って入力データラッチ回路1003に順次取り込
まれ、ラインラッチ回路1005では入力データラッチ
回路1003から出力される表示データが、走査ライン
選択CL3信号412(この場合CL3信号は1ライン
クロックCL1と同じ信号)に従って1ライン期間保持
される。そして、この保持した表示データと、CL1信
号106でラッチされた走査関数W1(この場合交流化
M信号113)とが比較演算され、その演算結果に対応
する液晶駆動電圧Vy0〜Vy2が出力される。
【0050】次に、2ライン駆動モードの場合、図14
に示すように入力データラッチ回路A1003およびB
1004が1ライン期間毎に選択され、データドライバ
の1回の出力当り2ライン分の表示データが取り込まれ
る。そしてラインラッチ回路1005では各入力データ
ラッチ回路から出力される表示データが、走査ライン選
択CL3信号412(この場合CL3信号は2ラインク
ロック)により2ライン期間保持され。そして、保持さ
れた表示データと、CL1信号106でラッチされた走
査関数W1信号,W2信号とが比較演算され、その演算
結果に対応する液晶駆動電圧Vy0〜Vy2が出力され
る。
【0051】なお、上述したデータドライバ103は、
液晶コントローラ109からの各種信号104〜108
に従って走査ドライバ102と同期して動作を行う。ま
た、走査ドライバ102およびデータドライバ103は
常に、同一の直交関数W1,W2(または交流化M信
号)を用いて液晶電圧のデコードを行う。
【0052】以上説明したように、本実施例の液晶表示
装置は、1ライン選択駆動と2ライン選択駆動をMOD
E信号410により切り替えることが可能である。した
がって、データドライバの駆動電圧を5[V]以下にで
き、従来の電圧平均化法に比べて低消費電力な駆動が可
能となる。また、液晶パネルの走査ライン数Nが多くな
っても2ライン選択駆動を行うことにより、走査ドライ
バの耐圧の問題を回避することが可能である。
【0053】<第2実施例>以下、本発明の第2の実施
例を図15〜図20を用いて説明する。
【0054】図15は、第2実施例に係る液晶表示装置
の構成を示す図である。図において、1400は2画面
で構成される640列×480行のカラー液晶パネル、
1501は本発明の第2の走査ドライバ、1701は本
発明の第2のデータドライバである。本実施例において
は、走査ドライバ1501およびデータドライバ170
1の各々に、直交関数を外部から入力可能とする機能と
液晶ドライバのカスケード接続を可能とする機能とを設
けることにより、液晶パネルを複数の走査ドライバと複
数のデータドライバにより駆動できるようにしている。
【0055】図16は本発明の第2の走査ドライバ15
01の構成を示すブロック図、図17は本発明のクロッ
ク制御回路の動作説明図である。
【0056】図16に示すように、走査ドライバ150
1は、120チャンネル分の走査ライン電圧を出力可能
であり、直交関数セレクタ1502、入力信号レベルシ
フタ1503、出力信号レベルシフタ1504、直交関
数発生回路1505、直交関数ラッチ回路1506、ク
ロック制御回路1507、走査ラインAセレクタ150
8、走査ラインBセレクタ1509、液晶電圧レベルシ
フタ1510、液晶電圧デコーダ1511、液晶電圧セ
レクタ1512で構成されている。
【0057】また、図中、410は1ライン駆動と2ラ
イン駆動のいずれかのモードを指示するMODE信号、
411〜412は2ビットの直交関数W1信号およびW
2信号、413はライン転送クロックCL3信号であ
り、これらの信号は第1の実施例で説明したものと同じ
である。1513は、直交関数を内部で発生するのか、
または外部から入力するのかを指示するマスタースレー
ブMS信号、1514〜1515は、走査ドライバ15
01の液晶電圧出力が液晶パネルの1ライン目を含むか
否か、すなわち当該走査ドライバ1501が各液晶パネ
ルの先頭ドライバであるか否かを指示するLS信号であ
る。図15においては、走査ドライバ1501−1およ
び1501−4が先頭ドライバとなる。LS1信号15
14は走査ラインAセレクタ1508の選択を指示する
信号、LS2信号1515は走査ラインBセレクタ15
09の選択を指示する信号、1516は液晶電圧出力の
シフト方向を指示するSHL信号、1517〜1520
は走査ラインセレクタの入出力データD1〜D4信号で
ある。
【0058】直交関数セレクタ1502は直交関数W1
信号411およびW2信号412の入出力の切り替えを
制御する回路であり、マスタースレーブMS信号151
3が”ロー”(スレーブ)の時は、外部から入力される
直交関数を入力信号レベルシフタ1503へ転送し、M
S信号1513が”ハイ”(マスター)の時は、走査ド
ライバ1501内部で生成した直交関数を外部へ出力す
る。
【0059】入力信号レベルシフタ1503は、第1実
施例の走査ドライバで説明したものと同様に、Vccと
GNDレベルの入力信号群を、内部ロジック駆動用電圧
であるVyCとVyLレベルにレベルシフトするための
回路であり、出力信号レベルシフタ1504は、反対に
内部ロジックで生成されるVyCとVyLレベルの信号
群を、VccとGNDレベルの信号群にレベルシフトす
るための回路である。
【0060】直交関数発生回路1505は、マスタース
レーブMS信号1513が”ハイ”の時は、第1実施例
と同様な動作で直交関数を発生する。すなわち、MOD
E信号410が”ロー”の場合には1ライン駆動モード
となり、直交関数W1信号411として交流化M信号1
19を入力し、これをそのまま次のブロックへ転送す
る。一方、MODE信号410が”ハイ”の場合には2
ライン駆動モードとなり、ファーストラインマーカFL
M信号107のカウント値とCL1信号106のカウン
ト値に基づき、W1信号411、W2信号412、およ
び走査ライン転送クロックCL3信号413を生成して
出力する。また、マスタースレーブMS信号1513
が”ロー”の時は、この回路は関数の発生を停止し、セ
レクタ1502を介して外部より入力した直交関数をそ
のまま転送する。なお、この直交関数発生回路1505
内部で生成される直交関数は、第1実施例で説明したも
のと同様なものでよい。なお、直交関数W1,W2は液
晶電圧レベルシフタ1510により高電圧に変換される
が、その前に出力同期を図るため、直交関数ラッチ回路
1506にてCL1信号106によりラッチされる。
【0061】クロック制御回路1507は、図17の動
作説明図に示すように、LS1信号1514またはLS
2信号1515が”ハイ”の場合、すなわち走査ドライ
バが先頭ドライバである場合、1ライン駆動モードでは
FLM信号107をそのまま走査ラインセレクタに転送
し、2ライン駆動モードではFLM信号107を2走査
期間分遅らせて転送する。また、LS1およびLS2信
号が共に”ロー”の場合、すなわち当該走査ドライバが
先頭ドライバでない場合、駆動モードに関わらず、前段
のドライバから入力されるデータD信号をそのまま走査
ラインセレクタに転送する。さらに、クロック制御回路
1507は、走査ラインセレクタから出力されるデータ
D信号を外部に出力し、他の走査ドライバへ供給する。
ここで、SHL信号1516が“ロー”の場合はD1信
号1517とD3信号1519が入力信号、D2信号1
518とD4信号1520が出力信号となり、SHL信
号1516が”ハイ”の場合は反対にD1信号1517
とD3信号1519が出力信号、D2信号1518とD
4信号1520が入力信号となる。
【0062】走査ラインAセレクタ1508は出力電圧
Y1〜Y60にそれぞれ対応したシフト回路L1〜L6
0からなり、走査ラインBセレクタ1509は出力電圧
Y61〜Y120にそれぞれ対応したシフト回路L60
〜L120からなる。このうち、 シフト回路L1はデ
ータD1の入出力を行い、シフト回路L60、L61、
L120は、それぞれデータD2、D3、D4の入出力
を行う。これらの走査ラインセレクタは共にクロック制
御回路1507からのデータを、ラインクロックCL1
信号412に従ってシフトさせ、ライン選択信号S1〜
S60およびS61〜S120を出力する。また、各走
査ラインセレクタは、クロック制御回路1507からの
制御信号Cに従って、SHL信号1516が”ロー”
(“0”)の場合はシフト回路L1からL60またはL
61からL120の方向へデータをシフトさせ、SHL
信号1516が“ハイ”(“1”)の場合は反対にシフ
ト回路L61からL1またはL120からL61の方向
へデータをシフトさせる。また、LS1およびLS2信
号が共に“ロー”、すなわち走査ドライバが先頭ドライ
バでない場合、ドライバが120チャンネル出力として
使用されるように、シフト回路L60とL61とが接続
され、シフト回路L1およびL120がデータの入出力
を行う。なお、表示オフ制御DISPOFF信号108
が”ロー”の場合はこの回路のシフト動作は停止してリ
セット状態となる。
【0063】図15においては、各走査ドライバ150
1へ入力されるSHL信号1516はすべて“ハイ”と
なっており、各ドライバはY120からY1にかけてデ
ータをシフトさせる。また、ドライバ1501−1およ
び1501−3へのLS1信号は“0”、LS2信号は
“1”、他のドライバ1501−2および1501−4
へのLS1信号およびLS2信号は共に“0”となって
いる。
【0064】液晶電圧レベルシフタ1510は第1実施
例で説明したものと同様に、内部ロジック電源電圧レベ
ルの信号を液晶駆動用の高電圧VyHとVyLレベルの
電圧に昇圧する回路である。
【0065】液晶電圧デコーダ1511および液晶電圧
セレクタ1512は第1実施例の走査ドライバものと同
様であり、ライン選択信号Sと直交関数W1およびW2
の組合せに従い、3レベルの液晶駆動用走査電圧の中か
ら1レベルを選択して出力する。例えば図7に示すよう
に直交関数が”0”の時、選択信号が”選択”状態なら
ばVy0電圧304が選択され、選択信号が”非選択”
状態ならばVy1電圧305が選択される。また、直交
関数が”1”の時、選択信号が”選択”状態ならばVy
2電圧306が選択され、選択信号が”非選択”状態な
らばVy1電圧305が選択される。
【0066】以上説明した第2の走査ドライバ1501
ついて、その基本的な入出力信号タイミングは第1実施
例の走査ドライバと同様であり、その詳細は第1実施例
で説明した通りである。
【0067】次に、第2実施例のデータドライバ170
1について図18〜図19を用いて説明する。図18は
本発明の第2のデータドライバ1701の構成を示すブ
ロック図であり、図18はそのドライバにおける表示デ
ータ取り込み動作のタイミングチャートである。
【0068】データドライバ1701は240チャンネ
ルのデータ駆動電圧X1〜X240を出力するものであ
り、液晶パネル1400(図15)の上下にそれぞれ8
個カスケード接続される。データドライバ1701は、
図18に示すように、ラッチアドレスセレクタ170
2、データ並び変え回路1703、クロック制御回路1
704、入力データラッチ回路A1705、入力データ
ラッチ回路B1706、ラインデータラッチ回路A17
07、ラインデータラッチ回路B1720、演算回路1
708、直交関数ラッチ回路1709、液晶電圧デコー
ダ1710、液晶電圧セレクタ1711で構成されてい
る。また、図中、1712はデータドライバ1701の
動作を制御するイネーブルE信号、1713はドライバ
のカスケード接続時に次段のE信号となるキャリーCA
R信号である。例えば、図15において、データドライ
バ1701−1の出力するCAR信号はドライバ170
1−2のイネーブルE信号となる。
【0069】ラッチアドレスセレクタ1702は、入力
データラッチ回路A1705およびB1706のデータ
取り込み動作に用いられるタイミング信号を生成する回
路であり、ラインクロックCL1信号106でリセット
され、データラッチクロックCL2信号105のカウン
ト値に従ってタイミング信号を生成する。この回路はイ
ネーブルE信号1712が”ロー”の時のみ動作し、最
終段のデータ取り込み用タイミング信号はキャリーCA
R信号1713として出力される。この動作を図19の
タイミングチャートを用いて説明する。まず、液晶電圧
出力が各パネルの1列目となるデータドライバ、すなわ
ち図15のデータドライバ1701−1および1501
−9に対して“ロー”のE信号1712が入力され、両
ドライバが起動状態となる。起動されたドライバのラッ
チアドレスセレクタ1702は、データラッチクロック
CL2信号105のカウント値に従って出力チャンネル
数分(240個)のデータ取り込み信号を生成すると、
自動的に停止状態(スタンバイ状態)となる。このとき
ラインクロックCL1信号106の立下りで”ハイ”に
セットされていたCAR信号1713が”ロー”とな
り、次段のデータドライバ1701−2および1701
−10が起動する。このようにして順次各ドライバ17
01に起動がかかり、1走査分の表示データが取り込ま
れる。なお、このラッチアドレスセレクタ1702は、
SHL信号1416が“ロー”の場合はX1からX24
0の方向へ取り込み信号をシフトさせ、SHL信号14
16が”ハイ”の場合は反対にX240からX1の方向
へシフトさせる。図15の場合、データドライバ170
1−1〜1701−8へ供給されるSHL信号1416
は”ロー”であり、データドライバ1701−9〜17
01−16へのSHL信号1416は”ハイ”である。
【0070】データ並び変え回路1703は、SHL信
号1416に従い表示データ104のビット並びを制御
する回路であり、SHL信号1416が”ハイ”の場合
には表示データ104のビット並びを反転させる。すな
わち、図15のデータドライバ1701−9〜1701
−16において、データの並び換えが行われる。
【0071】クロック制御回路1704は第1実施例の
データドライバと同様に、2プレーンからなる入力デー
タラッチ回路のうち、どちらのプレーンにデータを取り
込ませるかを指示するプレーンセレクトPS信号を生成
する回路である。このPS信号は、CL1信号106、
走査ライン転送クロックCL3信号412およびMOD
E信号410から生成され、MODE信号410が”ロ
ー”の場合は常に入力データラッチ回路A1705の選
択を指示し、MODE信号410が”ハイ”の場合は入
力データラッチ回路A1705と入力データラッチ回路
B1706を1走査期間毎に交互に選択するように指示
する。
【0072】入力データラッチ回路A1705およびB
1706は、出力チャンネル数分(240個)のラッチ
回路でそれぞれ構成され、第1実施例と同様に、クロッ
ク制御回路1704からのPS信号により選択された入
力データラッチ回路は、8ビットのパラレルデータをラ
ッチアドレスセレクタ1702からの信号に従って取り
込む。
【0073】ラインデータラッチ回路A1707および
B1720は240出力分のラッチ回路でそれぞれ構成
され、第1実施例と同様に、入力データラッチ回路が出
力するデータを走査ライン転送クロックCL3信号41
2に従ってラッチし、その出力を演算回路1708へ伝
える。
【0074】演算回路1708は240出力分の演算回
路で構成され、各演算回路は第1実施例と同様に、ライ
ンデータラッチ回路A1707,B1720の出力値と
走査関数W1信号411,W2信号412の値を一致回
路により比較し、検出された一致数を2ビットの一致数
データDkとして出力する。なお一致数Dkは出力同期
を図るため、直交関数ラッチ回路1709にてCL1信
号106によりラッチされる。また、表示オフ制御DI
SPOFF信号108が”ロー”ならば、一致数データ
は強性的に十進表示で”1”となる。
【0075】液晶電圧デコーダ1710および液晶電圧
セレクタ1711は、第1実施例と同様に、演算回路1
708の出力する一致数データDkに従い、3レベルの
液晶駆動用データ電圧の中から1レベルを選択して出力
する。例えば図11に示すように一致が十進表示で”
0”の時Vx0電圧309が選択され、一致が”1”の
時Vx1電圧310が選択され、一致が”2”の時Vx
2電圧311が選択されて出力される。
【0076】以上説明したデータドライバ1701つい
て、その基本的な入出力信号タイミングは第1実施例の
データドライバと同様であり、その詳細は第1実施例で
説明した通りである。
【0077】次に、以上説明した走査ドライバ1501
およびデータドライバ1701を解像度(走査電極数)
の異なる別の液晶パネルの駆動に用いた場合について説
明する。
【0078】図20はこの一例を示す液晶表示装置の構
成図である。図に示すように、この液晶表示装置におい
ては、2画面構成の800列×600行のカラー液晶パ
ネル1800を駆動するために、その液晶パネル180
0の上下に各10個のデータドライバ1701と、左側
に5個の走査ドライバ1501を配置している。このう
ち走査ドライバ1501−7は、2つの液晶パネル18
00aおよび1800bにまたがって配置され、60×
2チャンネルで走査電圧を発生する。すなわち、走査ド
ライバ1501−7へは“ハイ”のLS1信号1514
と、 “ロー”のLS2信号1515が供給され、走査
ドライバ1501−7の走査電圧Y120〜Y61(図
16参照)は液晶パネル1800aの走査用、走査電圧
Y60〜Y1は液晶パネル1800bの走査用となって
いる。また、本例においては、走査ライン数と走査ドラ
イバの出力電圧の関係(図2)から、走査ドライバ15
01およびデータドライバ1701の各々には、2ライ
ン駆動モードを示すMODE信号が供給されている。
【0079】走査ドライバ1501−7以外の各走査ド
ライバ1501およびデータドライバ1701の動作
は、図15を用いて説明したものと同様である。
【0080】なお、以上では走査ドライバ1501を液
晶パネルの左側に配置する場合についてのみ説明した
が、走査ドライバ1501を右側に配置した構成の液晶
表示装置も容易に実現できる。この場合には、走査ドラ
イバ1501へ供給するSHL信号1516を“ロー”
にして、走査が走査電圧Y1からY120にかけて行わ
れるようにする。
【0081】以上説明したように、第2実施例に係る液
晶表示装置は、第1実施例のものと同様に、1ライン選
択駆動と2ライン選択駆動をMODE信号410により
切り替えることが可能である。したがって、データドラ
イバの駆動電圧を5[V]以下にでき、従来の電圧平均
化法に比べて低消費電力な駆動が可能となる。また、液
晶パネルの走査ライン数Nが多くなっても2ライン選択
駆動を行うことにより、走査ドライバの耐圧問題を回避
することが可能である。
【0082】また、本発明第2の液晶表示装置は、MS
信号1413によって直交関数を外部から入力できるこ
とから、例えば内部で生成する直交関数よりも表示品質
の良好な直交関数の組合せがある場合、これを入力する
ことができ、拡張性をもたせることができる。さらに、
SHL信号1416、D1〜D4信号1417〜142
0、E信号1712、CAR信号1713によってドラ
イバのカスケード接続ができることから、電極数の異な
る液晶パネルにも対応可能であり、LS信号1414、
1415により、120出力の走査ドライを60×2出
力として使うことができ、解像度の異なる液晶パネルに
対する適応性が向上する。
【0083】なお、以上説明した本発明の液晶表示装置
は、直交関数を発生する回路を内蔵し、データドライバ
には直交関数と表示データの一致数の演算を行う回路を
内蔵している。これにより電圧平均化法による駆動を前
提とした従来液晶コントローラとの互換性を保つことが
でき、実現コスト、消費電力の増大を防ぐことが可能と
なる。
【0084】<第3実施例>以下、本発明の第3の実施
例を、図21〜図23を用いて説明する。
【0085】本発明の第3の実施例は、走査ドライバに
対し、アクティブマトリクス型液晶パネルの走査ドライ
バとしても使用できる機能を設けたものである。
【0086】図21は本発明の第3の走査ドライバ21
01の構成を示すブロック図、図22は走査ドライバ2
101をアクティブマトリクス型液晶パネルの走査ドラ
イバとして使用する場合の入出力信号のタイミングチャ
ートであり、図23はこの場合の液晶表示装置の構成図
である。
【0087】本発明の第3の走査ドライバ2101は、
120チャンネルのライン駆動電圧を発生するもので、
図21に示すように、直交関数セレクタ2102、入力
信号レベルシフタ2103、出力信号レベルシフタ21
04、直交関数発生回路2105、直交関数ラッチ回路
2106、クロック制御回路2107、走査ラインAセ
レクタ2108、走査ラインBセレクタ2109、液晶
電圧レベルシフタ2110、液晶電圧デコーダ211
1、液晶電圧セレクタ2112で構成されている。ま
た、図中、410はMODE信号、411〜412は直
交関数W1信号およびW2信号、413はライン転送ク
ロックCL3信号、1513はマスタースレーブMS信
号、1514〜1515はLS信号、1516は液晶電
圧出力のシフト方向を指示するSHL信号、1517〜
1520は走査ラインセレクタの入出力データD1〜D
4信号であり、これらは本発明の第2実施例で説明した
ものと同じである。2113は、走査ドライバをアクテ
ィブマトリクス液晶パネル対応と単純マトリクス液晶パ
ネル対応に切り替えるST信号である。
【0088】走査ドライバ2101の各ブロックの動作
は、液晶電圧デコーダ2111と液晶電圧セレクタ21
12を除き、第2実施例の走査ドライバ1701と同じ
であるので、ここでは液晶電圧デコーダ2111および
液晶電圧セレクタ2112の動作だけを説明する。液晶
電圧デコーダ2111および液晶電圧セレクタ2112
は、ライン選択信号と直交関数の組合せ、およびST信
号2113に従い、3レベルの液晶駆動用走査電圧の中
から1レベルを選択して出力する。
【0089】例えばST信号2113が”ロー”の場
合、単純マトリクス型液晶パネル対応となり、第2実施
例と同様に、直交関数が”0”の時、選択信号が”選
択”状態ならばVy0電圧304が選択され、選択信号
が”非選択”状態ならばVy1電圧305が選択され
る。また、直交関数が”1”の時、選択信号が”選択”
状態ならばVy2電圧306が選択され、選択信号が”
非選択”状態ならばVy1電圧305が選択される。一
方、ST信号2013が”ハイ”の場合、アクティブマ
トリクス型液晶パネル対応となり、直交関数の値にかか
わらず、選択信号が”選択”状態ならばVy2電圧30
5が選択され、選択信号が”非選択”状態ならばVy0
電圧303が選択される。なお、アクティブマトリクス
型液晶パネル対応時のMODE信号410は”ロー”と
し、直交関数W1、W2信号は使用しない。
【0090】以上説明した本発明第3の走査ドライバ2
101をアクティブマトリクス型液晶パネルの走査ドラ
イバとして使用する場合の入出力信号タイミングは図2
2のようになる。図22に示すようにFLM信号107
をCL3信号413(ここでは1ラインクロック)によ
り取り込み、これをシフトして1ライン毎にライン選択
信号を発生する。このライン選択信号に従い、液晶駆動
用走査電圧Vy0とVy2中から1レベル選択して出力
する。
【0091】さらに、本発明の第3の走査ドライバ21
01をアクティブマトリクス型液晶パネルの走査ドライ
バとして使用する場合の、液晶表示装置の構成図を図2
3に示す。図23において2301はスイッチング素子
を有する例えばTFT型の液晶パネル、2302は[日
立LCDドライバLSIデータブック第6版、P.79
9〜P.813(日立製作所半導体事業部発行)]に記
載されたものに代表されるデータドライバ、2303は
データドライバ2302、走査ドライバ2101の動作
タイミング信号を発生する液晶ドライバコントローラで
あり、第1の実施例と同様に、表示データ、データラッ
チクロック、ラインクロック、先頭ラインクロック、表
示オフ制御信号等を出力する。2304は電源回路であ
り、上記データドライバ2302、コントローラ230
3および走査ドライバ2101の駆動に必要な電圧群を
生成する。
【0092】以上説明した本発明の第3の走査ドライバ
2101は、本発明の第1、第2の走査ドライバと同様
に単純マトリクス型液晶パネルの走査ドライバとして使
用できると共に、アクティブマトリクス型液晶パネルの
走査ドライバとして使用することも可能となる。したが
って、汎用性をさらに広げることが可能である。
【0093】
【発明の効果】本発明のマトリクス表示装置は、複数ラ
イン駆動方式に基づいたものであるため従来の電圧平均
化駆動方式に比べて消費電力を小さくでき、また、走査
ラインの選択数mを選択することができるため、走査ド
ライバおよびデータドライバの出力範囲内で走査ライン
数Nの大きな種液晶パネルを駆動することができる。さ
らに、直交関数の発生手段および表示データと該直交関
数との演算機能を内蔵しているため、走査ラインの選択
数mにかかわらず従来の液晶コントローラをそのまま使
用することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例に係る液晶表示装置のブ
ロック図である。
【図2】 走査ライン数と液晶ドライバドの出力振幅値
の関係を示す図である。
【図3】 図1の電源回路115の構成を示すブロック
図である。
【図4】 図1の走査ドライバ102の構成を示すブロ
ック図である。
【図5】 図1の走査ドライバ内部で発生する直交関数
を示す図である。
【図6】 図5の直交関数の組合せを示す図である。
【図7】 図1の走査ドライバの動作説明用のタイムチ
ャートである。
【図8】 図1の走査ドライバの動作説明用のタイムチ
ャートである。
【図9】 図1の走査ドライバの動作説明用のタイムチ
ャートである。
【図10】 図1のデータドライバ103のブロック構
成図である。
【図11】 図1のデータドライバの動作説明用のタイ
ムチャートである。
【図12】 図1のデータドライバの1出力当りの構成
図である。
【図13】 図1のデータドライバの動作説明用のタイ
ムチャートである。
【図14】 図1のデータドライバの動作説明用のタイ
ムチャートである。
【図15】 本発明の第2実施例に係る液晶表示装置の
構成を示すブロック図である。
【図16】 図15の走査ドライバ1501のブロック
構成図である。
【図17】 図16のクロック制御回路1507の動作
説明用の図である。
【図18】 図15のデータドライバ1701のブロッ
ク構成図である。
【図19】 図15のデータドライバの動作説明用のタ
イムチャートである。
【図20】 図15の液晶表示装置に別の液晶パネル適
用した場合のブロック構成図である。
【図21】 本発明の第3実施例に係る液晶表示装置の
走査ドライバのブロック構成図である。
【図22】 図21の走査ドライバの動作説明用のタイ
ムチャートである。
【図23】 本発明の第3実施例に係る液晶表示装置の
ブロック構成図である。
【符号の説明】
101…液晶パネル 102…データドライバ 103…走査ドライバ 104…表示データ 105…データラッチクロック 106…ラインクロック 107…先頭ラインクロック 108…表示オフ制御信号 112…交流化信号発生回路 116…電源回路 117…液晶駆動基準電圧 118…液晶駆動基準電圧 119…液晶駆動電圧制御用電圧 403…直交関数発生回路 410…駆動選択MODE信号 411…直交関数 412…直交関数 413…転送ラインクロック 1003…入力データラッチ回路A 1004…入力データラッチ回路B 1005…ラインデータラッチ回路 1508…走査ラインAセレクタ 1509…走査ラインBセレクタ 1513…マスタースレーブMS信号 1514…先頭ドライバ選択LS1信号 1515…先頭ドライバ選択LS2信号 1516…シフト方向選択SHL信号 1712…イネーブルE信号 1713…キャリーCAR信号 2113…駆動選択ST信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 複数の走査電極と複数のデータ電極を有
    するマトリックスパネルを当該複数の走査電極を介して
    制御する走査電圧駆動回路であって、当該走査電圧駆動
    回路は、同期信号と、所定の周期で値が反転する交流化
    信号と、第1のモードか第2のモードのいずれかを指示
    するモード選択信号と、互いに異なるレベルを有する複
    数の駆動電圧信号を入力するものであり、 前記同期信号に同期してm(mは3以上の自然数)個の
    直交関数信号を生成する直交関数発生手段と、 前記モード選択信号が第1のモードを示す場合には前記
    同期信号に同期して駆動対象の走査電極を1ずつ順次選
    択し、第2のモードを示す場合には駆動対象の走査電極
    をm個ずつ順次選択する走査電極選択手段と、 前記モード選択信号が第1のモードを示す場合には、前
    記走査電極選択手段により順次選択される走査電極に前
    記交流化信号にて定まる、前記複数の駆動電圧信号のい
    ずれかを供給し、第2のモードを示す場合には、前記走
    査電極選択手段により順次選択されるm個の走査電極の
    それぞれに、前記m個の直交関数信号のうちの予め対応
    付けられた直交関数信号にて定まる、前記複数の駆動電
    圧信号のいずれかを供給する電圧信号選択手段とを有す
    ることを特徴とする走査電圧駆動回路。
  2. 【請求項2】 複数の走査電極と複数のデータ電極を有
    するマトリックスパネルを当該複数の走査電極を介して
    制御する走査電圧駆動回路であって、当該走査電圧駆動
    回路は、同期信号と、所定の周期で値が反転する交流化
    信号と、第1のモードか第2のモードのいずれかを指示
    するモード選択信号と、互いに異なるレベルを有する複
    数の駆動電圧信号を入力するものであり、 前記同期信号に同期して2つの直交関数信号を生成する
    直交関数発生手段と、 前記モード選択信号が第1のモードを示す場合には前記
    同期信号に同期して駆動対象の走査電極を1ずつ順次選
    択し、第2のモードを示す場合には駆動対象の走査電極
    を2ずつ順次選択する走査電極選択手段と、 前記モード選択信号が第1のモードを示す場合には、前
    記走査電極選択手段により順次選択される走査電極に前
    記交流化信号にて定まる、前記複数の駆動電圧信号のい
    ずれかを供給し、第2のモードを示す場合には、前記走
    査電極選択手段により順次選択される2つの走査電極の
    それぞれに、前記2つの直交関数信号のうちの予め対応
    付けられた直交関数信号にて定まる、前記複数の駆動電
    圧信号のいずれかを供給する電圧信号選択手段とを有す
    ることを特徴とする走査電圧駆動回路。
  3. 【請求項3】 請求項2記載の走査電圧駆動回路であっ
    て、 前記複数の駆動電圧信号は、前記走査電極の非選択時に
    当該走査電極に印可される第1の電圧信号と、当該非選
    択電圧信号の電圧に対してプラス側の電圧の信号であっ
    て前記走査電極の選択時に当該走査電極に印可される第
    2の電圧信号と、当該非選択電圧信号の電圧に対してマ
    イナス側の電圧の信号であって前記走査電極の選択時に
    当該走査電極に印可される第3の電圧信号とからなるこ
    とを特徴とする走査電圧駆動回路。
  4. 【請求項4】 請求項2記載の走査電圧駆動回路であっ
    て、 前記走査電極選択手段は、前記複数の走査電極を少なく
    とも2つの選択対象に分割し、当該選択対象毎に走査電
    極の選択を行うことを特徴とする走査電圧駆動回路。
  5. 【請求項5】 請求項2記載の走査電圧駆動回路であっ
    て、 前記直交関数発生手段が生成する2つの直交関数信号
    と、外部から入力される2つの直交関数信号と、前記交
    流化信号との内のいずれかを選択し、選択した信号を前
    記電圧信号選択手段へ与える手段を有することを特徴と
    する走査電圧駆動回路。
  6. 【請求項6】 請求項2記載の走査電圧駆動回路であっ
    て、 直交する走査電極とデータ電極の交点にスイッチ素子を
    有し当該走査電極には当該走査電極の選択を示すスイッ
    チオン電圧と非選択を示すスイッチオフ電圧のいずれか
    が印加されるマトリックスパネルの駆動時に、 前記駆動電圧選択手段は、スイッチオン電圧として前記
    第2の電圧を選択し、スイッチオフ電圧として前記第3
    の電圧を選択することを特徴とする走査電圧駆動回路。
  7. 【請求項7】 複数の走査電極と複数のデータ電極を有
    するマトリックスパネルを当該複数のデータ電極を介し
    て制御するデータ電圧駆動回路であって、当該データ電
    圧駆動回路は、同期信号と、m(mは3以上の自然数)
    個の直交関数信号と、所定の周期で値が反転する交流化
    信号と、第1のモードか第2のモードのいずれかを指示
    するモード選択信号と、表示データと、互いに異なるレ
    ベルを有する複数の駆動電圧信号を入力するものであ
    り、 前記同期信号に同期して特定の走査電極に対応した表示
    データを取り込む第1のデータ保持手段と、 前記モード選択信号が第2のモードを示す場合に、前記
    特定の走査電極とは異なる(m−1)個の走査電極に対
    応した表示データを取り込む第2のデータ保持手段と、 前記モード選択信号が第1のモードを示す場合には、前
    記第1のデータ保持手段の保持しているデータの値と交
    流化信号との間で所定の演算を行い、第2のモードを示
    す場合には、前記第1および第2のデータ保持手段の保
    持しているデータの値と前記m個の直交関数信号の間で
    所定の演算を行う演算回路と、 前記複数のデータ電極のそれぞれに、当該演算結果に応
    じて定まる、前記複数の駆動電圧信号の内のいずれかを
    供給する電圧信号選択手段とを有することを特徴とする
    データ電圧駆動回路。
  8. 【請求項8】 複数の走査電極と複数のデータ電極を有
    するマトリックスパネルを当該複数のデータ電極を介し
    て制御するデータ電圧駆動回路であって、当該データ電
    圧駆動回路は、同期信号と、2つの直交関数信号と、所
    定の周期で値が反転する交流化信号と、第1のモードか
    第2のモードのいずれかを指示するモード選択信号と、
    表示データと、互いに異なるレベルを有する複数の駆動
    電圧信号を入力するものであり、 前記同期信号に同期して特定の走査電極に対応した表示
    データを取り込む第1のデータ保持手段と、 前記モード選択信号が第2のモードを示す場合に、前記
    特定の走査電極とは異なる走査電極に対応した表示デー
    タを取り込む第2のデータ保持手段と、 前記モード選択信号が第1のモードを示す場合には、前
    記第1のデータ保持手段の保持しているデータの値と交
    流化信号の間で所定の演算を行い、第2のモードを示す
    場合には、前記第1および第2のデータ保持手段の保持
    しているデータの値と前記2つの直交関数信号の間で所
    定の演算を行う演算回路と、 前記モード選択信号が第1のモードを示す場合には、前
    記複数のデータ電極のそれぞれに、当該演算結果に応じ
    て定まる、前記複数の駆動電圧信号のうちの所定の2つ
    の駆動電圧信号のいずれかを供給し、第2のモードを示
    す場合には、前記複数のデータ電極のそれぞれに、当該
    演算結果に応じて定まる、前記複数の駆動電圧信号の内
    の所定の3つの駆動電圧信号のいずれかを供給する電圧
    信号選択手段とを有することを特徴とするデータ電圧駆
    動回路。
  9. 【請求項9】 請求項2記載の走査電圧駆動回路と、 請求項8記載のデータ電圧駆動回路と、 所定の周期で値が反転する交流化信号を生成する交流化
    信号発生回路と、 前記走査電圧駆動回路とデータ電圧駆動回路と交流化信
    号生成手段とを駆動するための電圧信号を発生する電源
    手段とからなるマトリックスパネル制御装置。
  10. 【請求項10】 複数の走査電極と複数のデータ電極を
    有するマトリックスパネルと、 請求項2記載の走査電圧駆動回路と、 請求項8記載のデータ電圧駆動回路と、 所定の周期で値が反転する交流化信号を生成する交流化
    信号発生回路と、 前記マトリックスパネルと走査電圧駆動回路とデータ電
    圧駆動回路と交流化信号生成手段とを駆動するための電
    圧信号を発生する電源手段とからなるマトリックスパネ
    ル表示装置。
JP10663995A 1995-04-28 1995-04-28 マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路 Expired - Fee Related JP3544580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10663995A JP3544580B2 (ja) 1995-04-28 1995-04-28 マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10663995A JP3544580B2 (ja) 1995-04-28 1995-04-28 マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路

Publications (2)

Publication Number Publication Date
JPH08304760A true JPH08304760A (ja) 1996-11-22
JP3544580B2 JP3544580B2 (ja) 2004-07-21

Family

ID=14438695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10663995A Expired - Fee Related JP3544580B2 (ja) 1995-04-28 1995-04-28 マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路

Country Status (1)

Country Link
JP (1) JP3544580B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007010894A (ja) * 2005-06-29 2007-01-18 Nec Electronics Corp 駆動回路及び表示装置
US7633476B2 (en) 2004-10-04 2009-12-15 Sharp Kabushiki Kaisha Display element drive unit, display device including the same, and display element drive method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633476B2 (en) 2004-10-04 2009-12-15 Sharp Kabushiki Kaisha Display element drive unit, display device including the same, and display element drive method
JP2007010894A (ja) * 2005-06-29 2007-01-18 Nec Electronics Corp 駆動回路及び表示装置

Also Published As

Publication number Publication date
JP3544580B2 (ja) 2004-07-21

Similar Documents

Publication Publication Date Title
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
US5764225A (en) Liquid crystal display with two separate power sources for the scan and signal drive circuits
JPH08179731A (ja) データドライバ、走査ドライバ、液晶表示装置及びその駆動方式
JP2005331709A (ja) 液晶表示駆動装置および液晶表示システム
US8054276B2 (en) Display apparatus and display drive circuit
JP2000181414A (ja) 表示駆動装置
JP4175058B2 (ja) 表示駆動回路及び表示装置
US20030179171A1 (en) Display driver circuit and display panel including the same
KR20030058408A (ko) 화상 표시 소자 구동 장치 및 설계 방법
WO1999026226A1 (en) System and method for reducing peak current and bandwidth requirements in a display driver circuit
JP3544580B2 (ja) マトリクスパネル表示装置、マトリクスパネル制御装置、その走査電圧駆動回路およびデータ電圧駆動回路
JPH09160526A (ja) マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置
JPH07306660A (ja) 液晶表示装置の階調駆動回路及びその階調駆動方法
JP3669514B2 (ja) 液晶表示装置の駆動回路
JP2001350449A (ja) 表示制御装置
US20040085332A1 (en) Display driving method and display device
JPH06118904A (ja) 液晶駆動回路
JPH07225567A (ja) アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置
JPH07114001A (ja) 液晶表示装置
KR20030069012A (ko) 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법
JP3556023B2 (ja) 液晶表示装置
JP3549127B2 (ja) 液晶表示装置
JPH06230340A (ja) 液晶表示装置の駆動回路
JP3019746B2 (ja) 液晶パネル駆動装置
JPH08338980A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Effective date: 20040405

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100416

LAPS Cancellation because of no payment of annual fees