JPH08297271A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH08297271A
JPH08297271A JP10376895A JP10376895A JPH08297271A JP H08297271 A JPH08297271 A JP H08297271A JP 10376895 A JP10376895 A JP 10376895A JP 10376895 A JP10376895 A JP 10376895A JP H08297271 A JPH08297271 A JP H08297271A
Authority
JP
Japan
Prior art keywords
contrast
liquid crystal
crystal display
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10376895A
Other languages
English (en)
Inventor
Kiyoshi Hidaka
高 喜代志 日
Takeshi Suyama
山 健 須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP10376895A priority Critical patent/JPH08297271A/ja
Publication of JPH08297271A publication Critical patent/JPH08297271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【目的】 液晶表示パネルのコントラスト制御を、アナ
ログ回路によって発生する複数の電圧の制御により行う
代わりに、走査選択される電極、例えばロウ電極に印加
される駆動電圧のデューティ比を制御することにより、
ディジタル的に行うよう構成することで、簡単な回路構
成によって液晶表示パネルのコントラストを制御可能に
する。 【構成】 走査信号に基づき駆動されるロウ電極と表示
データに基づき駆動されるカラム電極により表示制御さ
れる液晶表示パネル1と、ロウ電極駆動用集積回路3に
よって供給されるロウ電極の走査信号のデューティ比を
コントラスト制御データに基づいて変化させるコントラ
スト制御用集積回路4を備え、液晶表示パネル1のコン
トラストを、ロウ電極の走査信号のデューティ比を変化
させることにより制御する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置に係り、特
にドットマトリクス液晶表示パネルのコントラストを制
御するに適した回路構成に関する。
【0002】
【従来の技術】従来から、液晶表示パネルのコントラス
トを変える方法としては様々な方法が提案されている。
図4は、従来の液晶表示装置の回路ブロック図である。
【0003】図において示すように、ドットマトリクス
式の液晶表示パネル1はカラム電極とロウ電極をマトリ
クス状に配置しており、各電極の交点におけるLCD
(液晶)の相を、カラム電極とロウ電極の間に印加する
電圧により制御して、ドットの表示状態を変化させ、パ
ネル全体にわたって像を表示させる。
【0004】液晶表示パネル1のカラム電極には、これ
を駆動制御するためのカラム電極駆動用集積回路2の出
力端子が電気的に接続されており、同じくロウ電極に
は、これを駆動制御するためのロウ電極駆動用集積回路
3の出力端子が電気的に接続されている。
【0005】カラム電極駆動用集積回路2と、ロウ電極
駆動用集積回路3には、制御用集積回路6が接続され、
各種制御信号が供給される。
【0006】なお、ロウ電極駆動用集積回路3はシフト
レジスタ部31と駆動回路部32によって構成されてお
り、駆動回路部32には複数の電圧VCC、V1、V
4、V5が供給される。また、シフトレジスタ部31に
は制御用集積回路6より、ロード信号LP、ロウ選択信
号FPが供給され、駆動回路部32には制御用集積回路
6より、交流化信号FRが供給される。
【0007】一方、カラム電極駆動用集積回路2には、
複数の電圧VCC、V2、V3、V5が供給される。ま
た、制御用集積回路6からは、表示データに対応した表
示データDD、クロック信号SCP、ロード信号LP、
交流化信号FRなどが供給される。
【0008】なお、この液晶表示装置全体に複数の電圧
を供給するために、電源電圧である電圧VCCと接地電
圧との間に、ラダー状に接続されたバイアス制御用抵抗
101〜104とコントラスト制御用抵抗91〜94が
用いられる。
【0009】そして、電源電圧VCCに接続されるバイ
アス制御用抵抗101からコントラスト制御用抵抗91
に至る各抵抗接続点で、電圧VCC、V1、V2、V
3、V4、V5が生成され、ロウ電極駆動用集積回路3
及びコントラスト制御用集積回路4に供給される。
【0010】ちなみに、バイアス制御用抵抗101〜1
05の抵抗値にはすべて同じ値のRBが適用される。一
方、コントラスト制御用抵抗94の抵抗値にはRC、コ
ントラスト制御用抵抗93の抵抗値には2RC、コント
ラスト制御用抵抗92の抵抗値には4RC、コントラス
ト制御用抵抗91の抵抗値には8RCがそれぞれ設定さ
れる。
【0011】コントラスト制御用抵抗91〜94にはそ
れぞれ並列にアナログスイッチ81〜84が接続され、
各抵抗をバイパス可能に構成される。そして、アナログ
スイッチ81〜84にはラッチ回路7が接続され、ラッ
チ回路7にはCPU5のデータバスDB0〜DB3から
データ信号が、端子LEからラッチ信号が、それぞれ供
給される。
【0012】以上述べたような構成において、次にその
動作を説明する。制御用集積回路6から、カラム電極駆
動用集積回路2に対しては、表示データDDが供給され
る。一方、制御用集積回路6からロウ電極駆動用集積回
路3に対しては、ロウ選択信号FPが供給される。
【0013】カラム電極駆動用集積回路2は、ロード信
号LPに基づいて、クロック信号SCPに同期して表示
データDDを取り込み、表示データDDをパラレルデー
タとして液晶表示パネル1のカラム電極に出力する。ち
なみに、この表示データDDは、制御用集積回路6から
の交流化信号FRに基づいて、交流化されて出力され
る。そして、表示データDDの交流化のために、複数の
電源VCC、V2、V3、V5が用いられる。
【0014】一方、ロウ電極駆動用集積回路3は、制御
用集積回路6からのロード信号LPに基づいて、シフト
レジスタ部31にロウ選択信号FPを取り込み、これを
シフトレジスタ部31で順次シフトしながら駆動回路部
32に与える。その結果、液晶表示パネル1のロウ電極
を順次走査選択するようなシフトデータが出力される。
なお、駆動回路部32は、交流化信号FRに基づいて、
シフトデータを交流化して液晶表示パネル1のロウ電極
に出力する。データの交流化のために、駆動回路部32
に入力される複数の電圧VCC、V1、V4、V5が用
いられる。
【0015】以上のような動作を通じて、液晶表示パネ
ル1のロウ電極は1本づつ、順次走査選択され、ロウ電
極の選択に併せて、カラム電極駆動用集積回路2から表
示データDDがパラレルデータとして出力されるので、
液晶表示パネル1の上には、表示データDDに基づく表
示像が表示されることになる。
【0016】コントラスト制御用抵抗91〜94はラッ
チ回路7によってオン/オフ制御されるアナログスイッ
チ81〜84により選択的にバイパスされる。その結
果、コントラスト制御用抵抗91〜94とバイアス制御
用抵抗101〜105による分圧比が変化し、バイアス
制御用抵抗101〜105により生成される複数の電圧
V1、V2、V3、V4、V5の電圧が変化する。ちな
みに、ラッチ回路7にはCPU5のデータバスDB0〜
DB3からコントラストデータが供給されており、ラッ
チ信号LEによりラッチ回路7に取り込まれる。つま
り、複数の電圧V1、V2、V3、V4、V5の電圧値
はCPU5から出力されるコントラストデータにより変
化する。
【0017】したがって、複数の電圧V1、V2、V
3、V4、V5を供給されているカラム電極駆動用集積
回路2およびロウ電極駆動用集積回路3への供給電圧
は、CPU5からのコントラストデータにより変化し、
その結果、液晶表示パネル1の表示コントラストが変化
する。
【0018】つまり、液晶表示パネル1の表示コントラ
ストは、CPU5からのコントラストデータに基づい
て、駆動電圧を変化させることにより制御されている。
【0019】
【発明が解決しようとする課題】以上述べたように、従
来の液晶表示装置は、液晶表示パネル1に供給される駆
動電圧を変化させて、表示コントラストを変化させるよ
うに構成されていたので、コントラストの制御回路の中
に、抵抗値をRBに設定したバイアス制御用抵抗101
〜105や、抵抗値をそれぞれ8RC、4RC、2R
C、RCに設定したコントラスト制御用抵抗91〜94
や、アナログスイッチ81〜84などのアナログ部分を
多く含み、構成が複雑になるという問題点がある。ま
た、アナログスイッチ81〜84のオン抵抗も他の抵抗
に比較して、無視できる程度に小さくする必要があり、
集積回路に組み込んだ場合、チップ面積を増大させる原
因となる。また、各抵抗値も正確に設定される必要があ
り、歩留の低下を招く原因にもなってしまう。
【0020】本発明は、上記のような従来技術の問題点
を解消し、液晶表示パネルのコントラスト制御を、アナ
ログ回路によって発生する複数の電圧の制御により行う
代わりに、走査選択される電極、例えばロウ電極に印加
される駆動電圧のデューティ比を制御することにより、
ディジタル的に行うよう構成することで、簡単な回路構
成によって液晶表示パネルのコントラストを制御可能に
した液晶表示装置を提供することを目的とする。
【0021】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、走査信号によって駆動される第1の電極
の複数と、表示データによって駆動される第2の電極の
複数とを有し、前記第1、第2の電極はマトリクス状に
配設されており、前記第1及び第2の電極間に電圧を印
加することにより各ドットの状態を変化させて表示を行
う、液晶表示手段と、前記走査信号と前記表示データの
うちの少なくとも一方のデューティ比を、コントラスト
制御データに基づいて変化させることにより、前記液晶
表示手段の表示のコントラストを制御する、コントラス
ト制御手段と、を備えることを特徴とする液晶表示手段
を提供するものである。
【0022】
【作用】上記手段において、本発明の液晶表示装置は、
第1の電極および第2の電極の少なくとも一方のデュー
ティ比を、コントラスト制御データに基づいて、変化さ
せ、液晶表示手段のコントラストを制御する。
【0023】
【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。図1は、本発明の実施例の液晶表示装置の
回路ブロック図である。
【0024】図において示すように、ロウ電極駆動用集
積回路3のシフトレジスタ部31と駆動回路部32の間
には、アンド回路33が介挿され、シフトレジスタ部3
1から駆動回路部32に送られる信号をデューティ制御
する。
【0025】アンド回路33にはコントラスト制御用集
積回路4からコントラスト制御信号CCが与えられ、こ
のコントラスト制御信号CCにより駆動回路部32に与
えられる制御信号のデューティ比を制御し、ロウ電極駆
動用集積回路3から液晶表示パネル1のロウ電極に供給
される駆動信号のデューティ比を制御する。
【0026】CPU5からコントラスト制御用集積回路
4に対しては、データバスDB0〜DB3を介してコン
トラスト制御信号が供給されており、CPU5からのラ
ッチ信号LEに基づいてコントラスト制御用集積回路4
に取り込まれる。
【0027】一方、コントラスト制御用集積回路4に対
しては、制御用集積回路6からクロック信号SCPとロ
ード信号LPが供給される。
【0028】図1において、図4と同一の符号の回路は
図4と同一の構成の回路を示す。
【0029】図2は、図1に示したコントラスト制御用
集積回路4の詳細な回路構成を示す回路ブロック図であ
る。
【0030】図において示すように、データバスDB0
〜DB3を介して供給されるコントラスト制御信号とラ
ッチ信号LEは4ビットラッチ回路41のデータ入力端
子D0、D1、D2、D3およびラッチ端子LEに入力
される。
【0031】一方、4ビットラッチ回路41の出力端子
Q0、Q1、Q2、Q3からの出力信号は、4ビットバ
イナリダウンカウンタ42の入力端子A、B、C、Dに
与えられる。
【0032】4ビットバイナリダウンカウンタ42のボ
ロゥ端子/Borrowの出力は、フリップフロップ回
路431のリセット端子CLに入力される。ちなみに、
フリップフロップ回路431のクロック入力端子とD入
力端子はいずれも接地され、プリセット端子PRにはイ
ンバータ45を通じて、制御用集積回路6からのロード
信号LPが入力される。
【0033】フリップフロップ回路431のQ出力は、
フリップフロップ回路432のD入力端子に与えられ
る。そして、フリップフロップ回路432のQ出力から
はコントラスト制御信号CCが出力される。ちなみに、
フリップフロップ回路432のリセット端子CLおよび
プリセット端子PRはいずれもHレベルに固定され、ク
ロック入力端子には、制御用集積回路6からクロック信
号SCPが与えられる。
【0034】なお、制御用集積回路6からのクロック信
号SCPとフリップフロップ回路432の/Q出力は、
2入力オア回路44に与えられ、2入力オア回路44の
出力は4ビットバイナリダウンカウンタ42のクロック
端子に与えられる。
【0035】一方、4ビットバイナリダウンカウンタ4
2の端子LOADには、制御用集積回路6からロード信
号LPが供給される。
【0036】以上述べたような構成において、次にその
動作を図3のタイミングチャートに基づいて説明する。
ちなみに、図3において、(A)は信号LP、(B)は
信号SCP、(C)は4ビットバイナリダウンカウンタ
42のカウントデータ、(D)は4ビットバイナリダウ
ンカウンタ42のボロゥ端子Borrowの出力信号、
(E)はフリップフロップ回路431のQ出力、(F)
はフリップフロップ回路432のQ出力、つまりコント
ラスト制御信号CC、(G)、(H)はコントラストデ
ータ“2”の場合の、順次選択走査されるロウ電極RO
W1、ROW2の概念波形、(I)、(J)はコントラ
ストデータ“15”の場合の、順次選択走査されるロウ
電極ROW1、ROW2の概念波形である。ちなみに、
(C)、(D)、(E)、(F)はいずれも、コントラ
ストデータ“2”の場合の各部の波形を示すものであ
る。また、(G)、(H)、(I)、(J)に示したロ
ウ電極ROW1、ROW2の波形は、実際は交流化信号
FRにより交流化されているが、簡略化して、ハイレベ
ル、ロウレベルの信号、つまり選択、非選択の関係で示
している。また、ロウ電極はROW1、ROW2を代表
例として示すものであり、他にも多数のロウ電極が存在
することは言うまでもない。
【0037】さて、図1の制御用集積回路6からロウ電
極駆動用集積回路3に供給されたロード信号LPとロウ
選択信号FPはシフトレジスタ部31に、交流化信号F
Rは駆動回路部32に、それぞれ供給される。
【0038】そして、シフトレジスタ部31にはロード
信号LPの立ち下がりエッジにより、時刻t1にロウ選
択信号FPが取り込まれる。このロウ選択信号FPは、
ロード信号LPに同期して、ロウ電極駆動用集積回路3
において順次シフトされながら駆動回路部32に供給さ
れ、ここで交流化信号FRにより交流化され液晶表示パ
ネル1のロウ電極に供給される。つまり、ロード信号L
Pごとにロウ電極は順次選択走査されることになる。
【0039】一方、図1のCPU5からデータバスDB
0〜DB3を通じてコントラスト制御用集積回路4中の
4ビットラッチ回路41(図2)に供給されているコン
トラストデータは、ラッチ信号LEに基づいて4ビット
ラッチ回路41に取り込まれ、その出力端子Q0、Q
1、Q2、Q3に出力される。4ビットラッチ回路41
にラッチされたコントラストデータを入力端子A、B、
C、Dに与えられている4ビットバイナリダウンカウン
タ42は、端子LOADに入力されているロード信号L
Pの立ち上がり、つまり時刻t0に、コントラストデー
タをプリセットする。この場合、例として、プリセット
データは“2”である。
【0040】一方、ロード信号LPによりフリップフロ
ップ回路431はプリセットされ、そのQ出力を、時刻
t0のタイミングで、ロウレベルからハイレベルに変化
させる。その結果、クロック信号SCPをクロック入力
とするフリップフロップ回路432は、フリップフロッ
プ回路431のQ出力を受けて、時刻t1のタイミング
で、そのQ出力をロウレベルからハイレベルに変化さ
せ、その/Q出力をロウレベルに変化させる。
【0041】その結果、2入力オア回路44を通じて、
クロック信号SCPが4ビットバイナリダウンカウンタ
42のクロック端子に供給され、時刻t2のタイミング
にそのデータを“2”から“1”に変化させ、時刻t3
のタイミングにそのデータを“1”から“0”に変化さ
せる。これを受けて、4ビットバイナリダウンカウンタ
42は、ボロゥ端子Borrowの出力を、時刻t4の
タイミングでハイレベルからロウレベルに変化させる。
【0042】その結果、ボロゥ端子Borrowをリセ
ット端子CLに入力されているフリップフロップ回路4
31はリセット状態にされ、時刻t4のタイミングで、
そのQ出力をロウレベルとする。
【0043】フリップフロップ回路431のリセットに
よるQ出力のロウレベルへの移行を受けて、フリップフ
ロップ回路432は、次のクロック信号SCPの立ち上
がり、つまり時刻t5のタイミングで、そのQ出力をロ
ウレベルに変化させる。
【0044】一方、クロック信号SCPに同期してダウ
ンカウントを続けている4ビットバイナリダウンカウン
タ42は、時刻t5のタイミングで、そのデータを
“0”から“F”(“15”)に変化させる。しかし、
時刻t5のタイミングで、フリップフロップ回路432
の/Q出力がロウレベルからハイレベルに変化するの
で、2入力オア回路44の出力はハイレベルに固定さ
れ、4ビットバイナリダウンカウンタ42に供給されて
いたクロック信号SCPがなくなるので、4ビットバイ
ナリダウンカウンタ42はダウンカウントを停止し、カ
ウントデータ“F”を保持する。
【0045】以上のような動作は、次にロード信号LP
が立ち上がる、時刻t6のタイミングから、まったく同
様に繰り返される。
【0046】その結果、フリップフロップ回路432か
らのQ出力は、信号LPの立ち下がりからクロック信号
SCPの“3”カウント分、つまり“2”、“1”、
“0”とカウントする間、ハイレベルとなり、コントラ
スト制御信号CCとして、アンド回路33に入力され
る。その結果、アンド回路33はコントラスト制御信号
CCがハイレベルの間のみシフトレジスタ部31からの
信号を駆動回路部32に出力するので、ロウ電極ROW
1、ROW2・・・には、順次、クロック信号SCPの
“3”カウント分ずつハイレベルとなる信号が供給され
ることになる。
【0047】なお、ロード信号LPごとにカラム電極駆
動用集積回路2に供給される表示データDDは、変化
し、ロウ電極の選択走査に合わせて、ロウに対応するカ
ラムの表示データDDがカラム電極に供給される。そし
て、すべてのロウ電極の選択走査により、液晶表示パネ
ル1の1面分の表示画像が形成される。
【0048】一方、4ビットラッチ回路41に“F”
(“15”)が設定された場合、4ビットバイナリダウ
ンカウンタ42は“15”カウント分をダウンカウント
してから“0”となるので、結果的に、クロック信号S
CPの“16”カウント間、コントラスト制御信号CC
を出力することになる。つまり、ロード信号LPの出力
間隔はクロック信号SCPの“16”カウントであるの
で、コントラスト制御信号CCは常にハイレベルにな
る。
【0049】今、ロウ電極がn個あるとする。このとき
には、図3(I)、(J)に示すように、ロウ電極RO
W1、ROW2・・のデューティ比は、100×(1/
n)パーセントとなり、選択時にはフルに出力されるこ
とになる。つまり、図3(G)、(H)に示すように、
コントラスト制御データが“2”の場合、デューティ比
は(3/16)×(1/n)であり、液晶表示パネル1
のコントラストは低下する。
【0050】一方、図3(I)、(J)に示すように、
コントラスト制御データが“15”の場合、デューティ
比は(16/16)×(1/n)であり、液晶表示パネ
ル1のコントラストは向上する。
【0051】なお、上記実施例では、ロウ電極を選択走
査するための信号のデューティ比を変化させて、液晶表
示パネル1のコントラストを制御する構成を例示した
が、ロウ電極を選択走査する信号のデューティ比はフル
にしておき、表示データにより制御されるカラム電極の
デューティ比を変化させてコントラストを制御するよう
にしても同様の効果を得ることができる。
【0052】また、ロウ電極およびカラム電極の両方の
デューティ比を変化させてコントラストを制御するよう
にしてもよく、更にきめ細かなコントラスト制御を行う
事が可能である。
【0053】なお、上記実施例では、カラム電極に表示
データに基づく駆動電圧を与え、ロウ電極に走査電圧を
与える構成を例示したが、逆にカラム電極に走査電圧を
与え、ロウ電極に表示データに基づく駆動電圧を与える
場合も、全く同様に適用可能であり、カラム電極の走査
電圧をデューティ比制御することによりコントラスト制
御が可能である。
【0054】また、上記実施例では、線順次に表示デー
タを与える構成の場合を例示したが、点順次に表示デー
タを与える構成や、部分順次に表示データを与える構成
や、面同時に表示データを与える構成においても、点選
択走査信号、部分選択走査信号、面選択信号をデューテ
ィ比制御したり、表示データをデューティ比制御するこ
とにより、液晶表示パネル1のコントラストを変化さ
せ、制御することが可能であり、この発明の範囲であ
る。
【0055】また、上記実施例では、液晶表示パネル1
に表示する画面の全部のコントラストを一律に制御する
場合を例示したが、ロウ電極ごとにデューティ比を変化
させることにより、液晶表示パネル1の任意の部分を任
意のコントラストに設定することも可能である。
【0056】
【発明の効果】以上述べたように、本発明の液晶表示装
置は、選択走査される電極、またはデータ駆動される電
極の、少なくとも一方の駆動信号のデューティ比を変化
させることにより、液晶画面のコントラストを制御する
ように構成したので、コントラスト制御のためのアナロ
グ回路が不要となり、集積回路化が容易で、その歩留や
信頼性を高めることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の液晶表示装置の回路ブロック
図である。
【図2】図1のコントラスト制御用集積回路の詳細な構
成を示す回路ブロック図である。
【図3】図1、図2の構成の動作を説明するためのタイ
ミングチャートである。
【図4】従来の液晶表示装置の回路ブロック図である。
【符号の説明】
1 液晶表示パネル 2 カラム電極駆動用集積回路 3 ロウ電極駆動用集積回路 31 シフトレジスタ部 32 駆動回路部 33 アンド回路 4 コントラスト制御用集積回路 41 4ビットラッチ回路 42 4ビットバイナリダウンカウンタ 431、432 フリップフロップ回路 44 2入力オア回路 45 インバータ 5 CPU 6 制御用集積回路 7 ラッチ回路 81〜84 アナログスイッチ 91〜94 コントラスト制御用抵抗 101〜105 バイアス制御用抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】走査信号によって駆動される第1の電極の
    複数と、表示データによって駆動される第2の電極の複
    数とを有し、前記第1、第2の電極はマトリクス状に配
    設されており、前記第1及び第2の電極間に電圧を印加
    することにより各ドットの状態を変化させて表示を行
    う、液晶表示手段と、 前記走査信号と前記表示データのうちの少なくとも一方
    のデューティ比を、コントラスト制御データに基づいて
    変化させることにより、前記液晶表示手段の表示のコン
    トラストを制御する、コントラスト制御手段と、 を備えることを特徴とする液晶表示手段。
  2. 【請求項2】前記第1の電極がロウ電極であり、前記第
    2の電極がカラム電極であり、前記コントラスト制御手
    段は、ロウ電極である前記第1の電極に加えられる前記
    走査信号のデューティ比を変えることにより前記表示の
    コントラストを制御を行う、請求項1の液晶表示装置。
  3. 【請求項3】前記コントラスト制御手段は、それに加え
    られる前記コントラスト制御データに応じて、任意のロ
    ウ電極としての前記第1の電極に加えられる前記走査信
    号のデューティ比を変化させて、前記液晶表示手段の任
    意の部分における表示を部分的に変化させられる、請求
    項2の液晶表示装置。
JP10376895A 1995-04-27 1995-04-27 液晶表示装置 Pending JPH08297271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10376895A JPH08297271A (ja) 1995-04-27 1995-04-27 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10376895A JPH08297271A (ja) 1995-04-27 1995-04-27 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH08297271A true JPH08297271A (ja) 1996-11-12

Family

ID=14362656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10376895A Pending JPH08297271A (ja) 1995-04-27 1995-04-27 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH08297271A (ja)

Similar Documents

Publication Publication Date Title
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
JP2906057B2 (ja) 液晶表示装置
JP2799095B2 (ja) 液晶表示器駆動装置
EP0620543A1 (en) Liquid crystal display apparatus
JPS59116790A (ja) マトリクス型表示装置の駆動回路
JPH09138670A (ja) 液晶表示装置の駆動回路
US5673061A (en) Driving circuit for display apparatus
EP0624862A2 (en) Driving circuit for display apparatus
US5786800A (en) Display device
JPH08297271A (ja) 液晶表示装置
EP0544427B1 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
JPH07140439A (ja) 表示装置
JP3482646B2 (ja) 液晶素子の駆動方法、液晶素子の駆動回路及び表示装置
JP2001211075A (ja) D/a変換回路およびそれを用いた表示装置
JPH0473928B2 (ja)
JPH0513320B2 (ja)
JPH10326089A (ja) 表示装置の駆動回路
JPH0766255B2 (ja) アクテイブマトリクス型表示装置
JPH08254684A (ja) 液晶表示制御駆動回路
JP3020228B2 (ja) 液晶表示装置
JP3064400B2 (ja) 液晶パネルの駆動方法及び液晶表示装置
JPH0981086A (ja) 表示装置の駆動回路
JPS61200592A (ja) 放電表示板の駆動方式
JPH0469392B2 (ja)
JPH0844317A (ja) 液晶表示装置の駆動方法および駆動回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010601