JPH08279673A - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JPH08279673A JPH08279673A JP8267595A JP8267595A JPH08279673A JP H08279673 A JPH08279673 A JP H08279673A JP 8267595 A JP8267595 A JP 8267595A JP 8267595 A JP8267595 A JP 8267595A JP H08279673 A JPH08279673 A JP H08279673A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- hole
- paste
- curable
- curable paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、新規な回路基板に関す
る。詳しくは、両面に形成された回路パターンの間の電
気的な接続を行うために設けられた導通スルーホールの
上に安定した表面実装を行うことが可能で、且つ製造が
容易な回路基板である。FIELD OF THE INVENTION The present invention relates to a novel circuit board. More specifically, it is a circuit board that can be stably surface-mounted on a conductive through hole provided for making electrical connection between circuit patterns formed on both sides and is easy to manufacture. .
【0002】[0002]
【従来の技術】従来、回路基板に形成された両面の回路
パターン間の電気的な接続は、(1)図4に示すよう
に、スルーホール用貫通孔5の内壁に導電層3を形成
し、導通スルーホール4を形成することにより両面の回
路パターン2、2’間の電気的接続を行う手段、(2)
図5に示すように、スルーホール用貫通孔5内に硬化性
導電ペーストの硬化体9を充填し、導通スルーホール4
を形成することにより両面の回路パターン2、2’間の
電気的接続を行う手段が一般に知られている。2. Description of the Related Art Conventionally, electrical connection between circuit patterns on both sides formed on a circuit board is performed by forming a conductive layer 3 on the inner wall of a through hole 5 for a through hole as shown in (1) FIG. Means for electrically connecting the circuit patterns 2 and 2'on both surfaces by forming the conductive through hole 4, (2)
As shown in FIG. 5, the through hole 5 for through holes is filled with the hardened body 9 of the curable conductive paste, and the conductive through holes 4 are formed.
A means for electrically connecting the circuit patterns 2, 2 ′ on both sides by forming a wiring is generally known.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記の
接続手段において、導通スルーホール上部或いは近傍に
表面実装部品を搭載しようとした場合、上記(1)の構
造を有する回路基板は、導通スルーホール内に貫通孔を
有するため、部品固定時に半田が該導通スルーホールを
通じて反対面に拡散するため部品接続に必要な半田量が
維持できないばかりでなく、反対面の回路パターンの短
絡を招くといった問題を有し、安定な部品実装は行えな
い。However, in the above connecting means, when it is attempted to mount the surface mount component on or near the conductive through hole, the circuit board having the structure of (1) above has a structure in the conductive through hole. Since there is a through hole in the component, the solder diffuses to the opposite surface through the conduction through hole when fixing the component, so that not only the amount of solder required for component connection cannot be maintained, but also the circuit pattern on the opposite surface is short-circuited. However, stable component mounting cannot be performed.
【0004】また、(2)の構造を有する回路基板は、
スルーホール用貫通孔が閉塞されているため、上記の問
題は生じないが、かかる接続手段において、電気的に安
定な導通を得るためには回路パターンのスルーホール用
貫通孔の周縁までも導電性物質が被覆するように該硬化
性導電ペーストの硬化体を充填する必要がある。そのた
め、硬化性導電ペーストの硬化体を充填した状態では、
該硬化性導電ペーストの硬化体の突出部が形成される。The circuit board having the structure (2) is
Since the through hole for the through hole is closed, the above problem does not occur, but in such a connecting means, in order to obtain electrically stable conduction, even the periphery of the through hole for the through hole of the circuit pattern is electrically conductive. It is necessary to fill the cured body of the curable conductive paste so as to cover the substance. Therefore, in the state where the cured body of the curable conductive paste is filled,
A protrusion of the cured body of the curable conductive paste is formed.
【0005】かかる突出部は、部品固定時に表面実装部
品の安定した固定を阻害するだけでなく、部品接続に必
要な半田クリーム印刷時の半田量の制御を困難にする結
果、安定した部品実装を行うことが困難であるという問
題を有する。Such a protrusion not only hinders stable fixing of the surface-mounted component at the time of fixing the component but also makes it difficult to control the amount of solder at the time of solder cream printing necessary for component connection, resulting in stable component mounting. It has the problem of being difficult to do.
【0006】従って、これらの導通スルーホールを有す
る回路基板の表面実装部品の実装においては、導通スル
ーホールの部分を避けて、部品実装する必要があり、導
通スルーホール数の多い回路基板では、実装密度並びに
配線密度が著しく低下すると云った不具合が生じる。Therefore, in mounting the surface-mounted components of the circuit board having these conductive through holes, it is necessary to avoid the conductive through holes and mount the components. This causes a problem that the density and the wiring density are significantly reduced.
【0007】上記問題に対して、本願出願人は上記
(1)の手段において、導通スルーホールに回路パター
ンと同一平面となるように硬化性ペーストの硬化体を充
填した回路基板(以下、改良基板ともいう)を提案した
(特開平5−243728号)。上記回路基板は、上記
の(1)及び(2)における問題点を全て解消すること
が可能であるが、該導通スルーホールの穴径が大きいも
のや、該導通スルーホールの多いものにおいて、該導通
スルーホールに充填する硬化性ペーストを多量に必要と
するだけでなく、硬化性ペーストの充填・硬化後に回路
パターン表面より突出した硬化性ペーストの硬化体の量
も多くなり、該突出した硬化体を除去して平滑面を得る
ために除去、廃棄される硬化性ペーストの硬化体の量も
多くなる。In order to solve the above problem, the applicant of the present invention, in the above-mentioned means (1), fills a conductive through-hole with a hardened body of a hardenable paste so as to be flush with the circuit pattern. (Also referred to as) (Japanese Patent Laid-Open No. 5-243728). The circuit board can solve all of the problems in (1) and (2) above, but in the case where the diameter of the conduction through hole is large or the number of conduction through holes is large, Not only a large amount of the curable paste to be filled in the conduction through holes is required, but also the amount of the cured body of the curable paste that protrudes from the surface of the circuit pattern after the curable paste is filled and cured increases. The amount of the hardened body of the curable paste that is removed and discarded in order to obtain a smooth surface is also increased.
【0008】[0008]
【課題を解決するための手段】本発明者等は上記課題を
解決すべく鋭意研究を行った結果、該導通スルーホール
への硬化性ペーストの硬化体の充填量を、該導通スルー
ホールを閉塞するが、導通スルーホールの縁より内側で
陥没した面を形成する程度の量に止めることによって、
前記(1)及び(2)の問題を解消しながら、上記の改
良基板において多量に使用する硬化性ペーストの量を少
量に抑えることができると共に、導通スルーホール上に
極めて安定した部品実装を行うことが可能であることを
見い出し、本発明を完成するに至った。Means for Solving the Problems As a result of intensive studies to solve the above-mentioned problems, the inventors of the present invention have determined that the filling amount of the hardened body of the curable paste into the conductive through holes is such that the conductive through holes are blocked. However, by stopping the amount enough to form a depressed surface inside the edge of the conduction through hole,
While solving the problems (1) and (2), the amount of the curable paste used in a large amount in the improved substrate can be suppressed to a small amount, and extremely stable component mounting is performed on the conductive through holes. It has been found that this is possible, and the present invention has been completed.
【0009】以下、添付図面に従って本発明を更に詳細
に説明するが、本発明はこれらの添付図面に限定される
ものではない。Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings, but the present invention is not limited to these accompanying drawings.
【0010】図1は、本発明の回路基板の代表的な構造
を示す部分断面図である。FIG. 1 is a partial sectional view showing a typical structure of a circuit board of the present invention.
【0011】即ち本研究は、両面に回路パターン2、
2’が形成された絶縁基板1において、該回路パターン
間の電気的な接続が必要な箇所に該絶縁基板を貫通する
スルーホール用貫通孔5が設けられ、該スルーホール用
貫通孔の内壁に導電層3を設けて導通スルーホール4が
形成され、該導通スルーホールを閉塞し、該回路パター
ン表面より突出せず、且つ少なくとも一部で該導通スル
ーホールの縁より内側で陥没した面を構成するよう該導
通スルーホールに硬化性ペーストの硬化体11が充填さ
れたことを特徴とする回路基板である。That is, in this study, the circuit patterns 2 on both sides are
In the insulating substrate 1 on which 2'is formed, a through hole through hole 5 penetrating the insulating substrate is provided at a position where electrical connection between the circuit patterns is required, and an inner wall of the through hole through hole is formed. A conductive through-hole 4 is formed by providing the conductive layer 3, and the conductive through-hole is closed, does not protrude from the surface of the circuit pattern, and at least partially forms a surface depressed inside the edge of the conductive through-hole. As described above, the circuit board is characterized in that the conductive through hole is filled with the hardened body 11 of the hardenable paste.
【0012】本発明において使用する絶縁基板1は、回
路基板に使用される公知の材質、構造を有するものが特
に制限されず使用される。上記基板の代表的なものを例
示すれば、紙基材−フェノール樹脂積層基板、紙基材材
−エポキシ樹脂積層樹脂基板、紙基材−ポリエステル樹
脂積層基板、ガラス基材−エポキシ樹脂積層基板、紙基
材−テフロン樹脂積層基板、ガラス基材−ポリイミド樹
脂積層基板、ガラス基材−BT(ビスマス−トリアジ
ン)レジン樹脂積層基板、コンポジット樹脂基板等の合
成樹脂基板、ポリイミド樹脂、ポリエステル樹脂等のフ
レキシブル基板、アルミニウム、鉄、ステンレス等の金
属をエポキシ樹脂等で覆って絶縁処理した金属系絶縁基
板、セラミックス基板等が挙げられる。As the insulating substrate 1 used in the present invention, those having known materials and structures used for circuit boards can be used without particular limitation. Typical examples of the above-mentioned substrate include a paper base material-phenol resin laminated board, a paper base material-epoxy resin laminated resin board, a paper base material-polyester resin laminated board, a glass base material-epoxy resin laminated board, Paper substrate-Teflon resin laminated substrate, glass substrate-polyimide resin laminated substrate, glass substrate-BT (bismuth-triazine) resin resin laminated substrate, synthetic resin substrate such as composite resin substrate, flexible such as polyimide resin, polyester resin, etc. Examples thereof include a substrate, a metal-based insulating substrate obtained by insulating a metal such as aluminum, iron, and stainless with an epoxy resin or the like, a ceramic substrate, and the like.
【0013】また、上記絶縁基板は両面に回路パターン
を有する。該回路パターンは、信号線、電源線、グラウ
ンド線、部品接続用のパッド等特に制限されずに用いら
れる。該回路パターン2、2’の材質は、導電性を有す
るものであれば特に制限されない。代表的な材質を例示
すれば、銅、ニッケル、アルミニウム等の金属材料が挙
げられる。上記回路パターンの厚みについても特に制限
されないが、該回路パターンの信頼性や形成の容易さか
ら、一般には5〜70μmが好ましい。The insulating substrate has circuit patterns on both sides. The circuit pattern is used without particular limitation, such as a signal line, a power line, a ground line, and a pad for connecting components. The material of the circuit patterns 2, 2'is not particularly limited as long as it has conductivity. Typical examples of the material include metal materials such as copper, nickel and aluminum. The thickness of the circuit pattern is not particularly limited, but generally 5 to 70 μm is preferable from the viewpoint of reliability of the circuit pattern and ease of formation.
【0014】本発明における回路パターン形成方法は、
特に限定されず公知の方法によって実施することが出来
きる。具体的に例示すると、パターンメッキ法、パネル
メッキ法、セミアディティブ法およびフルアディティブ
法等が挙げられる。The circuit pattern forming method according to the present invention is
The method is not particularly limited and can be carried out by a known method. Specific examples include a pattern plating method, a panel plating method, a semi-additive method, and a full-additive method.
【0015】また、エッチングパターンの形成に用いら
れるエッチングレジストとしては、ドライフィルム、レ
ジストインク、電着フォトレジスト等が制限無く使用さ
れ、パターンのファイン度によって種類を適宜選択すれ
ば良い。As the etching resist used for forming the etching pattern, a dry film, a resist ink, an electrodeposition photoresist, etc. may be used without limitation, and the kind may be appropriately selected depending on the fineness of the pattern.
【0016】上記回路パターンを有する絶縁基板1に
は、絶縁基板表裏にある回路パターン間の電気的接続が
必要な箇所にスルーホール用貫通孔5が設けられる。該
スルーホール用貫通孔の形状は、特に限定されないが通
常加工性の容易さから円形が好適である。また該スルー
ホール用貫通孔の大きさについては、特に限定されない
が、円形である場合には通常直径0.1mm以上、好ま
しくは0.2〜2.0mmより選択することができる。
また該貫通孔の形成方法は、通常ドリリングによる方
法、パンチングによる方法、レーザーによる方法等、公
知の方法が特に制限されず採用できる。In the insulating substrate 1 having the above circuit pattern, through-holes 5 for through holes are provided on the front and back surfaces of the insulating substrate at positions where electrical connection between circuit patterns is required. The shape of the through hole for the through hole is not particularly limited, but usually a circular shape is preferable from the viewpoint of easy workability. The size of the through hole for the through hole is not particularly limited, but when the shape is circular, the diameter can be generally selected from 0.1 mm or more, preferably from 0.2 to 2.0 mm.
As a method of forming the through hole, a known method such as a drilling method, a punching method, or a laser method can be employed without any particular limitation.
【0017】本発明において、スルーホール用貫通孔5
の内壁には導電層3が形成され回路パターン間の電気的
接続が得られる。上記導電層は、公知の導電性を有する
ものであれば特に制限されないが、形成の容易さや信頼
性の高さから、一般的にはメッキによって形成すること
ができる。該導電層3を形成するメッキ層の材質は、公
知の銅等の導電性金属であれば特に制限されない。メッ
キ層の形成方法は特に限定されず、公知の方法が特に制
限無く採用される。一般には、化学(無電解)メッキ
法、電気メッキ法或いは化学・電気メッキ併用法等が挙
げられる。また、メッキ層厚さは、メッキによる導通ス
ルーホールの信頼性が向上し、且つメッキ層の厚みむら
が生じない程度の厚みが好ましい。一般には、厚みむら
防止の観点より、50μm以下、また、導通スルーホー
ルの信頼性の向上を考慮すると、5μm以上が好まし
い。特に好ましくは、5〜35μmである。In the present invention, the through hole 5 for through hole is used.
A conductive layer 3 is formed on the inner wall of the substrate to provide electrical connection between circuit patterns. The conductive layer is not particularly limited as long as it has known conductivity, but it can be generally formed by plating because of its ease of formation and high reliability. The material of the plating layer forming the conductive layer 3 is not particularly limited as long as it is a known conductive metal such as copper. The method for forming the plating layer is not particularly limited, and known methods can be adopted without particular limitation. Generally, a chemical (electroless) plating method, an electroplating method, a combined chemical / electroplating method and the like can be mentioned. Further, the thickness of the plating layer is preferably such that the reliability of the conductive through hole by plating is improved and the unevenness of the thickness of the plating layer does not occur. Generally, from the viewpoint of preventing thickness unevenness, it is preferably 50 μm or less, and 5 μm or more in consideration of improvement of reliability of the conductive through hole. Particularly preferably, it is 5 to 35 μm.
【0018】また上記回路パターンを有する絶縁基板1
には、図には示していないが内層に1層以上の回路パタ
ーンを有した絶縁基板を用いることもできる。内層に形
成された回路パターン間や、内層に形成された回路パタ
ーンと絶縁基板の両面に形成された回路パターンとの間
の電気的接続は、予め形成されたベリッド(埋め込み)
バイアホールやブラインドバイアホールにより得ること
も可能である。また、必要に応じて該絶縁基板を貫通す
るスルーホール用貫通孔が設けられ、該スルーホール用
貫通孔の内壁に導電層を設けて導通スルーホールを形成
することにより、上記電気的接続を得ることもできる。An insulating substrate 1 having the above circuit pattern
Although not shown in the figure, it is also possible to use an insulating substrate having an inner layer having one or more circuit patterns. The electrical connection between the circuit patterns formed on the inner layer and between the circuit pattern formed on the inner layer and the circuit patterns formed on both surfaces of the insulating substrate is performed by a pre-formed buried (embedding)
It can also be obtained through via holes and blind via holes. Further, a through hole for a through hole penetrating the insulating substrate is provided as necessary, and a conductive layer is provided on an inner wall of the through hole for a through hole to form a conductive through hole, thereby obtaining the electrical connection. You can also
【0019】上記硬化性ペーストの硬化体の導通スルー
ホールへの充填状態は、以下の3つの条件を満足するこ
とが重要である。It is important that the filled state of the cured body of the curable paste into the conductive through hole satisfies the following three conditions.
【0020】即ち、(1)導通スルーホールを閉塞し、
(2)回路パターン表面より実質的に突出せず、(3)
導通スルーホールの縁より内側で陥没した面を構成する
ように充填されることが必要である。That is, (1) the conduction through hole is closed,
(2) Does not substantially project from the surface of the circuit pattern, and (3)
It is necessary to fill so as to form a depressed surface inside the edge of the conduction through hole.
【0021】図1の(a)、(b)及び(c)にかかる
充填状態の代表的な態様を示す。A typical mode of the filling state according to FIGS. 1 (a), 1 (b) and 1 (c) is shown.
【0022】上記のように、硬化性ペーストの硬化体の
導通スルーホールへの充填状態は、該導通スルーホール
が硬化性ペーストの硬化体により閉塞されることによ
り、導通スルーホールを通して部品固定時に半田が反対
面に拡散することがないため、部品接続に必要な半田量
が確実に維持される。As described above, the filled state of the hardened body of the curable paste into the conductive through-hole is such that the conductive through-hole is closed by the hardened body of the curable paste, so that the solder is applied when the component is fixed through the conductive through-hole. Does not diffuse to the opposite surface, so that the amount of solder necessary for connecting components can be reliably maintained.
【0023】また、硬化性ペーストの硬化体が回路パタ
ーン表面より実質上突出してないため、部品固定時に、
回路パターン表面へ部品が安定した状態で固定され、且
つ半田クリーム印刷時の部品接続に必要な半田量の制御
が容易となる。Further, since the hardened body of the hardenable paste does not substantially project from the surface of the circuit pattern, when fixing the parts,
The component is fixed to the surface of the circuit pattern in a stable state, and the amount of solder required for component connection during solder cream printing is easily controlled.
【0024】さらに、硬化性ペーストの硬化体が導通ス
ルーホールの縁より内側で陥没した面を構成するように
充填されることにより、硬化性ペーストの硬化体の量が
少なくなる。従って、硬化性ペーストの硬化収縮によっ
て発生する該硬化性ペーストの硬化体内の残留応力が小
さくなり、導通スルーホールと硬化性ペーストの硬化体
と接着面働く応力が小さくなるため、導通スルーホール
と硬化性ペーストの硬化体との密着力が向上する。ま
た、後記する製造方法においても、使用する硬化性ペー
ストの量及び回路パターンと同一面を形成するように突
出した硬化性ペーストの硬化体を除去する際の除去量を
低減することができることにより、除去時に硬化性ペー
ストの硬化体と導通スルーホールとの接着面に働く応力
が小さくなり、該接着面での硬化性ペーストの硬化体の
剥離による密着力の低下が抑制される。かかる理由によ
って、該硬化性ペーストの硬化体と導通スルーホールと
の密着性が向上することにより導通スルーホールに充填
された該硬化性ペーストの硬化体の脱落という不具合の
発生が抑えられ、部品実装時の歩留まりを向上すること
ができる。さらに上記突出した硬化性ペーストの硬化体
を除去する際の除去量を低減することにより、使用する
硬化性ペーストの無駄が少なく、効率的に回路基板を製
造することが可能となる。Furthermore, the amount of the hardened body of the curable paste is reduced by filling the hardened body of the hardenable paste so as to form a depressed surface inside the edge of the conductive through hole. Therefore, the residual stress in the cured body of the curable paste, which occurs due to the curing shrinkage of the curable paste, is reduced, and the stress acting on the conductive through-hole and the cured body of the curable paste is reduced. The adhesion of the conductive paste to the cured product is improved. Further, also in the manufacturing method described below, by removing the amount of the curable paste used and the removal amount when removing the cured body of the curable paste protruding to form the same surface as the circuit pattern, During the removal, the stress acting on the adhesive surface between the cured body of the curable paste and the conductive through-hole becomes small, and the decrease in the adhesive force due to the peeling of the cured body of the curable paste on the adhesive surface is suppressed. For this reason, the adhesion between the cured body of the curable paste and the conductive through-holes is improved, so that the occurrence of the defect of the cured body of the curable paste filled in the conductive through-holes is suppressed, and the component mounting The yield in time can be improved. Furthermore, by reducing the amount of the curable paste that is removed when the cured body of the curable paste that is projected is reduced, it is possible to efficiently produce a circuit board with less waste of the curable paste used.
【0025】従って、本発明の回路基板を用いると、導
通スルーホール上部或いは近傍に表面実装部品を搭載接
続する場合においても、信頼性良く且つ高い歩留まりで
部品実装を行うことが可能となる。Therefore, when the circuit board of the present invention is used, even when the surface mount component is mounted and connected to the upper part or the vicinity of the conductive through hole, the component can be mounted with high reliability and high yield.
【0026】また、上記硬化性ペーストの硬化体が導通
スルーホールの縁より内側に陥没した面を構成するよう
に充填する際、硬化性ペーストの硬化体と導通スルーホ
ールとの接着力を考慮すると、硬化性ペーストの特性、
絶縁基板の材質、板厚および導通スルーホール穴径等に
もよるが、該導通スルーホールの貫通孔部分の体積に対
し該硬化体の体積比率が99%を越えると、該硬化体内
の残留応力が大きくなり、該接着力は、著しく低下す
る。よって一般的には、該導通スルーホールの貫通孔部
の体積に対し該硬化体の体積比率が99%以下、好まし
くは、硬化性導電ペーストの使用量を抑制するために、
90%以下であることが好適である。Further, when the cured body of the curable paste is filled so as to form a surface that is depressed inward from the edge of the conductive through hole, considering the adhesive force between the cured body of the curable paste and the conductive through hole. , The characteristics of the curable paste,
Although it depends on the material of the insulating substrate, the plate thickness, the diameter of the through hole of the conductive through hole, etc., when the volume ratio of the cured body exceeds 99% with respect to the volume of the through hole portion of the conductive through hole, the residual stress in the cured body is increased. Becomes larger and the adhesive force is significantly reduced. Therefore, generally, the volume ratio of the cured body is 99% or less with respect to the volume of the through hole portion of the conductive through hole, and preferably, in order to suppress the amount of the curable conductive paste used,
It is preferably 90% or less.
【0027】さらに、硬化性ペーストの硬化体による導
通スルーホールの閉塞の安定性を考慮すると、硬化性ペ
ーストの特性、絶縁基板の材質、板厚および導通スルー
ホール穴径等にもよるが、硬化性ペーストの硬化体の閉
塞部の最小厚みtは、絶縁基板の厚みTの1/100
(t=T×1/100)を下回ると、部品実装時の熱衝
撃によって閉塞が保たれなくなるため、一般的には、硬
化性ペーストの硬化体の閉塞部の最小厚みtは、絶縁基
板の厚みTの1/100(t=T×1/100)以上、
製造時の該硬化体の閉塞部の最小厚みtのばらつきを考
慮すると10/100(t=T×10/100)以上が
好適である。よって、硬化性ペーストの硬化体が導通ス
ルーホールの縁より内側に陥没した面を構成するように
充填する際、上記の導通スルーホールの貫通孔部の体積
に対し該硬化体の体積比率を満足し、且つ上記の硬化性
ペーストの硬化体の閉塞部の最小厚みを満足することが
好ましい。Further, considering the stability of the blockage of the conductive through holes due to the cured body of the curable paste, the curing depends on the characteristics of the curable paste, the material of the insulating substrate, the plate thickness, the diameter of the through hole of the conductive through hole, etc. The minimum thickness t of the closed part of the cured product of the conductive paste is 1/100 of the thickness T of the insulating substrate.
If it is less than (t = T × 1/100), the blockage cannot be maintained due to the thermal shock at the time of mounting the component. Therefore, generally, the minimum thickness t of the blockage part of the cured body of the curable paste is 1/100 of the thickness T (t = T × 1/100) or more,
Considering the variation in the minimum thickness t of the closed portion of the cured product during manufacturing, it is preferably 10/100 (t = T × 10/100) or more. Therefore, when the cured body of the curable paste is filled so as to form the surface depressed inward from the edge of the conductive through hole, the volume ratio of the cured body is satisfied with respect to the volume of the through hole portion of the conductive through hole. In addition, it is preferable that the minimum thickness of the closed portion of the cured body of the curable paste is satisfied.
【0028】本発明において、上記導通スルーホールに
充填される該硬化性ペーストは、充填時に適度な流動性
を有し、熱あるいは光エネルギーによって硬化する硬化
性ペーストが特に好ましく使用することができる。In the present invention, the curable paste to be filled in the above-mentioned conductive through-hole has a suitable fluidity at the time of filling, and a curable paste which is cured by heat or light energy can be particularly preferably used.
【0029】該硬化性ペーストとしては、上記導通スル
ーホールに充填できることとともに、硬化後に該導通ス
ルーホール内に固定できるものであれば特に制限されな
い。該硬化性ペーストを具体的に例示すると、無機フィ
ラー或いは有機フィラーを含有し、バインダー成分とし
てエポキシ樹脂、フェノール樹脂等の架橋性の熱硬化性
樹脂を含み、必要により有機溶剤と共に混合してペース
ト状とした公知の硬化性ペーストが特に制限無く使用で
きる。また、該硬化性ペーストの硬化体と該導電スルー
ホールの内壁との密着の信頼性を向上させるため、硬化
性ペーストの硬化体と導通スルーホールとの熱膨張係数
が近似しているものを使用することが好ましい。該硬化
性ペーストの硬化体の熱膨張係数は、使用する絶縁基板
の熱膨張係数を勘案してバインダー成分としての樹脂の
選択、或いはフィラーの含有量等を適宜決定すれば良
い。The curable paste is not particularly limited as long as it can be filled in the conductive through hole and can be fixed in the conductive through hole after curing. Specific examples of the curable paste include an inorganic filler or an organic filler, a cross-linking thermosetting resin such as an epoxy resin or a phenol resin as a binder component, and mixed with an organic solvent as necessary to form a paste. The known curable paste described above can be used without particular limitation. Further, in order to improve the reliability of the adhesion between the cured body of the curable paste and the inner wall of the conductive through hole, a cured body of the curable paste and the conductive through hole having similar thermal expansion coefficients are used. Preferably. The coefficient of thermal expansion of the cured product of the curable paste may be determined by appropriately selecting the resin as the binder component or the content of the filler in consideration of the coefficient of thermal expansion of the insulating substrate used.
【0030】また、該硬化性ペーストの硬化体が導通ス
ルーホールの縁より内側で陥没した面を形成するには、
該硬化性ペーストの硬化収縮率を勘案し、導通スルーホ
ールへの充填量を調節することによって行うことが可能
である。In order to form a depressed surface inside the edge of the conductive through hole, the cured body of the curable paste is
This can be performed by adjusting the filling amount into the conductive through hole in consideration of the curing shrinkage rate of the curable paste.
【0031】上記硬化性ペーストを用いて、該硬化性ペ
ーストの硬化体が導通スルーホールの縁より内側で陥没
した面を形成する方法は、特に制限されず一般的な回路
基板の製造方法が採用できる。具体的に例示すれば、上
記導通スルーホール内にスクリーン印刷等の一般的な方
法を用いて該硬化性ペーストを充填し、上記回路パター
ンより硬化性ペーストの硬化体が突出した部分を、バフ
研磨等の機械的研磨方法で研磨除去する方法が好まし
い。The method of forming the surface of the cured body of the curable paste which is depressed inside the edge of the conductive through hole using the curable paste is not particularly limited, and a general circuit board manufacturing method is adopted. it can. Specifically, the conductive through-hole is filled with the curable paste by a general method such as screen printing, and the portion where the cured body of the curable paste protrudes from the circuit pattern is buffed. A method of polishing and removing by a mechanical polishing method such as is preferable.
【0032】本発明において、硬化性ペーストの硬化体
を導通スルーホール内全てに満たす必要がないので、導
通スルーホール内全てに満たすものと比較して、上記硬
化性ペーストの使用量を低減できる。また、回路パター
ン表面から突出した硬化性ペーストの硬化体の除去が容
易であるとともに、該除去する硬化体の量を少なくする
ことが可能である。特に、導通スルーホールの穴径の大
きいものや、導通スルーホールの数が多い回路基板にお
いては、上記の効果は顕著となる。In the present invention, since it is not necessary to fill the entire conductive through-hole with the hardened body of the curable paste, the amount of the curable paste used can be reduced as compared with filling the entire conductive through-hole. Further, it is possible to easily remove the hardened body of the hardenable paste protruding from the surface of the circuit pattern, and it is possible to reduce the amount of the hardened body to be removed. In particular, in the case where the diameter of the conductive through holes is large and the number of the conductive through holes is large, the above effect becomes remarkable.
【0033】また部品接続時において、半田濡れ性を向
上させるため、硬化性ペーストの硬化体と絶縁基板表裏
の回路パターンとに、共通したメッキ層を形成しても良
い。かかる態様において使用される硬化性ペーストは、
該共通したメッキ層と硬化性ペーストの硬化体との間に
十分な密着強度を得ることができることより、金、銀、
銅、ニッケル、鉛等の金属製導電粉末を20〜60体積
%含有するエポキシ樹脂、フェノール樹脂等の架橋性の
熱硬化性樹脂を、必要により有機溶剤と共に混合してペ
ースト状とした公知の銀ペースト、銅ペーストに代表さ
れる硬化後に導電性を有する硬化体を与える硬化性導電
ペーストが好ましい。硬化性ペーストの硬化体に上記硬
化性導電ペーストの硬化体を用いると、上記共通したメ
ッキ層の形成において、化学メッキを省略することも可
能である。該メッキ層の材質は公知の導電性金属であれ
ば特に制限されない。In addition, in order to improve solder wettability at the time of connecting components, a common plating layer may be formed on the cured body of the curable paste and the circuit patterns on the front and back of the insulating substrate. The curable paste used in this embodiment is
Since sufficient adhesion strength can be obtained between the common plating layer and the cured body of the curable paste, gold, silver,
A known silver paste in which a crosslinkable thermosetting resin such as an epoxy resin or a phenol resin containing 20 to 60% by volume of a metal conductive powder such as copper, nickel or lead is mixed with an organic solvent as necessary to form a paste. A curable conductive paste represented by a paste or a copper paste that gives a cured body having conductivity after curing is preferable. When the curable conductive paste cured body is used as the curable paste cured body, chemical plating can be omitted in the formation of the common plating layer. The material of the plating layer is not particularly limited as long as it is a known conductive metal.
【0034】また、上記メッキ層の形成は、共通するメ
ッキ層によって回路パターンと硬化性ペーストの硬化体
の表面とが接続された状態となる態様であれば特に限定
されない。一般には、前記絶縁基板表裏の導電層の形成
と硬化性ペーストの硬化体の被覆とを該メッキ層によっ
て行い、その後該導電層をエッチングすることにより回
路パターンを形成し、共通するメッキ層によって回路パ
ターンと硬化性ペーストの硬化体の表面とが接続された
状態とする態様、導電層と硬化性ペーストの硬化体との
被覆をメッキ層によって行い、その後該導電層をエッチ
ングすることにより回路パターンを形成し、共通するメ
ッキ層によって回路パターンと硬化性ペーストの硬化体
の表面とが接続された状態とする態様、回路パターンと
硬化性ペーストの硬化体の表面にメッキ層を選択的に形
成することにより、共通するメッキ層によって回路パタ
ーンと硬化性ペーストの硬化体の表面とが接続された状
態とする態様が挙げられる。The formation of the plating layer is not particularly limited as long as the circuit pattern and the surface of the cured body of the curable paste are connected by the common plating layer. In general, the conductive layer on the front and back of the insulating substrate and the coating of the cured body of the curable paste are formed by the plating layer, and then the conductive layer is etched to form a circuit pattern, and the circuit is formed by the common plating layer. A mode in which the pattern and the surface of the hardened body of the hardenable paste are connected to each other, and the conductive layer and the hardened body of the hardenable paste are covered with a plating layer, and then the conductive layer is etched to form a circuit pattern. A mode in which the circuit pattern and the surface of the curable paste hardened body are connected by a common plating layer, and a plating layer is selectively formed on the surface of the circuit pattern and the curable paste hardened body Thus, a mode in which the circuit pattern and the surface of the cured body of the curable paste are connected by the common plating layer can be mentioned.
【0035】上記メッキ層の形成に採用されるメッキ方
法としては、一般には、化学(無電解)メッキ法、電気
メッキ或いは化学・電気メッキ併用法等が挙げられる。
また、メッキ層の厚さは、厚みむらが生じない程度の厚
みが好ましい。一般には、厚みむら防止の観点より、5
0μm以下、5μm以上が好ましい。特に好ましくは、
パターン形成の容易さから5〜35μmである。As the plating method used for forming the above-mentioned plated layer, generally, there are a chemical (electroless) plating method, an electroplating method, a combined chemical / electroplating method and the like.
The thickness of the plated layer is preferably such that unevenness in thickness does not occur. Generally, from the viewpoint of preventing thickness unevenness, 5
It is preferably 0 μm or less and 5 μm or more. Particularly preferably,
The thickness is 5 to 35 μm for easy pattern formation.
【0036】通常、上記メッキ層を該硬化性ペーストの
硬化体上に形成する場合、メッキ層と硬化性ペーストの
硬化体との接触部分の密着強度が問題となるが、本発明
においては、硬化性ペーストの硬化体が導通スルーホー
ルの縁より内側で陥没した面を構成しているため、硬化
性ペーストの硬化体が基板表面と同一面を形成するもの
より、硬化性ペーストの硬化体とメッキ層の接触面積を
増やすことができ、硬化性ペーストの硬化体とメッキ層
間の密着強度を上げることができる。Usually, when the above-mentioned plated layer is formed on the cured body of the curable paste, the adhesion strength of the contact portion between the plated layer and the cured body of the curable paste becomes a problem. Since the hardened body of the curable paste forms a recessed surface inside the edge of the conductive through hole, the hardened body of the curable paste forms the same surface as the substrate surface, rather than the hardened body of the curable paste and plating. The contact area of the layers can be increased, and the adhesion strength between the cured body of the curable paste and the plating layer can be increased.
【0037】本発明の回路基板の製造方法は特に制限さ
れるものではないが、代表的な製造方法を例示すれば、
図2および図3に示す方法が挙げられる。The method of manufacturing the circuit board of the present invention is not particularly limited, but if a typical manufacturing method is illustrated,
The method shown in FIGS. 2 and 3 may be used.
【0038】すなわち、図2に示すように、(a)両面
に導電層10を有する絶縁基板1を使用して、(b)ス
ルーホール用貫通孔5を設け、(c)スルーホール用貫
通孔5の内壁を含む導電層10表面にメッキ層からなる
導電層3を形成し、導通スルーホール4を形成し、
(d)該導通スルーホールに硬化性ペーストを充填し、
硬化した。このときの、硬化性ペーストの硬化体11の
形状は、図2に示すように該導通スルーホール4の縁付
近は絶縁基板両面の導電層10表面に形成されたメッキ
層からなる導電層3の面より突出しており、該導通スル
ーホール4の中心部付近は陥没している。That is, as shown in FIG. 2, (a) the insulating substrate 1 having the conductive layers 10 on both sides is used, (b) through-hole through holes 5 are provided, and (c) through-hole through holes. 5, the conductive layer 3 made of a plated layer is formed on the surface of the conductive layer 10 including the inner wall of 5, and the conductive through hole 4 is formed.
(D) filling the conductive through holes with a curable paste,
Cured. At this time, as shown in FIG. 2, the shape of the cured body 11 of the curable paste is such that the vicinity of the edge of the conductive through hole 4 is the conductive layer 3 formed of the plated layer formed on the surface of the conductive layer 10 on both surfaces of the insulating substrate. It projects from the surface, and the vicinity of the central portion of the conduction through hole 4 is depressed.
【0039】(e)次に、硬化性ペーストの硬化体11
が突出した面を研磨除去し、該硬化性ペーストの硬化体
11および絶縁基板両面の導電層10表面に形成された
メッキ層からなる導電層3によって構成される表面を平
滑化し、平坦面を形成した。(E) Next, the cured body 11 of the curable paste
The surface on which the protrusions are protruded is removed by polishing, and the surface formed by the cured body 11 of the curable paste and the conductive layer 3 formed of the plating layer formed on the surfaces of the conductive layers 10 on both surfaces of the insulating substrate is smoothed to form a flat surface. did.
【0040】(f)該平坦面の表面にエッチングレジス
ト6を形成し、(g)その後、エッチングを行い、エッ
チングレジストを剥離することによって回路パターン2
を形成し、回路基板表面にソルダーレジスト7を形成す
ることによって本発明の回路基板を得ることができる。(F) An etching resist 6 is formed on the surface of the flat surface, and (g) after that, etching is performed and the etching resist is peeled off to form the circuit pattern 2.
And the solder resist 7 is formed on the surface of the circuit board to obtain the circuit board of the present invention.
【0041】また、導通スルーホールに充填された硬化
性ペーストの硬化体と回路パターンとに共通したメッキ
層を形成する方法として、上記図2の(a)から(e)
を実施し、該硬化性ペーストの硬化体11および絶縁基
板両面の導電層10表面に形成されたメッキ層からなる
導電層3によって構成される表面を平滑化し、平坦面を
形成した後、図3示すように、(e’)該平坦面と導通
スルーホール4に充填された硬化性ペーストの硬化体の
表面とに、共通したメッキ層8を被覆し、(f’)該平
坦面表面にエッチングレジスト6を形成し、(g’)そ
の後、エッチングを行い、エッチングレジストを剥離す
ることによって回路パターンを形成し、回路基板表面に
ソルダーレジスト7を形成することによって本発明の回
路基板を得ることができる。Further, as a method of forming a plating layer common to the hardened body of the hardenable paste filled in the conductive through holes and the circuit pattern, (a) to (e) of FIG.
Is performed to smooth the surface formed by the cured body 11 of the curable paste and the conductive layer 3 formed of the plating layer formed on the surfaces of the conductive layers 10 on both surfaces of the insulating substrate to form a flat surface. As shown, (e ') the flat surface and the surface of the hardened body of the curable paste filled in the conductive through holes 4 are coated with a common plating layer 8, and (f') the flat surface is etched. A resist 6 is formed, (g ′) is then etched, a circuit pattern is formed by peeling off the etching resist, and a solder resist 7 is formed on the surface of the circuit board to obtain the circuit board of the present invention. it can.
【0042】上記方法において、絶縁基板1としては、
特に限定されないが、前記絶縁基板に導電層を有する絶
縁基板が一般的に用いられる。該導電層の材質は導電性
を有するものであれば特に制限されない。代表的な材質
を例示すれば、銅、ニッケル、アルミニウム等の金属材
料が挙げられる。具体的には、銅箔を積層した市販の銅
張り積層板を用いるのが最も一般的である。In the above method, as the insulating substrate 1,
Although not particularly limited, an insulating substrate having a conductive layer on the insulating substrate is generally used. The material of the conductive layer is not particularly limited as long as it has conductivity. Typical examples of the material include metal materials such as copper, nickel and aluminum. Specifically, it is most common to use a commercially available copper-clad laminate in which copper foils are laminated.
【0043】また、該絶縁基板として、前記した内層に
回路パターンを有する絶縁基板を用いることもできる。
該内層に回路パターンを有する絶縁基板の製造方法は特
に限定されず、一般的にはマスラミネート法およびピン
ラミネート法によって形成される。As the insulating substrate, the insulating substrate having a circuit pattern on the inner layer may be used.
A method for manufacturing an insulating substrate having a circuit pattern in the inner layer is not particularly limited, and generally, it is formed by a mass laminating method and a pin laminating method.
【0044】上記方法において、スルーホール用貫通孔
5の形成方法は、ドリリング加工、パンチング加工、レ
ーザー加工等の通常の回路基板の製造と同様の公知の手
段が特に限定されず用いられる。In the above method, as the method of forming the through hole 5 for through holes, known methods similar to those for manufacturing a normal circuit board such as drilling, punching, and laser processing are used without particular limitation.
【0045】上記方法において、メッキ層からなる導電
層3の代表的な形成方法を例示すれば、化学(無電解)
メッキ法、電気メッキ法、化学・電気メッキ併用法等が
挙げられる。形成されるメッキ層の材質は、公知の導電
性金属であれば特に制限されないが、一般には前記絶縁
基板の導電層の材質として使用される銅等の導電性金属
と同じ材質を選択することが好ましい。In the above method, a typical method of forming the conductive layer 3 made of a plated layer is shown by a chemical (electroless) method.
The plating method, the electroplating method, the combined chemical / electroplating method and the like can be mentioned. The material of the formed plating layer is not particularly limited as long as it is a known conductive metal, but generally, the same material as the conductive metal such as copper used as the material of the conductive layer of the insulating substrate may be selected. preferable.
【0046】また、上記絶縁基板に形成された導通スル
ーホールへの硬化性ペーストの充填方法は、特に制限さ
れず、一般的な方法が採用される。具体的に例示すれ
ば、印刷法によって1回或いは複数回の充填を行う方
法、絶縁基板の表裏両面側から表裏一対のスキージで圧
入する方法、ロールコーター或いはカーテンコーターに
よって充填する方法等の手段が好適に用いられる。The method of filling the conductive through holes formed in the insulating substrate with the curable paste is not particularly limited, and a general method is adopted. Specific examples include a method of filling once or a plurality of times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of the insulating substrate, and a method of filling with a roll coater or curtain coater. It is preferably used.
【0047】上記充填された硬化性ペーストの硬化は、
熱あるいは光エネルギーによって行うことができ、具体
的には、熱風硬化炉、遠赤外線硬化炉、紫外線硬化炉、
電子線硬化炉等、公知の方法より、硬化性ペーストの硬
化に適するものを適宜選択して硬化させればよい。The curing of the filled curable paste is
It can be performed by heat or light energy, and specifically, a hot air curing furnace, a far infrared curing furnace, an ultraviolet curing furnace,
According to a known method such as an electron beam curing furnace, a material suitable for curing the curable paste may be appropriately selected and cured.
【0048】また、上記導通スルーホールに充填硬化さ
れた硬化性ペーストの硬化体11は、該導通スルーホー
ル4の縁付近において、一般的な充填方法では、図2に
示すように絶縁基板両面の導電層3の表面より若干突出
してしまう。この突出は、後工程で除去するため、小さ
いもの程良い。さらに該導通スルーホール中心部付近は
貫通しない程度に、陥没した面を形成することが好適で
ある。The hardened body 11 of the curable paste, which is filled and hardened in the conductive through-holes, near the edges of the conductive through-holes 4 by a general filling method as shown in FIG. It slightly projects from the surface of the conductive layer 3. Since this protrusion is removed in a later process, the smaller the better. Further, it is preferable to form a depressed surface to the extent that the central portion of the conduction through hole does not penetrate.
【0049】本発明において、硬化性ペーストの硬化
後、導電層3の表面から突出した硬化体は、導電層3の
表面を平滑にするために除去される。該除去方法につい
ては、特に制限されず、物理的な除去方法や化学的な除
去方法等の公知の方法が特に制限されず採用される。具
体的には、バフ研磨、ベルト研磨等が挙げられる。In the present invention, after the curable paste is hardened, the hardened body protruding from the surface of the conductive layer 3 is removed in order to smooth the surface of the conductive layer 3. The removing method is not particularly limited, and a known method such as a physical removing method or a chemical removing method is adopted without particular limitation. Specific examples include buff polishing and belt polishing.
【0050】また、前記硬化性ペーストの導通スルーホ
ールへの充填時に、硬化性ペーストの表面が導電層3と
同一平面を構成するように予め除去した後、硬化せしめ
ることにより、上記研削を実質的に行うことなく、回路
パターン表面より突出せず、且つ陥没した面を有する硬
化体を形成することが可能である。具体的には、該硬化
性ペーストを充填後、導電層3の表面より突出した余分
な硬化性ペーストを、スキージで掻き取る等の手段によ
って、硬化性ペーストの表面が導電層3と同一平面を構
成するように形成した後、硬化することにより実施する
ことができる。When the conductive paste is filled with the curable paste, the surface of the curable paste is removed in advance so as to form the same plane as the conductive layer 3, and then the curable paste is cured, whereby the above grinding is substantially performed. Without doing so, it is possible to form a cured body that does not protrude from the surface of the circuit pattern and has a depressed surface. Specifically, after filling the curable paste, the surface of the curable paste is flush with the conductive layer 3 by means such as scraping off excess curable paste protruding from the surface of the conductive layer 3 with a squeegee. It can be carried out by curing after forming the structure.
【0051】上記硬化性ペーストの硬化体11および絶
縁基板両面の導電層10表面に形成されたメッキ層から
なる導電層3によって構成される表面を平滑化し、平坦
面を形成した後、該平坦面にエッチングレジストを形成
し、エッチングすることによって回路パターンが形成さ
れる。The surface formed by the cured body 11 of the curable paste and the conductive layer 3 formed of the plating layer formed on the surfaces of the conductive layers 10 on both surfaces of the insulating substrate is smoothed to form a flat surface, and then the flat surface is formed. A circuit pattern is formed by forming an etching resist on and etching.
【0052】上記代表的なエッチングレジストとして
は、ドライフィルム、レジストインク、電着フォトレジ
スト等が制限無く使用され、パターンのファイン度によ
って種類を適宜選択すれば良い。As the typical etching resist, a dry film, a resist ink, an electrodeposition photoresist, etc. may be used without limitation, and the type may be appropriately selected depending on the fineness of the pattern.
【0053】また、エッチング方法は、特に限定されな
いが通常回路基板に用いられる方法が用いられる。エッ
チング溶液として一般的には、上記エッチングレジスト
の材質によって種類を適宜選択し、塩化第二銅、塩化第
二鉄、過硫酸塩類、アルカリエッチャント等の公知の水
溶液が採用される。The etching method is not particularly limited, but a method usually used for circuit boards is used. As the etching solution, generally, a known aqueous solution of cupric chloride, ferric chloride, persulfates, alkali etchant or the like is adopted by appropriately selecting the type depending on the material of the etching resist.
【0054】また、エッチングレジストの剥離方法は、
特に限定されないが通常回路基板に用いられる方法が用
いられる。剥離溶液として一般的には、上記エッチング
レジストの材質によって種類を適宜選択し、水酸化ナト
リウム等の公知の水溶液および有機溶剤が採用される。The method for removing the etching resist is as follows.
Although not particularly limited, a method usually used for a circuit board is used. As the stripping solution, generally, the type is appropriately selected depending on the material of the etching resist, and a known aqueous solution such as sodium hydroxide and an organic solvent are adopted.
【0055】上記方法によって形成された回路パターン
表面には、ソルダーレジストが形成される。該ソルダー
レジストの形成方法は、特に限定されないが通常回路基
板に用いられる方法が用いられる。具体的には、熱硬化
性或いは紫外線硬化性ソルダーレジストインクを、スク
リーン印刷法で基板表面のソルダーレジストの必要な部
分に塗布し、硬化してソルダーレジストを形成するもの
や、露光現像用の熱硬化性或いは紫外線硬化性ソルダー
レジストインクを、スクリーン印刷法、ロールコート
法、スプレーコート法等を用いて基板表面に塗布した
後、露光および現像によってソルダーレジストの不必要
な部分の該レジストインクを取り除いた後、硬化してソ
ルダーレジストを形成する方法等が採用される。A solder resist is formed on the surface of the circuit pattern formed by the above method. The method of forming the solder resist is not particularly limited, but a method usually used for circuit boards is used. Specifically, a heat-curable or UV-curable solder resist ink is applied to a required portion of the solder resist on the substrate surface by a screen printing method and cured to form a solder resist, or a heat for exposure and development. After the curable or UV-curable solder resist ink is applied to the substrate surface by the screen printing method, roll coating method, spray coating method, etc., the resist ink in unnecessary portions of the solder resist is removed by exposure and development. After that, a method of curing and forming a solder resist is adopted.
【0056】図3に示した、研磨された平坦面と硬化性
ペーストの硬化体とに共通したメッキ層8を形成する方
法において、回路パターンの形成およびソルダーレジス
トの形成は、上記の方法と同様に実施することができ
る。In the method of forming the plating layer 8 common to the ground flat surface and the hardened body of the hardenable paste shown in FIG. 3, the circuit pattern formation and the solder resist formation are the same as those described above. Can be carried out.
【0057】本発明の回路基板は、回路基板表面に絶縁
層を介して導電層を順次形成することにより多層化する
ビルドアップ法により多層回路基板を形成することもで
きる。The circuit board of the present invention can be formed into a multilayer circuit board by a build-up method in which conductive layers are sequentially formed on the surface of the circuit board via an insulating layer to form a multilayer structure.
【0058】[0058]
【発明の効果】以上の説明により理解されるように、本
発明の回路基板は、導通スルーホールを閉塞し、該回路
パターン表面より突出せず、且つ少なくとも一部で該導
通スルーホールの縁より内側で陥没した面を構成するよ
うに、硬化性ペーストの硬化体が充填されているので、
硬化性ペーストの硬化体と導通スルーホールの密着性に
すぐれ、該導通スルーホール上に安定した部品実装を行
えるとともに、使用する硬化性ペーストの量を少量に抑
えることができ経済的にも極めて有利である。As can be understood from the above description, the circuit board of the present invention closes the conductive through hole, does not protrude from the surface of the circuit pattern, and is at least partially separated from the edge of the conductive through hole. Since the hardened body of the hardenable paste is filled so as to form the depressed surface inside,
Excellent adhesion between the hardened body of the curable paste and the conductive through-hole, stable component mounting on the conductive through-hole, and the curable paste to be used can be kept to a small amount, which is extremely economical. Is.
【0059】また、該導通スルーホールに充填された硬
化性ペーストの硬化体と回路パターンとに共通したメッ
キ層を形成することにより、該硬化性ペーストの硬化体
表面の半田濡れ性が向上し、更に部品接続の信頼性が向
上する。Further, by forming a plating layer common to the cured body of the curable paste filled in the conductive through holes and the circuit pattern, the solder wettability of the cured body surface of the curable paste is improved, Further, the reliability of component connection is improved.
【0060】[0060]
【実施例】本発明を更に具体的に説明するため、以下に
実施例をあげて説明するが、本発明はこれらの実施例に
限定されるものではない。EXAMPLES In order to describe the present invention more specifically, examples will be given below, but the present invention is not limited to these examples.
【0061】実施例1 以下の図2に示す方法によって、回路基板を作成した。Example 1 A circuit board was prepared by the method shown in FIG. 2 below.
【0062】(a)両面に厚さ18μmの導電層10を
有する絶縁基板1として、厚さ1.6mmのガラス基材
エポキシ樹脂銅張り積層板を使用して、(b)直径0.
4mmのスルーホール用貫通孔5をドリリング加工によ
り設け、導電層10、スルーホール用貫通孔5の表面を
バフ研磨、超音波洗浄、高圧洗浄の順に洗浄した。(A) As the insulating substrate 1 having the conductive layer 10 having a thickness of 18 μm on both sides, a glass base epoxy resin copper clad laminate having a thickness of 1.6 mm is used, and (b) a diameter of 0.
A 4 mm through-hole through hole 5 was formed by drilling, and the surfaces of the conductive layer 10 and the through-hole through hole 5 were cleaned in the order of buff polishing, ultrasonic cleaning, and high pressure cleaning.
【0063】(c)市販の銅化学メッキ浴を用いて、厚
さ0.5μmの化学メッキ層をスルーホール用貫通孔5
の内壁を含む導電層10表面に形成した後、厚さ20μ
mの電気メッキ層を該化学メッキ層表面に形成してメッ
キ層からなる導電層3を形成し、導通スルーホール4を
形成し、(d)該導通スルーホール4に硬化性ペースト
として、粘度50ポイズの市販の熱硬化性銀ペースト
(徳力化研(株)社製PS−652)を用い、スクリー
ン印刷により充填し、該銀ペーストを熱風乾燥炉で80
℃4時間、150℃2時間の条件で乾燥硬化した。この
ときの、硬化性ペーストの硬化体11の形状は、図2に
示すように該導通スルーホール4の縁付近は絶縁基板両
面の導電層10表面に形成されたメッキ層からなる導電
層3の面より突出しており、該導通スルーホール4の中
心部付近は陥没している。(C) A commercially available copper chemical plating bath is used to form a chemical plating layer having a thickness of 0.5 μm on the through holes 5 for through holes.
After forming it on the surface of the conductive layer 10 including the inner wall of
m electroplating layer is formed on the surface of the chemical plating layer to form a conductive layer 3 made of a plating layer, and a conduction through hole 4 is formed, and (d) a viscosity of 50 is set as a hardening paste in the conduction through hole 4. Poise commercially available thermosetting silver paste (PS-652, manufactured by Tokurika Ken Co., Ltd.) was used to fill by screen printing, and the silver paste was heated in a hot air drying oven to 80
It was dried and cured under the conditions of 4 ° C. for 4 hours and 150 ° C. for 2 hours. At this time, as shown in FIG. 2, the shape of the cured body 11 of the curable paste is such that the vicinity of the edge of the conductive through hole 4 is the conductive layer 3 formed of the plated layer formed on the surface of the conductive layer 10 on both surfaces of the insulating substrate. It projects from the surface, and the vicinity of the central portion of the conduction through hole 4 is depressed.
【0064】(e)次に、600番のバフを使用して、
硬化性ペーストの硬化体11が突出した面を研磨除去
し、該硬化性ペーストの硬化体11および絶縁基板両面
の導電層10表面に形成されたメッキ層からなる導電層
3によって構成される表面を平滑化し、平坦面を形成し
た。(E) Next, using the 600th buff,
The surface from which the cured body 11 of the curable paste is projected is removed by polishing, and the surface formed by the cured body 11 of the curable paste and the conductive layer 3 formed of a plating layer formed on the surfaces of the conductive layers 10 on both sides of the insulating substrate is removed. It was smoothed to form a flat surface.
【0065】(f)該平坦面の表面にエッチングレジス
トとしてドライフィルム6(ハーキュレス(株)社製
「アクアマーCF」1.5mil)をラミネートし、露
光、現像してエッチングレジストを形成した。(F) A dry film 6 (“Aquamer CF” 1.5 mil manufactured by Hercules Co., Ltd.) was laminated as an etching resist on the surface of the flat surface, exposed and developed to form an etching resist.
【0066】(g)その後、塩化第二銅エッチング液で
エッチングを行い、エッチングレジストを剥離すること
によって配線パターンを形成し、回路基板表面に、タム
ラ製作所製「熱硬化型ソルダーレジストSR−31−S
E」をスクリーン印刷法により塗布し、120℃10分
間硬化してソルダーレジスト7を形成した。(G) After that, etching is performed with a cupric chloride etching solution, and a wiring pattern is formed by peeling off the etching resist. The thermosetting solder resist SR-31-made by Tamura Manufacturing Co., Ltd. is formed on the surface of the circuit board. S
“E” was applied by a screen printing method and cured at 120 ° C. for 10 minutes to form a solder resist 7.
【0067】上記方法で、作成した回路基板の導通スル
ーホール上に形成されたパッドに、チップサイズ160
8(1.6mm×0.8mm)の表面実装部品を200
個搭載したところ、全ての表面実装部品が良好に搭載接
続された。その後、冷熱衝撃試験(−65℃30分←→
125℃30分、100サイクル)を行ったところ、全
ての表面実装部品が脱落しなかった。The chip size 160 is attached to the pad formed on the conductive through hole of the circuit board produced by the above method.
8 (1.6 mm x 0.8 mm) surface mount parts for 200
When mounted individually, all surface mount components were mounted and connected well. Then, thermal shock test (-65 ° C 30 minutes ← →
After performing 100 cycles at 125 ° C. for 30 minutes, all the surface mount components did not fall off.
【0068】実施例2 導通スルーホールに充填された硬化性ペーストの硬化体
と回路パターンとに共通したメッキ層を形成する方法と
して、実施例1における(a)から(e)を実施し、該
硬化性ペーストの硬化体11および絶縁基板両面の導電
層10表面に形成されたメッキ層からなる導電層3によ
って構成される表面を平滑化し、平坦面を形成した後、
図3に示すように、回路基板を作成した。Example 2 (a) to (e) in Example 1 were carried out as a method of forming a plating layer common to the cured pattern of the curable paste filled in the conductive through holes and the circuit pattern. After smoothing the surface formed by the cured body 11 of the curable paste and the conductive layer 3 formed of the plating layer formed on the surfaces of the conductive layers 10 on both surfaces of the insulating substrate to form a flat surface,
A circuit board was prepared as shown in FIG.
【0069】(e’)該平坦面と導通スルーホール4に
充填された硬化性ペーストの硬化体の表面とに、市販の
銅化学メッキ浴を用いて、厚さ0.5μmの化学メッキ
層に形成した後、厚さ20μmの電気メッキ層を該化学
メッキ層表面に形成して、絶縁基板両面の導電層10表
面に形成されたメッキ層からなる導電層3と硬化性ペー
ストの硬化体とに共通したメッキ層8を被覆し、
(f’)該共通したメッキ層8表面にエッチングレジス
トとしてドライフィルム6(ハーキュレス(株)社製
「アクアマーCF」1.5mil)をラミネートし、露
光、現像してエッチングレジストを形成した。(E ') A 0.5 μm-thick chemical plating layer was formed on the flat surface and the surface of the hardened body of the hardening paste filled in the conductive through holes 4 by using a commercially available copper chemical plating bath. After the formation, an electroplating layer having a thickness of 20 μm is formed on the surface of the chemical plating layer to form a conductive layer 3 composed of a plating layer formed on the surfaces of the conductive layers 10 on both surfaces of the insulating substrate and a cured body of a curable paste. Covering the common plating layer 8,
(F ′) A dry film 6 (“Aquamer CF” 1.5 mil manufactured by Hercules Co., Ltd.) was laminated as an etching resist on the surface of the common plating layer 8 and exposed and developed to form an etching resist.
【0070】(g’)その後、塩化第二銅エッチング液
でエッチングを行い、エッチングレジストを剥離するこ
とによって配線パターンを形成し、回路基板表面にソル
ダーレジスト7として、タムラ製作所製「熱硬化型ソル
ダーレジストSR−31−SE」をスクリーン印刷法に
より形成し、120℃10分間硬化した。(G ') After that, etching is performed with a cupric chloride etching solution, and the etching resist is peeled off to form a wiring pattern. The solder resist 7 is formed on the surface of the circuit board as a "thermosetting solder by Tamura Corporation". Resist SR-31-SE "was formed by a screen printing method and cured at 120 ° C. for 10 minutes.
【0071】上記方法で、作成した回路基板の導通スル
ーホール上に形成されたパッドに、チップサイズ160
8(1.6mm×0.8mm)の表面実装部品を200
個搭載したところ、全ての表面実装部品が良好に搭載接
続された。その後、冷熱衝撃試験(−65℃30分←→
125℃30分、100サイクル)を行ったところ、全
ての表面実装部品が脱落しなかった。The chip size 160 is attached to the pad formed on the conductive through hole of the circuit board produced by the above method.
8 (1.6 mm x 0.8 mm) surface mount parts for 200
When mounted individually, all surface mount components were mounted and connected well. Then, thermal shock test (-65 ° C 30 minutes ← →
After performing 100 cycles at 125 ° C. for 30 minutes, all the surface mount components did not fall off.
【0072】比較例1 実施例1における(a)〜(c)を実施し、導通スルー
ホール4を形成した後、(d)、(e)を実施すること
なく、(f)、(g)を実施し、回路基板を作成した。Comparative Example 1 (a) to (c) in Example 1 were carried out to form the conductive through holes 4, and then (d) and (e) were not carried out, but (f) and (g) were carried out. Then, a circuit board was prepared.
【0073】上記方法で、作成した回路基板の導通スル
ーホール上に形成されたパッドに、チップサイズ160
8(1.6mm×0.8mm)の表面実装部品を200
個搭載したところ、半田量の不足によって82個の表面
実装部品が搭載接続されなっかった。その後、冷熱衝撃
試験(−65℃30分←→125℃30分、100サイ
クル)を行ったところ、さらに43個の表面実装部品が
脱落した。The chip size 160 is attached to the pad formed on the conductive through hole of the circuit board produced by the above method.
8 (1.6 mm x 0.8 mm) surface mount parts for 200
When they were mounted, 82 surface mount components could not be mounted and connected due to lack of solder amount. After that, when a thermal shock test (-65 ° C. 30 minutes ← → 125 ° C. 30 minutes, 100 cycles) was performed, 43 more surface-mounted components were dropped.
【0074】比較例2 実施例1における(a)、(b)を実施し、スルーホー
ル用貫通孔5形成した後、該スルーホール用貫通孔に硬
化性導電ペーストとして、粘度50ポイズの市販の熱硬
化性銀ペースト(徳力化研(株)社製PS−652)を
用い、スクリーン印刷により充填し、該銀ペーストを熱
風硬化炉で80℃4時間、150℃2時間の条件で乾燥
硬化した。このときの、硬化性導電ペーストの硬化体9
の形状は、図5に示すように導電層10表面より突出し
た形で形成した。Comparative Example 2 (a) and (b) in Example 1 were carried out to form through holes 5 for through holes, and a commercially available product having a viscosity of 50 poise as a curable conductive paste was formed in the through holes for through holes. A thermosetting silver paste (PS-652, manufactured by Tokuri Kaken Co., Ltd.) was used to fill by screen printing, and the silver paste was dried and hardened in a hot air hardening oven under the conditions of 80 ° C. for 4 hours and 150 ° C. for 2 hours. . Cured body 9 of the curable conductive paste at this time
5 was formed so as to project from the surface of the conductive layer 10 as shown in FIG.
【0075】その後実施例1における(d)、(e)を
実施することなく、(f)から(g)までを実施し、回
路基板を作成した。Thereafter, steps (f) to (g) were carried out without carrying out steps (d) and (e) in Example 1 to prepare a circuit board.
【0076】上記方法で、作成した回路基板の導通スル
ーホール上に形成されたパッドに、チップサイズ160
8(1.6mm×0.8mm)の表面実装部品を200
個搭載したところ、硬化性導電ペーストの硬化体の突出
部が表面実装部品の安定した固定を阻害し、126個の
表面実装部品が搭載接続されなかった。その後、冷熱衝
撃試験(−65℃30分←→125℃30分、100サ
イクル)を行ったところ、さらに58個の表面実装部品
が脱落した。The chip size 160 is attached to the pad formed on the conductive through hole of the circuit board produced by the above method.
8 (1.6 mm x 0.8 mm) surface mount parts for 200
When mounted individually, the protrusions of the cured body of the curable conductive paste hindered stable fixing of the surface mount components, and 126 surface mount components were not mounted and connected. After that, when a thermal shock test (-65 ° C. for 30 minutes ← → 125 ° C. for 30 minutes, 100 cycles) was performed, 58 surface-mounted components were further dropped.
図1は、本発明の回路基板の代表的な態様を示す断面
図。図2は、本発明の回路基板の代表的な製造工程を示
す断面図。図3は、本発明の回路基板の代表的な製造工
程を示す断面図。図4は、比較例1における回路基板の
従来例を示す断面図。図5は、比較例2における回路基
板の従来例を示す断面図。FIG. 1 is a sectional view showing a typical embodiment of a circuit board of the present invention. FIG. 2 is a cross-sectional view showing a typical manufacturing process of the circuit board of the present invention. FIG. 3 is a cross-sectional view showing a typical manufacturing process of the circuit board of the present invention. FIG. 4 is a cross-sectional view showing a conventional example of the circuit board in Comparative Example 1. 5: is sectional drawing which shows the conventional example of the circuit board in the comparative example 2. FIG.
1 絶縁基板 2 回路パターン 3 導電層 4 導通スルーホール 5 スルーホール用貫通孔 6 ドライフィルム 7 ソルダーレジスト 8 メッキ層 9 硬化性導電ペーストの硬化体 10 導電層 11 硬化性ペーストの硬化体 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Circuit pattern 3 Conductive layer 4 Conductive through hole 5 Through hole through hole 6 Dry film 7 Solder resist 8 Plating layer 9 Cured body of curable conductive paste 10 Conductive layer 11 Cured body of curable paste
Claims (1)
板において、該回路パターン間の電気的な接続が必要な
箇所に、該絶縁基板を貫通するスルーホール用貫通孔が
設けられ、該スルーホール用貫通孔の内壁に導電層を設
けて導通スルーホールが形成され、該導通スルーホール
を閉塞し、該回路パターン表面より突出せず、且つ少な
くとも一部で該導通スルーホールの縁より内側で陥没し
た面を構成するよう該導通スルーホールに硬化性ペース
トの硬化体が充填されたことを特徴とする回路基板。1. An insulating substrate having circuit patterns formed on both sides thereof, through holes for through holes penetrating the insulating substrate are provided at locations where electrical connection between the circuit patterns is required, and the through holes. A conductive layer is formed on the inner wall of the through hole for use to form a conductive through hole, the conductive through hole is closed, does not protrude from the surface of the circuit pattern, and is at least partially depressed inside the edge of the conductive through hole. A circuit board, wherein the conductive through-hole is filled with a hardened body of a hardenable paste so as to form a surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8267595A JPH08279673A (en) | 1995-04-07 | 1995-04-07 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8267595A JPH08279673A (en) | 1995-04-07 | 1995-04-07 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08279673A true JPH08279673A (en) | 1996-10-22 |
Family
ID=13780999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8267595A Pending JPH08279673A (en) | 1995-04-07 | 1995-04-07 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08279673A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
-
1995
- 1995-04-07 JP JP8267595A patent/JPH08279673A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243142A (en) | Printed wiring board and process for producing the same | |
US6138350A (en) | Process for manufacturing a circuit board with filled holes | |
US20010009066A1 (en) | Full additive process with filled plated through holes | |
JP3229286B2 (en) | Manufacturing method of printed circuit board | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
KR100722599B1 (en) | All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating | |
JP3728068B2 (en) | Multilayer wiring board | |
JP4480548B2 (en) | Double-sided circuit board and manufacturing method thereof | |
JPH1187865A (en) | Printed circuit board and its manufacture | |
JPH11317578A (en) | Manufacture of wiring board | |
JP2003124632A (en) | Multilayer printed wiring board and its manufacturing method | |
JPH08279673A (en) | Circuit board | |
JPH06302963A (en) | Multilayer circuit board and its manufacture | |
JP2011049447A (en) | Wiring board and method for manufacturing the same | |
JP2015222805A (en) | Printed-circuit board and manufacturing method thereof | |
KR100771283B1 (en) | Plugging Method of via hole in PCB | |
JP2002151623A (en) | Method for manufacturing two-metal layer tape bga(tbga) embedded in blind hole by plating | |
JP6598694B2 (en) | Thick copper circuit board and manufacturing method thereof | |
JPH08316600A (en) | Double side circuit board | |
JP2003046244A (en) | Multilayer wiring board and its manufacturing method | |
JP2002271026A (en) | Multi-layer printed wiring board and manufacturing method therefor | |
KR100789521B1 (en) | Fabricating method of multi layer printed circuit board | |
JPH05226814A (en) | Manufacture of circuit board |