JPH08274780A - Ａｔｍ交換機 - Google Patents

Abstract

(57)【要約】 【目的】 ＡＴＭ交換機において、スイッチングに必要
な情報を持った内部セルのフォーマットを最適化するこ
とによりＡＴＭ交換機の設計を容易にする。 【構成】 ＡＴＭセル１０６をセル受信およびルーティ
ング情報付加部１０１で受信し、このＡＴＭセル１０６
に出力回線を示すルーティング情報（４バイト）および
余剰バイトを付加し、受信側内部セル１０７を生成し、
入力回線ごとに４バイトずつずらして出力する。ルーテ
ィング制御部１０５は、この受信側内部セルのうちのル
ーティング情報を処理することにより、セルバッファ１
０４への書き込みと読み出しとを制御し、ルーティング
情報を除くＡＴＭセルをセルバッファ１０４に蓄積さ
せ、出力先に基づいてＡＴＭセルを出力回線に出力させ
る。入出力回線を１７回線とした場合には、受信側内部
セル１０７を１７×４＝６８バイトとすることによりル
ーティング制御部１０５のタイミング調整を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の入力通信路と複
数の出力通信路とを接続し、セルを一時記憶することに
よりスイッチングを行うＡＴＭ交換機に関し、特に、製
造の低コスト化を実現するためのＡＴＭ交換機の内部セ
ルフォーマットに関する。

【０００２】

【従来の技術】ＡＴＭ交換機の内部セルフォーマットに
関する従来技術としては、特開平４−９４２３８号公報
に記載された技術が知られている。

【０００３】図６に、この従来技術の構成を示す。図６
において、ＡＴＭ交換機６００は、セルを入力するため
の複数の入力回線６０４−１〜６０４−Ｍに接続され、
交換機内部におけるパケットを生成するための情報パケ
ット生成部６０１と、セルの宛先にしたがって情報パケ
ット生成部６０１で生成されたパケットの交換処理を行
なうセルスイッチ部６０３と、セルスイッチ部６０３か
ら出力されたパケットを、出力回線６０５−１〜６０５
−Ｍに接続される出力側のセルフォーマットに適合する
ように処理するための情報パケット処理部６０２と、Ａ
ＴＭ交換機内部の制御を行なうＡＴＭ制御部６０６とを
備える。

【０００４】ＡＴＭ交換機６００においては、入出力さ
れるセル長が、例えば、固定長の５３バイトの場合、こ
の５３バイトが２のべき乗の数でないため、セルスイッ
チ６０３のクロックに、ＡＴＭ交換機６００のシステム
クロックを分周したクロックを用いるのが困難であり、
ＡＴＭ交換機６００内部でのタイミング設計が複雑にな
る。また、５３バイトのセルを、ＡＴＭ交換機６００の
内部で、複数回にわけて分割転送する場合、固定長デー
タ長で転送を行うことが困難である。これを解決するた
めに、従来技術においては、図６に示すように、ＡＴＭ
交換機６００の入力側に、入力される５３バイトのセル
からセル長が２のべき乗の数である６４バイトのパケッ
トを生成する情報パケット生成部６０１と、出力側にセ
ル長が６４バイトのパケットから５３バイトのセルにす
る情報パケット処理部６０２とを設けることにより、Ａ
ＴＭ交換機６００の内部でセル長を変換している。ここ
で、パケットは、ＡＴＭ交換機に入出力する５３バイト
のセルと区別をするために用い、ＡＴＭ交換機内部で利
用する６４バイトのセル長のデータをいうものとする。

【０００５】

【発明が解決しようとする課題】この従来技術では、セ
ルスイッチ６０３に入出力される情報パケットのセル長
が２のべき乗の数の６４バイトになるようにセル長を変
換し、このパケットをスイッチングしている。このた
め、ＡＴＭ交換機において、入力したセル長よりも長い
セル長のパケットをスイッチングしているため、バッフ
ァ容量を少なくすることができず、装置の小型化および
製造原価の低減が図りにくいという問題がある。

【０００６】本発明は、小型化および製造原価の低減を
図れるようなＡＴＭ交換機を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明では、上述した課
題を解決するため、複数の入力回線からそれぞれ入力し
たＡＴＭセルを出力先情報に基づいて交換し、複数の出
力回線のいずれかに出力するＡＴＭセル交換機におい
て、複数の入力回線からそれぞれ入力したＡＴＭセルの
出力先情報に基づいて、出力先である複数の出力回線を
示すルーティング情報および予め定めた余剰バイトを前
記ＡＴＭセルのそれぞれに付加して内部セルとして出力
するルーティング情報付加部と、前記ルーティング情報
付加部により出力された前記内部セルから前記ルーティ
ング情報と前記ＡＴＭセルとを分離する分離部と、前記
分離部により分離された前記ＡＴＭセルを蓄積する蓄積
部と、前記分離部により分離された前記ルーティング情
報に基づいて前記蓄積部への前記ＡＴＭセルの書き込み
と読み出しとを制御し、当該読みだしたＡＴＭセルの出
力先の出力回線を前記蓄積部に対して指示する制御部
と、前記蓄積部から読みだされた前記ＡＴＭセルを前記
出力先の出力回線に送出する送出部とを有し、前記ルー
ティング情報付加部は、前記複数の入力回線から入力し
たＡＴＭセルのそれぞれの前記内部セルの出力を、前記
複数の入力回線から入力したＡＴＭセルの内部セルごと
に、当該一つの内部セルのルーティング情報の長さ分ず
らして出力する。

【０００８】

【作用】ルーティング情報付加部は、複数の入力回線か
らそれぞれ入力したＡＴＭセルの出力先情報に基づい
て、出力先である複数の出力回線を示すルーティング情
報および予め定めた余剰バイトを前記ＡＴＭセルのそれ
ぞれに付加して内部セルとして出力する。ルーティング
情報付加部は、例えば、ＡＴＭ交換機に入力した５３バ
イトのＡＴＭセルに、ルーティング情報および予め定め
た余剰バイトを付加して６８バイトの内部セル出力す
る。ルーティング情報付加部は、前記複数の入力回線か
ら入力したＡＴＭセルのそれぞれの前記内部セルの出力
を、前記複数の入力回線から入力したＡＴＭセルの内部
セルごとに、当該一つの内部セルのルーティング情報の
長さ分ずらして出力する。ルーティング情報付加部は、
例えば、ルーティング情報の長さを４バイトとした場合
には、内部セルの出力を入力回線ごとに４バイトずつず
らして出力する。これにより、ルーティング情報が４バ
イトずつずらして出力されるので、制御部では、出力さ
れた順に、次々と内部セルの制御を行うことができる。
また、内部セル長を、ルーティング情報の長さのバイト
数に前記入力回線の数を乗じたバイト数と同じになるよ
うに規定することで、制御部におけるタイミング調整を
簡単に行うことができる。例えば、ルーティング情報の
長さが４バイトのとき、入力回線数を１７回線とした場
合には、内部セル長を４×１７＝６８バイトとすること
ができる。

【０００９】分離部は、ルーティング情報付加部により
出力された前記内部セルから前記ルーティング情報と前
記ＡＴＭセルとを分離し、制御部は、分離部により分離
された前記ルーティング情報に基づいて前記蓄積部への
前記ＡＴＭセルの書き込みと読み出しとを制御し、当該
読みだしたＡＴＭセルの出力先の出力回線を前記蓄積部
に対して指示する。

【００１０】蓄積部には、前記分離部により分離された
前記ＡＴＭセルが蓄積され、送出部において、蓄積部か
ら読みだされた前記ＡＴＭセルが前記出力先の出力回線
に送出される。

【００１１】このように、制御部において蓄積部の制御
を行うことで、蓄積部にはルーティング情報を蓄積する
必要がなく、蓄積部に蓄積する情報量をより少なくする
ことができ、小型化および製造原価の低減が行える。

【００１２】

【実施例】以下、本発明によるＡＴＭ交換機の一実施例
を図面を参照して詳細に説明する。

【００１３】図１に、本発明の実施例におけるブロック
図を示す。図１において、ＡＴＭ交換機１００は、５３
バイトのセルを入力するための複数の入力回線１１０−
１〜１１０−Ｍ（Ｍは、自然数であり任意に定めること
ができるが、本実施例では、Ｍ＝１７とする）に接続さ
れ、セルを受信し、交換機内部における４バイトのルー
ティング情報および余剰バイトを付加するセル受信およ
びルーティング情報付加部１０１と、付加されたルーテ
ィング情報に従って交換処理をするセルスイッチング部
１０２と、セルスイッチング部１０２から出力されたセ
ルを、出力回線１１１−１〜１１１−Ｍに接続される出
力側のセルフォーマットに適合するように処理するセル
送出部１０３とを有する。

【００１４】セル受信およびルーティング情報付加部１
０１は、入力回線１１０−１〜１１０−Ｍごとに、セル
受信およびルーティング情報付加回路１０１−１〜１０
１−Ｍを備える。セル送出部１０３は、出力回線１１１
−１〜１１１−Ｍごとにセル送出回路１０３−１〜１０
３−Ｍを備える。

【００１５】セルスイッチング部１０２は、セル受信お
よびルーティング情報付加部１０１で付加されたルーテ
ィング情報と入力セルとを分離し、セルバッファ１０４
への書き込みを制御するバッファライト用制御部１２０
と、セルを一時的に蓄積するセルバッファ１０４と、出
力先を制御するためのルーティング制御部１０５と、セ
ルバッファ１０４からの読みだしを制御するバッファリ
ード用制御部１２１とを備える。バッファライト用制御
部１２０とバッファリード用制御部１２１とは、入出力
回線ごとに、バッファライト用制御部１２０−１〜１２
０−Ｍとバッファリード用制御部１２１−１〜１２１−
Ｍとをそれぞれ備える。

【００１６】図２に、ＡＴＭ交換機内部のセルフォーマ
ットを示す。図２において、横軸がビット、縦軸がバイ
トを表しており、本実施例においては、ルーティングに
必要なルーティング情報の４バイトを含めてヘッダ部を
１１バイトとし、入力したＡＴＭセル５３バイトと、予
備４バイトとの計６８バイトとする。図２において、Ｓ
１６〜Ｓ０の各ビットは、出力回線の識別番号を示すル
ーテイングタグを表し、ＢＳＹは回線のビジー状態を表
し、ＱＯＳは予め定めたセルの優先クラスを表し、ＣＬ
Ｐは予め定めたセルの廃棄クラスを表し、ＣＥＬ ＴＹ
Ｐ１は空きセルであるか否かを表し、ＣＥＬ ＴＹＰ２
はＯＡＭ（Operation and Maintenance）セルであるこ
とを表し、ＣＥＬ ＴＹＰ３はセル送出部で使用する予
め定めた情報を表す。ここで、ルーティング情報とは、
６バイト目から９バイト目の情報をいい、Ｓ１６〜Ｓ０
の各ビットとＢＳＹとＱＯＳとＣＬＰとＣＥＬ ＴＹＰ
１とＣＥＬ ＴＹＰ２とを含むものとする。また、ルー
ティング情報の４バイト、ＣＥＬ ＴＹＰ３の情報の１
バイト、および、入力したＡＴＭセルの５３バイト以外
の１０バイトは、タイミング調整のために付加する余剰
バイトという。優先クラスのＱＯＳとしては、例えば、
セルの種類に応じて０、１、２の値を設定し、０から順
に優先順位が高いことを示すように定義しておくことが
でき、この優先順位にしたがってセルバッファ１０４か
らセルの送出が行われる。廃棄クラスのＣＬＰとして
は、例えば、１のときには廃棄してもよいことを示し、
０のときには廃棄してはいけないことを示すように定義
しておく。本実施例においては、後述するルーティング
制御部１０５のセルライト制御部４０６が、セルバッフ
ァ１０４に空き領域が少ない場合などに、セルを廃棄す
べきか否かを判断する際に、優先クラスのＱＯＳと廃棄
クラスのＣＬＰとを参照する。例えば、セルバッファ１
０４の空き領域数に応じて廃棄すべきセルの優先クラス
のＱＯＳと廃棄クラスのＣＬＰとを規定しておくことが
できる。また、ＢＳＹは、セル送出部１０３から送出さ
れる回線状態報告信号１３１に従って、回線がビジー状
態のときにセットされる。

【００１７】この実施例で説明している入出力それぞれ
１７回線のＡＴＭ交換機の場合において、利用するルー
ティング情報は、セルの６バイト目〜９バイト目の４バ
イトとなる。入出力回線数を増加する場合には、ルーテ
ィング情報エリアの残りのバイトを用いることにより対
応できる。図１に示すバッファライト用制御部１２０−
１〜１２０−Ｍの各々は、このフォーマットにしたがっ
て、入力した受信側内部セルから６バイト目〜９バイト
目の４バイトを分離してルーティング制御部１０５に出
力し、また、ＣＥＬ ＴＹＰ３および入力したセルの５
３バイトを合わせたＡバイト目以降の５４バイトを、２
７バイトずつに分割してセルバッファ１０４に出力す
る。ルーティング制御部１０５では、６バイト目から９
バイト目までの４バイトのルーティング情報を処理し、
セルバッファ１０４では、Ａバイト目以降の５４バイト
のみを蓄積するだけでセルスイッチングを可能とする。

【００１８】本実施例においては、バッファライト用制
御部１２０−１〜１２０−Ｍの各々が、ルーティング情
報の４バイトと、入力したセルの５３バイトにセル送出
部１０３で必要な後述するＣＥＬ ＴＹＰ３を付加した
５４バイトとを分離し、分離した５４バイトをセルバッ
ファ１０４に蓄積させ、また、図３に示すように、４バ
イトのルーティング情報をライト制御信号１４１に従っ
て４バイトずつずらしてルーティング制御部１０５に対
して順次出力していく。ルーティング制御部１０５で
は、入力したルーティング情報に基づいてセルバッファ
１０４に蓄積するセルの出力先を制御することによりセ
ルの交換を実現している。本実施例においては、１７ポ
ート（１７回線）を備えているため、ルーティング制御
部１０５の処理時間として、（１７ポート）×（４バイ
ト）＝６８バイトが必要になる。本実施例においては、
内部セル長を６８バイトとし、ルーティング制御部１０
５にバッファライト用制御部１２０−１〜１２０−Ｍの
各々から４バイトずつずらして４バイトのルーティング
情報を入力することにより他のタイミング調整を行うこ
となくルーティング制御部１０５における制御を行って
いる。このため、入力回線をＭ（Ｍは自然数）回線と
し、ルーティング情報の長さをｎバイトとした場合に
は、内部セルのセル長をＭ×ｎバイトにすればよい。こ
のため、セル受信およびルーティング情報付加部１０１
は、図７に示すように、入力したセルの５３バイトにｎ
バイトのルーティング情報を付加し、さらに余剰バイト
を付加することにより内部セルのセル長をＭ×ｎバイト
になるように調整する。

【００１９】また、本実施例においては、図８に示すよ
うに、１セルについてセルバッファ１０４への書き込み
と読み出しとをそれぞれ２回ずつ行うようにしているの
で、セルバッファ１０４へのアクセスは１セルに対して
４回行うことになる。

【００２０】図３に、図１に示すルーティング制御部１
０５でのルーティング情報処理の順序を示す。ルーティ
ング制御部１０５では、各入力回線の制御を効率良く行
うためにセル受信部からセルスイッチング部に受信側内
部セルを転送するタイミングを４バイトずつずらしたタ
イミングで転送する。本実施例の回線は１７本であり受
信側内部セルの６から９バイト目に示すルーティング情
報によりセルのスイッチングが制御できる為、ルーティ
ング制御部１０５は０から１６回線の受信側内部セルの
６から９バイト目を参照し、順次処理する。このような
タイミングのとき受信側内部セルが６８バイトであるた
め、ルーティング制御部は各回線４バイトずつ１７回線
処理し、計６８バイト処理したのち再び回線０の処理を
行うことが可能となる。

【００２１】つぎに、ルーティング制御部の構成を図４
を参照して説明する。図４に、図１に示すルーティング
制御部１０５のブロック図を示す。ルーティング制御部
１０５では、セルのルーティングに関する制御情報とし
て、内部セルのルーティング情報４バイトを入力し、こ
のルーティング情報に基づいて出力回線を判定し、セル
バッファ１０４へのセルのライトおよびリード指示を行
うとともに、セル受信およびルーティング情報付加部１
０１に対して出力制御信号１３０を出力する。

【００２２】図４において、ルーティング制御部１０５
は、優先クラスの判定を行う優先クラス制御部４０１
と、廃棄クラスの判定を行う廃棄クラス制御部４０２
と、空きセルか否かの判定を行う空きセル判定部４０３
と、出力回線を判定するための出力回線制御部４０４
と、回線のビジー状態を判定する送信ビジー判定部４０
５と、セルのライト制御を行うセルライト制御部４０６
と、セルのリード制御を行うセルリード制御部４０７と
を有する。

【００２３】セルライト制御部４０６では、図２で示す
優先クラス、廃棄クラス、空きセルの判定結果に基づい
てセルバッファ１０４へのセルの書き込みの制御を行
う。優先クラス制御部４０１は、ルーティング情報のＱ
ＯＳを参照し、前述したような予め定められた優先順位
にしたがって優先順位を判定し、優先クラスが０、１、
２のうちいずれであるか判定した結果をセルライト制御
部４０６に出力する。廃棄クラス制御部４０２は、ルー
ティング情報のＣＬＰを参照し、廃棄してもよいか否か
を判定し、判定した結果をセルライト制御部４０６に出
力する。空きセル判定部４０３は、ＣＥＬ ＴＹＰ１を
参照し、空きセルであるか否かを判定し、判定した結果
をセルライト制御部４０６に出力する。

【００２４】セルライト制御部４０６では、セルバッフ
ァ１０４の空きエリアを管理し、セルバッファ１０４に
書き込みを行うべきセルであるか廃棄すべきセルである
かを判断するために、空きエリアの容量に従って、優先
クラスおよび廃棄クラスの基準値を規定する。例えば、
セルバッファ１０４の空き容量が全体の容量の２０％以
下の場合には、前述の例では、優先クラスが２、廃棄ク
ラスが１のセルは廃棄処理をし、セルバッファ１０４へ
の書き込みは行わないようにし、セルバッファ１０４の
空き容量が全体の容量の１０％以下の場合には、優先ク
ラスが２および１、廃棄クラスが１のセルは廃棄処理を
し、セルバッファ１０４への書き込みは行わないように
し、それ以外の優先クラスおよび廃棄クラスのものは空
きエリアのアドレスを指定して書き込みを行わせるよう
に制御するように、優先クラスおよび廃棄クラスの廃棄
するか否かを判断するための基準値を規定しておくこと
ができる。セルバッファ１０４の空き容量は、ライト時
にカウントアップし、リード時にカウントダウンするカ
ウンタを備えておくことにより空き容量を検出すること
ができる。セルライト制御部４０６は、空きセルの場合
には、書き込みを行わないように廃棄処理を行い、空き
セルでない場合には、セルバッファ１０４の空き容量に
対応する優先クラスおよび廃棄クラスの基準値に従って
廃棄すべきか否かを判断し、廃棄すべきでない場合に
は、このルーティング情報に対応する５４バイトのセル
をライトするように書き込みアドレスを含む制御信号を
セルバッファ１０４へ送出する。また、セルライト制御
部４０６は、判断の結果廃棄すべきセルの場合にはセル
のライトを行わないことで廃棄処理を行う。

【００２５】また、セルリード制御４０７は、セルバッ
ファ１０４からのセルの読みだしを制御するために、優
先クラス制御部４０１、廃棄クラス制御部、出力回線制
御部４０４、送信ビジー制御部４０５からの送出される
それぞれの判断結果に基づいて読みだしの制御を行う。
送信ビジー制御部４０５は、回線のビジー状態を示すＢ
ＳＹを参照し、ＢＳＹがビジー状態としてセットされて
いるか否かを判定する。出力回線制御部４０４は、ルー
ティング制御部に入力されたセルのＳ１６〜Ｓ０のルー
ティングタグを参照し、セルバッファ１０４からどの回
線に出力されるべきかを判定し、判定した出力先情報を
セルリード制御４０７に出力する。例えば、Ｓ０および
Ｓ１のビットがセットされていた場合には、図１に示す
出力回線１１１−１と出力回線１１１−２とに出力すべ
きであると判断できる。セルリード制御４０７は、出力
回線制御部４０４から出力された出力先情報を、セルバ
ッファ１０４からこのセルが出力されるまで、セルライ
ト制御部４０６から出力される書き込みアドレスに対応
させて保持する。

【００２６】セルリード制御４０７は、優先クラスおよ
び廃棄クラスの組合せごとにＦＩＦＯ（First In First
Out)を備え、優先クラス制御部４０１および廃棄クラ
ス制御部４０２からそれぞれ出力された優先クラスおよ
び廃棄クラスごとに対応するＦＩＦＯにセルライト制御
部４０６から出力される書き込みアドレスを記憶させ
る。ＦＩＦＯは、この場合、セルバッファ１０４から出
力する場合の出力順序（回線単位）を保持する保持手段
である。セルリード制御４０７は、優先クラスおよび廃
棄クラスの組合せの予め定めた優先度の高いＦＩＦＯか
ら書き込みアドレスを順次読みだし、読みだした書き込
みアドレスと共にリード指示をすることにより、セルバ
ッファ１０４からセルを読み出す。優先度の高いＦＩＦ
Ｏに記憶する書き込みアドレスがなくなったときに、つ
ぎの優先度のＦＩＦＯから書き込みアドレスを順次読み
だす。また、セルリード制御４０７は、送信ビジー制御
部４０５から出力されたビジー状態か否かの判断結果に
従って、ビジー状態のときにはセルバッファ１０４から
のセル出力を抑止し、ビジー状態にないときにはセル出
力を行うように読み出しを指示する。

【００２７】このように、ルーティング制御部１０５に
おいて、優先クラス、廃棄クラス、空きセル、出力回
線、送信ビジーの判定を行い、セルバッファ１０４への
セルの書き込みと読み出しとを制御することでセルバッ
ファ１０４にはルーティング情報を蓄積する必要が無く
なる。

【００２８】つぎに、セルバッファ１０４の構成を図５
を参照して説明する。図５に、本実施例におけるセルバ
ッファ１０４のブロック図を示す。

【００２９】図５において、セルバッファ１０４は、セ
ルを記憶するＲＡＭ５００と、セルライト用シリアル／
パラレル変換部５０１と、セルリード用パラレル／シリ
アル変換部５０２とを備える。バッファライト用制御部
１２０−１〜１２０−Ｍの各々から出力される受信側内
部セルは、セルライト用シリアル／パラレル変換部５０
１において１バイトがビット単位に分割され、また、２
７ビット単位にシリアル／パラレル変換され、ルーティ
ング制御部１０５から指示された書き込みアドレスに基
づいて２７バイトがＲＡＭ５００にライトされる。ま
た、読みだし動作はこの逆で、セルリード用パラレル／
シリアル変換部５０２が、ルーティング制御部１０５か
ら指示された読みだしアドレスに基づいて２７バイトを
リードし、パラレル／シリアル変換を行い、ビットに分
割されていたものをバイトに戻して送信側内部セルを出
力する。５４バイトの内部セルを転送するには、セルバ
ッファ１０４への入出力処理をライト２回、リード２回
の計４回行えばよい。セルスイッチング部全体では、１
回線当り４回の処理を１７回線行うわけであり計６８回
の処理を行うこととなる。受信側内部セルの転送タイミ
ングとセルバッファ１０４への入出力処理のタイミング
とを同一のタイミングで設計することにより、受信側内
部セルフォーマットを６８バイトとし、セルバッファ１
０４への入出力処理を１７回線分行う処理時間を確保す
ることができる。

【００３０】また、セルバッファ１０４へのライト、リ
ード制御は、ルーティング制御部１０５からの制御信号
により制御されるため、ルーティング情報をセルバッフ
ァ１０４に蓄積する必要が無く、送信側内部セルとなる
５４バイトのみ蓄積すればよい。

【００３１】図１を参照して全体の動作を説明する。

【００３２】図１において、セル受信およびルーティン
グ情報付加部１０１は、セル受信およびルーティング情
報付加回路１０１−１〜１０１−Ｍの各々において、そ
れぞれの入力回線１１０−１〜１１０−Ｍから５３バイ
トのＡＴＭセル１０６を受信し、ＡＴＭセルの宛先情報
を参照し、図７に示すように、ルーティング情報を生成
し、生成したルーティング情報と余剰バイトとをＡＴＭ
セル１０６に付加し、６８バイトの受信側内部セル１０
７を生成する。セル受信およびルーティング情報付加部
１０１は、この受信側内部セル１０７をセルスイッチン
グ部１０２に転送する。ルーティング情報としては、前
述したように、Ｓ１６〜Ｓ０の各ビットとＢＳＹとＱＯ
ＳとＣＬＰとＣＥＬ ＴＹＰ１とＣＥＬ ＴＹＰ２とが
それぞれ設定される。また、余剰バイトとしては、ＣＥ
Ｌ ＴＹＰ３および１０バイトが付加される。ＢＳＹ
は、回線状態報告信号１３１に基づいて設定される。セ
ル受信およびルーティング情報付加部１０１からの受信
側内部セル１０７の出力は、回線制御信号１３０のタイ
ミングに基づいて、回線ごとにそれぞれ４ビットずつず
れて出力される。

【００３３】セルスイッチング部１０２のバッファライ
ト用制御部１２０では、入力した受信側内部セル１０７
から６バイト目〜９バイト目の４バイトを分離してルー
ティング制御部１０５に出力し、また、ＣＥＬ ＴＹＰ
３および入力したセルの５３バイトを合わせたＡバイト
目以降の５４バイトを、２７バイトずつに分割してセル
バッファ１０４に出力する。

【００３４】ルーティング制御部１０５では、バッファ
ライト用制御部１２０により分離された受信側内部セル
のルーティング情報の４バイトを参照し、前述したよう
に、セルバッファ１０４の書き込み制御と読みだし制御
とを行う。セルバッファ１０４では、５４バイトのみを
蓄積する。本実施例においては、受信側内部セル６８バ
イトのうち５８バイト（５４＋４バイト）を使用し、残
りの１０バイトはタイミング調整のために用いるが、入
出力するＡＴＭ回線数の増加および制御情報の増加があ
った場合にはセルスイッチング部のルーティング制御部
で取り出すバイト数をそれらの増加にあわせて増加させ
ることができる。

【００３５】ルーティング制御部１０５では、セル受信
およびルーティング情報付加部１０１に対して出力制御
信号１３０を出力し、また、蓄積されたセルの出力回線
判定、送出順序および出力タイミングの制御を行い、セ
ルバッファ１０４に制御信号を送ることにより、セルバ
ッファ１０４から５４バイトの送信側内部セル１０８
を、それぞれの出力先である出力回線に出力させる。出
力された送信側内部セル１０８は、セル送出部１０３に
転送され、セル送出部１０３では、５４バイトの送信側
内部セル１０８からＣＥＬ ＴＹＰ３の情報の１バイト
を分離し、ＡＴＭセル１０９の５３バイトに変換し、変
換した５３バイトのＡＴＭセル１０９がＡＴＭ交換機１
００から出力される。

【００３６】このように、ルーティング制御に必要なル
ーティング情報の４バイトをルーティング制御部１０５
で処理し、セルの送出を制御することでセルバッファ１
０４にはルーティング情報を蓄積しなくても良くなる。
このためセルバッファ１０４で蓄積するセルは、セル送
出部１０３で必要な５４バイトのみとなり、従来技術で
必要であった６４バイトに比べ８５％の蓄積容量ですむ
こととなる。

【００３７】上述した構成のＡＴＭ交換機において、セ
ルバッファ１０４は５４バイトのセルが蓄積可能な設計
とすればよく、装置の小型化および製造原価の低減がお
こなえる。また、内部セル長を調整することにより、他
のタイミング調整を行うことなくタイミングの制御を行
うことができる。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
ＡＴＭ交換機において、セルバッファに蓄積する容量を
少なくすることができ、小型化および製造原価の低減が
おこなえる。

【図面の簡単な説明】

【図１】本発明の実施例における構成を示すブロック図
である。

【図２】本発明の実施例における内部セルフォーマット
の説明図である。

【図３】本発明の実施例におけるルーティング情報処理
の順序を示した説明図である。

【図４】本発明の実施例におけるルーティング制御部の
構成を示すブロック図である。

【図５】本発明の実施例におけるセルバッファの構成を
示すブロック図である。

【図６】従来技術の構成を示すブロック図である。

【図７】本発明の実施例におけるセル受信およびルーテ
ィング情報付加部１０１の構成を示すブロック図であ
る。

【図８】本発明の実施例における転送制御を示した説明
図である。

【符号の説明】

１００…ＡＴＭ交換機、１０１…セル受信およびルーテ
ィング情報付加部、１０２…セルスイッチング部、１０
３…セル送出部、１０４…セルバッファ、１０５…ルー
ティング制御部、１０６…入力ＡＴＭセル、１０７…受
信側内部セル、１０８…送信側内部セル、１０９…出力
ＡＴＭセル、３０１〜３１６…回線０〜回線１６の受信
側内部セルタイムチャート、３１７…ルーティング情報
処理タイムチャート、５００…ＲＡＭ、５０１…セルラ
イト用シリアル／パラレル変換部、５０２…セルリード
用パラレル／シリアル変換部、５０３…セルライト用シ
フトレジスタ、５０４…セルライトバッファ、５０５…
セルリードバッファ、５０６…セルリード用シフトレジ
スタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 信仁 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 田部 智彦 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 高橋 知倫 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 海野 太孝 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数の入力回線からそれぞれ入力したＡＴ
   Ｍセルを出力先情報に基づいて交換し、複数の出力回線
   のいずれかに出力するＡＴＭセル交換機において、 複数の入力回線からそれぞれ入力したＡＴＭセルの出力
   先情報に基づいて、出力先である複数の出力回線を示す
   ルーティング情報および予め定めた余剰バイトを前記Ａ
   ＴＭセルのそれぞれに付加して内部セルとして出力する
   ルーティング情報付加部と、 前記ルーティング情報付加部により出力された前記内部
   セルから前記ルーティング情報と前記ＡＴＭセルとを分
   離する分離部と、 前記分離部により分離された前記ＡＴＭセルを蓄積する
   蓄積部と、 前記分離部により分離された前記ルーティング情報に基
   づいて前記蓄積部への前記ＡＴＭセルの書き込みと読み
   出しとを制御し、当該読みだしたＡＴＭセルの出力先の
   出力回線を前記蓄積部に対して指示する制御部と、 前記蓄積部から読みだされた前記ＡＴＭセルを前記出力
   先の出力回線に送出する送出部とを有し、 前記ルーティング情報付加部は、前記複数の入力回線か
   ら入力したＡＴＭセルのそれぞれの前記内部セルの出力
   を、前記複数の入力回線から入力したＡＴＭセルの内部
   セルごとに、当該一つの内部セルのルーティング情報の
   長さ分ずらして出力することを特徴とするＡＴＭ交換
   機。
2. 【請求項２】請求項１において、前記内部セルのセル長
   が、前記ルーティング情報の長さのバイト数に前記入力
   回線の数を乗じたバイト数と同じになるように当該内部
   セルのセル長を規定し、当該規定した内部セルのセル長
   から前記余剰バイトのバイト数を定めることを特徴とす
   るＡＴＭ交換機。
3. 【請求項３】請求項１において、前記ルーティング情報
   付加部は、前記複数の入力回線ごとにそれぞれ設けられ
   る、前記内部セルを出力するルーティング情報付加手段
   を備え、 前記送出部は、前記複数の出力回線ごとにそれぞれ設け
   られる、前記ＡＴＭセルを送出する送出手段を備えるこ
   とを特徴とするＡＴＭ交換機。