JPH08274231A - Lead frame and manufacture of lead frame - Google Patents
Lead frame and manufacture of lead frameInfo
- Publication number
- JPH08274231A JPH08274231A JP7097461A JP9746195A JPH08274231A JP H08274231 A JPH08274231 A JP H08274231A JP 7097461 A JP7097461 A JP 7097461A JP 9746195 A JP9746195 A JP 9746195A JP H08274231 A JPH08274231 A JP H08274231A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating
- lead
- silver
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，樹脂封止型半導体装置
用のリードフレームに関し、特に、パターンニングされ
た電着レジストをめっき用マスク（耐めっき保護膜）と
して、ワイヤボンデイング用等の貴金属めっきが施され
たリードフレームとその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a resin-sealed semiconductor device, and more particularly to a noble metal for wire bonding, etc. using a patterned electrodeposition resist as a plating mask (anti-plating protection film). The present invention relates to a plated lead frame and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来より、樹脂封止型の半導体装置（プ
ラスチックパッケージ半導体装置）は、一般に、図６
（ａ）に示されるような構造であり、半導体装置６１０
は、半導体素子６１１をリードフレームのダイパッド６
１２に搭載し、半導体素子６１１の端子部（電極パッ
ド）６１６とリードフレームのインナーリード６１３の
先端部とをワイヤ（金線）６１７で接続し、樹脂６１５
により封止したもので、アウターリード６１４により外
部回路と電気的接続をはかるものである。そして、この
樹脂封止型の半導体装置の組立部材として用いられる
（単層）リードフレームは、プレス法もしくはエッチン
グ法により外形加工され、一般には図６（ｂ）に示すよ
うに、半導体素子を搭載するためのダイパッド６２２
と、ダイパッド６２２の周囲に設けられた半導体素子と
結線するためのインナーリード６２３と、該インナーリ
ードに連続して外部回路との結線を行うためのアウター
リード６２４、樹脂封止する際のダムとなるダムバー６
２５、リードフレーム６２０全体を支持するフレーム
（枠）部６２６等を備えている。このようなリードフレ
ーム（単層リードフレームと言う）は、通常、コバー
ル、４２合金（４２％ニッケル−鉄合金）、銅系合金の
ような導電性に優れた金属を用いており、ダイパッドに
半導体素子を搭載後、半導体素子とインナーリード先端
部とを金などのワイヤで結線を行う。このために、導電
性に優れ、該ワイヤとの結合力を備えた金、銀、パラジ
ウム及びこれらを含む合金等の貴金属からなる薄膜を半
導体素子搭載側のインナーリード先端部に形成していた
が、銀の使用率が高く、銀の部分めっき法により半導体
素子搭載側のインナーリード先端部に銀の薄膜を形成し
ていた。2. Description of the Related Art Conventionally, a resin-encapsulated semiconductor device (plastic package semiconductor device) is generally shown in FIG.
The semiconductor device 610 has a structure as shown in FIG.
The semiconductor element 611 to the die pad 6 of the lead frame.
The semiconductor element 611 is connected to the terminal portion (electrode pad) 616 of the semiconductor element 611 and the tip end portion of the inner lead 613 of the lead frame by a wire (gold wire) 617.
And is electrically connected to an external circuit by an outer lead 614. The (single-layer) lead frame used as an assembly member of this resin-sealed semiconductor device is externally processed by a pressing method or an etching method, and in general, a semiconductor element is mounted as shown in FIG. 6B. Die pad 622 for
An inner lead 623 for connecting to a semiconductor element provided around the die pad 622, an outer lead 624 for connecting to an external circuit continuously to the inner lead, and a dam for resin sealing. Naru Dam Bar 6
25, and a frame portion 626 for supporting the entire lead frame 620. Such a lead frame (referred to as a single-layer lead frame) usually uses a metal having excellent conductivity such as Kovar, 42 alloy (42% nickel-iron alloy), and copper alloy, and is used as a semiconductor for a die pad. After mounting the element, the semiconductor element and the tip of the inner lead are connected by a wire such as gold. For this reason, a thin film made of a noble metal such as gold, silver, palladium, and an alloy containing these, which has excellent conductivity and has a binding force with the wire, is formed at the tip of the inner lead on the semiconductor element mounting side. The silver usage rate was high, and a silver thin film was formed on the tip of the inner lead on the semiconductor element mounting side by the silver partial plating method.
【０００３】この部分銀めっきは、めっき部分以外をマ
スキング治具により覆いめっきするもので、通常は、図
５に示すようにして行われていた。一般には、このめっ
き方法をスパージャ式の治具めっきと言っている。この
めっき方法は、図５に示すように、リードフレーム５１
をマスキング治具５２上に載せ、プレス用治具５３との
間に挾みながら、マスキング治具５２面側からめっき液
５８を吹きつけながら、リードフレーム５１側を陰極、
めっき液５８を噴射するノズル（開口部）５４側を陽極
として、この間に所定の電圧をかけ、めっきを行うもの
である。尚、図５において、５３Ａはプレス材、５３Ｂ
は弾性材、５５は定電流源、５６は陽極電極、５７は陰
極電極である。This partial silver plating is to cover and plate a portion other than the plated portion with a masking jig, and is usually performed as shown in FIG. Generally, this plating method is called sparger type jig plating. This plating method, as shown in FIG.
Is placed on the masking jig 52, and while sandwiching between the jig 53 for pressing and spraying the plating solution 58 from the surface side of the masking jig 52, the lead frame 51 side is the cathode,
The nozzle (opening) 54 side for injecting the plating solution 58 is used as an anode, and a predetermined voltage is applied between them to perform plating. In FIG. 5, 53A is a pressed material, 53B
Is an elastic material, 55 is a constant current source, 56 is an anode electrode, and 57 is a cathode electrode.
【０００４】このマスキング治具を用いためっき方法で
は、リードフレーム毎に治具を必要とし、めっき品質に
おいても、リードフレームの側面や裏面に不必要なめっ
きが付き易く、調整するためにも高度な経験的技術を必
要とされていた。特に、最近の半導体素子の入出力端子
の増大、また半導体装置のパッケージサイズのシュリン
ク化によるインナーリード部の狭ピッチ化により、めっ
き部の寸法精度（位置精度）が厳しくなってきた。この
為、スパージャ式のマスキング治具を用いためっきで
は、品質的に充分に対応できなくなってきた。また、こ
のめっき方法においては、マスキング治具は、製作に長
時間を要し、使用するにつれて摩耗や疲労を生じるため
に交換が必要で、生産性でもコスト面でも問題となって
いた。In the plating method using this masking jig, a jig is required for each lead frame, and in terms of plating quality, unnecessary plating is likely to occur on the side surface and the back surface of the lead frame, and a high level is required for adjustment. Empirical skills were needed. In particular, due to the recent increase in the number of input / output terminals of semiconductor elements and the shrinking of the package size of the semiconductor device to narrow the pitch of the inner lead portions, the dimensional accuracy (positional accuracy) of the plated parts has become severe. For this reason, plating using a sparger type masking jig is no longer sufficient in terms of quality. In addition, in this plating method, the masking jig requires a long time to manufacture and needs to be replaced because it causes wear and fatigue as it is used, which is a problem in terms of productivity and cost.
【０００５】これらの問題に対応するため、最近では、
上記マスキング治具によるめっき方法に換え、めっき液
への耐性を備えた感光性レジストを用いてめっきのマス
キングを行う方法も検討され始めてきた。例えば、感光
性電着レジストをリードフレーム全面に被膜し、露光、
現像することによりめっき必要箇所のみを露出させて、
電着レジストを耐めっき液保護膜として銀めっきを行っ
た後、レジストを剥離することにより、所定の箇所のみ
に高い精度で銀めっきを行うことができるリードフレー
ムの部分めっき方法が、特開平１−２６１８５２等によ
り提案されている。Recently, in order to address these problems,
In place of the above-mentioned masking jig plating method, a method of masking the plating using a photosensitive resist having resistance to the plating solution has also been studied. For example, coating the entire surface of the lead frame with a photosensitive electrodeposition resist, exposing,
By developing, expose only the plating-needed area,
A method for partially plating a lead frame is described, in which silver plating is performed using an electrodeposition resist as a protective film against a plating solution, and then the resist is peeled off, so that silver plating can be performed with high accuracy only at a predetermined portion. -261852 and the like.
【０００６】この、電着レジストを用いマスキングする
方法の場合は、感光性電着レジストを形成するための前
処理として、電解脱脂、酸洗い、化学研磨等の表面処理
を行うが、リードフレームのエッジ部にバリがあった
り、エッジ部が鋭角であると、電着レジスト膜を成膜、
乾燥したときに、エッジ部の膜厚が薄くなり、めっきパ
ターンを形成してめっきを行ったときに、エッジのレジ
スト膜上やレジスト膜下にめっきの異常析出（付着）が
発生する。これらの異常析出した金属は、半導体装置作
製のための樹脂封止後に各種信頼性に悪影響を及ぼして
いた。一方、半導体装置をプリンド基板に半田接続する
際に、プリント基板上の接続ランドに半田ペーストを溶
融させ、リードフレームとランドとを半田接続するが、
この時に樹脂封止リードフレームは、半田溶融温度より
高温に加熱されることによって、封止樹脂中にクラック
の発生することがある。このクラックの発生は、半導体
素子、樹脂、およびリードフレームの熱膨張係数の差に
より、部分的に応力が集中することによって生じる為と
されている。応力集中の大きい箇所としては、半導体素
子を搭載しているダイパッドであり、特にエッジ部にバ
リがあったり、角が鋭角であったりするとクラックの起
点となり易く、実装後の各種不良の発生原因になるとい
う問題があった。In the case of this masking method using an electrodeposition resist, surface treatment such as electrolytic degreasing, pickling and chemical polishing is carried out as a pretreatment for forming the photosensitive electrodeposition resist. If the edge has burrs or the edge has an acute angle, an electrodeposition resist film is formed,
When dried, the film thickness of the edge portion becomes thin, and when plating is performed by forming a plating pattern, abnormal deposition (adhesion) of plating occurs on the resist film at the edge or under the resist film. These abnormally deposited metals adversely affect various reliability after resin sealing for semiconductor device fabrication. On the other hand, when connecting the semiconductor device to the printed board by soldering, the solder paste is melted to the connection land on the printed board, and the lead frame and the land are connected by soldering.
At this time, the resin-sealed lead frame is heated to a temperature higher than the melting temperature of the solder, which may cause cracks in the sealing resin. It is believed that the generation of the cracks is caused by the partial concentration of stress due to the difference in thermal expansion coefficient between the semiconductor element, the resin, and the lead frame. The place where the stress concentration is large is the die pad on which the semiconductor element is mounted.Especially if there are burrs on the edges or sharp corners, cracks tend to be the starting point, causing various defects after mounting. There was a problem of becoming.
【０００７】[0007]
【発明が解決しようとする課題】このように、スパージ
ャ式のマスキング治具を用いためっき方法の場合は、生
産性、コスト面、品質面に問題があり、電着レジストを
用いマスキングする方法の場合にも、半導体素子を搭載
し樹脂封止された際に品質面に問題があった。本発明
は、これらの問題を解決するためのものであり、特に、
マスキング治具を用いず、電着レジストによりマスキン
グを行いインナーリードのワイヤボンデイング部等へ貴
金属のめっきを行ったリードフレームにおいて、めっき
不要箇所へのめっき貴金属の異常析出をなくし、樹脂封
止した後の各種信頼性に耐えるようにするとともに、半
導体装置をプリント基板等へ実装する際にリードフレー
ムの外形加工後のエッジ部形状に起因して発生していた
封止樹脂のクラックを発生させなくしようとするもので
ある。同時に、その製造方法を提供しようとするもので
ある。As described above, in the case of the plating method using the sparger type masking jig, there are problems in productivity, cost and quality, and the method of masking using an electrodeposition resist is used. Also in this case, there was a problem in quality when the semiconductor element was mounted and resin-sealed. The present invention is for solving these problems, and in particular,
In a lead frame in which the wire bonding part of the inner lead is plated with noble metal by masking with an electrodeposition resist without using a masking jig, abnormal deposition of plated noble metal in areas where plating is unnecessary is eliminated, and after resin sealing In addition to withstanding various types of reliability, prevent the occurrence of cracks in the encapsulation resin that were caused by the edge shape of the lead frame after external processing when mounting a semiconductor device on a printed circuit board, etc. It is what At the same time, it is intended to provide a manufacturing method thereof.
【０００８】[0008]
【課題を解決するための手段】本発明のリードフレーム
は、少なくとも半導体素子の端子部と電気的に結線する
ためのインナーリードと該インナーリードに一体的に連
結し外部回路と電気的に接続するためのアウターリード
とを有するリードフレームであって、外形加工された際
のエッジ部が、電解研磨処理により研磨して面取りされ
ていることを特徴とするものである。そして上記リード
フレームはエッチング加工により外形加工されたもの
で、電解研磨処理による研磨量が０．２μｍ以上である
ことを特徴とするものである。そしてまた、上記リード
フレームは、外形加工された際のエッジ部を電解研磨処
理により研磨して面取りした後に、電着レジストにより
リードフレームの所定の部分をマスキングして、めっき
必要箇所に、銀、金、パラジウムもしくはこれらの合金
からなる貴金属にて、めっきを施したものであることを
特徴とするものである。本発明のリードフレームの製造
方法は、少なくとも半導体素子の端子部と電気的に結線
するためのインナーリードと該インナーリードに一体的
に連結し外部回路と電気的に接続するためのアウターリ
ードとを有するリードフレームの、めっき必要箇所（イ
ンナーリード部やダイパッド部）に貴金属部分をめっき
形成する方法であって、エッチング加工等により外形加
工されたリードフレームに対し、電解研磨処理を施し、
リードフレームのエッジ部の面取りを行った後に、感光
性電着レジストをリードフレームに塗膜し、所定の形状
にパターニングしてリードフレームの所定の部分をマス
キングして、該パターニングされた感光性電着レジスト
を耐めっき保護膜（めっきマスク）としてリードフレー
ムのめっき必要箇所に貴金属のめっきを施すことを特徴
とするものである。そして、上記リードフレームの製造
方法において、リードフレームはエッチング加工により
外形加工されたもので、電解研磨処理による研磨量が
０．２μｍ以上であることを特徴とするものである。そ
してまた、上記リードフレームの製造方法において、貴
金属が銀、金、パラジウムもしくはこれらの合金である
ことを特徴とするものである。A lead frame according to the present invention is an inner lead for electrically connecting to at least a terminal portion of a semiconductor element, and is integrally connected to the inner lead and electrically connected to an external circuit. A lead frame having an outer lead for cutting the outer edge of the lead frame, the edge portion of which has been externally processed, being polished by an electrolytic polishing process to be chamfered. The lead frame is externally processed by etching, and is characterized in that the polishing amount by electrolytic polishing is 0.2 μm or more. Further, the lead frame, after chamfering by polishing the edge portion when the outer shape is processed by electrolytic polishing treatment, by masking a predetermined portion of the lead frame with an electrodeposition resist, silver in the required plating area, It is characterized by being plated with a noble metal made of gold, palladium or an alloy thereof. A method for manufacturing a lead frame according to the present invention includes at least an inner lead for electrically connecting to a terminal portion of a semiconductor element and an outer lead for integrally connecting to the inner lead and electrically connecting to an external circuit. A method of plating a noble metal portion on a required plating portion (inner lead portion or die pad portion) of a lead frame, which has been subjected to electrolytic polishing treatment on a lead frame externally processed by etching or the like,
After chamfering the edge portion of the lead frame, a photosensitive electrodeposition resist is coated on the lead frame and patterned into a predetermined shape to mask a predetermined portion of the lead frame. The coating resist is used as a plating-resistant protective film (plating mask) to perform plating of a noble metal on a required portion of the lead frame for plating. In the lead frame manufacturing method, the lead frame is externally processed by etching, and the polishing amount by electrolytic polishing is 0.2 μm or more. Further, in the above-mentioned method of manufacturing a lead frame, the noble metal is silver, gold, palladium or an alloy thereof.
【０００９】電解研磨処理とは、被処理物であるリード
フレームを陽極とし、対極に陰極を設けて、電気的にリ
ードフレームを溶解させることによって、該リードフレ
ームのエッジを選択的に面取りすることで、化学研磨よ
りもエッジの研磨量を選択的に大きくできることを特徴
とする。電解研磨液としては、各種導電塩、ｐＨ調整剤
を含み、電流密度が任意に設定できる浴組成であれば使
用できる。導電塩としては、各種無機化合物もしくは有
機化合物が使用できる。また、ｐＨ調整剤としては、各
種ｐＨ緩衝剤が使用できる。リードフレームの材質によ
っては、各種キレート剤を添加することによって、処理
条件を広範囲にしたり、浴を安定化させて使用すること
もできる。特に、エッチング加工により外形加工された
リードフレームに対しては、この電着レジストをめっき
レジストに使用するプロセスにおいて、電解研磨処理に
よるリードフレーム断面のエッジを０．２μｍ以上研磨
することによってリードフレーム上の電着レジスト膜に
部分的に薄い箇所が発生しにくくなる。The electropolishing treatment is to selectively chamfer the edges of the lead frame by using the lead frame, which is the object to be treated, as an anode and providing a cathode on the opposite electrode to electrically melt the lead frame. Therefore, the polishing amount of the edge can be selectively increased as compared with the chemical polishing. As the electropolishing liquid, any bath composition can be used as long as it contains various conductive salts and a pH adjusting agent, and the current density can be arbitrarily set. As the conductive salt, various inorganic compounds or organic compounds can be used. Various pH buffering agents can be used as the pH adjusting agent. Depending on the material of the lead frame, it is possible to add various chelating agents to broaden the treatment conditions or stabilize the bath before use. In particular, for lead frames that have been externally processed by etching, in the process of using this electrodeposition resist as a plating resist, the edges of the cross section of the lead frame by electrolytic polishing are polished to 0.2 μm or more, and It becomes difficult for a thin portion to partially occur in the electrodeposition resist film.
【００１０】[0010]
【作用】本発明のリードフレームは、このような構造に
することにより、半導体装置作製のために樹脂封止され
た際、各種信頼性に耐え、且つ、半導体装置を実装する
際に封止樹脂中にクラックを発生させないリードフレー
ムを提供しようとするものである。詳しくは、外形加工
された際のエッジ部が、電解研磨処理により研磨して面
取りされていることより、該面取りされた箇所が、樹脂
封止された後の、半導体装置を実装する際のクラック発
生の起点とならないようにしている。そしてリードフレ
ームはエッチング加工により外形加工されたもので、電
解研磨処理による研磨量が０．２μｍ以上であることに
より、この効果を充分なものとしている。そしてまた、
リードフレームが、外形加工された際のエッジ部を電解
研磨処理により研磨して面取りした後に、電着レジスト
によりリードフレームの所定の部分をマスキングして、
めっき必要箇所に、銀、金、パラジウムもしくはこれら
の合金からなる貴金属にて、めっきを施したものである
ことにより、従来の面取りしないでめっきした場合にエ
ッジ部でみられた、電着レジストが局部的に薄くなるこ
とに起因するめっきの異常析出（付着）発生を防止して
いる。これにより、異常析出した金属に起因した樹脂封
止後の各種信頼性への悪影響を除くことができる。本発
明のリードフレームの製造方法は、このような構成にす
ることにより、上記本発明のリードフレームを製造する
ことを可能とするもので、従来のスパージャ式のマスキ
ング治具を用いためっき方法の場合における、治具を用
いることによる生産性、コスト面、品質面の問題を解決
し、同時に、従来の電着レジストを用いたマスキング方
法の場合における、リードフレームのエッジ部における
不要のめっき析出（付着）とそれに起因する樹脂封止後
の信頼性の問題を解決するものである。詳しくは、電着
レジストを形成する前処理として、電解研磨処理を用い
ることにより、エッジ部に電着レジストの薄い膜厚の箇
所が発生し難いものとしており、めっきの異常析出がな
くなり、樹脂封止後の各種信頼性を向上させている。特
に、銀めっきにおいては、アウターリード部に銀が析出
がないことから銀のマイグレーションによるリード間の
リーク電流の増加やショートを無くしている。When the lead frame of the present invention has such a structure, it can withstand various types of reliability when it is resin-sealed for manufacturing a semiconductor device, and also has a sealing resin when the semiconductor device is mounted. It is intended to provide a lead frame that does not generate cracks therein. Specifically, since the edge portion when the outer shape is processed is chamfered by polishing by the electrolytic polishing process, the chamfered portion is cracked when the semiconductor device is mounted after resin sealing. I try not to become the starting point of the outbreak. The lead frame is externally processed by etching, and the polishing amount by electrolytic polishing is 0.2 μm or more, so that this effect is sufficient. and again,
The lead frame is chamfered by polishing the edge portion when the outer shape is processed by electrolytic polishing, and then masking a predetermined portion of the lead frame with an electrodeposition resist,
By plating the noble metal consisting of silver, gold, palladium, or an alloy of these in the areas where plating is required, the electrodeposition resist seen at the edge when plating without conventional chamfering The occurrence of abnormal deposition (adhesion) of plating due to local thinning is prevented. As a result, it is possible to eliminate adverse effects on various reliability after resin sealing caused by abnormally deposited metal. The lead frame manufacturing method of the present invention makes it possible to manufacture the above lead frame of the present invention by adopting such a configuration, and is a method of plating using a conventional sparger type masking jig. In this case, the problems of productivity, cost and quality due to the use of the jig are solved, and at the same time, unnecessary plating deposition on the edge portion of the lead frame in the case of the conventional masking method using the electrodeposition resist ( (Adhesion) and the resulting reliability problem after resin sealing. Specifically, by using electropolishing as a pretreatment for forming the electrodeposition resist, it is made difficult to generate a thin film thickness portion of the electrodeposition resist at the edge portion, and abnormal deposition of plating is eliminated and resin sealing is prevented. Improves various reliability after stopping. Particularly, in silver plating, since there is no silver deposition on the outer lead portion, increase in leak current between leads due to migration of silver and short circuit are eliminated.
【００１１】[0011]
【実施例】本発明のリードフレームの実施例を挙げ、図
に基づいて説明する。図１（ａ）は、本実施例リードフ
レームの要部を示した断面図であり、図１（ｂ）はリー
ドフレーム全体の平面図である。図１中、１０はリード
フレーム、１１はダイパッド、１２はインナーリード、
１３はアウターリード、１４はダムバー、１５はフレー
ム（枠）部であり、１７、１７Ａは銀めっき、１８は面
取り部である。本実施例のリードフレーム１０はＱＦＰ
（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）半導体装置用
の単層リードフレームで、０．１５ｍｍ厚の４２合金
（４２％ニッケル−鉄合金）からなり、エッチング加工
により外形加工されたものである。ダイパッド１１とイ
ンナーリード１２の先端部の、半導体素子（図示してい
ない）搭載側には銀めっき１７が施されている。本実施
例のリードフレームは、エッチング加工により外形加工
されたもので、外形加工後、電解研磨により約０．３μ
ｍだけ、リードフレーム全体を研磨してエッジ部を面取
りした後に、電着レジストをリードフレーム全面に塗布
し、電着レジストを所定形状に製版してめっき必要箇所
のみに銀めっきを施して形成されており、図１（ｂ）に
示すように面取り部１８を設けている。本実施例のリー
ドフレームは、このように外形加工後に電解研磨して面
取り部１８を設けているため、感光性電着レジストを用
い所定の部分をマスキングして銀めっきを行う際、面取
り部１８で電着レジストの厚さが薄くなることはなく、
従来の外形加工後に電解研磨しないでそのまま電着レジ
ストを用いめっきする方法の場合に見られた銀の異常析
出（付着）が無いものである。これにより、樹脂封止後
に、銀の異常析出（付着）による各種特性への悪影響が
ないものとしている。尚、銀めっき１７は半導体素子
（図示していない）の端子部（電極パッド）とインナー
リード先端部とをワイヤボンデイングするために設けた
もので、銀めっき１７Ａは半導体素子をダイパッド１１
へ搭載するダイボンデイングのために設けたものであ
る。そして、面取り部１８を設けていることにより、半
導体装置を実装する際、この部分への応力集中を減らし
クラックの起点となり難くしている。実際に、本実施例
を用いた半導体装置を用い、実装してみたが、面取り部
１８を起点とするクラックは見られなかった。EXAMPLE An example of a lead frame according to the present invention will be described with reference to the drawings. FIG. 1A is a sectional view showing a main part of the lead frame of this embodiment, and FIG. 1B is a plan view of the entire lead frame. In FIG. 1, 10 is a lead frame, 11 is a die pad, 12 is an inner lead,
Reference numeral 13 is an outer lead, 14 is a dam bar, 15 is a frame portion, 17 and 17A are silver-plated, and 18 is a chamfered portion. The lead frame 10 of this embodiment is QFP.
(Quad Flat Package) A single-layer lead frame for a semiconductor device, which is made of 42 alloy (42% nickel-iron alloy) with a thickness of 0.15 mm and is externally processed by etching. Silver plating 17 is applied to the semiconductor element (not shown) mounting side of the tip ends of the die pad 11 and the inner lead 12. The lead frame of the present embodiment is an outer shape processed by etching, and after the outer shape processing, approximately 0.3 μm is formed by electrolytic polishing.
It is formed by polishing the entire lead frame by m and chamfering the edge part, then applying electrodeposition resist on the entire surface of the lead frame, plate-making the electrodeposition resist into a predetermined shape, and silver-plating only the necessary plating parts. The chamfered portion 18 is provided as shown in FIG. Since the lead frame of this embodiment is provided with the chamfered portion 18 by electrolytically polishing after the outer shape processing as described above, the chamfered portion 18 is subjected to silver plating by masking a predetermined portion with a photosensitive electrodeposition resist. The thickness of the electrodeposition resist does not become thin with
It is free from the abnormal deposition (adhesion) of silver, which was found in the conventional plating method using an electrodeposition resist without electrolytic polishing after external processing. As a result, after the resin is sealed, there is no adverse effect on various characteristics due to abnormal deposition (adhesion) of silver. The silver plating 17 is provided for wire bonding the terminal portion (electrode pad) of the semiconductor element (not shown) and the tip of the inner lead, and the silver plating 17A is used for bonding the semiconductor element to the die pad 11.
It is provided for die bonding to be mounted on. Further, by providing the chamfered portion 18, when the semiconductor device is mounted, the stress concentration on this portion is reduced, and it becomes difficult to become the starting point of the crack. Actually, the semiconductor device according to this example was used for mounting, but no crack starting from the chamfered portion 18 was observed.
【００１２】比較例として、電解研磨による研磨量を５
μｍ、０．２５μｍ、０．２０μｍ、０．１５μｍ、
０．１０μｍのとして面取り部１８を形成したリードフ
レームを作り、半導体装置を作製し、実装してみたが、
５μｍ、０．２５μｍ、０．２０μｍのものは、実施例
１と同様に、面取り部を起点とするクラックは見られな
かったが、０．１５μｍのものと０．１０μｍのものの
場合には、若干面取り部を起点とするクラックが見られ
た。これより、電解研磨による研磨量は０．２０μｍ以
上必要と判断される。尚、上記５μｍ、０．２５μｍ、
０．２０μｍ、０．１５μｍ、０．１０μｍのものはい
ずれも面取り部には、不要のめっき付着（析出）が見ら
れなかった。実施例１においては、ワイヤボンデイング
ワイヤの結線のために銀めっきを施したが、これに限定
はされず、銀の他、金、パラジウムもしくはこれらの合
金でも良い。As a comparative example, the polishing amount by electrolytic polishing was 5
μm, 0.25 μm, 0.20 μm, 0.15 μm,
A lead frame having a chamfered portion 18 formed with a thickness of 0.10 μm was produced, and a semiconductor device was produced and mounted.
In the case of 5 μm, 0.25 μm and 0.20 μm, cracks originating from the chamfered portion were not seen as in Example 1, but in the case of 0.15 μm and 0.10 μm, some cracks were observed. A crack starting from the chamfered part was observed. From this, it is judged that the polishing amount by electrolytic polishing should be 0.20 μm or more. Incidentally, the above 5 μm, 0.25 μm,
Unnecessary plating adhesion (precipitation) was not observed in the chamfered portions of 0.20 μm, 0.15 μm and 0.10 μm. In Example 1, silver plating was applied for wire bonding wire connection, but the present invention is not limited to this, and gold, palladium, or an alloy thereof may be used in addition to silver.
【００１３】次いで、上記実施例リードフレームの作製
工程を図２を用いて簡単に説明する。先ず、リードフレ
ーム素材２１に対し洗浄処理等を施した後、重クロム酸
アンモニウムを添加したカゼインレジスト２２をリード
フレーム素材２１の両表面に塗布、乾燥し（図２
（ａ））、露光、現像等の工程を経て、所定の形状のレ
ジストパターン２２Ａを形成した。（図２（ｂ）） 次いで、塩化第二鉄水溶液により、レジストパターン２
２Ａを耐エッチング保護膜として、エッチング加工を行
った後、レジストパターン２２Ａの剥離、洗浄処理等を
経てリードフレーム２０を得た。（図２（ｃ）） 次いで、リードフレーム２０を電解脱脂し、酸洗いした
後に電解研磨を行い、面取り部２８Ａを形成した。（図
２（ｄ）） 電解研磨液としては電導度２５０ｍＳ／ｃｍの液を用
い、ｐＨを７に調整し、電流密度を５Ａ／ｄｍ2 として
５秒間だけ導通し、約０．３０μｍだけ全体を研磨し
た。図３は、電解研磨処理を分かりやすく説明するため
の図で、図３（ａ）は図２（ｃ）に示すインナーリード
２４断面図であり、図３（ｂ）は図３（ａ）に示すエッ
ジ部２８を電解研磨処理した際の形状変化を分かり易く
拡大して示したものである。電解研磨処理によりリード
フレーム２０のエッジ２８が面取りされ、面取り部２８
Ａが形成される。尚、電解研磨の研磨量は、エッチング
加工のリードフレームの場合には０．２μｍ以上必要
で、スタンピング加工の場合には、そのバリ量に合わせ
た研磨量が必要となる。次いで電着レジスト槽に浸漬
し、導通することにより、リードフレーム２０表面全体
に電着レジスト２６を被膜した。（図２（ｅ）） この電着レジスト２６が被膜されたリードフレーム２０
Ａに対し、所定のパターン版を用い、所定部分のみを露
光し、現像し、めっき必要箇所のみが露出するようにし
た後、露出しためっき必要箇所のみを脱脂洗浄処理し、
電着レジストの残渣を除去した後、銀めっきを施した。
（図２（ｆ）） 銀めっきは、リードフレーム２０Ａを銀めっき液中に浸
漬し、攪拌しながら所定の電流密度１０Ａ／ｄｍ2 で５
０秒間行った。次いで、この電着レジストを剥離液で剥
離除去し、洗浄処理を経て、必要な箇所のみに銀めっき
２７が施されたリードフレーム２０Ｂを得た。（図２
（ｇ））Next, the manufacturing process of the lead frame of the above embodiment will be briefly described with reference to FIG. First, the lead frame material 21 is subjected to cleaning treatment, etc., and then the casein resist 22 containing ammonium dichromate is applied to both surfaces of the lead frame material 21 and dried (see FIG. 2).
A resist pattern 22A having a predetermined shape was formed through steps such as (a)), exposure, and development. (FIG. 2 (b)) Then, using a ferric chloride aqueous solution, the resist pattern 2 is formed.
After 2A was used as an etching resistant protective film and etching was performed, the lead frame 20 was obtained through the resist pattern 22A peeling, cleaning treatment, and the like. (FIG. 2C) Next, the lead frame 20 was electrolytically degreased, pickled and then electrolytically polished to form a chamfered portion 28A. (FIG. 2 (d)) A liquid having an electric conductivity of 250 mS / cm was used as the electropolishing liquid, the pH was adjusted to 7, the current density was 5 A / dm 2 , and the current was conducted for 5 seconds. Polished. 3A and 3B are views for explaining the electrolytic polishing process in an easy-to-understand manner. FIG. 3A is a sectional view of the inner lead 24 shown in FIG. 2C, and FIG. 3B is shown in FIG. It is an enlarged view of the change in shape when the edge portion 28 shown is subjected to electrolytic polishing for easy understanding. The edge 28 of the lead frame 20 is chamfered by the electrolytic polishing process, and the chamfered portion 28
A is formed. The amount of electrolytic polishing required is 0.2 μm or more in the case of a lead frame subjected to etching, and the amount of burr corresponding to the amount of burr is required in the case of stamping. Then, the electrodeposited resist 26 was coated on the entire surface of the lead frame 20 by immersing it in the electrodeposition resist bath and making it conductive. (FIG. 2E) Lead frame 20 coated with this electrodeposition resist 26
For A, a predetermined pattern plate is used, only a predetermined portion is exposed and developed to expose only a plating required portion, and then only an exposed plating required portion is degreased and washed,
After removing the residue of the electrodeposition resist, silver plating was applied.
(FIG. 2 (f)) silver plating, immersing the lead frame 20A in the silver plating solution, while stirring at a predetermined current density 10A / dm 2 5
It went for 0 seconds. Next, the electrodeposition resist was stripped and removed with a stripping solution, and a cleaning treatment was performed to obtain a lead frame 20B in which silver plating 27 was applied only to necessary portions. (Fig. 2
(G))
【００１４】次いで、比較例として、エッチング加工に
て外形加工されたリードフレーム４０に対し、電解研磨
をしないで、電着レジストにて所定の部分のみマスキン
グを行い、銀めっきを浸漬にて行う方法の場合につい
て、図４に基づいて説明する。先ず、図２に示す方法と
同様にして、図４（ａ）、図４（ｂ）に示す工程を経
て、エッチングにより外形加工されたリードフレーム４
０を得た。（図４（ｃ）） 次いで、エッチング加工にて外形加工されたリードフレ
ーム４０に洗浄処理等を施した後、電着レジスト４６を
図２に示す方法と同様にしてリードフレーム４０全体に
被膜し（図４（ｃ））、所定部分のみを露光した後、現
像し、めっき必要箇所のみが露出させ、この部分に銀め
っきを施した。（図４（ｄ）） リードフレーム４０のエッジ４８は鋭角であるため、こ
の部分で電着レジスト４６は、他の部分よりも厚さが薄
くなり、めっきの際、図４（ｅ）に示すように、不要の
銀４９が付着（析出）してしまった。次いで、電着レジ
スト４６を剥離液にて除去し、洗浄処理等を経て、所望
の箇所に銀めっきが施されたリードフレーム４０Ｂを得
た。（図４（ｅ）） 前述のようにこのリードフレーム４０Ｂには、エッジ部
４８に不要の銀４９が付着しており、樹脂封止した際に
は、これが不安定要因となる。Then, as a comparative example, the lead frame 40 externally processed by etching is not electrolytically polished, but only a predetermined portion is masked with an electrodeposition resist and silver plating is performed by dipping. The case will be described with reference to FIG. First, similarly to the method shown in FIG. 2, the lead frame 4 externally processed by etching is subjected to the steps shown in FIGS. 4 (a) and 4 (b).
I got 0. (FIG. 4C) Next, after cleaning the lead frame 40 that has been externally processed by etching, etc., an electrodeposition resist 46 is coated on the entire lead frame 40 in the same manner as shown in FIG. (FIG. 4C) After exposing only a predetermined portion, it was developed to expose only a plating required portion, and this portion was silver-plated. (FIG. 4D) Since the edge 48 of the lead frame 40 has an acute angle, the electrodeposition resist 46 has a smaller thickness at this portion than at other portions, and during plating, it is shown in FIG. 4E. Thus, unnecessary silver 49 has adhered (precipitated). Next, the electrodeposition resist 46 was removed with a stripping solution, and after a cleaning treatment and the like, a lead frame 40B in which desired portions were silver-plated was obtained. (FIG. 4E) As described above, the unnecessary silver 49 is attached to the edge portion 48 of the lead frame 40B, which becomes an unstable factor when resin-sealed.
【００１５】上記実施例においては、リードフレーム素
材として４２合金（４２％ニッケル−鉄合金）を用いた
が、銅合金を素材として用いた場合についても同様の効
果を得ることができる。銅合金を素材とした場合には、
電解研磨液としては電導度３５０ｍＳ／ｃｍの液を用
い、ＰＨを７に調整し、電流密度を５Ａ／ｄｍ2 として
５秒間だけ導通することにより、約０．３０μｍ全体を
研磨できる。In the above embodiment, 42 alloy (42% nickel-iron alloy) was used as the lead frame material, but the same effect can be obtained when copper alloy is used as the material. When using copper alloy as the material,
A liquid having an electric conductivity of 350 mS / cm is used as the electrolytic polishing liquid, the pH is adjusted to 7 and the current density is set to 5 A / dm 2 , and conduction is continued for 5 seconds, whereby the entire surface of about 0.30 μm can be polished.
【００１６】[0016]
【発明の効果】本発明のリードフレームは、上記のよう
に、面取り部を設けていることにより、半導体装置を実
装する際、この部分への応力集中を減らしクラックの起
点となり難くすることができるもので、面取り部を設け
た後に、ワイヤボンデイングやダイボンデイングのため
の貴金属のめっきを施し形成することにより、面取り部
への貴金属の異常析出（付着）を無くし、従来問題とな
っていた、電着レジストを用いた場合のエッジ部での貴
金属の異常析出（付着）による、樹脂封止した後の各種
不安定性を解消しているものである。Since the lead frame of the present invention is provided with the chamfered portion as described above, when a semiconductor device is mounted, the stress concentration on this portion can be reduced and it becomes difficult to start cracks. However, by forming the chamfered part and then plating it with precious metal for wire bonding and die bonding, abnormal deposition (adhesion) of the precious metal on the chamfered part is eliminated, which has been a problem in the past. This eliminates various instabilities after resin encapsulation due to abnormal deposition (adhesion) of noble metal at the edge portion when the deposition resist is used.
【図１】本発明のリードフレーム図FIG. 1 is a lead frame diagram of the present invention.
【図２】本発明のリードフレームの製造方法を説明する
ための工程図FIG. 2 is a process drawing for explaining a lead frame manufacturing method of the present invention.
【図３】電解研磨を説明するための図FIG. 3 is a diagram for explaining electrolytic polishing.
【図４】従来の電着レジストを用いためっき方法を説明
するための工程図FIG. 4 is a process chart for explaining a plating method using a conventional electrodeposition resist.
【図５】部分めっき方法を説明するための図FIG. 5 is a diagram for explaining a partial plating method.
【図６】樹脂封止型半導体装置および（単層）リードフ
レームの図FIG. 6 is a diagram of a resin-sealed semiconductor device and a (single layer) lead frame.
１０ リードフレーム １１ ダイパッド １２ インナーリード １３ アウターリード １４ ダムバー １５ フレーム（枠）部 １７、１７Ａ 銀めっき １８ 面取り部 ２０、２０Ａ、２０Ｂ ４０、４０Ｂ リードフレ
ーム ２１、４１ リードフレーム素材 ２２、４２ カゼインレジスト ２２Ａ、４２Ａ レジストパターン ２３、４３ ダイパッド ２４、４４ インナーリード ２５、４５ アウターリード ２６、４６ 電着レジスト ２７、４７ 銀めっき ２８、４８ エッジ部 ２８Ａ 面取り部 ５１ リードフレーム ５２ マスキング治具 ５３ プレス用治具 ５３Ａ プレス材 ５３Ｂ 弾性材 ５４ ノズル（開口部） ５５ 定電源 ５６ 陰極電極 ５７ 陽極電極 ５８ めっき液 ６１０ 半導体装置 ６１１ 半導体素子 ６１２ ダイパッド ６１３ インナーリード ６１４ アウターリード ６１５ 樹脂 ６１６ 端子部（電極パッ
ド） ６１７ ワイヤ ６２０ （単層）リードフレ
ーム ６２２ ダイパッド ６２３ インナーリード ６２４ アウターリード ６２５ ダムバー ６２６ フレーム部10 lead frame 11 die pad 12 inner lead 13 outer lead 14 dam bar 15 frame (frame) part 17, 17A silver plating 18 chamfered part 20, 20A, 20B 40, 40B lead frame 21, 41 lead frame material 22, 42 casein resist 22A, 42A Resist pattern 23, 43 Die pad 24, 44 Inner lead 25, 45 Outer lead 26, 46 Electrodeposition resist 27, 47 Silver plating 28, 48 Edge part 28A Chamfer part 51 Lead frame 52 Masking jig 53 Press jig 53A Press Material 53B Elastic material 54 Nozzle (opening) 55 Constant power supply 56 Cathode electrode 57 Anode electrode 58 Plating solution 610 Semiconductor device 611 Semiconductor element 612 Die pad 613 Inner lead 614 Utarido 615 resin 616 terminal portions (electrode pad) 617 wire 620 (single layer) lead frame 622 a die pad 623 inner leads 624 outer lead 625 a dam bar 626 frame portion
Claims (6)
に結線するためのインナーリードと該インナーリードに
一体的に連結し外部回路と電気的に接続するためのアウ
ターリードとを有するリードフレームであって、外形加
工された際のエッジ部が、電解研磨処理により研磨して
面取りされていることを特徴とするリードフレーム。1. A lead frame having at least an inner lead for electrically connecting to a terminal portion of a semiconductor element and an outer lead for integrally connecting to the inner lead and electrically connecting to an external circuit. The lead frame is characterized in that the edge portion after the outer shape processing is polished and chamfered by electrolytic polishing treatment.
ング加工により外形加工されたもので、電解研磨処理に
よる研磨量が０．２μｍ以上であることを特徴とするリ
ードフレーム。2. The lead frame according to claim 1, wherein the lead frame is externally processed by etching and the polishing amount by electrolytic polishing is 0.2 μm or more.
は、外形加工された際のエッジ部を電解研磨処理により
研磨して面取りした後に、電着レジストによりリードフ
レームの所定の部分をマスキングして、めっき必要箇所
に、銀、金、パラジウムもしくはこれらの合金からなる
貴金属にて、めっきを施したものであることを特徴とす
るリードフレーム。3. The lead frame according to claim 1 or 2, wherein the edge portion of the outer shape processed is polished by an electrolytic polishing process to be chamfered, and then a predetermined portion of the lead frame is masked by an electrodeposition resist. The lead frame is characterized by being plated with a noble metal made of silver, gold, palladium, or an alloy thereof at a required plating portion.
に結線するためのインナーリードと該インナーリードに
一体的に連結し外部回路と電気的に接続するためのアウ
ターリードとを有するリードフレームの、めっき必要箇
所に貴金属部分をめっき形成するリードフレームの製造
方法であって、エッチング加工等により外形加工された
リードフレームに対し、電解研磨処理を施し、リードフ
レームのエッジ部の面取りを行った後に、感光性電着レ
ジストをリードフレームに塗膜し、所定の形状にパター
ニングしてリードフレームの所定の部分をマスキングし
て、該パターニングされた感光性電着レジストを耐めっ
き保護膜としてリードフレームのめっき必要箇所に貴金
属のめっきを施すことを特徴とするリードフレームの製
造方法。4. A lead frame having at least an inner lead for electrically connecting to a terminal portion of a semiconductor element and an outer lead for integrally connecting to the inner lead and electrically connecting to an external circuit, A method of manufacturing a lead frame in which a noble metal portion is formed by plating on a required plating area, for a lead frame that has been externally processed by etching or the like, electrolytic polishing is performed, and after chamfering the edge portion of the lead frame, A lead electrode is coated with a photosensitive electrodeposition resist, patterned into a predetermined shape to mask a predetermined portion of the lead frame, and the patterned photosensitive electrodeposition resist is used as a plating-resistant protective film to plate the lead frame. A method for manufacturing a lead frame, which comprises plating a noble metal on a required portion.
法において、リードフレームはエッチング加工により外
形加工されたもので、電解研磨処理による研磨量が０．
２μｍ以上であることを特徴とするリードフレームの製
造方法。5. The lead frame manufacturing method according to claim 4, wherein the lead frame is externally processed by etching, and the polishing amount by electrolytic polishing is 0.1.
A method of manufacturing a lead frame, which is 2 μm or more.
の製造方法において、貴金属が銀、金、パラジウムもし
くはこれらの合金 であることを特徴とするリードフレ
ームの製造方法。6. The method for manufacturing a lead frame according to claim 4, wherein the noble metal is silver, gold, palladium, or an alloy thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7097461A JPH08274231A (en) | 1995-03-31 | 1995-03-31 | Lead frame and manufacture of lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7097461A JPH08274231A (en) | 1995-03-31 | 1995-03-31 | Lead frame and manufacture of lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274231A true JPH08274231A (en) | 1996-10-18 |
Family
ID=14192949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7097461A Withdrawn JPH08274231A (en) | 1995-03-31 | 1995-03-31 | Lead frame and manufacture of lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274231A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082770A (en) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | Housing of large current capacity semiconductor device |
| KR20030061031A (en) * | 2002-01-07 | 2003-07-18 | 주식회사 나노맥 | A preparing method for Electro-polishing of stamped Lead frame |
| JP2009099871A (en) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | Lead frame and manufacturing method thereof, and resin-sealed semiconductor device and manufacturing method thereof |
| US9831162B2 (en) | 2015-12-21 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface |
| JP2019140250A (en) * | 2018-02-09 | 2019-08-22 | トヨタ自動車株式会社 | Semiconductor device |
-
1995
- 1995-03-31 JP JP7097461A patent/JPH08274231A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082770A (en) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | Housing of large current capacity semiconductor device |
| KR20030061031A (en) * | 2002-01-07 | 2003-07-18 | 주식회사 나노맥 | A preparing method for Electro-polishing of stamped Lead frame |
| JP2009099871A (en) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | Lead frame and manufacturing method thereof, and resin-sealed semiconductor device and manufacturing method thereof |
| US9831162B2 (en) | 2015-12-21 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface |
| US10153230B2 (en) | 2015-12-21 | 2018-12-11 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface |
| JP2019140250A (en) * | 2018-02-09 | 2019-08-22 | トヨタ自動車株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002100718A (en) | Lead frame for semiconductor device, manufacturing method thereof, and semiconductor device using the lead frame | |
| US6132588A (en) | Method for plating independent conductor circuit | |
| US2909833A (en) | Printed circuits and method of soldering the same | |
| JPH08274231A (en) | Lead frame and manufacture of lead frame | |
| JP2011108818A (en) | Manufacturing method of lead frame and manufacturing method of semiconductor device | |
| US6203690B1 (en) | Process of reworking pin grid array chip carriers | |
| JP3402228B2 (en) | Semiconductor device having lead-free tin-based solder coating | |
| JPS61183950A (en) | Manufacture of lead frame for semiconductor | |
| JP5954871B2 (en) | Manufacturing method of semiconductor device, semiconductor element mounting substrate used therefor, and manufacturing method thereof | |
| JPH09195068A (en) | Lead frame, method for partially plating lead frame with noble metal and semiconductor device formed by using the lead frame | |
| JP2617637B2 (en) | Partial plating apparatus and lead frame for semiconductor device | |
| JPH09199654A (en) | Machining method of lead frame and lead frame | |
| JPH09213862A (en) | Partial plating method of lead frame | |
| JP3655029B2 (en) | Electrodeposition resist film exposure method | |
| JPH02243800A (en) | Production of lead terminal | |
| KR100769966B1 (en) | Surface treatmemt method for preventing whisker of semiconductor lead frame | |
| KR20060128559A (en) | Surface process method for prevention whisker using ag under plating | |
| JPS64818B2 (en) | ||
| JPH02281749A (en) | Manufacture of lead frame | |
| JPH10135391A (en) | Photolithographic method of electrodeposition resist film | |
| JPH0813198A (en) | Electrode for contact conduction and apparatus for producing semiconductor using the same | |
| JPH11135546A (en) | Resin sealed semiconductor device and its manufacture | |
| JPH07231061A (en) | Processing of lead frame | |
| JP2926497B2 (en) | Method for manufacturing semiconductor device | |
| JPS6148953A (en) | Manufacture of resin-sealed semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |