JPH08274218A - Ceramic circuit board - Google Patents
Ceramic circuit boardInfo
- Publication number
- JPH08274218A JPH08274218A JP9980995A JP9980995A JPH08274218A JP H08274218 A JPH08274218 A JP H08274218A JP 9980995 A JP9980995 A JP 9980995A JP 9980995 A JP9980995 A JP 9980995A JP H08274218 A JPH08274218 A JP H08274218A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- circuit board
- film wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、Ag系の回路を有する
基板本体上に薄膜配線を形成したセラミック回路基板に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board having thin film wiring formed on a board body having an Ag-based circuit.
【0002】[0002]
【従来の技術】従来、LSIなどの半導体素子を実装す
る基板として、アルミナ系セラミックを絶縁材料とする
回路基板が使用されてきた。しかし、アルミナ系セラミ
ック材料の焼成温度が高く、同時焼成が可能な導体材料
としては高融点金属であるW、Mo等が使われるため、
導通抵抗が10〜20Ω/□と高くなる問題を有してい
た。そこで、Au、Ag、Cuなどの低抵抗な導体材料
と、それらと同時焼成可能な低温焼成絶縁材料としてガ
ラスあるいはガラスセラミックとを用いる回路基板が使
用されるようになってきた。ただし、Auは導体材料と
しては高価であり、またCuは酸化を防止するために還
元性雰囲気で焼成を行う必要があることなどから、Ag
系導体材料が注目されている。2. Description of the Related Art Conventionally, a circuit board having an alumina ceramic as an insulating material has been used as a board for mounting a semiconductor element such as an LSI. However, since the firing temperature of the alumina-based ceramic material is high, and high-melting-point metals such as W and Mo are used as the conductor material capable of simultaneous firing,
There was a problem that the conduction resistance was as high as 10 to 20 Ω / □. Therefore, a circuit board using a low-resistance conductor material such as Au, Ag, and Cu and glass or glass ceramic as a low-temperature firing insulating material capable of firing at the same time has come to be used. However, since Au is expensive as a conductor material, and Cu needs to be fired in a reducing atmosphere in order to prevent oxidation.
Attention has been paid to system conductor materials.
【0003】また、コンピュ−タ−の高機能化、小型化
の進行とともに、回路基板も高密度化、高精度化が要求
されおり、フォトリソグラフィ−技術を応用した薄膜微
細配線が回路基板にも用いられるようになってきてい
る。特に、低抵抗な導体材料と、比較的低誘電率の絶縁
材料であるガラスあるいはガラスセラミックを使用する
基板本体上に、薄膜配線を形成したセラミック回路基板
が、マルチチップモジュ−ル(MCM)基板などとして
応用されてきている。Further, with the progress of high performance and miniaturization of computers, circuit boards are required to have high density and high precision, and thin film fine wiring applying photolithography technology is also applied to circuit boards. It is being used. In particular, a ceramic circuit board in which thin film wiring is formed on a substrate body using a low resistance conductor material and glass or glass ceramic which is a relatively low dielectric constant insulating material is a multi-chip module (MCM) board. It has been applied as such.
【0004】基板本体上に薄膜配線を形成する技術とし
て、これまでいくつかの提案がされている。例えば特開
平6−177494では、セラミックと密着性の優れた
4A族、5A族元素からなる薄膜層を基板本体上に第1
層として形成し、さらにその上に応力緩和などの目的を
有する多層の薄膜層を形成することにより、基板本体と
薄膜配線層の密着強度を向上させる技術が開示されてい
る。Several proposals have hitherto been made as techniques for forming thin film wiring on a substrate body. For example, in Japanese Unexamined Patent Publication (Kokai) No. 6-177494, a thin film layer made of a 4A group or 5A group element having excellent adhesion to a ceramic is formed on a substrate body as
A technique is disclosed in which the adhesion strength between the substrate body and the thin film wiring layer is improved by forming the film as a layer and further forming a multi-layered thin film layer for the purpose of stress relaxation or the like thereon.
【0005】一方、基板本体にシ−ルリングや、リ−ド
ピン、リ−ドフレ−ムなどの金属部材を接続する場合、
ろう付けによる方法が広く行われている。具体的には、
基板本体上の金属部材をろう付けすべき箇所に、ろうが
濡れるような金属で、ろう付け用下地を形成し、その下
地にAg−Cu系のろう材等を用いて金属部材をろう付
けする。下地としては、基板本体と同時焼成する導体材
料や、2次メタライズ用の導体材料が使用可能である。
また特開昭64−1268では、この下地として4A
族、5A族、6A族、8族、1B族の金属及びこれらの
組み合わせからなる金属層を形成することを開示してい
る。On the other hand, when connecting a metal member such as a seal ring, a lead pin or a lead frame to the substrate body,
The brazing method is widely used. In particular,
A brazing base is formed of a metal that allows the brazing material to be brazed on the substrate body where the metal member is to be brazed, and the metal member is brazed to the base using an Ag—Cu based brazing material or the like. . As the base, a conductor material that is co-fired with the substrate body or a conductor material for secondary metallization can be used.
Further, in Japanese Patent Laid-Open No. 64-1268, 4A is used as the base.
It is disclosed to form a metal layer composed of a group 5A group, a group 6A group, a group 8A group, a group 1B metal, or a combination thereof.
【0006】[0006]
【発明が解決しようとする課題】内部にAg系導体材料
が埋設されてなるビアを有する基板本体と、該基板本体
の表面にて前記ビアに電気的に接続される薄膜配線層と
を備えるセラミック回路基板において、基板本体上に直
接、周期律表の4A族、5A族元素からなる薄膜層を形
成すると、薄膜層を形成する工程上の熱処理や、その後
の熱加工よって、Ag系導体材料と4A族、5A族元素
からなる薄膜層との密着強度が不十分なため、膨れ、剥
がれなどの不良が発生することがある。一方、基板本体
上に周期率表の6A族、8族、1B族元素からなる薄膜
層を形成すると、薄膜層とAg系導体材料の密着性は優
れるものの、セラミック部との密着性が不十分である。
そのため、薄膜層を形成する工程上の熱処理や、その後
の熱加工よって、セラミック部と薄膜層との間に、膨
れ、剥がれなどの不良が発生することがある。本発明
は、内部にAg系導体材料が埋設されてなるビアを有す
る基板本体と、該基板本体の表面にて前記ビアに電気的
に接続される薄膜配線層とを備えるセラミック回路基板
において、Ag系ビアと強固に密着した薄膜配線層を有
するセラミック回路基板を提供することを目的とする。A ceramic having a substrate body having a via in which an Ag-based conductor material is embedded, and a thin film wiring layer electrically connected to the via on the surface of the substrate body. In a circuit board, when a thin film layer made of elements of Groups 4A and 5A of the Periodic Table is directly formed on the substrate body, heat treatment in the step of forming the thin film layer and subsequent thermal processing lead to a Ag-based conductor material. Since the adhesion strength with the thin film layer made of the 4A group and 5A group elements is insufficient, defects such as swelling and peeling may occur. On the other hand, when a thin film layer made of the 6A group, 8 group, and 1B group elements of the periodic table is formed on the substrate body, the adhesion between the thin film layer and the Ag-based conductor material is excellent, but the adhesion between the ceramic part is insufficient. Is.
Therefore, defects such as swelling and peeling may occur between the ceramic part and the thin film layer due to heat treatment in the step of forming the thin film layer and subsequent thermal processing. The present invention relates to a ceramic circuit board including a substrate body having a via in which an Ag-based conductor material is embedded, and a thin film wiring layer electrically connected to the via on the surface of the substrate body. An object is to provide a ceramic circuit board having a thin film wiring layer firmly adhered to a system via.
【0007】一方、金属部材をAg系の回路を有する基
板本体上にろう付けするために、基板本体の表面にろう
付け用の下地をAg系導体材料で形成することがある。
しかし、セラミックとAg系導体材料との密着強度は必
ずしも十分ではない。従って、Ag系導体材料で形成し
た下地に金属部材をろう付けしても、セラミック部と下
地との界面で剥離してしまうこともある。本発明はさら
に、内部にAg系導体材料が埋設されてなるビアを有す
る基板本体に、金属部材が十分な密着強度でろう付けさ
れてなるセラミック回路基板を提供することも目的とす
る。On the other hand, in order to braze a metal member onto a substrate body having an Ag-based circuit, a base for brazing may be formed on the surface of the substrate body with an Ag-based conductor material.
However, the adhesion strength between the ceramic and the Ag-based conductor material is not always sufficient. Therefore, even if the metal member is brazed to the base formed of the Ag-based conductor material, it may be separated at the interface between the ceramic portion and the base. Another object of the present invention is to provide a ceramic circuit board in which a metal member is brazed with sufficient adhesion strength to a board body having a via in which an Ag-based conductor material is embedded.
【0008】[0008]
【問題を解決するための手段】この目的を達成するため
の請求項1の発明は、内部にAg系導体材料が埋設され
てなるビアを有する基板本体と、該基板本体の表面にて
前記ビアに電気的に接続される薄膜配線層とを備えるセ
ラミック回路基板において、前記ビアと前記薄膜配線層
との間に、Cr、Pd及びNiから選択されるいずれか
1つの金属層を有することを特徴とするセラミック回路
基板を要旨とする。In order to achieve this object, the invention of claim 1 has a substrate main body having a via in which an Ag-based conductor material is embedded, and the via on the surface of the substrate main body. In a ceramic circuit board having a thin film wiring layer electrically connected to, a metal layer selected from Cr, Pd and Ni is provided between the via and the thin film wiring layer. The main point is a ceramic circuit board.
【0009】請求項2の発明は、金属層の厚さが100
〜50000オングストロ−ムであることを特徴とする
請求項1に記載のセラミック回路基板を要旨とする。According to a second aspect of the invention, the metal layer has a thickness of 100.
A ceramic circuit board according to claim 1, wherein the ceramic circuit board has a thickness of up to 50,000 angstroms.
【0010】請求項3の発明は、金属層の外周端と前記
ビアの外周端との間隔が0.1mm以下の金属層で前記
ビアが被覆されてなることを特徴とする請求項1又は請
求項2に記載のセラミック回路基板を要旨とする。The invention according to claim 3 is characterized in that the via is covered with a metal layer in which the distance between the outer peripheral edge of the metal layer and the outer peripheral edge of the via is 0.1 mm or less. The gist of the ceramic circuit board according to Item 2.
【0011】請求項4の発明は、薄膜配線層にNiメッ
キ層を介して金属部材がろう付けされていることを特徴
とする請求項1〜3のいずれか1つに記載のセラミック
回路基板を要旨とする。According to a fourth aspect of the present invention, there is provided the ceramic circuit board according to any one of the first to third aspects, wherein the metal member is brazed to the thin film wiring layer via the Ni plating layer. Use as a summary.
【0012】ここで言うAg系の導体材料とは、Agを
主成分とする低抵抗導体材料であり、Agのみからなる
ものの他に、Agに20%未満のPd、Cuなどの金属
成分や、Cr2O3などの金属酸化物成分を添加したもの
でもよい。また焼成時にセラミックとの収縮率を整合さ
せ、さらにセラミックとの密着性を高めるため、ガラス
またはガラスセラミックからなる成分、あるいはそれに
類似するガラス系の成分を含んでもよい。The term "Ag-based conductor material" as used herein refers to a low-resistance conductor material containing Ag as a main component, and in addition to Ag only, metal components such as Pd and Cu less than 20% in Ag, the metal oxide component such as cr 2 O 3 may be obtained by addition. Further, in order to match the shrinkage rate with the ceramic at the time of firing and further improve the adhesion with the ceramic, a component made of glass or glass ceramic or a glass-based component similar thereto may be contained.
【0013】基板本体を構成するセラミックとは、Ag
系導体材料と同時焼成可能な、すなわち800〜110
0℃で焼成可能なガラスまたはガラスセラミック材料を
いう。例えばホウケイ酸ガラスや、更に数種類の酸化物
(MgO、CaO、SrO、BaO、Al2O3、K
2O、Na2O、Li2O、ZnO、ZrO2、TiO2)
を含むガラス、あるいはそれらガラスに骨材としてアル
ミナ、石英、ムライト、コ−ジエライトなどのセラミッ
ク粒子を混合したガラスセラミック材料を使うことがで
きる。The ceramic constituting the substrate body is Ag.
Simultaneous firing with the base conductor material, that is, 800 to 110
A glass or glass-ceramic material that can be fired at 0 ° C. For example, borosilicate glass and several kinds of oxides (MgO, CaO, SrO, BaO, Al 2 O 3 , K
2 O, Na 2 O, Li 2 O, ZnO, ZrO 2 , TiO 2 )
Or a glass-ceramic material obtained by mixing such glass with ceramic particles such as alumina, quartz, mullite, or cordierite as an aggregate.
【0014】Cr、Pd、Niから選択されるいずれか
1つの金属層は、真空蒸着法、スパッタリング法あるい
はメッキ法によって形成することができる。また金属層
の厚さが100〜50000オングストロ−ムであるの
は、100オングストロ−ム未満であると金属層を形成
する効果が十分に発揮されないためである。また500
00オングストロ−ムより厚くすると、金属層を形成す
る効果は十分発揮されるものの、金属層を形成するC
r、Pd、Niが電気的に高抵抗であり、配線抵抗が増
加してしまうため不適である。またセラミックと、金属
層と、薄膜配線層との熱膨張係数の差による熱応力によ
って、金属層あるいは薄膜配線層の剥離が発生する場合
がある。さらに工程時間が長くなり、コスト高を招くた
め好ましくない。なお金属層の厚さは150〜1000
0オングストロ−ムであると、Cr、Pd及びNiから
選択されるいずれか1つの金属層の効果を十分に発揮
し、さらにコストの面でより好ましい。Any one metal layer selected from Cr, Pd and Ni can be formed by a vacuum deposition method, a sputtering method or a plating method. The reason why the thickness of the metal layer is 100 to 50000 angstroms is that if the thickness is less than 100 angstroms, the effect of forming the metal layer is not sufficiently exhibited. Again 500
If the thickness is greater than 00 angstroms, the effect of forming the metal layer is sufficiently exhibited, but C forming the metal layer is formed.
r, Pd, and Ni are electrically unsuitable because they have high resistance and increase wiring resistance. Further, the metal layer or the thin film wiring layer may be peeled off due to the thermal stress due to the difference in thermal expansion coefficient among the ceramic, the metal layer, and the thin film wiring layer. Furthermore, the process time becomes longer and the cost increases, which is not preferable. The thickness of the metal layer is 150 to 1000.
When it is 0 angstrom, the effect of any one metal layer selected from Cr, Pd and Ni is sufficiently exhibited, and it is more preferable in terms of cost.
【0015】Cr、Pd及びNiから選択されるいずれ
か1つの金属層を、Ag系の導体材料が埋設されてなる
ビア上に選択的に形成するため、フォトリソグラフィ−
技術を応用することができる。例えば、基板本体上にC
r、Pd及びNiから選択されるいずれか1つの金属層
を、真空蒸着法あるいはスパッタリング法によって所定
の厚さに形成し、該金属層上に感光性レジスト剤を塗
布、乾燥し、所定のパタ−ンのマスクにより露光、現像
を行い、Ag系のビア上の金属層上のみにレジスト剤が
覆う状態とする。次に露出した金属層をエッチングによ
り除去し、さらにレジスト剤を除去することにより、金
属層をAg系のビア上に選択的に形成することができ
る。Since any one metal layer selected from Cr, Pd, and Ni is selectively formed on the via in which the Ag-based conductor material is buried, photolithography is performed.
Technology can be applied. For example, C on the substrate body
Any one metal layer selected from r, Pd and Ni is formed to a predetermined thickness by a vacuum vapor deposition method or a sputtering method, a photosensitive resist agent is applied onto the metal layer and dried to form a predetermined pattern. -Exposure and development are performed by using a mask of a mask so that the resist agent covers only the metal layer on the Ag-based via. Next, the exposed metal layer is removed by etching, and the resist agent is further removed, whereby the metal layer can be selectively formed on the Ag-based via.
【0016】メッキ法は、Cr、Pd及びNiから選択
されるいずれか1つの金属層を、Ag系の導体材料が埋
設されてなるビア上に選択的に形成するため有効であ
る。電解メッキ法あるいは無電解メッキ法によって、A
g系導体材料からなるビア表面にのみ選択的にメッキ層
が形成されるためである。The plating method is effective for selectively forming any one metal layer selected from Cr, Pd, and Ni on the via in which the Ag-based conductor material is buried. A by electrolytic plating method or electroless plating method
This is because the plating layer is selectively formed only on the via surface made of a g-based conductor material.
【0017】金属層の外周端とビアの外周端との間隔が
0.1mm以下とは、ビアの外周端上の一点から金属層
の外周端までの最短距離をその一点における両外周端の
間隔とし、そしてビアの外周端全周の全ての点における
間隔が0.1mm以下であることを言う。ここで金属層
の外周端とビアの外周端との間隔が0.1mm以下であ
るような金属層でビアを被覆する理由は以下のためであ
る。金属層の外周端とビアの外周端との間隔が0.1m
mより大きい金属層でビアを被覆すると、セラミック部
と金属層を構成するCr、Pd及びNiとの密着性が劣
るため両者の界面で剥離が発生する恐れがある。もちろ
ん、金属層はビアを少なくとも完全に被覆しなければ、
金属層を形成する効果が不十分であるのは言うまでもな
い。When the distance between the outer peripheral edge of the metal layer and the outer peripheral edge of the via is 0.1 mm or less, the shortest distance from one point on the outer peripheral edge of the via to the outer peripheral edge of the metal layer is the distance between both outer peripheral edges at that point. And that the distances at all points around the entire outer peripheral edge of the via are 0.1 mm or less. The reason for coating the via with a metal layer in which the distance between the outer peripheral edge of the metal layer and the outer peripheral edge of the via is 0.1 mm or less is as follows. The distance between the outer edge of the metal layer and the outer edge of the via is 0.1 m
When the via is covered with a metal layer larger than m, the adhesion between the ceramic portion and Cr, Pd, and Ni forming the metal layer is poor, and therefore peeling may occur at the interface between the two. Of course, the metal layer must at least completely cover the via,
It goes without saying that the effect of forming the metal layer is insufficient.
【0018】Cr、Pd及びNiから選択されるいずれ
か1つの金属層を介して形成する薄膜配線は、従来知ら
れている材料またはその組み合わせが使用できる。例え
ば第1層として、セラミックとの密着性に優れた4A
族、5A族元素、あるいはその化合物からなる薄膜層と
し、その上に第2層としてMo、Cu、Fe、Al等の
応力緩和層、さらに表層としてAuなどの腐食防止効果
の優れた薄膜層を形成した多層薄膜層を形成することが
できる。For the thin film wiring formed via any one metal layer selected from Cr, Pd and Ni, conventionally known materials or a combination thereof can be used. For example, as the first layer, 4A that has excellent adhesion to ceramics
A thin film layer composed of a group 5A group element or a compound thereof, on which a stress relaxation layer of Mo, Cu, Fe, Al or the like is formed as a second layer, and a thin film layer of Au or the like having an excellent corrosion prevention effect is formed as a surface layer. The formed multi-layered thin film layer can be formed.
【0019】セラミック回路基板に金属部材を接合する
場合は、例えばAg72−Cu28などのろう材を用いたろ
う付けを行うことができる。この場合、薄膜配線層の最
上層はNiなどのろう材が濡れ易い材料であることが好
ましい。例えば、薄膜配線層上にNiメッキすることに
よりNi層を形成することが可能である。なお、金属部
材あるいは金属部材のろう付け部も同様に、ろう材に濡
れ易い材料であることが好ましい。When a metal member is joined to the ceramic circuit board, brazing using a brazing material such as Ag 72 -Cu 28 can be performed. In this case, it is preferable that the uppermost layer of the thin film wiring layer is made of a material such as Ni that is easily wetted by the brazing material. For example, the Ni layer can be formed by plating the thin film wiring layer with Ni. Similarly, the metal member or the brazed portion of the metal member is preferably made of a material that easily wets the brazing material.
【0020】[0020]
【作用】内部にAg系導体材料が埋設されてなるビアを
有する基板本体と、該基板本体の表面にて前記ビアに電
気的に接続される薄膜配線層とを備えるセラミック回路
基板において、前記ビアと前記薄膜配線層との間に、C
r、Pd及びNiから選択されるいずれか1つの金属層
を形成することにより、薄膜の形成工程上の熱処理など
で、Ag系のビアと薄膜配線層間での膨れ、剥がれを防
ぐことができる。これはCr、Pd及びNiから選択さ
れるいずれか1つの金属層が、Ag系導体材料、薄膜配
線材料のいずれに対しても密着強度が高く、Ag系のビ
アと薄膜配線層を強固に密着させることができるためで
ある。また、このような内部にAg系導体材料が埋設さ
れてなるビアを有する基板本体上に形成した薄膜配線層
上に、金属部材をろう付けすることによって、該基板本
体に金属部材を十分な密着強度でろう付けすることが可
能となる。In the ceramic circuit board, the substrate main body has a via having an Ag-based conductor material embedded therein, and a thin film wiring layer electrically connected to the via on the surface of the substrate main body. And C between the thin film wiring layer and
By forming any one metal layer selected from r, Pd, and Ni, it is possible to prevent swelling and peeling between the Ag-based via and the thin film wiring layer due to heat treatment in the thin film forming process. This is because any one metal layer selected from Cr, Pd, and Ni has high adhesion strength to both Ag-based conductor material and thin-film wiring material, and firmly adheres the Ag-based via and the thin-film wiring layer. This is because it can be done. Further, by brazing the metal member on the thin film wiring layer formed on the substrate body having the via in which the Ag-based conductor material is embedded, the metal member is sufficiently adhered to the substrate body. It becomes possible to braze with strength.
【0021】[0021]
【実施例】以下に、本発明の範囲のセラミック回路基板
の実施例を図1、図2に基いて記載するとともに、本発
明の範囲外のものについても比較例として記載する。 実施例1 CaO−MgO−Al2O3−SiO2−B2O3系ガラス
粉末とアルミナ粒子から製作されたセラミックグリ−ン
シ−トに、Ag系導体ぺ−ストを使用して配線パタ−ン
を印刷した後、複数枚積層し熱圧着した。層間の導体の
接続は、グリ−ンシ−トにパンチングにより形成した
0.12mmφのスル−ホ−ル中にAg系導体ぺ−スト
を充填して行った。積層体を大気中250℃の熱処理で
脱バインダを行い、次いで大気中950℃、3時間の熱
処理で焼成を行った。こうして0.10mmφのAg系
のビア(12)を有する基板本体(11)を得た。さら
に基板本体(11)の薄膜配線層を形成する側(11
a)を研磨し、表面粗さ(Ra)を0.2μm以下とし
た。EXAMPLES Examples of ceramic circuit boards within the scope of the present invention will be described below with reference to FIGS. 1 and 2, and those outside the scope of the present invention will also be described as comparative examples. Example 1 CaO-MgO-Al 2 O 3 -SiO 2 -B 2 O 3 based ceramic green fabricated from glass powder and alumina particles - Nshi - Doo, Ag-based conductor Bae - wiring pattern using strike - After printing, the sheets were laminated and thermocompression bonded. The connection of the conductors between the layers was performed by filling a 0.12 mmφ through hole formed by punching a green sheet with an Ag-based conductor paste. The laminated body was heat-treated in the air at 250 ° C. to remove the binder, and then fired in the air at 950 ° C. for 3 hours. Thus, a substrate body (11) having a 0.10 mmφ Ag-based via (12) was obtained. Further, on the side (11) where the thin film wiring layer of the substrate body (11) is formed.
The surface roughness (Ra) was adjusted to 0.2 μm or less by polishing a).
【0022】得られた基板本体(11)を真空蒸着装置
内にセットし、内部を10-6Torr以下に減圧後、2
50℃に加熱し、真空蒸着法によりCr層を150オン
グストロ−ムの厚さで形成した。Cr層上に感光性レジ
スト剤を塗布、乾燥し、所定パタ−ンのマスクにより露
光、現像を行い、Ag系のビア(12)上のCr層のみ
に0.12mmφのレジスト剤が覆う状態とした。次に
露出したCr層をエッチングにより除去し、さらにレジ
スト剤を除去することにより、Ag系のビア(12)上
に0.12mmφのCr層(13)を形成した基板本体
(11)を得ることができた。The obtained substrate body (11) is set in a vacuum vapor deposition apparatus, and the inside pressure is reduced to 10 -6 Torr or less, and then 2
After heating to 50 ° C., a Cr layer having a thickness of 150 Å was formed by a vacuum evaporation method. A photosensitive resist agent was applied onto the Cr layer, dried, exposed and developed with a mask having a predetermined pattern, and a state in which only the Cr layer on the Ag-based via (12) was covered with the resist agent having a diameter of 0.12 mm did. Next, the exposed Cr layer is removed by etching and the resist agent is further removed to obtain a substrate body (11) having a 0.12 mmφ Cr layer (13) formed on an Ag-based via (12). I was able to.
【0023】次に、基板本体(11)を真空蒸着装置内
にセットし、内部を10-6Torr以下に減圧後、25
0℃に加熱し、Crからなる金属層(13)上へ真空蒸
着法によりTi層(14)を2000オングストロ−
ム、さらにその上にCu層(15)を5000オングス
トロ−ムの厚さで形成した。次にCu層(15)上に感
光性レジスト剤を塗布、乾燥し、所定パタ−ンのマスク
により露光、現像を行った。レジスト剤の覆われていな
い箇所が薄膜配線層となるところで、そこへCuメッキ
層(16)、Niメッキ層(17)さらにAuメッキ層
(18)の順で形成する。次にレジスト剤を除去し、不
要なCu層、Ti層をエッチングによって除去した。最
後に、基板本体(11)を窒素雰囲気中、250℃の熱
処理でアニ−ルし、薄膜配線層を形成したセラミック回
路基板を得た。得られたセラミック回路基板では、Ag
系のビア(12)と薄膜配線層の密着は十分で、膨れ、
剥がれ等の不良は発生しなかった。Next, the substrate body (11) is set in a vacuum vapor deposition apparatus, and the inside pressure is reduced to 10 -6 Torr or less, then 25
After heating to 0 ° C., a Ti layer (14) of 2000 angstrom is formed on the metal layer (13) of Cr by vacuum deposition.
And a Cu layer (15) having a thickness of 5000 angstrom was formed thereon. Next, a photosensitive resist agent was applied on the Cu layer (15), dried, and exposed and developed with a mask having a predetermined pattern. A Cu plating layer (16), a Ni plating layer (17), and then an Au plating layer (18) are formed in this order on a portion where the resist agent is not covered becomes a thin film wiring layer. Next, the resist agent was removed, and unnecessary Cu layer and Ti layer were removed by etching. Finally, the substrate body (11) was annealed at 250 ° C. in a nitrogen atmosphere to obtain a ceramic circuit substrate having a thin film wiring layer formed thereon. In the obtained ceramic circuit board, Ag
Adhesion between the system via (12) and the thin film wiring layer is sufficient,
No defects such as peeling occurred.
【0024】[0024]
【表1】 [Table 1]
【0025】実施例2〜5 実施例2〜5は、金属層であるCr層の厚さを100、
300、1000、3000オングストロ−ムと変えた
他は、実施例1と同じ方法でセラミック回路基板を作製
した例である。いずれも得られたセラミック回路基板
は、Ag系のビアと薄膜配線層の密着は十分で、膨れ、
剥がれ等の不良は発生しなかった。Examples 2 to 5 In Examples 2 to 5, the thickness of the Cr layer, which is a metal layer, is 100,
This is an example in which a ceramic circuit board was manufactured by the same method as in Example 1 except that the thickness was changed to 300, 1000 and 3000 angstroms. In all of the obtained ceramic circuit boards, the adhesion between the Ag-based via and the thin film wiring layer is sufficient, and the swelling,
No defects such as peeling occurred.
【0026】実施例6〜8 実施例6〜8は、金属層をNiで形成し、またその厚さ
をそれぞれ150、300、1000オングストロ−ム
と変えた他は、実施例1と同じ方法でセラミック回路基
板を作製した例である。いずれも得られたセラミック回
路基板は、Ag系のビアと薄膜配線層の密着は十分で、
膨れ、剥がれ等の不良は発生しなかった。Examples 6 to 8 Examples 6 to 8 are the same as Example 1 except that the metal layer is made of Ni and the thickness thereof is changed to 150, 300 and 1000 angstroms, respectively. It is an example of producing a ceramic circuit board. In all of the obtained ceramic circuit boards, the adhesion between the Ag-based via and the thin film wiring layer is sufficient,
No defects such as swelling and peeling occurred.
【0027】実施例9〜11 実施例9〜11は、金属層をPdで形成し、またその厚
さをそれぞれ150、300、1000オングストロ−
ムと変えた他は、実施例1と同じ方法でセラミック回路
基板を作製した例である。いずれも得られたセラミック
回路基板は、Ag系のビアと薄膜配線層の密着は十分
で、膨れ、剥がれ等の不良は発生しなかった。Examples 9 to 11 In Examples 9 to 11, the metal layer was formed of Pd and the thickness thereof was 150, 300 and 1000 angstroms, respectively.
This is an example of producing a ceramic circuit board by the same method as in Example 1 except that the ceramic circuit board was changed. In each of the obtained ceramic circuit boards, the Ag-based via and the thin film wiring layer were sufficiently adhered to each other, and defects such as swelling and peeling did not occur.
【0028】実施例12、13 実施例12、13は、Crからなる金属層の大きさをそ
れぞれ0.20mmφ、0.30mmφとする他は、実
施例1と同じ方法でセラミック回路基板を作製した例で
ある。いずれも得られたセラミック回路基板は、Ag系
のビアと薄膜配線層の密着は十分で、膨れ、剥がれ等の
不良は発生しなかった。Examples 12 and 13 In Examples 12 and 13, ceramic circuit boards were produced in the same manner as in Example 1 except that the size of the metal layer made of Cr was 0.20 mmφ and 0.30 mmφ, respectively. Here is an example. In each of the obtained ceramic circuit boards, the Ag-based via and the thin film wiring layer were sufficiently adhered to each other, and defects such as swelling and peeling did not occur.
【0029】実施例14〜16 実施例14、15、16は金属層であるNi層をめっき
法で形成した例である。はじめに実施例1と同様な方法
でAg系のビアを有する、研磨済みの基板本体を得る。
得られた基板本体において、薄膜配線層を接続しないA
g系のビアや他の回路部分をマスキング剤で覆い、メッ
キのマスクとする。次にメッキ法により、マスクの覆っ
ていないAg系のビアにNiメッキ層をそれぞれ500
0、10000、50000オングストロ−ム形成し
た。そして、有機溶剤を用いてマスキング剤を除去し、
洗浄し、Niからなる金属層を、Ag系のビア上に形成
した基板本体を得た。Examples 14 to 16 Examples 14, 15 and 16 are examples in which a Ni layer which is a metal layer is formed by a plating method. First, a polished substrate body having Ag-based vias is obtained in the same manner as in Example 1.
In the obtained substrate body, the thin film wiring layer is not connected A
A g-type via and other circuit parts are covered with a masking agent to form a plating mask. Next, a Ni plating layer is applied to each of the Ag-based vias not covered by the mask by plating by 500
0, 10,000, and 50,000 angstroms were formed. Then, the masking agent is removed using an organic solvent,
After cleaning, a substrate body was obtained in which a metal layer made of Ni was formed on the Ag-based via.
【0030】次に基板本体を真空蒸着装置内にセット
し、内部を10-6Torr以下に減圧後、250℃に加
熱し、Niからなる金属層上へ真空蒸着法によりTi層
を2000オングストロ−ムさらにその上にCu層を5
000オングストロ−ムの厚さで形成した。次にCu層
上に感光性レジスト剤を塗布、乾燥し、所定パタ−ンの
マスクにより露光、現像を行った。レジスト剤の覆われ
ていない箇所が薄膜配線層となるところで、そこへ電解
メッキ法により順にCuメッキ層、Niメッキ層、Au
メッキ層を形成する。そして、レジスト剤を除去し、不
要なTi層、Cu層をエッチングによって除去した。最
後に、基板本体を窒素雰囲気中、250℃の熱処理でア
ニ−ルし、薄膜配線層を形成したセラミック回路基板を
得た。得られたセラミック回路基板では、Ag系のビア
と薄膜配線層の密着は十分で、膨れ、剥がれ等の不良は
発生しなかった。Next, the substrate main body is set in a vacuum vapor deposition apparatus, the inside pressure is reduced to 10 -6 Torr or less, then heated to 250 ° C., and a Ti layer of 2000 angstrom is formed on the metal layer made of Ni by the vacuum vapor deposition method. And a Cu layer on top of it
It was formed to a thickness of 000 angstroms. Next, a photosensitive resist agent was applied onto the Cu layer, dried, and exposed and developed with a mask having a predetermined pattern. A place where the resist agent is not covered becomes a thin film wiring layer, and a Cu plating layer, a Ni plating layer, and an Au layer are sequentially formed there by an electrolytic plating method.
Form a plating layer. Then, the resist agent was removed, and unnecessary Ti layer and Cu layer were removed by etching. Finally, the substrate body was annealed by heat treatment at 250 ° C. in a nitrogen atmosphere to obtain a ceramic circuit substrate on which a thin film wiring layer was formed. In the obtained ceramic circuit board, the Ag-based via and the thin film wiring layer were sufficiently adhered to each other, and defects such as swelling and peeling did not occur.
【0031】実施例17 実施例17は、本発明の手法により形成した薄膜配線層
を介して、基板本体上に金属部材をろう付けする例であ
る。図2に示すように、実施例1と同様にして、Ag系
のビア(22)を有する基板本体(21)に、Crから
なる金属層(23)を0.12mmφ、厚さ150オン
グストロ−ムに形成する。次にCrからなる金属層(2
3)上へ真空蒸着法によりTi層(24)を2000オ
ングストロ−ム、その上にMo層(25)を3000オ
ングストロ−ム、さらにその上にCu層(26)を50
00オングストロ−ムの厚さで形成した。次にCu層
(26)上に感光性レジスト剤を塗布、乾燥し、所定パ
タ−ンのマスクにより露光、現像を行う。レジスト剤の
覆われていない箇所が、ろう付けの下地となるところ
で、そこへ電解めっきによりCuメッキ層(27)、そ
の上へNiメッキ層(28)を形成する。そして、レジ
スト剤を除去し、不要なCu層、Mo層、Ti層をエッ
チングによって除去した。次に、基板本体(21)を窒
素雰囲気中、500℃の熱処理でアニ−ルして、2mm
φのろう付け用下地を形成した基板本体(21)を得
た。Ag72−Cu28からなるろう材(29)を、ろう付
けする鍔状部(31)に溶融付着したリ−ドピン(3
0)を金属部材として用意する。リ−ドピン(30)は
コバ−ル製で、軸径0.45mm、鍔状部(31)は
0.7mmφのものを用意した。リ−ドピン(30)と
基板本体(21)を、炭素製のろう付け治具にセット
し、窒素雰囲気中、840℃の熱処理でろう付けを行っ
た。そして、リ−ドピン(30)を含んだ表面に露出す
る回路部の全てに、電解メッキ法でNi−Auメッキ層
による被覆層(図示せず)を形成し、250℃の熱処理
でアニ−ルした。ろう付け強度は、リ−ドピン(30)
をろう付け面に対し45゜上方へ引っ張って試験した。
いずれのリ−ドピン(30)も軸部(32)で切断さ
れ、基板本体(21)とリ−ドピン(30)は十分な強
度でろう付けされていた。Example 17 Example 17 is an example in which a metal member is brazed onto a substrate body through a thin film wiring layer formed by the method of the present invention. As shown in FIG. 2, in the same manner as in Example 1, the metal layer (23) made of Cr was 0.12 mmφ and the thickness was 150 angstrom on the substrate body (21) having the Ag-based vias (22). To form. Next, a metal layer made of Cr (2
3) a Ti layer (24) of 2000 angstroms, a Mo layer (25) of 3000 angstroms thereon, and a Cu layer (26) of 50 thereon by a vacuum deposition method.
It was formed to a thickness of 00 angstrom. Next, a photosensitive resist agent is applied on the Cu layer (26), dried, and exposed and developed with a mask having a predetermined pattern. A Cu plating layer (27) is formed thereon by electrolytic plating, and a Ni plating layer (28) is formed on the area where the resist agent is not covered becomes a base for brazing. Then, the resist agent was removed, and unnecessary Cu layer, Mo layer, and Ti layer were removed by etching. Next, the substrate body (21) was annealed by heat treatment at 500 ° C. in a nitrogen atmosphere to 2 mm.
A substrate body (21) on which a φ brazing substrate was formed was obtained. A lead pin (3) in which a brazing material (29) made of Ag 72 -Cu 28 is melted and adhered to a brim (31) to be brazed.
0) is prepared as a metal member. The lead pin (30) was made of Kovar, the shaft diameter was 0.45 mm, and the collar-shaped portion (31) was 0.7 mmφ. The lead pin (30) and the substrate body (21) were set on a carbon brazing jig, and brazing was performed by heat treatment at 840 ° C. in a nitrogen atmosphere. Then, a coating layer (not shown) of a Ni-Au plating layer is formed on the entire surface of the circuit portion including the lead pin (30) exposed on the surface by electrolytic plating, and heat treatment is performed at 250 ° C. to anneal. did. The brazing strength is the lead pin (30)
Was tested by pulling it 45 ° above the brazing surface.
Any of the lead pins (30) was cut by the shaft portion (32), and the substrate body (21) and the lead pin (30) were brazed with sufficient strength.
【0032】比較例1 比較例1は、Ag系のビア上に薄膜配線層を直接形成し
た例である。金属層を形成する工程を省く他は、実施例
1と同様にして、Ag系のビアに直接Ti−Cuなる薄
膜層を形成し、そこへメッキ法によりCuメッキ層、N
iメッキ層さらにAuメッキ層の順で形成した。しか
し、250℃の熱処理でアニ−ルすると、Ag系のビア
と薄膜配線層との界面に膨れが発生し、密着強度は不十
分なものであった。Comparative Example 1 Comparative Example 1 is an example in which a thin film wiring layer is directly formed on an Ag-based via. Except for omitting the step of forming the metal layer, a Ti-Cu thin film layer is directly formed on the Ag-based via in the same manner as in Example 1, and a Cu plating layer and N
The i-plated layer and the Au-plated layer were formed in this order. However, when annealed by heat treatment at 250 ° C., swelling occurred at the interface between the Ag-based via and the thin film wiring layer, and the adhesion strength was insufficient.
【0033】比較例2 比較例2は、金属層であるCr層の厚さを50オングス
トロ−ムに変えた他は、実施例1と同じ方法でセラミッ
ク回路基板を作製した例である。しかし最後の工程、す
なわち250℃の熱処理でアニ−ルすると、Ag系のビ
アと薄膜配線層との界面に膨れが発生し、密着強度は不
十分なものであった。Comparative Example 2 Comparative Example 2 is an example in which a ceramic circuit board is manufactured by the same method as in Example 1 except that the thickness of the Cr layer which is the metal layer is changed to 50 Å. However, when annealed in the last step, that is, by heat treatment at 250 ° C., swelling occurred at the interface between the Ag-based via and the thin film wiring layer, and the adhesion strength was insufficient.
【0034】比較例3 比較例3は、Crからなる金属層の大きさを0.50m
mφに変えた他は、実施例17と同じ方法でリ−ドピン
をろう付けしたセラミック回路基板を作製した例であ
る。しかし、リ−ドピンの引っ張り試験を行ったとこ
ろ、セラミック部とCrからなる金属層の間で剥離し
た。Comparative Example 3 In Comparative Example 3, the size of the metal layer made of Cr was 0.50 m.
This is an example of manufacturing a ceramic circuit board with lead pins brazed in the same manner as in Example 17 except that mφ was changed. However, when a lead pin tensile test was conducted, peeling occurred between the ceramic portion and the metal layer made of Cr.
【0035】比較例4 比較例4は、Ni層からなる金属層の厚さを10000
0オングストロ−ムに変えた他は、実施例14と同じ方
法でセラミック回路基板を作製した例である。しかし最
後の工程、すなわち250℃の熱処理でアニ−ルする
と、Ag系のビアと薄膜配線層との間に膨れが発生し、
密着強度は不十分なものであった。Comparative Example 4 In Comparative Example 4, the thickness of the metal layer made of the Ni layer was 10,000.
This is an example of producing a ceramic circuit board by the same method as in Example 14 except that the thickness was changed to 0 angstrom. However, when annealed in the last step, that is, at a heat treatment of 250 ° C., swelling occurs between the Ag-based via and the thin film wiring layer,
The adhesion strength was insufficient.
【0036】[0036]
【発明の効果】本発明により、内部にAg系導体材料が
埋設されてなるビアを有する基板本体と、該基板本体の
表面にて前記ビアに電気的に接続される薄膜配線層とを
備えるセラミック回路基板において、ビアと薄膜配線層
との密着性を強固なものとすることができる。また、本
発明により形成した薄膜配線層を介して、金属部材を基
板本体に強固にろう付けすることができる。According to the present invention, a ceramic including a substrate body having a via in which an Ag-based conductor material is embedded, and a thin film wiring layer electrically connected to the via on the surface of the substrate body. In the circuit board, the adhesion between the via and the thin film wiring layer can be made strong. Further, the metal member can be firmly brazed to the substrate body through the thin film wiring layer formed according to the present invention.
【図1】 本発明のセラミック回路基板の構成を示す断
面図。FIG. 1 is a cross-sectional view showing a configuration of a ceramic circuit board of the present invention.
【図2】 金属部材をろう付けした本発明の回路基板の
構成を示す断面図。FIG. 2 is a cross-sectional view showing the configuration of the circuit board of the present invention in which a metal member is brazed.
(11)、(21):基板本体 (11a):基板本体(11)の薄膜配線層を形成する
側 (12)、(22):Ag系のビア (13)、(23):Crからなる金属層 (14)、(24):Ti層 (15)、(26):Cu層 (16)、(27):Cuめっき層 (17)、(28):Niめっき層 (18):Auめっき層 (25):Mo層 (29):Ag−Cu系ろう材 (30):リ−ドピン (31):リ−ドピンの鍔状部 (32):リ−ドピンの軸部(11), (21): Substrate body (11a): Side of the substrate body (11) on which the thin film wiring layer is formed (12), (22): Ag-based vias (13), (23): Cr Metal layer (14), (24): Ti layer (15), (26): Cu layer (16), (27): Cu plating layer (17), (28): Ni plating layer (18): Au plating Layer (25): Mo layer (29): Ag-Cu brazing filler metal (30): Lead pin (31): Lead pin collar portion (32): Lead pin shaft portion
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/24 H01L 21/88 J 3/38 23/14 C ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H05K 3/24 H01L 21/88 J 3/38 23/14 C
Claims (4)
ビアを有する基板本体と、該基板本体の表面にて前記ビ
アに電気的に接続される薄膜配線層とを備えるセラミッ
ク回路基板において、前記ビアと前記薄膜配線層との間
に、Cr、Pd及びNiから選択されるいずれか1つの
金属層を有することを特徴とするセラミック回路基板。1. A ceramic circuit board comprising: a substrate body having a via in which an Ag-based conductor material is embedded; and a thin film wiring layer electrically connected to the via on the surface of the substrate body. A ceramic circuit board having any one metal layer selected from Cr, Pd, and Ni between the via and the thin film wiring layer.
グストロ−ムであることを特徴とする請求項1に記載の
セラミック回路基板。2. The ceramic circuit board according to claim 1, wherein the metal layer has a thickness of 100 to 50,000 angstroms.
間隔が0.1mm以下の金属層で前記ビアが被覆されて
なることを特徴とする請求項1又は請求項2に記載のセ
ラミック回路基板。3. The via according to claim 1, wherein the via is covered with a metal layer in which a distance between an outer peripheral edge of the metal layer and an outer peripheral edge of the via is 0.1 mm or less. Ceramic circuit board.
部材がろう付けされていることを特徴とする請求項1〜
3のいずれか1つに記載のセラミック回路基板。4. The metal member is brazed to the thin film wiring layer via a Ni plating layer.
3. The ceramic circuit board according to any one of 3 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9980995A JPH08274218A (en) | 1995-03-30 | 1995-03-30 | Ceramic circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9980995A JPH08274218A (en) | 1995-03-30 | 1995-03-30 | Ceramic circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08274218A true JPH08274218A (en) | 1996-10-18 |
Family
ID=14257195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9980995A Pending JPH08274218A (en) | 1995-03-30 | 1995-03-30 | Ceramic circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08274218A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100447A (en) * | 2004-09-28 | 2006-04-13 | Kyocera Corp | Wiring board with lead pin |
JP2007294601A (en) * | 2006-04-24 | 2007-11-08 | Kyocera Corp | Wiring board |
-
1995
- 1995-03-30 JP JP9980995A patent/JPH08274218A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100447A (en) * | 2004-09-28 | 2006-04-13 | Kyocera Corp | Wiring board with lead pin |
JP2007294601A (en) * | 2006-04-24 | 2007-11-08 | Kyocera Corp | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11504159A (en) | Glass bonding layer for ceramic circuit board support substrate | |
JP3351043B2 (en) | Method for manufacturing multilayer ceramic substrate | |
JPH08274218A (en) | Ceramic circuit board | |
JP2004063811A (en) | Wiring substrate and its manufacturing method | |
JP3886791B2 (en) | Manufacturing method of multilayer wiring board | |
JP2001015895A (en) | Wiring board and its manufacture | |
US6471805B1 (en) | Method of forming metal contact pads on a metal support substrate | |
JP4688314B2 (en) | Wiring board manufacturing method | |
JP2002134885A (en) | Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet | |
JP2003224338A (en) | Glass ceramic wiring substrate | |
JP2000286353A (en) | Semiconductor device housing package | |
JP2589492B2 (en) | Ceramic circuit board | |
JP2002231860A (en) | Electronic part device | |
JP2004119547A (en) | Ceramic wiring board and its manufacturing method | |
JP4422452B2 (en) | Wiring board | |
JP2002198626A (en) | Manufacturing method of low temperature baking ceramic circuit board | |
JPH0227817B2 (en) | ||
JP2000165043A (en) | Circuit board | |
JP2690643B2 (en) | Wiring board | |
JPH0918144A (en) | Multilayer glass ceramic wiring board, production thereof and multilayer glass ceramic wiring board mounting structure | |
JP2004235346A (en) | Manufacturing method of multilayer wiring board | |
JP2002359465A (en) | Method of manufacturing multilayered wiring board | |
JPH09270479A (en) | Ceramic wiring substrate | |
JP2001102695A (en) | Ceramic circuit board and manufacturing method therefor | |
JPH05343851A (en) | Manufacture of multilayer ceramic substrate |