JP2001102695A - Ceramic circuit board and manufacturing method therefor - Google Patents

Ceramic circuit board and manufacturing method therefor

Info

Publication number
JP2001102695A
JP2001102695A JP27592899A JP27592899A JP2001102695A JP 2001102695 A JP2001102695 A JP 2001102695A JP 27592899 A JP27592899 A JP 27592899A JP 27592899 A JP27592899 A JP 27592899A JP 2001102695 A JP2001102695 A JP 2001102695A
Authority
JP
Japan
Prior art keywords
conductor
circuit board
ceramic
wiring layer
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27592899A
Other languages
Japanese (ja)
Inventor
Yuta Furukawa
雄太 古川
Akihiko Naito
昭彦 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP27592899A priority Critical patent/JP2001102695A/en
Publication of JP2001102695A publication Critical patent/JP2001102695A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a ceramic circuit board, by which electrical short circuits can be easily prevented using a simple constitution and to provided a method for manufacturing the ceramic circuit board. SOLUTION: Since first and second convex parts 21 and 22 have a thickness of 20 μm-40 μm, their thickness is equal to or larger than that of burrs 23 and 24 respectively generated at sections 25 and 26. Accordingly, when resistor paste is printed on the surface layer of a glass ceramic multilayer substrate 10, the printing plate can be protected surely, the printing plate can be prevented surely from being damaged by the burrs 23 and 24, and electrical short circuits can be prevented surely. Further, since the first and the second convex parts 21 and 22 are formed by partially increasing the thickness of a conductor wiring layer, the first and the second convex parts 21 and 22 can be formed easily on the conductor wiring layer. Consequently, electrical short circuits can be prevented easily using a simple constitution.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック回路基
板およびその製造方法に関し、特に表層に導体配線層を
備えたセラミック回路基板およびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board and a method of manufacturing the same, and more particularly, to a ceramic circuit board having a conductor wiring layer on a surface layer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置において、ICチップやLS
Iチップ等の半導体素子は、基板に設けられた半導体素
子搭載部に実装されて実用に供されている。アルミナ等
のセラミックスは耐熱性、耐久性、熱伝導性等に優れる
ため、この基板の材料として適しており、セラミック製
の半導体基板は現在盛んに使用されている。
2. Description of the Related Art In a semiconductor device, an IC chip or an LS
2. Description of the Related Art A semiconductor element such as an I-chip is mounted on a semiconductor element mounting portion provided on a substrate and put to practical use. Ceramics such as alumina are suitable as a material for this substrate because they have excellent heat resistance, durability, thermal conductivity, and the like, and ceramic semiconductor substrates are currently being used actively.

【0003】しかしながら、アルミナ基板は、比誘電率
が比較的大きいため伝送信号の遅延を生じさせ、また熱
膨張係数がシリコンに比べて大きいため、部品を搭載し
たときの温度変化に対する信頼性を確保するのが困難で
あるという問題があった。さらに、アルミナの焼成温度
は約1600℃と高いため、内層の配線として融点が高
くかつ電気抵抗率の大きいWまたはMoを使用する必要
があり、配線を微細にした場合、配線の電気抵抗値が大
きくなるという問題があった。
[0003] However, the alumina substrate has a relatively large relative dielectric constant, causing transmission signal delay, and has a larger coefficient of thermal expansion than silicon, so that reliability against temperature changes when components are mounted is ensured. There was a problem that it was difficult to do. Furthermore, since the firing temperature of alumina is as high as about 1600 ° C., it is necessary to use W or Mo having a high melting point and a large electric resistivity as the wiring of the inner layer. There was a problem of becoming larger.

【0004】このため、Ag、Cu等の低抵抗配線材料
と同時焼成を行うことができる低温焼成セラミック基板
の開発が進められており、その中でも比誘電率が比較的
小さいので伝送損失が小さく、かつ熱膨張率がシリコン
に近いため、フリップチップ方式による搭載が可能なガ
ラスを含有するガラスセラミック基板が注目されてい
る。このガラスセラミック基板に用いられるガラス材料
としては、ホウ珪酸系ガラス、MgO−Al23−Si
2系ガラス、CaO−Al23−SiO2系ガラス等が
挙げられ、通常、これらのガラス粉末に骨材を添加した
原料を用いてガラスセラミック基板が製造される。
For this reason, low-temperature fired ceramic substrates that can be fired simultaneously with low-resistance wiring materials such as Ag and Cu have been developed. Among them, the relative dielectric constant is relatively small, so that the transmission loss is small. In addition, since the thermal expansion coefficient is close to that of silicon, a glass ceramic substrate containing glass that can be mounted by a flip-chip method has been attracting attention. Glass materials used for this glass ceramic substrate include borosilicate glass, MgO-Al 2 O 3 -Si
O 2 -based glass, CaO—Al 2 O 3 —SiO 2 -based glass and the like can be mentioned. Usually, a glass ceramic substrate is manufactured using a raw material obtained by adding an aggregate to these glass powders.

【0005】また、このようなガラスセラミック基板
は、基板サイズを縮小し、搭載ボードへの搭載密度を向
上させ、さらに電気特性を向上させるため、一般に複数
枚のガラスセラミックスのグリーンシートを積層および
焼成してガラスセラミック多層基板が製造される。
In order to reduce the size of the glass ceramic substrate, improve the mounting density on the mounting board, and further improve the electrical characteristics, generally, a plurality of glass ceramic green sheets are laminated and fired. As a result, a glass ceramic multilayer substrate is manufactured.

【0006】[0006]

【発明が解決しようとする課題】ところで、一般に集積
回路に使用されるセラミック回路基板において、多層回
路基板の層間に設けられる内蔵抵抗体の他、セラミック
回路基板の表層に設けられた導体配線層と外部抵抗体等
からなる回路が設けられ、セラミック回路基板の高機能
化、低コスト化に貢献している。
By the way, in a ceramic circuit board generally used for an integrated circuit, in addition to a built-in resistor provided between layers of a multi-layer circuit board, a conductor wiring layer provided on a surface layer of the ceramic circuit board is provided. A circuit composed of an external resistor and the like is provided, contributing to higher performance and lower cost of the ceramic circuit board.

【0007】このようなセラミック回路基板上に導体配
線層を形成する方法としては、薄膜法、めっき法、厚膜
法等に大別されるが、スクリーン印刷等により行われる
厚膜法は、セラミック基板との充分な密着強度を有する
導体配線層を低コストで形成することができる。
The method of forming a conductor wiring layer on such a ceramic circuit board is roughly classified into a thin film method, a plating method, a thick film method, and the like. A conductor wiring layer having sufficient adhesion strength to the substrate can be formed at low cost.

【0008】そして、セラミック回路基板上に微細な導
体パターンを形成する場合、導体ペーストを上記の厚膜
法により印刷し、乾燥および焼成した後、導体配線層に
レーザ光を照射することによって切断部を形成し、パタ
ーン間隔が例えば100μm以下の導体パターンを形成
する手法がある。
When a fine conductor pattern is formed on a ceramic circuit board, a conductor paste is printed by the above-mentioned thick film method, dried and fired, and then the conductor wiring layer is irradiated with laser light to form a cut portion. To form a conductor pattern having a pattern interval of, for example, 100 μm or less.

【0009】また、セラミック回路基板の表層に厚膜抵
抗体層を形成する場合、一般的にはガラス組成分に導電
性物質を加えたものをペースト状にして印刷し、焼結し
て抵抗体層とする。このとき、抵抗体層の保護や耐候性
の向上を目的として、抵抗体層をガラス系材料で覆うよ
うに印刷し、焼成することによりオーバーコート層を形
成することが行われている。さらに、レーザトリミング
等の手法を用いて抵抗体層の抵抗値が微調整される。
When a thick-film resistor layer is formed on the surface layer of a ceramic circuit board, generally, a resistor obtained by adding a conductive material to a glass composition is printed in a paste form, sintered, and sintered. Layers. At this time, for the purpose of protecting the resistor layer and improving the weather resistance, an overcoat layer is formed by printing and baking the resistor layer with a glass-based material. Further, the resistance value of the resistor layer is finely adjusted using a technique such as laser trimming.

【0010】しかしながら、導体配線層にレーザ光を照
射することによって切断部を形成したとき、レーザ光の
照射により上記の切断部に厚みが例えば20μm以下の
溶融突起、いわゆるばりが発生する場合がある。切断部
にばりが発生すると、後工程で抵抗体層を印刷により形
成するとき、上記のばりによって抵抗体ペーストの印刷
版が破損し、導体パターンの切断部に抵抗体ペーストが
付着して焼成後、回路が電気的に短絡する恐れがあると
いう問題があった。
However, when a cut portion is formed by irradiating the conductor wiring layer with a laser beam, the projection of the laser beam may cause a fusion protrusion having a thickness of, for example, 20 μm or less, so-called burrs, to the cut portion. . When burrs are generated in the cut portion, when the resistor layer is formed by printing in a later step, the printing plate of the resistor paste is damaged by the above burrs, and the resistor paste adheres to the cut portion of the conductor pattern and after firing, However, there is a problem that the circuit may be electrically short-circuited.

【0011】本発明は、このような問題を解決するため
なされたものであり、回路の電気的な短絡を簡単な構成
で容易に防止するセラミック回路基板およびその製造方
法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a ceramic circuit board which can easily prevent an electrical short circuit with a simple configuration and a method of manufacturing the same. I do.

【0012】[0012]

【課題を解決するための手段】本発明の請求項1記載の
セラミック回路基板によると、導体配線層を第1および
第2の導体パターンに分断する切断部が導体配線層に形
成され、第1および第2の導体パターン上に上記の切断
部を挟むように第1および第2の凸部が設けられてい
る。このため、たとえ切断部にばりが発生していても、
後工程で抵抗体層を印刷により形成するとき、第1およ
び第2の凸部により抵抗体ペーストの印刷版を保護し、
ばりによって上記の印刷版が破損することを防止する。
したがって、切断部に抵抗体ペーストが付着することを
防止し、焼成後、回路が電気的に短絡することなく、セ
ラミック回路基板の良好な電気特性を確保することがで
きる。
According to the ceramic circuit board of the present invention, a cut portion for dividing the conductive wiring layer into the first and second conductive patterns is formed in the conductive wiring layer. First and second protrusions are provided on the second conductor pattern so as to sandwich the cut portion. For this reason, even if burrs are generated at the cut part,
When the resistor layer is formed by printing in a later step, the printing plate of the resistor paste is protected by the first and second protrusions,
The printing plate is prevented from being damaged by burrs.
Therefore, it is possible to prevent the resistor paste from adhering to the cut portion, and to ensure good electrical characteristics of the ceramic circuit board without short-circuiting the circuit after firing.

【0013】本発明の請求項2記載のセラミック回路基
板によると、第1および第2の凸部は厚みが20μm以
上、40μm以下であるので、第1および第2の凸部の
厚みを切断部に発生するばりの厚みよりも大きくするこ
とができる。したがって、表層に抵抗体ペーストを印刷
するとき、印刷版を確実に保護してばりによって印刷版
が破損することを確実に防止し、回路の電気的な短絡を
確実に防止することができる。
According to the ceramic circuit board of the second aspect of the present invention, the first and second projections have a thickness of not less than 20 μm and not more than 40 μm. Can be made larger than the thickness of the burrs generated on the surface. Therefore, when printing the resistor paste on the surface layer, the printing plate can be reliably protected, the printing plate can be reliably prevented from being damaged by burrs, and the electrical short circuit of the circuit can be reliably prevented.

【0014】第1および第2の凸部の厚みが20μm未
満であると、切断部に発生するばりの厚みが第1および
第2の凸部の厚みよりも大きくなる場合があり、表層に
抵抗体ペーストを印刷するとき、切断部のばりから印刷
版を保護することができなくなる恐れがある。また、第
1および第2の凸部の厚みが40μmを超えると、導体
配線層上に第1および第2の凸部を形成することが困難
になり、製造工程が複雑になって製造コストが上昇する
恐れがある。
If the thickness of the first and second projections is less than 20 μm, the thickness of the burr generated at the cut portion may be larger than the thickness of the first and second projections, and the surface layer may have a resistance. When printing the body paste, the printing plate may not be able to be protected from the burrs of the cut portion. If the thickness of the first and second projections exceeds 40 μm, it becomes difficult to form the first and second projections on the conductor wiring layer, the manufacturing process becomes complicated, and the manufacturing cost is reduced. May rise.

【0015】本発明の請求項3記載のセラミック回路基
板の製造方法によると、導体配線層上に第1および第2
の凸部を形成し、導体配線層を第1および第2の凸部間
で第1および第2の導体パターンに分断し、導体配線層
に切断部を形成する。このため、たとえ切断部にばりが
発生しても、後工程で抵抗体層を印刷により形成すると
き、第1および第2の凸部により抵抗体ペーストの印刷
版を保護し、ばりによって上記の印刷版が破損すること
を防止する。したがって、切断部に抵抗体ペーストが付
着することを防止し、焼成後、回路が電気的に短絡する
ことなく、セラミック回路基板の良好な電気特性を確保
することができる。
According to the method for manufacturing a ceramic circuit board according to the third aspect of the present invention, the first and second ceramic circuit boards are formed on the conductor wiring layer.
Are formed, the conductor wiring layer is divided into first and second conductor patterns between the first and second protrusions, and cut portions are formed in the conductor wiring layer. For this reason, even if burrs are generated in the cut portion, when the resistor layer is formed by printing in a later step, the printing plate of the resistor paste is protected by the first and second convex portions, and the burrs described above are used. Prevents the printing plate from being damaged. Therefore, it is possible to prevent the resistor paste from adhering to the cut portion, and to ensure good electrical characteristics of the ceramic circuit board without short-circuiting the circuit after firing.

【0016】本発明の請求項4記載のセラミック回路基
板の製造方法によると、第1および第2の凸部は導体配
線層の部分厚付けにより形成されるので、導体ペースト
の印刷および乾燥を複数回繰り返し、多層印刷後、1回
焼成を行うか、または導体ペーストの印刷、乾燥および
焼成を複数回繰り返すことにより、導体配線層上に容易
に第1および第2の凸部を形成することができる。した
がって、回路の電気的な短絡を簡単な構成で容易に防止
することができる。
According to the method for manufacturing a ceramic circuit board according to the fourth aspect of the present invention, since the first and second projections are formed by partially thickening the conductor wiring layer, printing and drying of the conductor paste are performed in a plurality. It is possible to easily form the first and second projections on the conductor wiring layer by repeating firing once, performing multi-layer printing, firing once, or repeating printing, drying and firing of the conductor paste a plurality of times. it can. Therefore, an electrical short circuit can be easily prevented with a simple configuration.

【0017】本発明の請求項5記載のセラミック回路基
板の製造方法によると、切断部はレーザ光の照射により
形成されるので、例えばYAGレーザやエキシマレーザ
等を用いてレーザ光のスポット径を絞ることにより、第
1および第2の凸部間の所望の箇所にレーザ光を照射し
て導体配線層を第1および第2の凸部間で第1および第
2の導体パターンに簡便にかつ精度よく分断することが
できる。したがって、セラミック回路基板の表層にさら
に微細な導体パターンを形成することができる。
According to the method of manufacturing a ceramic circuit board according to the fifth aspect of the present invention, since the cut portion is formed by irradiating a laser beam, the spot diameter of the laser beam is reduced using, for example, a YAG laser or an excimer laser. Thereby, a desired location between the first and second projections is irradiated with a laser beam so that the conductor wiring layer is easily and accurately formed between the first and second projections into the first and second conductor patterns. Can be well divided. Therefore, a finer conductive pattern can be formed on the surface layer of the ceramic circuit board.

【0018】本発明のセラミック回路基板としては、セ
ラミックを絶縁体として使用するものであれば単層でも
多層でもよく、多層のセラミック回路基板の場合はその
製法として、グリーンシート積層法、グリーンシート印
刷法が挙げられる。また、基板の片面のみの回路基板で
も両面回路基板でもよい。
The ceramic circuit board of the present invention may be a single-layer or multi-layer as long as ceramic is used as an insulator. In the case of a multilayer ceramic circuit board, a green sheet laminating method, a green sheet printing method and the like may be used. Law. Further, a circuit board having only one surface or a double-sided circuit board may be used.

【0019】本発明に用いられるセラミック材料として
は特に限定されず、アルミナ(Al 23)、窒化アルミ
ニウム(AlN)や炭化ケイ素(SiC)およびこれら
を主成分とする各種セラミックが挙げる。又、アルミナ
粉末にガラス粉末を混入した低温焼成のガラスセラミッ
クも用いることができる。内層に用いられる導体材料は
基板材料によって異なり、アルミナや窒化アルミニウム
ではモリブデン(Mo)やタングステン(W)のような
高融点金属が使われる。比較的低温で焼成できる基板材
料のときは、金(Au)、銀(Ag)、銀−パラジウム
合金(Ag−Pd)、銅(Cu)、ニッケル(Ni)な
どの金属が用いられる。
As the ceramic material used in the present invention,
Is not particularly limited, and alumina (Al TwoOThree), Aluminum nitride
(AlN), silicon carbide (SiC) and these
And various ceramics whose main component is. Also, alumina
Low-temperature firing glass ceramic mixed with glass powder
Can also be used. The conductor material used for the inner layer is
Depending on substrate material, alumina or aluminum nitride
Then, like molybdenum (Mo) or tungsten (W)
Refractory metals are used. Substrate material that can be fired at a relatively low temperature
In case of charge, gold (Au), silver (Ag), silver-palladium
Alloy (Ag-Pd), copper (Cu), nickel (Ni)
Which metal is used.

【0020】セラミックグリーンシートと配線用導体ペ
ーストを同時焼成する同時焼成セラミック回路基板の一
つに、WやMoをアルミナまたは窒化アルミ等の基板の
配線用導体として使用し、導体が酸化しないように還元
雰囲気で同時焼成するセラミック回路基板がある。とこ
ろが、酸化雰囲気で焼成する必要のある信頼性の高いR
uO2系やBi2Ru27系の抵抗を形成しようとすると
導体が酸化するという問題がある。これに対して、A
g、Ag−Pd、Ag−Pt、Ag−Pd−Ptなどの
導通抵抗が小さく、酸化焼成が可能なAg系導体を使用
し、これらの導体材料の融点(900〜1200℃)以
下で焼成できるセラミック材料を絶縁体として用いた低
温焼成のガラスセラミック多層配線基板が開発されてお
り、本発明のセラミック基板として特に好ましい。
One of the co-fired ceramic circuit boards for simultaneously firing the ceramic green sheet and the wiring conductor paste is to use W or Mo as a wiring conductor of a substrate such as alumina or aluminum nitride so that the conductor is not oxidized. There are ceramic circuit boards that are co-fired in a reducing atmosphere. However, a highly reliable R that needs to be fired in an oxidizing atmosphere
When a uO 2 -based or Bi 2 Ru 2 O 7 -based resistor is formed, there is a problem that the conductor is oxidized. In contrast, A
g, Ag-Pd, Ag-Pt, Ag-Pd-Pt, etc., which have small conduction resistance and can be oxidized and fired, can be used as an Ag-based conductor, and can be fired at a melting point (900 to 1200 ° C.) or lower of these conductive materials. A low-temperature fired glass-ceramic multilayer wiring board using a ceramic material as an insulator has been developed, and is particularly preferable as the ceramic board of the present invention.

【0021】一般に、約1200℃以下で焼成されるセ
ラミック基板を低温焼成のガラスセラミック基板とい
い、導体として内層および表層にAg系またはCu系等
が用いられる。このようにガラスセラミック絶縁体材料
としては、内蔵する例えばAg系導体材料の融点よりも
低い温度で焼成できるものを使用するのが好ましい。A
g導体やPdおよびPtの含有率の低いAg合金系導体
を使用する場合には、それらの多層に形成される金属の
融点が約900〜1200℃と低いので、800〜11
00℃で焼成できる材料を使用する必要があり、代表的
なものとしては、ホウケイ酸ガラスやさらに数種類の酸
化物(例えばMgO、CaO、Al23、PbO、K2
O、Na2O、ZnO、Li2Oなど)を含むガラス粉末
とアルミナ、石英などのセラミック粉末の混合物を原料
とするものや、コージエライト系、αスポジュメン系の
結晶化が生じるガラス粉末を原料とするものがある。具
体的には、CaO−Al23−SiO2−B23系また
はMgO−Al23−SiO2−B23系ガラスとアル
ミナとからなるものが挙げられる。
Generally, a ceramic substrate fired at about 1200 ° C. or lower is called a low-temperature fired glass ceramic substrate, and the inner layer and the surface layer are made of Ag or Cu as a conductor. As described above, as the glass ceramic insulator material, it is preferable to use a material that can be fired at a temperature lower than the melting point of, for example, an Ag-based conductor material contained therein. A
In the case of using a g conductor or an Ag alloy-based conductor having a low content of Pd and Pt, the melting point of the metal formed in these multilayers is as low as about 900 to 1200 ° C.
It is necessary to use a material that can be fired at 00 ° C. Typical examples are borosilicate glass and several types of oxides (eg, MgO, CaO, Al 2 O 3 , PbO, K 2
O, Na 2 O, ZnO, Li 2 O, etc.) and a ceramic powder such as alumina or quartz as a raw material, or a glass powder in which cordierite-based or α-spodumene-based crystallization occurs. There is something to do. Specifically, those consisting of CaO-Al 2 O 3 -SiO 2 -B 2 O 3 system or MgO-Al 2 O 3 -SiO 2 -B 2 O 3 based glass and alumina.

【0022】上記の材料は単層として用いることもでき
るが、積層して多層基板とするためには、グリーンシー
トを使用したグリーンシート積層法が用いられる。例え
ば、セラミック絶縁体材料粉末をドクターブレード法に
より成形し、厚み0.1〜0.5mm程度のグリーンシ
ートを得る。そして必要な配線パターンをAg、Ag−
Pd、Ag−Pt、Ag−Pd−Ptなどの導体材料ペ
ーストを使用してスクリーン印刷する。また、他の導体
配線層が接続できるように、打ち抜き金型やパンチング
マシーンでグリーンシートに0.1〜2.0mmφ程度
の貫通スルーホールを形成する。配線用ビアホールには
Ag系導体材料を充填しておく。同様の方法で回路を形
成するのに必要なだけ、他のグリーンシートにも配線パ
ターンを印刷する。これらのグリーンシートを各グリー
ンシートに穴明けした位置決め穴を用いて正確に積層し
た後、80〜150℃、10〜250kg/cm2の条
件で熱圧着し一体化する。
Although the above materials can be used as a single layer, a green sheet laminating method using a green sheet is used for laminating a multilayer substrate. For example, a ceramic insulator material powder is formed by a doctor blade method to obtain a green sheet having a thickness of about 0.1 to 0.5 mm. Then, the necessary wiring patterns are Ag, Ag-
Screen printing is performed using a conductive material paste such as Pd, Ag-Pt, or Ag-Pd-Pt. Further, a through-hole of about 0.1 to 2.0 mmφ is formed in the green sheet by a punching die or a punching machine so that another conductor wiring layer can be connected. The wiring via hole is filled with an Ag-based conductor material. Print wiring patterns on other green sheets as needed to form circuits in a similar manner. After accurately stacking these green sheets using the positioning holes formed in the green sheets, the green sheets are integrated by thermocompression bonding at 80 to 150 ° C. and 10 to 250 kg / cm 2 .

【0023】回路に内部抵抗を含む場合には、酸化雰囲
気で焼成されるRuO2、Bi2Ru 27系の抵抗を形成
する。その場合、抵抗体ペーストを電極部とともに内層
用グリーンシートに印刷する。
In the case where the circuit includes an internal resistance, an oxidizing atmosphere
RuO fired by airTwo, BiTwoRu TwoO7Forming system resistance
I do. In that case, paste the resistor paste together with the electrode
Print on the green sheet.

【0024】以上のようにしたものを酸化雰囲気で同時
焼成し、導体内蔵セラミック多層基板を得ることができ
る。以上、低温焼成のガラスセラミックを例にして説明
したが、これらは本発明の好ましい態様であるが、これ
に限定されるものではない。
The above-mentioned components are simultaneously fired in an oxidizing atmosphere to obtain a ceramic multilayer substrate with a built-in conductor. The low-temperature firing glass ceramic has been described above as an example, but these are preferred embodiments of the present invention, but are not limited thereto.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。CaO−Al23−SiO2系ガラス
を用いたガラスセラミック多層基板に本発明を適用した
一実施例について、図1〜図6を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings. An example of applying the present invention to the glass ceramic multilayer substrate using the CaO-Al 2 O 3 -SiO 2 -based glass, will be described with reference to FIGS.

【0026】まず、ガラスセラミックスのグリーンシー
ト積層体の作製方法について述べる。ここで、ガラスセ
ラミックスの原料粉末は、CaO−Al23−SiO2
−B23系のガラス粉末60wt%とAl23粉末40
wt%とを混合した粉体状のセラミックスであり、平均
粒径は約3.5μmである。
First, a method for manufacturing a glass ceramic green sheet laminate will be described. Here, the raw material powder of the glass ceramic is CaO—Al 2 O 3 —SiO 2
Glass powder 60 wt% of -B 2 O 3 system and the Al 2 O 3 powder 40
wt.%, and has a mean particle size of about 3.5 μm.

【0027】(1) ガラスセラミック粉体にジオキシルフ
タレートの可塑剤と、アクリル樹脂のバインダと、例え
ばトルエン、キシレン、アルコール類等の溶剤とを加
え、十分に混練して粘度2000〜40000cpsの
スラリーを作製し、ドクターブレード法によって0.3
mm厚の3枚のガラスセラミックグリーンシートを形成
する。
(1) A plasticizer of dioxyl phthalate, a binder of an acrylic resin, and a solvent such as toluene, xylene and alcohol are added to a glass ceramic powder, and the mixture is sufficiently kneaded to obtain a slurry having a viscosity of 2000 to 40000 cps. Was prepared, and 0.3 was obtained by the doctor blade method.
Three glass ceramic green sheets having a thickness of mm are formed.

【0028】(2) 打ち抜き型やパンチングマシーン等を
用いて、ガラスセラミックグリーンシートを所望の形状
に加工し、また、複数の所定位置に例えば0.3mmφ
のビアホールを打ち抜き形成し、各ビアホールにAg系
導体材料を充填する。また、ガラスセラミックグリーン
シートの表面あるいは裏面に内部配線用のAg、Ag−
Pd、Ag−Pt、Ag−Pd−Pt、Cu等の導体ペ
ーストをスクリーン印刷する。また、表層となるガラス
セラミックグリーンシートには、導体ペーストの印刷お
よび乾燥を2回繰り返し、2層の導体ペースト乾燥体を
形成して所望の箇所に部分厚付けを施す。
(2) The glass-ceramic green sheet is processed into a desired shape using a punching die, a punching machine, or the like.
Are formed by punching, and each via hole is filled with an Ag-based conductor material. Ag or Ag- for internal wiring is provided on the front or back surface of the glass ceramic green sheet.
Conductive paste such as Pd, Ag-Pt, Ag-Pd-Pt, and Cu is screen-printed. The printing and drying of the conductor paste is repeated twice on the glass ceramic green sheet to be the surface layer, and a dried conductor paste of two layers is formed, and a desired portion is partially thickened.

【0029】(3) それぞれのガラスセラミックグリーン
シートを積層して得られたガラスセラミックスのグリー
ンシート積層体を110℃、100kg/cm2の条件
で熱圧着して一体化する。
(3) The glass ceramic green sheet laminate obtained by laminating the respective glass ceramic green sheets is integrated by thermocompression bonding at 110 ° C. and 100 kg / cm 2 .

【0030】上記の(1)〜(3)の工程により、図2に示す
ガラスセラミックスのグリーンシート積層体1が得られ
る。図2において、グリーンシート積層体1はガラスセ
ラミックスグリーンシート1a、1bおよび1cの積層
体であり、配線層2および3とスルーホール部4と部分
厚付け部2aとを有している。
By the above steps (1) to (3), a glass ceramic green sheet laminate 1 shown in FIG. 2 is obtained. In FIG. 2, a green sheet laminate 1 is a laminate of glass ceramic green sheets 1a, 1b, and 1c, and has wiring layers 2 and 3, a through hole 4, and a partially thickened portion 2a.

【0031】(4) 上記のグリーンシート積層体1を、電
気式連続ベルト炉を使用して空気中で900℃、20分
の保持条件で焼成する。なお、導体ペーストがCuの場
合は還元または中性雰囲気で焼成する。図3に示すよう
に、上記のようにして製造されたガラスセラミック多層
基板10は、導体配線層20および30とスルーホール
部40と第1および第2の凸部21および22とを備え
ている。
(4) The above green sheet laminate 1 is fired in air using an electric continuous belt furnace at 900 ° C. for 20 minutes. When the conductive paste is Cu, the paste is reduced or fired in a neutral atmosphere. As shown in FIG. 3, the glass-ceramic multilayer substrate 10 manufactured as described above includes conductor wiring layers 20 and 30, a through-hole 40, and first and second protrusions 21 and 22. .

【0032】(5) 焼成後、図1、図4および図5に示す
ように、第1および第2の凸部21および22間の所望
の箇所に例えばYAGレーザ等を用いてレーザ光を照射
し、図3に示す導体配線層20を第1および第2の導体
パターン201および202に分断して切断部25およ
び26を形成する。このとき、レーザ光のスポット径を
絞ることにより、導体配線層20を第1および第2の凸
部21および22間で第1および第2の導体パターン2
01および202に簡便にかつ精度よく分断することが
できる。したがって、ガラスセラミック多層基板10の
表層にパターン間隔が例えば100μm以下の微細な導
体パターンを形成することができる。ここで、第1の導
体パターン201の切断部25にばり23が発生し、第
2の導体パターン202の切断部26にばり24が発生
する場合がある。図1に示すように、切断部25および
26に発生するばり23および24の厚みをt3および
4とすると、 t3≦20μm t4≦20μm である。また、第1および第2の凸部21および22の
厚みをt1およびt2とすると、 20μm≦t1≦40μm 20μm≦t2≦40μm である。したがって、第1および第2の凸部21および
22は、第1および第2の導体パターン201および2
02上に切断部25および26を挟むように設けられて
おり、厚みがばり23および24の厚み以上である。
(5) After firing, as shown in FIGS. 1, 4 and 5, a desired portion between the first and second convex portions 21 and 22 is irradiated with a laser beam using, for example, a YAG laser or the like. Then, the conductor wiring layer 20 shown in FIG. 3 is divided into first and second conductor patterns 201 and 202, and cut portions 25 and 26 are formed. At this time, by narrowing the spot diameter of the laser beam, the conductor wiring layer 20 is moved between the first and second projections 21 and 22 so that the first and second conductor patterns 2 are formed.
01 and 202 can be easily and accurately divided. Therefore, a fine conductor pattern having a pattern interval of, for example, 100 μm or less can be formed on the surface layer of the glass ceramic multilayer substrate 10. Here, burrs 23 may occur at the cut portions 25 of the first conductor pattern 201 and burrs 24 may occur at the cut portions 26 of the second conductor pattern 202. As shown in FIG. 1, when the thicknesses of the burrs 23 and 24 generated in the cut portions 25 and 26 are t 3 and t 4 , t 3 ≦ 20 μm and t 4 ≦ 20 μm. Further, assuming that the thicknesses of the first and second convex portions 21 and 22 are t 1 and t 2 , 20 μm ≦ t 1 ≦ 40 μm 20 μm ≦ t 2 ≦ 40 μm. Therefore, the first and second protrusions 21 and 22 are formed by the first and second conductor patterns 201 and 2 respectively.
02 are provided so as to sandwich the cut portions 25 and 26, and the thickness thereof is equal to or greater than the thickness of the burrs 23 and 24.

【0033】(6) 図6に示すように、ガラスセラミック
多層基板10の上面にRuO2系抵抗体ペーストを用い
て抵抗体層50をスクリーン印刷し、その抵抗体層50
上に、オーバーコートペーストを用いてオーバーコート
層60をスクリーン印刷する。このとき、第1および第
2の凸部21および22の厚みはばり23および24の
厚み以上であるので、抵抗体ペーストの印刷版を保護し
てばり23および24によって上記の印刷版が破損する
ことを防止し、切断部25および26に抵抗体ペースト
が付着することを防止することができる。ここで使用す
るRuO2系抵抗体ペーストは、RuO2粉末に有機バイ
ンダと溶剤を加えて混練したものであり、オーバーコー
トペーストは、ガラス粉末に有機バインダと溶剤を加え
て混練したものである。
(6) As shown in FIG. 6, a resistor layer 50 is screen-printed on the upper surface of the glass-ceramic multilayer substrate 10 using a RuO 2 -based resistor paste.
An overcoat layer 60 is screen-printed thereon using an overcoat paste. At this time, since the thickness of the first and second convex portions 21 and 22 is equal to or greater than the thickness of the burrs 23 and 24, the printing plate of the resistor paste is protected and the burrs 23 and 24 damage the printing plate. This can prevent the resistor paste from adhering to the cut portions 25 and 26. The RuO 2 -based resistor paste used here is obtained by adding an organic binder and a solvent to RuO 2 powder and kneading the resin, and the overcoat paste is obtained by adding an organic binder and a solvent to glass powder and kneading the powder.

【0034】(7) 上記のガラスセラミック多層基板10
を(4)の工程における基板焼成温度よりも僅かに低い温
度(例えば890℃)で10分の保持条件で、抵抗体層
50とオーバーコート層60を焼成する。
(7) The above glass ceramic multilayer substrate 10
The resistor layer 50 and the overcoat layer 60 are baked at a temperature slightly lower than the substrate baking temperature in the step (4) (for example, 890 ° C.) for 10 minutes.

【0035】このようにして製造されたガラスセラミッ
ク多層基板10は、第1および第2の導体パターン20
1および202の切断部25および26に抵抗体ペース
トが付着することが防止されるため、回路が電気的に短
絡することなく、良好な電気特性を確保することができ
る。
The glass-ceramic multilayer substrate 10 manufactured as described above includes the first and second conductive patterns 20.
Since the resistor paste is prevented from adhering to the cut portions 25 and 26 of 1 and 202, good electrical characteristics can be secured without an electrical short circuit.

【0036】以上説明した本発明の一実施例において
は、第1および第2の凸部21および22は厚みが20
μm以上、40μm以下であるので、切断部25および
26に発生するばり23および24の厚み以上となる。
したがって、ガラスセラミック多層基板10の表層に抵
抗体ペーストを印刷するとき、印刷版を確実に保護して
ばり23および24によって印刷版が破損することを確
実に防止し、回路の電気的な短絡を確実に防止すること
ができる。
In the embodiment of the present invention described above, the first and second projections 21 and 22 have a thickness of 20.
Since it is not less than μm and not more than 40 μm, it is not less than the thickness of the burrs 23 and 24 generated in the cut portions 25 and 26.
Therefore, when printing the resistor paste on the surface layer of the glass-ceramic multilayer substrate 10, the printing plate is surely protected, the printing plate is surely prevented from being damaged by the burrs 23 and 24, and an electrical short circuit is prevented. It can be reliably prevented.

【0037】さらに本実施例においては、第1および第
2の凸部21および22は導体配線層20の部分厚付け
により形成されるので、導体配線層20上に第1および
第2の凸部21および22を容易に形成することができ
る。したがって、回路の電気的な短絡を簡単な構成で容
易に防止することができる。
Further, in the present embodiment, the first and second convex portions 21 and 22 are formed by partially thickening the conductor wiring layer 20, so that the first and second convex portions 21 and 22 are formed on the conductor wiring layer 20. 21 and 22 can be easily formed. Therefore, an electrical short circuit can be easily prevented with a simple configuration.

【0038】以上説明した本発明の一実施例では、導体
ペーストの印刷および乾燥を2回繰り返し、2層の導体
ペースト乾燥体を形成した後、1回焼成を行って導体配
線層20上に第1および第2の凸部21および22を形
成したが、本発明では、導体ペーストの印刷および乾燥
を3回以上繰り返し、3層以上の導体ペースト乾燥体を
形成した後、1回焼成を行って導体配線層上に第1およ
び第2の凸部を形成してもよいし、導体ペーストの印
刷、乾燥および焼成を複数回繰り返すことにより、導体
配線層上に第1および第2の凸部を形成してもよい。
In the embodiment of the present invention described above, printing and drying of the conductor paste are repeated twice to form a two-layer dried conductor paste, and then baked once to form the first conductor paste on the conductor wiring layer 20. Although the first and second convex portions 21 and 22 are formed, in the present invention, printing and drying of the conductor paste are repeated three times or more, and three or more layers of the conductor paste dried body are formed, followed by firing once. The first and second protrusions may be formed on the conductor wiring layer, or the first and second protrusions may be formed on the conductor wiring layer by repeating printing, drying and firing of the conductor paste a plurality of times. It may be formed.

【0039】また本実施例では、複数層のガラスセラミ
ック層からなるガラスセラミック多層基板に本発明を適
用したが、一層のガラスセラミック基板に適用すること
は可能であるし、低温焼成のガラスセラミックス以外の
各種セラミック材料を用いることが可能であることはい
うまでもない。
In this embodiment, the present invention is applied to a glass ceramic multilayer substrate composed of a plurality of glass ceramic layers. However, the present invention can be applied to a single glass ceramic substrate. It is needless to say that the various ceramic materials described above can be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ガラスセラミック多層基板に本発明を適用した
一実施例を示すものであって、図4の主要部分拡大図で
ある。
FIG. 1 shows an embodiment in which the present invention is applied to a glass-ceramic multilayer substrate, and is an enlarged view of a main part of FIG.

【図2】ガラスセラミック多層基板に本発明を適用した
一実施例を示すものであって、グリーンシート積層体を
示す模式的断面図である。
FIG. 2 is a schematic cross-sectional view showing one embodiment in which the present invention is applied to a glass ceramic multilayer substrate and showing a green sheet laminate.

【図3】ガラスセラミック多層基板に本発明を適用した
一実施例を示すものであって、焼成後のガラスセラミッ
ク多層基板を示す模式的断面図である。
FIG. 3 is a schematic cross-sectional view showing one embodiment in which the present invention is applied to a glass ceramic multilayer substrate and showing the glass ceramic multilayer substrate after firing.

【図4】ガラスセラミック多層基板に本発明を適用した
一実施例を示す模式的断面図である。
FIG. 4 is a schematic sectional view showing an embodiment in which the present invention is applied to a glass ceramic multilayer substrate.

【図5】図4のV方向矢視部分図である。FIG. 5 is a partial view taken in the direction of arrow V in FIG.

【図6】ガラスセラミック多層基板に本発明を適用した
一実施例を示すものであって、表層に抵抗体層とオーバ
ーコート層を形成した状態を示す模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing an example in which the present invention is applied to a glass ceramic multilayer substrate, and showing a state where a resistor layer and an overcoat layer are formed on a surface layer.

【符号の説明】[Explanation of symbols]

1 グリーンシート積層体 2、3 配線層 10 ガラスセラミック多層基板 20、30 導体配線層 21 第1の凸部 22 第2の凸部 23、24 ばり 25、26 切断部 50 抵抗体層 201 第1の導体パターン 202 第2の導体パターン DESCRIPTION OF SYMBOLS 1 Green sheet laminated body 2, 3 Wiring layer 10 Glass ceramic multilayer board 20, 30 Conductor wiring layer 21 First convex part 22 Second convex part 23, 24 Burr 25, 26 Cutting part 50 Resistor layer 201 First Conductor pattern 202 Second conductor pattern

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA07 BB01 BB31 BB50 FF18 GG01 GG06 5E338 AA01 AA03 AA18 CC01 CD01 CD03 EE31 EE33  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4E351 AA07 BB01 BB31 BB50 FF18 GG01 GG06 5E338 AA01 AA03 AA18 CC01 CD01 CD03 EE31 EE33

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 表層に導体配線層を備えたセラミック回
路基板であって、 前記導体配線層に形成され、前記導体配線層を第1およ
び第2の導体パターンに分断する切断部と、 前記第1および第2の導体パターン上に前記切断部を挟
むように設けられる第1および第2の凸部と、 を備えることを特徴とするセラミック回路基板。
1. A ceramic circuit board having a conductor wiring layer on a surface layer, the cutting portion being formed on the conductor wiring layer and dividing the conductor wiring layer into first and second conductor patterns. And a first and a second protrusion provided on the first and second conductor patterns so as to sandwich the cut portion.
【請求項2】 前記第1および第2の凸部は、厚みが2
0μm以上、40μm以下であることを特徴とする請求
項1記載のセラミック回路基板。
2. The method according to claim 1, wherein the first and second projections have a thickness of 2
2. The ceramic circuit board according to claim 1, wherein the thickness is not less than 0 μm and not more than 40 μm.
【請求項3】 表層に導体配線層を備えたセラミック回
路基板を製造する方法であって、 前記導体配線層上に第1および第2の凸部を形成する工
程と、 前記導体配線層を前記第1および第2の凸部間で第1お
よび第2の導体パターンに分断し、前記導体配線層に切
断部を形成する工程と、 を含むことを特徴とするセラミック回路基板の製造方
法。
3. A method for manufacturing a ceramic circuit board having a conductor wiring layer on a surface layer, the method comprising: forming a first and a second protrusion on the conductor wiring layer; Separating the first and second conductor patterns between the first and second protrusions to form cut portions in the conductor wiring layer. A method for manufacturing a ceramic circuit board, comprising:
【請求項4】 前記第1および第2の凸部は、前記導体
配線層の部分厚付けにより形成されることを特徴とする
請求項3記載のセラミック回路基板。
4. The ceramic circuit board according to claim 3, wherein said first and second protrusions are formed by partially thickening said conductor wiring layer.
【請求項5】 前記切断部は、レーザ光の照射により形
成されることを特徴とする請求項3または4記載のセラ
ミック回路基板の製造方法。
5. The method for manufacturing a ceramic circuit board according to claim 3, wherein the cut portion is formed by irradiating a laser beam.
JP27592899A 1999-09-29 1999-09-29 Ceramic circuit board and manufacturing method therefor Pending JP2001102695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27592899A JP2001102695A (en) 1999-09-29 1999-09-29 Ceramic circuit board and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27592899A JP2001102695A (en) 1999-09-29 1999-09-29 Ceramic circuit board and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001102695A true JP2001102695A (en) 2001-04-13

Family

ID=17562392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27592899A Pending JP2001102695A (en) 1999-09-29 1999-09-29 Ceramic circuit board and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001102695A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8756803B2 (en) 2010-09-22 2014-06-24 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2014225709A (en) * 2012-07-20 2014-12-04 東洋紡株式会社 Method of manufacturing circuit wiring line

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8756803B2 (en) 2010-09-22 2014-06-24 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2014225709A (en) * 2012-07-20 2014-12-04 東洋紡株式会社 Method of manufacturing circuit wiring line
JP2015026618A (en) * 2012-07-20 2015-02-05 東洋紡株式会社 Conductive paste for laser etching, electric circuit and touch panel

Similar Documents

Publication Publication Date Title
JP3331083B2 (en) Low temperature firing ceramic circuit board
JP2002198660A (en) Circuit board and method of manufacturing the same
US4943470A (en) Ceramic substrate for electrical devices
JP2007273914A (en) Wiring board and method of manufacturing same
JP3019136B2 (en) Thick film paste and ceramic circuit board using the same
JP3093601B2 (en) Ceramic circuit board
JP2001102695A (en) Ceramic circuit board and manufacturing method therefor
JP3686687B2 (en) Low temperature fired ceramic circuit board
JP2885477B2 (en) Multilayer wiring board and method of manufacturing the same
JP3258231B2 (en) Ceramic circuit board and method of manufacturing the same
JPH11186727A (en) Wiring board and manufacture thereof
JP2703426B2 (en) Circuit board
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP2002076609A (en) Circuit board
JP2000049431A (en) Ceramic circuit board
JP3582975B2 (en) Wiring board
JP3493264B2 (en) Circuit board
JP2000312057A (en) Wiring substrate and manufacture thereof
JPH088505A (en) Low temperature fired ceramic circuit board and manufacture thereof
JP2000164996A (en) Ceramic wiring board
JP2000133506A (en) Manufacture of wiring board having resistor
JP2001085816A (en) Ceramic circuit board
JPH11186681A (en) Board for mounting electronic parts
JP2738603B2 (en) Circuit board