JPH08272629A - 別々の優先順位を有するタスクを実行する情報処理システム及び上記システムよりなるモデム - Google Patents
別々の優先順位を有するタスクを実行する情報処理システム及び上記システムよりなるモデムInfo
- Publication number
- JPH08272629A JPH08272629A JP8054894A JP5489496A JPH08272629A JP H08272629 A JPH08272629 A JP H08272629A JP 8054894 A JP8054894 A JP 8054894A JP 5489496 A JP5489496 A JP 5489496A JP H08272629 A JPH08272629 A JP H08272629A
- Authority
- JP
- Japan
- Prior art keywords
- task
- sequence
- tasks
- modem
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、プロセッサの動作の速度を低下さ
せることなく、少なくとも２系列のタスクが夫々のイベ
ントに依存して別々の優先度で実行されるタスク系列用
情報処理システムの提供を目的とする。 【解決手段】 本発明のシステムは、ＲＯＭが接続され
たＤＳＰと、送信信号を電話線に供給するＤ／Ａ変換器
と、電話線から入るアナログ信号をディジタル化するＡ
／Ｄ変換器のような回路とからなるモデムの一部を形成
する。変換器は送信及び受信クロックで定められたレー
トで動作し、別々の優先度をもつタスク系列は上記信号
に関係している。クロック信号が厳密に検査され、優先
権が検出された場合、最高の優先順位を有するタスク
を、優先権を検出できなかった場合、その他のタスクを
最初に実行することによって、優先順位の衝突を解消す
る。
せることなく、少なくとも２系列のタスクが夫々のイベ
ントに依存して別々の優先度で実行されるタスク系列用
情報処理システムの提供を目的とする。 【解決手段】 本発明のシステムは、ＲＯＭが接続され
たＤＳＰと、送信信号を電話線に供給するＤ／Ａ変換器
と、電話線から入るアナログ信号をディジタル化するＡ
／Ｄ変換器のような回路とからなるモデムの一部を形成
する。変換器は送信及び受信クロックで定められたレー
トで動作し、別々の優先度をもつタスク系列は上記信号
に関係している。クロック信号が厳密に検査され、優先
権が検出された場合、最高の優先順位を有するタスク
を、優先権を検出できなかった場合、その他のタスクを
最初に実行することによって、優先順位の衝突を解消す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも２系列
のタスクが夫々の優先順位を有するイベントに依存して
別々の優先度で実行されるタスクの系列用の情報処理シ
ステムに係わる。本発明は、更に、上記システムが組み
込まれたモデムに関する。上記システムには重要な応用
が知られている。より詳細に言うと、上記システムは、
ある種のタスクの実行に対し非常に僅かな遅延しか許容
されず、或いは、場合によっては全く遅延が許容されな
い実時間処理の問題に会う遠隔通信素子の一部を形成す
る。
のタスクが夫々の優先順位を有するイベントに依存して
別々の優先度で実行されるタスクの系列用の情報処理シ
ステムに係わる。本発明は、更に、上記システムが組み
込まれたモデムに関する。上記システムには重要な応用
が知られている。より詳細に言うと、上記システムは、
ある種のタスクの実行に対し非常に僅かな遅延しか許容
されず、或いは、場合によっては全く遅延が許容されな
い実時間処理の問題に会う遠隔通信素子の一部を形成す
る。
【０００２】
【従来の技術】欧州特許出願第0 209 178 号明細書に
は、無線ナビゲーションに使用された上記システムが記
載されている。かかるシステムの場合、プロセッサによ
って実行されるべき種々のタスクは、そこに生じた割り
込みによってトリガされる。これは、ある種のタスクは
割り込まれ、そのタスクの文脈を保護する処置を先に行
う必要があることを意味する。
は、無線ナビゲーションに使用された上記システムが記
載されている。かかるシステムの場合、プロセッサによ
って実行されるべき種々のタスクは、そこに生じた割り
込みによってトリガされる。これは、ある種のタスクは
割り込まれ、そのタスクの文脈を保護する処置を先に行
う必要があることを意味する。
【０００３】
【発明が解決しようとする課題】プロセッサから時間を
奪う上記保護処置は、プロセッサに速度の低下を生じさ
せ、これにより、プロセッサの動作の速度が低下するの
で、欠点があると考えられる。
奪う上記保護処置は、プロセッサに速度の低下を生じさ
せ、これにより、プロセッサの動作の速度が低下するの
で、欠点があると考えられる。
【０００４】
【課題を解決するための手段】本発明は引例の欠点のな
い上記タイプのシステムを提案する。従って、本発明の
システムは： − 検出されたイベントに割り当て可能な別の系列のタ
スクの実行をトリガする少なくとも一つの上記系列にあ
る優先イベントの検出器と、 − 上記系列内の割り込みの位置を示す割り込みコード
と、 − 上記位置に戻す上記タスクの系列内の割り込みコー
ド検出器とが設けられていることを特徴とする。
い上記タイプのシステムを提案する。従って、本発明の
システムは： − 検出されたイベントに割り当て可能な別の系列のタ
スクの実行をトリガする少なくとも一つの上記系列にあ
る優先イベントの検出器と、 − 上記系列内の割り込みの位置を示す割り込みコード
と、 − 上記位置に戻す上記タスクの系列内の割り込みコー
ド検出器とが設けられていることを特徴とする。
【０００５】本発明の上記及びその他の面は、以下に記
載された実施例を参照して示され、かつ、明らかにされ
る。
載された実施例を参照して示され、かつ、明らかにされ
る。
【０００６】
【発明の実施の形態】図１において本発明によるシステ
ムからなるモデムは参照番号１で示されている。モデム
１は、端末５に接続する第１のアクセス３と、電話線９
に接続する第２のアクセス７とを有する。上記電話線９
上に送信されるアナログ信号は、ディジタル／アナログ
変換器２０からハイブリッド回路２２を介して与えられ
る。上記信号は送信クロック２５の信号ＨＥと同期して
送信される。電話線から受信された信号は、同じハイブ
リッド回路２２を介してアナログ／ディジタル変換器３
０に供給される。上記信号は、実際上信号ＨＥのタイミ
ングと等しい受信クロック３５の信号ＨＲと同期してデ
ィジタル化される。変換器３０から与えられ、又は、変
換器２０に供給された種々のディジタルデータは、共通
データライン５０上を伝送される。インタフェースユニ
ット５４は、ライン５２と端末５の間に接続を保証す
る。モトローラ製５６００形のシグナルプロセッサ６０
は、実行されるべき種々のタスクに関係する種々の命令
を格納する読み出し専用メモリ６５と協働して本発明に
従ってデータを処理する。全てのデータはより詳細には
ライン５０と５２によって伝送される。
ムからなるモデムは参照番号１で示されている。モデム
１は、端末５に接続する第１のアクセス３と、電話線９
に接続する第２のアクセス７とを有する。上記電話線９
上に送信されるアナログ信号は、ディジタル／アナログ
変換器２０からハイブリッド回路２２を介して与えられ
る。上記信号は送信クロック２５の信号ＨＥと同期して
送信される。電話線から受信された信号は、同じハイブ
リッド回路２２を介してアナログ／ディジタル変換器３
０に供給される。上記信号は、実際上信号ＨＥのタイミ
ングと等しい受信クロック３５の信号ＨＲと同期してデ
ィジタル化される。変換器３０から与えられ、又は、変
換器２０に供給された種々のディジタルデータは、共通
データライン５０上を伝送される。インタフェースユニ
ット５４は、ライン５２と端末５の間に接続を保証す
る。モトローラ製５６００形のシグナルプロセッサ６０
は、実行されるべき種々のタスクに関係する種々の命令
を格納する読み出し専用メモリ６５と協働して本発明に
従ってデータを処理する。全てのデータはより詳細には
ライン５０と５２によって伝送される。
【０００７】ここで説明する全タスクは、モデムによっ
て実行される通例の機能に関係し、本発明の一部を形成
する訳ではないので、詳細な説明を行う必要はない。上
記タスクは系列の形に形成され、各系列は、例えば、図
２に形状が示されている信号ＨＥ及びＨＲの立ち上がり
エッジのような外部イベントに割り当てられている。第
１の系列ＣＨ１は信号ＨＥに割り当てられ、第２の系列
ＣＨ２は信号ＨＲに割り当てられる。
て実行される通例の機能に関係し、本発明の一部を形成
する訳ではないので、詳細な説明を行う必要はない。上
記タスクは系列の形に形成され、各系列は、例えば、図
２に形状が示されている信号ＨＥ及びＨＲの立ち上がり
エッジのような外部イベントに割り当てられている。第
１の系列ＣＨ１は信号ＨＥに割り当てられ、第２の系列
ＣＨ２は信号ＨＲに割り当てられる。
【０００８】第１の系列ＣＨ１に対し： − タスクＴＲ１は、系列の中で最高の優先順位を有す
る第１の送信タスク（送信タスク１）であり、一方で、
搬送波によって端末から送られたディジタルデータの変
調に関係し、他方で、サンプルへの変換とサンプルの変
換器２０への送信とに関係している。 − タスクＧＥＳは、実際の所要時間は非常に僅かしか
なく、僅かな数の命令を表わすテストに関係し、タスク
ＴＲ１の後に続く。 − タスクＴＲ２は、タスクＴＲ１よりも優先順位が低
い第２の送信タスク（送信タスク２）である。このタス
クはエコーキャンセルに関係している。エコーキャンセ
ラは、そのコンバージェンス間隔が、非常に短縮された
受信タスクと一致する適応フィルタである。コンバージ
ェンスが得られたとき、フィルタの適合は遅い処理であ
り、優先順位の低いタスクになる。
る第１の送信タスク（送信タスク１）であり、一方で、
搬送波によって端末から送られたディジタルデータの変
調に関係し、他方で、サンプルへの変換とサンプルの変
換器２０への送信とに関係している。 − タスクＧＥＳは、実際の所要時間は非常に僅かしか
なく、僅かな数の命令を表わすテストに関係し、タスク
ＴＲ１の後に続く。 − タスクＴＲ２は、タスクＴＲ１よりも優先順位が低
い第２の送信タスク（送信タスク２）である。このタス
クはエコーキャンセルに関係している。エコーキャンセ
ラは、そのコンバージェンス間隔が、非常に短縮された
受信タスクと一致する適応フィルタである。コンバージ
ェンスが得られたとき、フィルタの適合は遅い処理であ
り、優先順位の低いタスクになる。
【０００９】第２の系列ＣＨ２に対し： − タスクＲＥＣ１は、上記系列の中で最高の優先順位
を有する第１の受信タスク（受信タスク１）である。タ
スクＲＥＣ１は、変換器３０から入るサンプルの読み出
しと、上記サンプルのフィルタリングに関係している。 − タスクＲＥＣ２は、タスクＲＥＣ１よりも優先順位
の低い第２の受信タスク（受信タスク２）である。タス
クＲＥＣ２は、サンプルの復調と、そのサンプルの端末
５に送られるディジタルデータへの変換とに関係してい
る。 − タスクＲＥＣ３は、タスクＲＥＣ２よりも優先順位
の低い第３の受信タスク（受信タスク３）であり、コン
バージェンスが、非常に短縮された送信タスクと一致す
る等化器の係数を適合させる。コンバージェンスが得ら
れたとき、適合の速度が低下し、優先順位の低いタスク
になる。タスクＲＥＣ３は、ラインの品質の計算と、優
先順位のため考慮する必要がないイベントの検出とを更
に有する。
を有する第１の受信タスク（受信タスク１）である。タ
スクＲＥＣ１は、変換器３０から入るサンプルの読み出
しと、上記サンプルのフィルタリングに関係している。 − タスクＲＥＣ２は、タスクＲＥＣ１よりも優先順位
の低い第２の受信タスク（受信タスク２）である。タス
クＲＥＣ２は、サンプルの復調と、そのサンプルの端末
５に送られるディジタルデータへの変換とに関係してい
る。 − タスクＲＥＣ３は、タスクＲＥＣ２よりも優先順位
の低い第３の受信タスク（受信タスク３）であり、コン
バージェンスが、非常に短縮された送信タスクと一致す
る等化器の係数を適合させる。コンバージェンスが得ら
れたとき、適合の速度が低下し、優先順位の低いタスク
になる。タスクＲＥＣ３は、ラインの品質の計算と、優
先順位のため考慮する必要がないイベントの検出とを更
に有する。
【００１０】上記タスクの全系列を制御するため、種々
のフラグが使用されている。フラグ“ｆｌｇ０”は、
“１”に一致する場合、系列ＣＨ１、より正確には、タ
スクＴＲ１を実行する必要があることを示す。上記フラ
グは、信号ＨＥの立ち上がりエッジが現れたとき“１”
にセットされる。信号ＨＥはプロセッサ６０の入力ＩＲ
ＱＡに供給される。上記フラグは、かくして、優先イベ
ントの検出器を構成する。
のフラグが使用されている。フラグ“ｆｌｇ０”は、
“１”に一致する場合、系列ＣＨ１、より正確には、タ
スクＴＲ１を実行する必要があることを示す。上記フラ
グは、信号ＨＥの立ち上がりエッジが現れたとき“１”
にセットされる。信号ＨＥはプロセッサ６０の入力ＩＲ
ＱＡに供給される。上記フラグは、かくして、優先イベ
ントの検出器を構成する。
【００１１】フラグ“ｆｌｇ１”は、“１”に一致する
場合、系列ＣＨ２、より正確には、タスクＲＥＣ１を実
行する必要があることを示す。上記フラグは、信号ＨＲ
の立ち上がりエッジが現れたとき“１”にセットされ
る。信号ＨＲはプロセッサ６０の入力ＩＲＱＢに供給さ
れる。上記フラグは、かくして、優先イベントの検出器
を構成する。
場合、系列ＣＨ２、より正確には、タスクＲＥＣ１を実
行する必要があることを示す。上記フラグは、信号ＨＲ
の立ち上がりエッジが現れたとき“１”にセットされ
る。信号ＨＲはプロセッサ６０の入力ＩＲＱＢに供給さ
れる。上記フラグは、かくして、優先イベントの検出器
を構成する。
【００１２】以下のフラグは、系列に生じた割り込みの
位置を示す割り込みコードを構成する。 ｆｌｇ５： フラグｆｌｇ５は、系列ＣＨ１が割り込ま
れ、タスクＴＲ１が実行されたことを示す。 ｆｌｇ６： フラグｆｌｇ６は、タスクＲＥＣ１とＲＥ
Ｃ２の間で受信タスクが割り込まれ、或いは、タスクＲ
ＥＣ１が実行されたことを示す。 ｆｌｇ７： フラグｆｌｇ７は、タスクＲＥＣ２とＲＥ
Ｃ３の間の割り込みを示し、タスクＲＥＣ２が実行され
たことを示す。
位置を示す割り込みコードを構成する。 ｆｌｇ５： フラグｆｌｇ５は、系列ＣＨ１が割り込ま
れ、タスクＴＲ１が実行されたことを示す。 ｆｌｇ６： フラグｆｌｇ６は、タスクＲＥＣ１とＲＥ
Ｃ２の間で受信タスクが割り込まれ、或いは、タスクＲ
ＥＣ１が実行されたことを示す。 ｆｌｇ７： フラグｆｌｇ７は、タスクＲＥＣ２とＲＥ
Ｃ３の間の割り込みを示し、タスクＲＥＣ２が実行され
たことを示す。
【００１３】以下、図３のフローチャートを説明する。
シーケンスは、フラグｆｌｇ５、ｆｌｇ６及びｆｌｇ７
が“０”で初期化されるステップＫ０で始まる。ステッ
プＫ１は、クロック信号ＨＥが値“１”を取っているか
どうかを示している。このテストは、フラグｆｌｇ０の
値をゼロにリセットする。フラグｆｌｇ０の値が“１”
である場合、ステップＫ５に示されているように、最高
の優先順位を有する系列ＣＨ１の送信タスクＴＲ１を即
座に実行する必要がある。更に、ステップＫ７に示され
た別のタスクＧＥＳは、多くの時間を必要としないの
で、実行可能である。タスクＴＲ１が実行されたとき、
ステップＫ１０において、クロック信号ＨＲの値は値
“１”を取っているかどうかがテストされる。クロック
信号ＨＲの値が“１”である場合、値“１”がフラグｆ
ｌｇ５に与えられ、“０”がフラグｆｌｇ６とｆｌｇ７
に与えられる（ステップＫ１２）、その後、系列ＣＨ２
の優先タスクＲＥＣ１が実行される（ステップＫ１
４）。次いで、ステップＫ１５において、クロック信号
が値“１”を取るかどうかを確かめるためクロック信号
ＨＥの値のテストが再び行われる。クロック信号が値
“１”である場合、値“０”及び値“１”が夫々フラグ
ｆｌｇ５及びｆｌｇ６に与えられる。次いで、ステップ
Ｋ５に進む。クロック信号が値“１”を取っていない場
合、系列ＣＨ２はそのままの状態にはされず、ステップ
Ｋ１５から、タスクＲＥＣ１よりも低い優先レベルを有
するタスクＲＥＣ２の実行を示すステップ２０に進む。
上記タスクＲＥＣ２の実行後、ステップＫ２２におい
て、クロック信号ＨＥの立ち上がりエッジの別のテスト
が行われる。クロック信号が実際に値“１”を取る場
合、同一タイムスロットで既に実行されたタスクの実行
を防止し得るようフラグｆｌｇ５、ｆｌｇ６及びｆｌｇ
７が夫々“０”、“０”及び“１”にセットされた後、
ステップＫ５に戻る。信号ＨＥの新たな立ち上がりエッ
ジが無かった場合、ステップＫ２６に示したように、優
先順位の低いタスクＲＥＣ３を実行することが可能であ
る。次いで、ステップ３０において、フラグｆｌｇ５の
テストが行われる。フラグｆｌｇ５がゼロの場合、ステ
ップＫ０に戻される。フラグｆｌｇ５が値“１”を有す
る場合、タスクＴＲ１の実行が完了していることと、ス
テップＫ３５に示されているようにタスクＴＲ２の実行
を試みる必要があることを示している。タスクＴＲ２の
実行後、ステップＫ３７においてフラグｆｌｇ６の値が
テストされる。フラグｆｌｇ６の値が“１”に等しい場
合、ステップＫ２０に進み、等しくない場合、フラグｆ
ｌｇ７の値をテストするためステップＫ４０に進む。フ
ラグｆｌｇ７の値が“１”の場合、ステップＫ２６に進
み、“１”ではない場合、ステップＫ４２に進む。ステ
ップＫ４２において、フラグｆｌｇ５がテストされる。
フラグｆｌｇ５の値が“１”である場合、ステップＫ０
に戻り、“１”ではない場合、ステップＫ４４に進む。
ステップＫ４４において、フラグｆｌｇ１が検査され
る。フラグｆｌｇ１が“１”に等しい場合、ステップＫ
１４に進み、等しくない場合、ステップＫ０に戻る。
シーケンスは、フラグｆｌｇ５、ｆｌｇ６及びｆｌｇ７
が“０”で初期化されるステップＫ０で始まる。ステッ
プＫ１は、クロック信号ＨＥが値“１”を取っているか
どうかを示している。このテストは、フラグｆｌｇ０の
値をゼロにリセットする。フラグｆｌｇ０の値が“１”
である場合、ステップＫ５に示されているように、最高
の優先順位を有する系列ＣＨ１の送信タスクＴＲ１を即
座に実行する必要がある。更に、ステップＫ７に示され
た別のタスクＧＥＳは、多くの時間を必要としないの
で、実行可能である。タスクＴＲ１が実行されたとき、
ステップＫ１０において、クロック信号ＨＲの値は値
“１”を取っているかどうかがテストされる。クロック
信号ＨＲの値が“１”である場合、値“１”がフラグｆ
ｌｇ５に与えられ、“０”がフラグｆｌｇ６とｆｌｇ７
に与えられる（ステップＫ１２）、その後、系列ＣＨ２
の優先タスクＲＥＣ１が実行される（ステップＫ１
４）。次いで、ステップＫ１５において、クロック信号
が値“１”を取るかどうかを確かめるためクロック信号
ＨＥの値のテストが再び行われる。クロック信号が値
“１”である場合、値“０”及び値“１”が夫々フラグ
ｆｌｇ５及びｆｌｇ６に与えられる。次いで、ステップ
Ｋ５に進む。クロック信号が値“１”を取っていない場
合、系列ＣＨ２はそのままの状態にはされず、ステップ
Ｋ１５から、タスクＲＥＣ１よりも低い優先レベルを有
するタスクＲＥＣ２の実行を示すステップ２０に進む。
上記タスクＲＥＣ２の実行後、ステップＫ２２におい
て、クロック信号ＨＥの立ち上がりエッジの別のテスト
が行われる。クロック信号が実際に値“１”を取る場
合、同一タイムスロットで既に実行されたタスクの実行
を防止し得るようフラグｆｌｇ５、ｆｌｇ６及びｆｌｇ
７が夫々“０”、“０”及び“１”にセットされた後、
ステップＫ５に戻る。信号ＨＥの新たな立ち上がりエッ
ジが無かった場合、ステップＫ２６に示したように、優
先順位の低いタスクＲＥＣ３を実行することが可能であ
る。次いで、ステップ３０において、フラグｆｌｇ５の
テストが行われる。フラグｆｌｇ５がゼロの場合、ステ
ップＫ０に戻される。フラグｆｌｇ５が値“１”を有す
る場合、タスクＴＲ１の実行が完了していることと、ス
テップＫ３５に示されているようにタスクＴＲ２の実行
を試みる必要があることを示している。タスクＴＲ２の
実行後、ステップＫ３７においてフラグｆｌｇ６の値が
テストされる。フラグｆｌｇ６の値が“１”に等しい場
合、ステップＫ２０に進み、等しくない場合、フラグｆ
ｌｇ７の値をテストするためステップＫ４０に進む。フ
ラグｆｌｇ７の値が“１”の場合、ステップＫ２６に進
み、“１”ではない場合、ステップＫ４２に進む。ステ
ップＫ４２において、フラグｆｌｇ５がテストされる。
フラグｆｌｇ５の値が“１”である場合、ステップＫ０
に戻り、“１”ではない場合、ステップＫ４４に進む。
ステップＫ４４において、フラグｆｌｇ１が検査され
る。フラグｆｌｇ１が“１”に等しい場合、ステップＫ
１４に進み、等しくない場合、ステップＫ０に戻る。
【図１】本発明のデータ処理システムからなるモデムを
示す図である。
示す図である。
【図２】優先タスクをトリガするクロック信号の形状を
示す図である。
示す図である。
【図３】図１のモデムの動作を説明するフローチャート
である。
である。
１ モデム ３，７ アクセス ５ 端末 ９ 電話線 ２０ ディジタル／アナログ変換器 ２２ ハイブリッド回路 ２５ 送信クロック ３０ アナログ／ディジタル変換器 ３５ 受信クロック ５０ 共通データライン ５２ ライン ５４ インタフェースユニット ６０ シグナルプロセッサ ６５ 読み出し専用メモリ
Claims (5)
- 【請求項１】 少なくとも２系列のタスクが夫々の優先
順位を有するイベントに依存して別々の優先度で実行さ
れるタスクの系列の情報処理システムであって： − 検出されたイベントに割り当て可能な別の系列のタ
スクの実行をトリガする少なくとも一つの該系列にある
優先イベントの検出器と、 − 上記系列内の割り込みの位置を示す割り込みコード
と、 − 該位置に戻す上記タスクの系列内の割り込みコード
検出器とが設けられていることを特徴とする情報処理シ
ステム。 - 【請求項２】 上記優先イベントの検出器は、外部イベ
ントによってトリガされたフラグの位置決めにより形成
されることを特徴とする請求項１記載の情報処理システ
ム。 - 【請求項３】 受信クロックと同期して伝送ラインから
のデータを受けるアクセスと、送信クロックと同期して
上記伝送ラインにデータを送るアクセスと、端末への接
続のためのアクセスとを有するモデムであって、 上記タスクの系列は、特に、上記送信クロック信号及び
上記受信クロック信号と同期して接続されることを特徴
とする請求項１又は２記載の情報処理システムよりなる
モデム。 - 【請求項４】 エコーキャンセラからなり、送信データ
はディジタル／アナログ変換器によって上記伝送ライン
でアナログ形式に変換される前にディジタル形式で変調
されるモデムであって、 第１のタスクの系列は： − ディジタルデータの変調及び上記変換器へのサンプ
ルの送信のタスクと、 − エコーキャンセルのタスク の中の少なくとも一つのタスクにより形成されることを
特徴とする請求項３記載のモデム。 - 【請求項５】 １組の係数によって制御可能な等化器か
らなり、受信データはアナログ／ディジタル変換器によ
ってディジタル形式に変換された後にディジタル形式で
復調されるモデムであって、 第２のタスクの系列は： − 該アナログ／ディジタル変換器によって生成された
サンプルの読み出し及び該サンプルのフィルタリングの
タスクと、 − 上記サンプルの復調及び該端末に送られるべきディ
ジタルデータへの変換のタスクと、 − 上記等化器の係数の適合のタスクの中の少なくとも
一つのタスクにより形成されることを特徴とする請求項
３又は４記載のモデム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9503013 | 1995-03-15 | ||
| FR9503013 | 1995-03-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08272629A true JPH08272629A (ja) | 1996-10-18 |
Family
ID=9477053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8054894A Pending JPH08272629A (ja) | 1995-03-15 | 1996-03-12 | 別々の優先順位を有するタスクを実行する情報処理システム及び上記システムよりなるモデム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5745736A (ja) |
| EP (1) | EP0732651B1 (ja) |
| JP (1) | JPH08272629A (ja) |
| DE (1) | DE69615431T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7423983B1 (en) * | 1999-09-20 | 2008-09-09 | Broadcom Corporation | Voice and data exchange over a packet based network |
| US6968314B1 (en) * | 1999-12-22 | 2005-11-22 | International Business Machines Corporation | Enhanced security features for an automated order fulfillment system |
| US7099855B1 (en) | 2000-01-13 | 2006-08-29 | International Business Machines Corporation | System and method for electronic communication management |
| US6408277B1 (en) | 2000-06-21 | 2002-06-18 | Banter Limited | System and method for automatic task prioritization |
| US9699129B1 (en) | 2000-06-21 | 2017-07-04 | International Business Machines Corporation | System and method for increasing email productivity |
| US8290768B1 (en) | 2000-06-21 | 2012-10-16 | International Business Machines Corporation | System and method for determining a set of attributes based on content of communications |
| US7644057B2 (en) * | 2001-01-03 | 2010-01-05 | International Business Machines Corporation | System and method for electronic communication management |
| JP2003099272A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | タスク切替システムと方法およびｄｓｐとモデム |
| US7389230B1 (en) | 2003-04-22 | 2008-06-17 | International Business Machines Corporation | System and method for classification of voice signals |
| US20050187913A1 (en) * | 2003-05-06 | 2005-08-25 | Yoram Nelken | Web-based customer service interface |
| US8495002B2 (en) * | 2003-05-06 | 2013-07-23 | International Business Machines Corporation | Software tool for training and testing a knowledge base |
| US7353285B2 (en) * | 2003-11-20 | 2008-04-01 | International Business Machines Corporation | Apparatus, system, and method for maintaining task prioritization and load balancing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2584547A1 (fr) * | 1985-07-02 | 1987-01-09 | Trt Telecom Radio Electr | Dispositif pour emettre des impulsions haute frequence selon un certain gabarit et systeme de radionavigation comportant un tel dispositif |
| US4943942A (en) * | 1986-09-19 | 1990-07-24 | Advanced Micro Devices | Full-duplex modem using a single processor |
| DE3778702D1 (de) * | 1987-10-30 | 1992-06-04 | Ibm | Analog-digital/digital-analogwandlersystem und geraet zur echoannullierung unter verwendung eines solchen systems. |
| US5261099A (en) * | 1989-08-24 | 1993-11-09 | International Business Machines Corp. | Synchronous communications scheduler allowing transient computing overloads using a request buffer |
| EP0413873B1 (en) * | 1989-08-24 | 1996-07-17 | International Business Machines Corporation | Fast scheduler allowing transient computing overloads |
| CA2050658C (en) * | 1990-09-14 | 1997-01-28 | John M. Peaslee | Dual hardware channels and hardware context switching in a graphics rendering processor |
| EP0617361B1 (en) * | 1993-03-26 | 2001-11-28 | Cabletron Systems, Inc. | Scheduling method and apparatus for a communication network |
| US5530875A (en) * | 1993-04-29 | 1996-06-25 | Fujitsu Limited | Grouping of interrupt sources for efficiency on the fly |
| JP3242508B2 (ja) * | 1993-11-05 | 2001-12-25 | 松下電器産業株式会社 | マイクロコンピュータ |
| US5621800A (en) * | 1994-11-01 | 1997-04-15 | Motorola, Inc. | Integrated circuit that performs multiple communication tasks |
-
1996
- 1996-02-27 EP EP96200507A patent/EP0732651B1/fr not_active Expired - Lifetime
- 1996-02-27 DE DE69615431T patent/DE69615431T2/de not_active Expired - Fee Related
- 1996-03-06 US US08/611,704 patent/US5745736A/en not_active Expired - Lifetime
- 1996-03-12 JP JP8054894A patent/JPH08272629A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69615431T2 (de) | 2002-05-23 |
| EP0732651B1 (fr) | 2001-09-26 |
| EP0732651A1 (fr) | 1996-09-18 |
| DE69615431D1 (de) | 2001-10-31 |
| US5745736A (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08272629A (ja) | 別々の優先順位を有するタスクを実行する情報処理システム及び上記システムよりなるモデム | |
| US7380033B2 (en) | Communication apparatus implementing time domain isolation with restricted bus access | |
| EP0082200B1 (en) | Processor facilities for integrated packet and voice switching | |
| JP3320749B2 (ja) | 音声帯域電気通信用プロセッサ | |
| CN109949817B (zh) | 基于双操作系统双语音识别引擎的语音仲裁方法及装置 | |
| US5864714A (en) | Communication system which dynamically switches sizes of sample buffer between first size for quick response time and second size for robustness to interrupt latency | |
| WO2006014354A2 (en) | Method and system for concurrent excution of mutiple kernels | |
| EP0499763B1 (en) | DCE and method for processing data received in a DCE allowing multiple operating configurations | |
| US20090228895A1 (en) | Method and system for polling network controllers | |
| JPH10340128A (ja) | データ処理装置及び移動体通信端末装置 | |
| JPH01128637A (ja) | 回線網ステーションを物理的回線網媒体にインタフェースするインタフェースデバイス | |
| JP2001502513A (ja) | 非固定バッファサイズを使用する通信システム | |
| EP0856951B1 (en) | Operating system interface for use with multitasking GSM protocol stacks | |
| EP1428119A1 (en) | Task switching system, task switching method and dsp modem | |
| CN110505607B (zh) | 基于蓝牙安全设备的通信方法、蓝牙芯片及蓝牙安全设备 | |
| JP2814913B2 (ja) | 携帯無線電話用モデムカード | |
| WO2003075167A1 (en) | Method and arrangement for virtual direct memory access | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| Hussain et al. | Schedulability analysis for CAN bus messages of periodically-varying size | |
| JPWO2022259473A5 (ja) | ||
| JP2576656B2 (ja) | 付加プロセッサを含む電子交換システム | |
| JPH0646741B2 (ja) | 変復調装置における動作モードの切換方法およびこの切換方法を実行可能の変復調装置 | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JP2638184B2 (ja) | プロトコル処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |