JPH08265164A - 時間的にパイプライン化された予測エンコーダ／デコーダの回路および方法 - Google Patents

時間的にパイプライン化された予測エンコーダ／デコーダの回路および方法

Info

Publication number
JPH08265164A
JPH08265164A JP7338414A JP33841495A JPH08265164A JP H08265164 A JPH08265164 A JP H08265164A JP 7338414 A JP7338414 A JP 7338414A JP 33841495 A JP33841495 A JP 33841495A JP H08265164 A JPH08265164 A JP H08265164A
Authority
JP
Japan
Prior art keywords
frame
input
information
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7338414A
Other languages
English (en)
Inventor
Iii Nelson Botsford
ボッツフォード サード ネルソン
George John Kustka
ジョン クストカ ジョージ
John Norman Mailhot
ノーマン メイルホット ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08265164A publication Critical patent/JPH08265164A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 予測エンコーダおよびデコーダのプロセッサ
のスタガー配列を用いるビデオ回路および方法の提供。 【解決手段】 特定のフレーム・レートで受信される入
力信号Ｓ１を符号化または復号化して同じフレーム・レ
ートの出力信号Ｓ０にする、パイプライン化される予測
エンコーダ／デコーダ回路１が、複数Ｎ個の予測エンコ
ーダ１０を採用している。入力信号Ｓ１の各データ・フ
レームの情報を抽出し、その１／Ｎ倍のレートで対応す
るエンコーダ／デコーダに供給するために入力バッファ
を使用する。各エンコーダ／デコーダは次の受信された
画像フレームを処理しているエンコーダ／デコーダに対
してディジタル化されたフレーム情報を提供する以外
に、それが受信されるたびに対応する符号化／復号化さ
れた情報を発生する。符号化／復号化された情報は対応
しているフレーム・バッファ１５に対して提供され、更
にマルチプレクサ２５に接続され、符号化／復号化され
た出力Ｓ０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に予測信号エン
コーダおよびデコーダに関し、特に、予測エンコーダお
よびデコーダのプロセッサのスタガー配列をそれぞれ使
っているビデオのエンコーダおよびデコーダの回路およ
び方法に関する。
【０００２】
【従来の技術】テレビジョン信号の中に含まれている連
続画像フレームはほとんど同じであることが多い。テレ
ビジョン信号の中で放送される画像はフレーム間で実質
的には変化しないことが多く、その結果、２つの連続し
たフレームの情報の間には大きな相関がある。各画像フ
レームを記述するのに必要な総合のビット数を減らしな
がらテレビジョン信号のフレーム・レートを維持するた
めに、予測の方式に基づいて画像を適切に符号化するこ
とによって、この相関を利用する多くのシステムが工夫
されてきた。ハイ・デフィニション・テレビジョンのた
めのビデオ・データの圧縮用の確立されたビデオ信号の
符号化フォーマットとしては、たとえば、米国特許第
５，２９３，２２９号および５，２３１，４８４号の中
で記述されているＭＰＥＧ−１および−２の標準規格が
あり、それらはここで参照によって組み込まれている。
【０００３】動きの推定などのように、フレーム間で各
受信画像フレームを符号化するための画像の予測を行な
うのに十分な処理速度を有する単独の符号化回路は製造
するのに非常にコストが掛かる。ビデオ・エンコーダの
コストを最小にするために、複数の空間分離型ビデオ・
エンコーダ・プロセッサが使われてきた。その中で、各
エンコーダは画像フレームの特定の領域に対する動きを
推定し、それらの領域に対応する部分のディジタル・ビ
デオ信号を発生する。たとえば、４つのエンコーダ・プ
ロセッサが動きの推定を行なって対応する符号化された
ビデオ信号を生成するために使われ、その中で各エンコ
ーダ・プロセッサは２×２象限のマトリックスに分割さ
れたディスプレイのそれぞれの象限上で動作する。静止
画または動画の垂直または水平のストライプから構成さ
れる他の区画配列が提案されている。
【０００４】空間分割型の既知のビデオ符号化技術はす
べて、動きの推定に関する共通の問題を共有している。
第１象限の中に現われるオブジェクトが符号化される
時、隣接する象限の中にそのオブジェクトがあって第１
象限に向かって動いていた場合、そのオブジェクトは隣
接する象限の前のフレームの任意の１つから予測するこ
とができる。結果として、第１象限のエンコーダ・プロ
セッサは隣接する象限からのピクチャ情報を利用するこ
とができなければならない。したがって、各画像フレー
ムを通して十分な動きの推定を提供するために、各象限
に対するピクチャ情報はその隣の象限と共有されなけれ
ばならない。そのような情報の共有が必要となることに
よって、ハードウエアおよび相互接続の複雑度およびコ
ストが大幅に増加する。
【０００５】象限間でのピクチャ情報の共有を避ける既
知の方法では、動きの推定を象限内に制限するか、ある
いは象限の境界領域では全く行わないことが必要であ
る。
【０００６】
【発明が解決しようとする課題】しかし、そのような方
法は符号化されたピクチャの中に望ましくない人工的な
部分を生じる。既知のビデオ・デコーダもエンコーダの
場合と同じ多くの問題を共有している。したがって、ハ
ードウエアおよび相互接続の複雑度を少なくした低コス
トのビデオ・エンコーダおよびデコーダの必要性が認識
されている。
【０００７】
【課題を解決するための手段】本発明の一つの態様によ
ると、特定のフレーム・レートおよびフレーム・データ
・レートの入力信号を処理して実質的に等しいフレーム
・レートの符号化された出力信号を発生するための符号
化回路は複数Ｎ個の予測エンコーダを採用する。符号化
回路の入力バッファはディジタル入力信号を受信するた
めの１つの入力および複数Ｎ個の出力を備えている。複
数Ｎ個の予測エンコーダが順次配列されされており、そ
の中で各エンコーダは１つの信号入力、１つのディジタ
ル化されたフレーム情報の入力、１つの符号化された信
号の出力および１つのディジタル化されたフレーム情報
の出力を備えている。エンコーダの信号入力は入力バッ
ファの対応する出力に接続されている。エンコーダのデ
ィジタル化されたフレーム情報の出力は、そのシーケン
スの中のそれぞれの次のエンコーダのディジタル化され
たフレーム情報の入力に接続されている。そのシーケン
スの中の最後のエンコーダのディジタル化された情報の
出力は、そのシーケンスの中の最初のエンコーダのディ
ジタル化された情報の入力に接続されている。複数Ｎ個
のフレーム・バッファの各々の入力は対応するエンコー
ダ・プロセッサの出力に接続されている。マルチプレク
サは複数Ｎ個の入力および１つの出力を備えている。そ
のマルチプレクサの各入力は対応するフレーム・バッフ
ァの出力に接続されている。符号化された出力信号はそ
のマルチプレクサの出力において発生される。
【０００８】本発明の方法によると、入力バッファは受
信された各フレームの情報を、少なくとも入力信号デー
タ・レートの１／Ｎ倍のレートで対応するエンコーダに
対して時間的にパイプライン化された方法で共有するこ
とができる。各エンコーダは情報フレーム全体をその情
報が受信されるレートで符号化し、シーケンスの中の次
のエンコーダに対して対応するディジタル化されたフレ
ーム情報を提供する。そのフレーム全体に対する符号化
された情報がフレーム・バッファによって記憶される
と、その記憶された情報はマルチプレクサの出力に対し
て提供され、そのフレームに対応しているそれぞれの部
分の出力信号を発生する。各部分の符号化された出力を
発生するために、受信された画像フレームのシーケンス
に対して複数Ｎ個のエンコーダの各々によってこれらの
ステップが順次繰り返される。
【０００９】本発明の他の態様によると、特定のフレー
ム・データ・レートの符号化された入力信号を、実質的
に等しいフレーム・レートの復号化された出力信号に復
号化するための復号化回路は、符号化回路と実質的に同
じ方法で構成され動作することができる。復号化回路に
おいては、複数の予測エンコーダが複数の予測デコーダ
で置き換えられる。
【００１０】本発明は画像フレームを時間的に処理する
ので、従来技術の典型的な空間的マルチプロセッサ構成
での、複雑でコストの掛かるプロセッサの接続配列が不
要となる。さらに、本発明は比較的速度の遅い低コスト
の予測エンコーダおよびデコーダを使って従来技術の符
号化および復号化回路と同じ処理性能を達成することが
できる。また、エンコーダまたはデコーダのプロセッサ
はディジタル化されたフレーム情報のフレーム全体を記
憶する必要はないので、先行するプロセッサから受信さ
れた情報を保持するためのメモリが最小で済む。したが
って、本発明は低コストで製造することができる。本発
明の他の特徴および利点は以下の詳細説明および付属図
面を参照することによって明らかになる。
【００１１】
【発明の実施の形態】本発明による符号化回路は多種類
のソース信号に対する符号化された信号を生成するのに
有用である。しかし、そのような回路はハイ・デフィニ
ション・テレビジョン（「ＨＤＴＶ」）信号を符号化す
る際に特に有用である。ディジタル化されたビデオ信号
ＳI のような入力信号をＨＤＴＶのビデオ信号Ｓo のよ
うな符号化された出力信号に変換するための、本発明に
よる典型的な符号化回路１が図１に示されている。この
目的で、符号化回路１をＨＤＴＶタイプの送信器のエン
コーダ部分に適した回路として採用することができる。
ＨＤＴＶのエンコーダに関する本発明の次の説明は現在
好適なアプリケーションの１つであり、本発明の限界を
意味するものではない。
【００１２】この符号化回路１はピクチャー・バッファ
５のような入力バッファ、複数Ｎ個の予測エンコーダ１
０、対応する複数のフレーム・バッファ１５およびマル
チプレクサ２５を含んでいる。ピクチャー・バッファ５
はディジタル入力ＳI を受信するための入力６を備えて
おり、エンコーダ群１０の各々に接続されている。説明
を簡単にする目的でエンコーダ群１０の中に４つのエン
コーダ１１−１４が示されているが、これは本発明の限
界を意味するものではない。エンコーダ１１、１２、１
３および１４は順に配列されており、それぞれ第１、第
２、第３および第４のエンコーダとも呼ばれる。本発明
による符号化回路は２台以上の任意の数のビデオ・エン
コーダを備えることができる。
【００１３】１１−１４の各エンコーダは対応する情報
信号線２０によって順番に次のエンコーダに接続されて
いる。たとえば、信号線２０は第１エンコーダ１１を第
２エンコーダ１２に接続している。エンコーダ１１−１
４はさらに複数のバッファ１５のうちの対応するフレー
ム・バッファ１６ー１９に接続されている。１６−１９
の各フレーム・バッファは出力３０において符号化され
た出力信号Ｓo を発生するマルチプレクサ２５に接続さ
れている。バッファ・コントローラ３５はピクチャー・
バッファ５およびフレーム・バッファ１６−１９に接続
され、以下に詳細に記述される方法で１１−１４の各ビ
デオ・エンコーダを制御することができる。
【００１４】動作中、画像フレームのシーケンスに対す
る情報から構成されるディジタル化されたビデオ信号Ｓ
I がピクチャー・バッファ５に印加される。ピクチャー
・バッファ５はそれぞれの画像フレームに対応している
ディジタル化されたビデオ信号ＳI の連続した部分を順
次抽出する。各画像フレームに対して抽出された情報は
時間的にパイプライン化された方法で複数のエンコーダ
１０のうちの対応するものに対して提供される。本発明
による典型的な時間的パイプライン・プロセスについて
の詳細は図３を参照して以下に記述される。
【００１５】ビデオ・エンコーダ１０のうちの各エンコ
ーダはピクチャー・バッファ５から供給されるそれぞれ
の画像フレームに対して符号化されたビデオ情報を発生
する。１１−１４の各エンコーダが符号化されたビデオ
情報を発生している時、その情報はフレーム・バッファ
１６−１９のそれぞれのバッファに対して提供される。
エンコーダ群１０の各エンコーダはさらに対応する情報
信号線２０の上で対応するディジタル化されたフレーム
情報を、入力信号ＳI の次の画像フレームを符号化して
いるシーケンス内の次のエンコーダに対して提供する。
【００１６】ディジタル化されたフレーム情報は対応す
る符号化されたフレーム情報から発生された再構築され
たフレーム情報であるか、あるいはピクチャー・バッフ
ァ５から受信された元のディジタル化されたフレーム情
報であるか、あるいはそれらの組合せである可能性があ
る。ディジタル化されたフレーム情報は生成された時に
信号線２０の上で次のエンコーダに対して提供される。
たとえば、図１において、ピクチャー・バッファ５は入
力信号ＳI の連続した画像フレームをエンコーダ１１、
１２、１３、１４の順序でエンコーダ群１０に対して絶
えず提供し、ディジタル化されたフレーム情報がそれぞ
れの信号線２０の上でそれぞれエンコーダ１２、１３、
１４および１１に対して送信されるようにしている。
【００１７】フレーム・バッファ１６−１９のうちの１
つによって、１つの画像フレーム全体に対する符号化さ
れた情報を受信して記憶する時、マルチプレクサ２５は
そのバッファを出力３０に接続する。出力３０に接続さ
れると、フレーム・バッファ１６−１９は符号化された
フレーム情報を出力３０に対して提供し、その画像フレ
ームに対応している出力信号Ｓoのそれぞれの部分を形
成する。フレーム・バッファ１６−１９は対応している
画像フレームがエンコーダ１１−１４によって受信され
る順序で画像フレーム全体に対する符号化された情報を
受信する。したがって、マルチプレクサの出力３０にお
ける符号化された画像フレームの結果のシーケンスが符
号化された出力信号Ｓoを形成する。
【００１８】画像フレーム情報は、たとえば６０フレー
ム／秒などの特定のフレーム・レートで入力ＳI に対し
て送信される。信号ＳI のフレームの各部分の中で、画
像データが特定の入力フレーム・データ・レートで送信
される。ピクチャー・バッファ５は各画像フレームに対
して受信された情報を抽出し、入力のフレーム・データ
・レートの１／Ｎ倍のデータ・レートで、すなわち、こ
の例のＮが４である符号化回路１の場合は入力フレーム
・データ・レートの４分の１のデータ・レートで、エン
コーダ群１０の対応する１つに対して抽出された情報を
供給することによって、エンコーダ群１０に対してその
ような情報を時間的にパイプライン化する。言い換えれ
ば、ピクチャー・バッファ５は入力信号ＳI の中に受信
されるたびにフレーム情報を抽出し、そして即時、ある
いは適切な固定の遅延時間の後、それを入力フレーム・
データ・レートの４分の１のデータ・レートでエンコー
ダ群１０のうちの対応する１つに対して供給する。
【００１９】エンコーダ群１０のうちの各エンコーダは
入力のフレーム・データ・レートの４分の１のデータ・
レートで情報を受信するので、１フレーム期間中に対応
する１つのエンコーダによって処理される与えられたフ
レームの部分は、画像フレームの４分の１に対応する領
域である。そのような方法で、エンコーダ群１０の各エ
ンコーダは入力信号ＳI の４個のフレーム間隔の間に対
応するフレームに対する情報を受信する。結果として、
エンコーダ群１０の中の各エンコーダは入力信号ＳI か
ら抽出された４番目ごとの画像フレームに対するフレー
ム情報を受信する。また、１つの画像フレームの特定の
１つの領域に対する情報を符号化しているエンコーダ群
１０のうちのどのエンコーダも、受信された次の画像フ
レームを符号化しているエンコーダより１つ進んだフレ
ームの４分の１の部分を常に符号化する。
【００２０】画像フレームの特定の領域に対して符号化
された信号を発生するために、予測エンコーダ群１０は
シーケンスの中の前のフレームのその領域に対するディ
ジタル化されたフレーム情報以外に、入力信号ＳI から
のその領域に対するディジタル化されたフレーム情報を
必要とする。エンコーダ・プロセッサ群１０の中の１つ
として使うのに適しているエンコーダ１００が、図２を
参照して以下に記述される。１つの与えられたフレーム
の部分は次の画像フレームよりフレームの４分の１の部
分だけ進んで処理されているので、特定のフレームに対
応しているディジタル化されたフレーム情報はエンコー
ダ群１０の中でその次の画像フレームを処理している対
応する１つのエンコーダによって必要とされる時点で実
質的に作り出される。
【００２１】たとえば、エンコーダ１１が或る時点にお
いて第１の画像フレームの受信を開始した場合、それは
ピクチャー・バッファ５がその次の画像フレームに対す
る情報をエンコーダ１２に対して提供し始める時点にお
いて、そのフレームの最初の４分の１の部分を受け取っ
て処理する。プロセッサ１２が次の画像フレームに対し
て受信された情報の処理を開始する時、それはエンコー
ダ１１によって以前に供給されたフレームの最初の４分
の１の部分に対するディジタル化されたフレーム情報を
持つことになる。次に、１フレーム間隔後に、エンコー
ダ１１は、そのフレームの第２の４分の１に対するディ
ジタル化されたフレーム情報を符号化して発生する。し
たがって、第２の４分の１に対するディジタル化された
フレーム情報はプロセッサ１２がピクチャー・バッファ
からそのフレームの第２の４分の１に対する情報を受信
している時点のあたりでプロセッサ１２に対して提供さ
れる。このように、ディジタル化されたフレーム情報は
１つのエンコーダから次のエンコーダへ順次提供され
る。符号化回路１の動作についての詳細が図３を参照し
て以下に示される。
【００２２】バッファ・コントローラ３５はマイクロプ
ロセッサ、マイクロコントローラ、プログラマブル・ロ
ジック・アレイまたはアプリケーション固有の集積回路
などの処理ユニットであり、フレーム・バッファ１６−
１９のうちの対応している１つの充足性に基づいてエン
コーダ１１−１４によって発生される情報のビット数を
調整し、制御する。さらに、ピクチャー・バッファ５は
ソース画像のフィルタリングなどの前処理動作、あるい
はフレームの分散などのピクチャーの複雑度評価値の計
算を実行することができる。バッファ・コントローラ３
５によって実行されるアルゴリズムは、１つの画像フレ
ームに一度に操作する単独エンコーダ・システムのバッ
ファ・コントローラのアルゴリズムに付随するタイミン
グの問題を避けるためにいくつかの画像フレームが同時
に符号化されているということ以外に、ピクチャー・バ
ッファ５によって提供されるピクチャーの複雑度評価値
をさらに利用することができる。
【００２３】図２はディジタル化されたビデオ信号をＭ
ＰＥＧフォーマットのＨＤＴＶ信号に符号化するための
図１の符号化回路の中のエンコーダ群１０の中の１つと
して使うことができる典型的な予測エンコーダ１００を
示している。図２を参照して、エンコーダ１００はＭＰ
ＥＧデータ・フォーマッタ１３０に接続されている符号
化ループ回路１２０に接続されている動き評価回路１１
０を含んでいる。この動き評価回路１１０は入力１１２
においてピクチャー・バッファ５から画像フレーム情報
を受け取る。また、動き評価回路は入力１１４におい
て、それぞれの先行するエンコーダから再構築されたフ
レーム情報の形式で対応するディジタル化されたフレー
ム情報も受け取る。さらに、動き評価回路１１０は、そ
の再構築された情報の代わりに、あるいはそれと組み合
わせて前の源フレーム情報を使うこともできる。動き評
価回路１１０は対応する画像フレームに対する動きベク
トルと呼ばれる動きの評価データを符号化ループ回路１
２０に対して提供する。
【００２４】符号化ループ回路１２０はデータ・フォー
マッタ１３０に対して提供される画像フレームに対する
符号化された情報を発生する。また、符号化ループ回路
１２０は対応している現在の画像フレームに対する再構
築された情報を出力１２８において発生する。符号化ル
ープ回路１２０が「ループ」回路と呼ばれる理由は、従
来技術の符号化回路において、次の受信画像フレームの
符号化のためのディジタル化されたフレーム情報を提供
するために、ループ回路の中の動き補償回路へ再構築さ
れた情報が戻されていたからである。ＨＤＴＶに対する
動き評価回路および符号化ループ回路は、この技術分野
では知られている。動き評価回路１１０および符号化ル
ープ回路１２０に適した回路は米国特許第５，１３４，
４７５号、５，１３６，３７７号、５，１４４，４２３
号および５，３３１，３４８号（ＡＴ＆Ｔ特許）の中で
記述されている回路を含む。これらの特許は本発明の譲
受人に対して譲渡されており、ここで参照によって組み
込まれている。
【００２５】図２に示されているように、符号化ループ
回路１２０は、適応量子化回路１２３に接続されている
離散コサイン変換（ＤＣＴ）回路１２２などの変換回路
に接続されている動き補償回路１２１を適切に含むこと
ができる。適応量子化回路１２３はデータ・フォーマッ
タ回路１３０に対して動きの情報を提供し、さらに逆離
散コサイン変換（ＩＤＣＴ）１２５などの逆変換回路な
どに接続されている。ＩＤＣＴ回路１２５はシーケンス
の中の特定の次のエンコーダに対して提供される再構築
されたフレーム情報を発生する再構築回路１２６に接続
されている。オプションの知覚モデリング回路１２４が
ＤＣＴ回路１２２および適応量子化回路１２３に接続さ
れている。
【００２６】動作中、動き補償回路１２１は動き評価回
路１２０から動きベクトル情報を受け取り、この情報を
動き評価回路の入力１１４にに受信された再構築された
フレーム情報と組み合わせて、変位されたフレームを作
り出す。動きベクトルを持たない画像フレームの部分に
対応する変位されたフレームの部分はヌルで表すことが
できる。この変位されたフレームは現在のフレームの画
像の予測を表す。次に、動き補償回路１２１は動き評価
回路入力１１２において受信されたフレーム情報から変
位されたフレームを差し引いて変位されたフレーム差分
を発生し、それがＤＣＴ回路１２２に対して提供され
る。
【００２７】動き評価回路の入力１１４に対して提供さ
れる変位されたフレーム差分、ディジタル化されたフレ
ーム情報は動き評価回路の入力１１２に対して提供され
るフレーム情報と同様に、ピクセル・ベースの形式であ
る。ＤＣＴ回路１２２は動き補償回路１２１によって提
供される変位されたフレーム差分に対応している二次元
の変換ドメイン情報を発生する。ＭＰＥＧの規格では変
位されたフレーム差分の離散コサイン変換の実行を規定
しているが、代わりの符号化技術が使われる場合、他の
変換回路を採用することができる。ＤＣＴ回路１２２に
よって発生される変換情報は適応量子化回路１２３およ
びオプションの知覚モデリング回路１２４に対して提供
される。知覚モデリング回路１２４はフレームが符号化
される時に収集される統計情報に基づいて適応量子化回
路１２３によって適用される量子化を修正する。
【００２８】適応量子化回路１２３によって発生される
符号化された情報はデータ・フォーマッタ１３０のフォ
ーマッタ／パッキング回路１３２に対して提供される。
フォーマッタ／パッキング回路１３２は可変長コード
（ＶＬＣ）およびランレングス・コード（ＲＬＣ）の技
法を使ってそのフレームに対する変換情報を符号化す
る。したがって、フォーマッタ／パッキング回路１３２
は符号化された信号を図１に示されている出力信号Ｓo
を作るのに必要なフォーマット化されたデータ・パケッ
トにアレンジする。データ・フォーマッタ１３０の中の
レート制御回路１３１はフォーマッタ／パッキング回路
１３２からの信号に基づいて適応量子化回路１２３がフ
ォーマッア・パッキング回路１３２へデータを提供する
レートを調整することができる。適切なデータ・フォー
マッタ回路１３０も上記の引用されたＡＴ＆Ｔ特許の中
で詳しく記述されている。
【００２９】適応量子化回路１２３によって発生されて
符号化された、変位されたフレーム差分もＩＤＣＴ回路
１２５によってピクセル・ベースのフォーマットに逆変
換される。次に、その変換された情報は動き補償回路１
２１によって計算された変位されたフレーム情報を逆に
加算することによって、再構築回路１２６により動き評
価回路の入力１１２に対して提供されるフレーム情報に
類似のフォーマットに再構築される。回路１２６はその
発生され再構築された情報を符号化ループ回路の出力１
２８に対して提供する。出力１２８において再構築され
た情報を、入力信号ＳI の次の画像フレームを処理して
いるエンコーダによってディジタル化されたフレーム情
報として使うことができる。
【００３０】図３は図１の符号化回路１の時間的パイプ
ライン・プロセスの間の各種の時間間隔において符号化
された典型的な画像フレームを図式的に示している。図
３において、ピクチャー・バッファ５によって抽出され
る入力ソースのビデオ信号ＳI の中に含まれている画像
フレームが、参照番号２０１−２０７によって連続的に
番号付けられている行２００の中の画像ブロックによっ
て表されている。図示し易いように、画像ブロック２０
０の中の各画像ブロックは実質的に同じ画像を含んでい
る。しかし、実際のビデオ信号ＳI は互いに僅かに異な
っている画像フレームを含んでいるのが普通である。た
とえば、話者の唇および顔の筋肉は話している間に僅か
に動く。画像ブロック２００の上には番号２０９があ
り、これは各画像フレームがピクチャー・バッファ５に
よって受信された順序に対応している。
【００３１】時間の線２１０は画像フレーム情報が入力
信号ＳI の中に送信されるピクチャー・データ・レート
に基づいた符号化回路１の動作に対するイベントのタイ
ミングを示す。フレームのピクチャー・バッファ５によ
って各情報フレームが受信される時点に対応している時
刻またはフレーム間隔が、時間の線２１０の上で参照番
号２１５によって示されている。たとえば、時間の線２
１０上で画像ブロック２０１の下に現われている時刻１
は最初の画像フレームに対する情報の受信を示す。フレ
ーム・データ・レートが６０フレーム／秒であった場
合、時間の線２１０上の２１５の各時刻参照番号間の時
間間隔は１／６０秒となる。説明の目的で、画像ブロッ
ク２００は時間の線の参照番号２１５の直上のカラムに
示されており、対応する画像フレーム全体に対する情報
が受信された時点に対応する。たとえば、２番目のフレ
ームに対する情報は時刻参照番号１と２との間のインタ
ーバル上でピクチャー・バッファ５によって受信されて
おり、したがって、対応する画像ブロック２０２は時刻
参照番号２の上に示されている。
【００３２】入力信号ＳI の中の各フレームに対する情
報を受信すると、ピクチャー・バッファ５はそのような
情報を入力信号ＳI の４分の１のフレーム・データ・レ
ートでエンコーダ群１１−１４の中の対応する１つのエ
ンコーダに対して供給する。フレーム情報がピクチャー
・バッファ５によってエンコーダ１１−１４に対して供
給される時、１１−１４の各エンコーダは対応する符号
化された情報を発生し、次の画像フレームを処理してい
るエンコーダに対してディジタル化されたフレーム情報
を実質的にリアルタイムで提供する。各フレーム・イン
ターバルにおいて、１１−１４の各エンコーダはフレー
ム情報の４分の１の部分であるそれぞれのフレーム領域
を受信して符号化し、その領域に対するディジタル化さ
れたフレーム情報を対応しているエンコーダに対して提
供する。各種の時点で１１−１４の各エンコーダによっ
て発生される符号化された情報の量に対応している画像
フレームの領域が画像ブロック２２０によって表されて
いる。画像ブロック２２０はそれぞれエンコーダ１１、
１２、１３および１４によって発生される情報に対応す
る４つの行２１１、２１２、２１３および２１４で示さ
れている。さらに、画像ブロック２６０の行は符号化さ
れた出力信号Ｓoを形成するためにマルチプレクサの出
力３０に対して提供される符号化された画像フレーム情
報を表す。
【００３３】時刻０と１との間の最初の画像フレーム・
インターバルにおいて、ピクチャー・バッファ５は画像
ブロック２０１によって表される最初の画像フレームに
対する全体の情報を受信する。最初の画像フレームの情
報が受信されると、ピクチャー・バッファ５はそれを４
分の１のフレーム・データ・レートで最初のエンコーダ
１１に対して供給する。エンコーダ１１はその受信され
たフレーム情報を実質的にリアルタイムで処理する。結
果として、時刻１において最初のエンコーダ１１は受信
されたフレーム情報の最初の４分の１の部分を受け取っ
て符号化している。したがって、時刻１において、最初
の画像フレーム２０１の４分の１に対応している処理さ
れた領域を表しているブロック２３０が、最初のエンコ
ーダ１１に対して行２１１の中で示されている。符号化
されたフレーム情報はそれがエンコーダ１１によって発
生されると、図１に示されているバッファ１６に対して
提供される。また、時刻１において、最初のエンコーダ
１１は最初の画像フレーム２０１の最初の４分の１の部
分に対するディジタル化フレーム情報を、図１に示され
ている信号線２０経由で第２のエンコーダ１２に対して
提供する。
【００３４】次に、時刻１と２との間の第２のフレーム
・インターバルにおいて、ピクチャー・バッファ５は受
信された最初のフレーム情報２０１の第２の４分の１の
部分を最初のエンコーダ１１に供給する。したがって、
時刻２において、最初のエンコーダ１１はブロックの行
２１１の中で画像ブロック２３１によって示されている
ように最初の画像フレーム２０１の２分の１に対するフ
レーム情報を受け取って符号化している。また、時刻２
において、最初のエンコーダ１１は画像フレーム２０１
の第２の４分の１の部分に対するディジタル化されたフ
レーム情報を第２のエンコーダ１２に対して提供してい
る。さらに、時刻１と２との間の第２のフレーム・タイ
ム・インターバルにおいて、ピクチャー・バッファ５は
第２の画像フレーム２０２全体に対する情報を受信して
抽出し、その受信された第２のフレーム情報の最初の４
分の１の部分を第２のエンコーダ１２に供給する。最初
のエンコーダ１１が前にこの領域に対するディジタル化
されたフレーム情報を提供しているので、エンコーダ１
２はブロックの行２１２の中の時刻２において画像ブロ
ック２４０によって示されているように、時刻２におい
てそのフレームのこの最初の４分の１の部分に対する符
号化された情報を発生する。また、このタイム・インタ
ーバルにおいて、第２のエンコーダ１２は第２の画像フ
レーム２０２の最初の４分の１の部分に対するディジタ
ル化されたフレーム情報を第３のエンコーダ１３に対し
て提供する。
【００３５】第２のエンコーダ１２はエンコーダ１１か
らのフレームの第２の４分の１の部分に対するディジタ
ル化されたフレーム情報を受け取っているので、第２の
エンコーダ１２は時刻２と３との間のフレーム・インタ
ーバルにおいてピクチャー・バッファ５から対応してい
る情報が受信された時、フレーム２０２の第２の４分の
１の部分を符号化するのに必要な情報を持っている。ま
た、時刻２と３との間のタイム・インターバルにおい
て、第１のエンコーダ１１は最初の画像フレーム２０１
の第３の４分の１の部分に対する受信された情報を受け
取って符号化し、その部分に対するディジタル化された
フレーム情報を第２のエンコーダ１２に対して提供す
る。これは時刻３においてブロック行２１１の中の画像
ブロック２３２によって示されている。
【００３６】この方法で、図３に示されているように、
最初のエンコーダ１１は時刻４においてブロックの行２
１１の中の画像ブロック２３３によって表されているよ
うに、第１の画像フレーム２０１に対する符号化された
情報を発生するために４つのフレーム・インターバルを
必要とする。時刻４において、バッファ１６は最初の画
像フレーム２０１全体に対する符号化された情報を含ん
でいる。結果として、出力のマルチプレクサ２５はバッ
ファ１６をその出力３０に接続し、バッファ１６は符号
化された情報をマルチプレクサの出力３０に対して提供
し、最初のフレームに対応する符号化された出力信号Ｓ
oの部分を形成する。これは、時刻４において出力のブ
ロックの行２６０の中の符号化された出力画像フレーム
２６１によって表されている。同様に、タイム・インタ
ーバル５において、第２のエンコーダ１２のバッファ１
７が第２の画像フレーム２０２全体に対する符号化され
た情報を含んでおり、マルチプレクサ２５はそれを出力
３０に接続して符号化されたデータを出力３０に対して
提供し、その第２の画像フレーム２０２に対する符号化
された出力信号Ｓoの対応している部分を形成する。第
２の符号化された画像フレームに対応している出力信号
Ｓoの部分は、時刻５においてブロックの行２６０の中
の符号化された出力画像ブロック２６２によって表され
ている。
【００３７】このプロセスが受信された最初の４つの画
像フレーム２０１−２０４の各々に対してピクチャー・
バッファ５およびエンコーダ１１−１４によって繰り返
される。エンコーダ群１０の各エンコーダが与えられた
フレームに対する符号化された情報の発生を完了し、そ
の情報を対応しているフレーム・バッファ１６−１９の
中に記憶している時、マルチプレクサ２５はその対応し
ているフレーム・バッファ１６−１９を出力３０に接続
して符号化された出力信号Ｓo の対応している部分を発
生する。結果として、符号化回路１は各フレームの処理
が４つのフレーム・インターバルにおいて発生してい間
に、入力信号ＳI のフレーム・レートに等しいフレーム
・レートで符号化された画像フレームのシーケンスを含
んでいる符号化された出力信号Ｓoを発生する。
【００３８】時刻４において、最初のフレームがバッフ
ァ１６から読まれた後、ピクチャー・バッファ５は第５
の画像フレーム２０５を、対応している最初のエンコー
ダ１１に供給し始める。第４のフレーム２０４に対する
ディジタル化されたフレーム情報は、第４のエンコーダ
１４によってブロックの行２１４の中の画像ブロック２
５１によって表されているように、そのフレームの処理
に対して上記の方法と実質的に同じ方法で提供される。
時刻５において発生される第５の画像２０５の最初の４
分の１の部分に対する、対応する符号化された情報はそ
れぞれのブロックの行２１１の中の画像ブロック２３５
によって表されている。
【００３９】図３に示すように、符号化回路１は第２の
プロセッサ１２による次のフレームの対応している部分
の処理より４分の１の部分だけ先行した受信されたフレ
ーム情報を処理するように第１のエンコーダ１１を動作
させる。この方法で、画像フレームの最初の４分の１の
部分に対するディジタル化されたフレーム情報は、第２
のプロセッサ１２がそれを必要とする時点で利用でき
る。同様に、他のエンコーダ１２、１３、および１４は
プロセッサ１３、１４および１１による次のフレームの
対応している部分の処理より４分の１のフレームの部分
だけ先行している状態にあるようにそれぞれのフレーム
情報を処理する。図３は入力信号ＳI からのそのような
情報の受信時に、フレーム情報の供給をエンコーダ１１
−１４に対して即時開始するようにピクチャー・バッフ
ァ５の動作を表しているが、その代わりに、ピクチャー
・バッファ５は受信された情報を固定の遅延時間の後、
対応しているエンコーダ１０に対して供給することがで
きる。
【００４０】エンコーダは必要な時にフレームのそれぞ
れの部分に対するディジタル化されたフレーム情報を受
信するので、エンコーダ群１０のうちのどのエンコーダ
もディジタル化されたフレーム情報のフレーム全体を記
憶するために十分なメモリを必要としない。１１−１４
の各エンコーダはエンコーダ群１０の先行しているもの
から受信されたディジタル化されたフレーム情報の一部
分をそれが処理されるまで保持するのに必要な最小限の
メモリだけを必要とする。したがって、本発明はフレー
ム全体に対するディジタル化されたフレーム情報を記憶
するために十分な高速のメモリを必要とする単独のプロ
セッサを採用している従来技術の符号化回路より有利で
ある。本発明はさらに、複雑でコストの掛かるプロセッ
サ接続の配列を無くすことができるので、複数のエンコ
ーダを使って１つのフレームのそれぞれの部分を空間的
に処理する代表的な符号化回路より有利である。これら
の従来技術の回路に比べての符号化回路１のもう１つの
利点は、低速かつ低コストのエンコーダを使って同じ処
理性能が達成できることである。
【００４１】上記では４つのエンコーダ１１−１４を使
って本発明を説明してきたが、本発明は２個以上の任意
の数のエンコーダを使うことができる。採用されるエン
コーダの数が多いほど、各エンコーダがそのフレーム情
報を符号化するための時間が長く取れる。たとえば、５
個のエンコーダが使われた場合、対応するピクチャー・
バッファは入力信号のデータ・フレーム・レートの１／
５のレートで入力信号情報を時間的にパイプライン化す
る。結果として、５個の各エンコーダは各フレームに対
する符号化された情報を発生するために５つのフレーム
・インターバルを持つことになる。類似の方法で、６個
のエンコーダが使われた場合、各エンコーダは各フレー
ムに対して符号化された情報を発生するために６個のフ
レーム・インターバルを持つことになる。したがって、
エンコーダの数が増えるほど、処理速度のより遅いエン
コーダを採用することができる。
【００４２】次の表Ａはリストされているフレーム・サ
イズおよびフレーム・レートに対して符号化されたＭＰ
ＥＧフォーマットの情報を発生するのに適したエンコー
ダの数と必要な処理速度を示す。表Ａ 処理速度 画像サイス゛ フレーム・レートエンコータ゛ の数 (Mblk/秒/フ゜ロセッサ ヒ゜クセル数(mblk) ヒ゜クセル数(Mblk) (フレーム数/秒) 1Mblk=16×16ヒ゜クセル) /行 /カラム 6 36,000 1280(80) 720(45) 60 5 38,800 1728(108) 960(60) 30 6 39,600 1920(120) 1056(66) 30 6 38,400 2048(128) 1152(72) 25
【００４３】本発明による復号化回路は図１の符号化回
路１と同じ方法で構築され、動作することができる。た
だし、予測デコーダ群がエンコーダ群１０を置き換え
る。また、入力信号ＳI は符号化されたビデオ信号であ
り、一方、マルチプレクサ２５によって発生される出力
信号は復号化されたビデオ信号であり、１つのデコーダ
によって次のデコーダに対して提供されるディジタル化
されたフレーム情報は符号化されたフォーマットにな
る。本発明によるデコーダ回路の中で使うことができる
適切な予測デコーダは本発明の譲受人に対して譲渡され
ている米国特許第５，１３４，４７７号の中で開示され
ている。この特許はここで参照によって組み込まれてい
る。
【００４４】本発明による時間的にパイプライン化され
ている符号化／デコーダ回路が上記に詳しく説明された
が、本発明の意味するところから離れることなく、記述
された実施例に対して多くの変更が可能である。そのよ
うな変更はすべて本発明の範囲にあることが意図されて
いる。たとえば、時間的にパイプライン化されているス
タガー型の符号化回路はビデオ信号を符号化または復号
化するために、ＭＰＥＧ規格以外のフォーマット、たと
えば、ＮＴＳＣの画像フレームまたは遠隔会議用ビデオ
・ピクチャーの中で使うことができる。そのようなピク
チャー画像を符号化または復号化する際、適切なソフト
ウエアを組み込んでいる従来のディジタル信号処理デバ
イスの配列をエンコーダまたはデコーダとして使うこと
ができる。また、時間的にスタガーされたエンコーダま
たはデコーダを使って音声、オーディオおよび他のディ
ジタル情報を符号化および復号化することができる。
【図面の簡単な説明】
【図１】本発明による典型的な予測符号化回路の略ブロ
ック図である。
【図２】図１の符号化回路の中で使うことができる典型
的なエンコーダ・プロセッサの略ブロック図である。
【図３】図１の符号化回路の動作中に発生される典型的
な符号化されたビデオ・フレームのグラフィック描画で
ある。
【符号の説明】
５ ピクチャー・バッファ ６ 入力信号ＳI １１、１２、１３、１４ ビデオエンコーダ １６、１７、１８、１９ バッファ ２０ 情報信号線 ２５ マルチプレクサ ３０ 符号化された出力信号ＳO ３５ バッファ・コントローラ
フロントページの続き (72)発明者 ジョージ ジョン クストカ アメリカ合衆国 07746 ニュージャーシ ィ，マールボロー，ダッチ レーン ロー ド 92 (72)発明者 ジョン ノーマン メイルホット アメリカ合衆国 08876 ニュージャーシ ィ，サマーヴィル，キャサリーン ストリ ート 381

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】特定のフレーム・レートおよびフレーム・
    データ・レートでのデータ・フレームのシーケンスを含
    んでいるディジタル入力信号を実質的に等しいフレーム
    ・レートの符号化された出力信号に変換する符号化回路
    であって、 １つの入力および複数Ｎ個の出力があって、入力がディ
    ジタル入力信号を受信できる入力バッファと、 各エンコーダが１つの信号入力、１つの予測信号入力、
    １つの符号化された信号出力およびディジタル化された
    フレーム情報の出力を持ち、エンコーダの信号入力が入
    力バッファ出力のそれぞれの１つに接続されており、デ
    ィジタル化されたフレーム情報の出力がそのシーケンス
    の中の次のエンコーダのディジタル化されたフレーム情
    報の入力に接続されていて、そのシーケンスの中の最後
    のエンコーダのディジタル化されたフレーム情報の出力
    がそのシーケンスの中の最初のエンコーダの中のディジ
    タル化されたフレーム情報の入力に接続されているシー
    ケンスで配列された複数Ｎ個の予測エンコーダと、 各フレーム・バッファが１つの入力および１つの出力を
    持ち、アクションフレーム・バッファの入力が対応して
    いるエンコーダの出力に接続されている複数のＭフレー
    ム・バッファと、 １つの出力と複数Ｎ個の入力があって、各入力が対応し
    ているフレーム・バッファ出力に接続されており、その
    入力バッファが入力信号の受信された各情報フレームを
    時間的にパイプライン化された方法で１／Ｎ倍のフレー
    ム・データ・レートでエンコーダの対応している１つに
    対して供給し、各エンコーダが情報フレーム全体をその
    ような情報が受信されるレートの１／Ｎ倍のレートでそ
    の情報フレーム全体を符号化し、次のフレームに対する
    対応している予測情報をシーケンスの中の次のエンコー
    ダのディジタル化されたフレーム情報の入力に供給する
    マルチプレクサとを含む符号化回路。
  2. 【請求項２】複数のエンコーダおよびフレーム・バッフ
    ァの各々に接続されているバッファ・コントローラであ
    って、そのバッファ・コントローラが関連付けられてい
    るフレーム・バッファのデータの充足性に基づいて各エ
    ンコーダによって発生される情報のデータ・レートを調
    整することを特徴とするバッファ・コントローラをさら
    に含む、請求項１に記載の回路。
  3. 【請求項３】バッファ・コントローラがさらに入力バッ
    ファに接続されていて、その入力バッファがデータ・レ
    ートを調整するのに使うために入力信号のフレームに関
    係するデータの複雑度情報を決定して、それをバッファ
    ・コントローラに対して提供するように動作できること
    を特徴とする、請求項２に記載の回路。
  4. 【請求項４】入力信号がディジタル化されたビデオ信号
    であることを特徴とする、請求項１に記載の回路。
  5. 【請求項５】各エンコーダがディジタル化されたフレー
    ム情報に対する再構築されたフレーム情報を発生するよ
    うに動作できることを特徴とする、請求項４に記載の回
    路。
  6. 【請求項６】各エンコーダが、 １つの信号入力、１つの再構築された情報の入力および
    １つの出力があって、その信号入力がエンコーダ入力で
    ある動き評価回路と、 １つの入力、１つの符号化されたデータの出力および１
    つの再構築された情報の出力があって、その入力が動き
    評価回路の出力に接続されており、その再構築された情
    報の出力がシーケンスの中の次のエンコーダの動き評価
    回路の再構築された情報の入力に接続されている符号化
    ループ回路と、 １つの入力および１つの出力があって、その入力が符号
    化ループ回路の符号化されたデータの出力に接続されて
    おり、その出力がエンコーダの符号化された出力に接続
    されているデータ・フォーマッタとを含んでいることを
    特徴とする、請求項５に記載の回路。
  7. 【請求項７】各符号化ループ回路が、 １つの入力および１つの出力があって、その入力が符号
    化ループ回路の信号入力である動き補償回路と、 １つの入力と１つの出力があって、その入力が動き補償
    回路の出力に接続されている変換回路と、 １つの入力および第１および第２の符号化されたデータ
    の出力があって、その入力が変換回路の出力に接続され
    ており、そして第１の符号化されたデータの出力が符号
    化ループ回路の符号化されたデータの出力である適応量
    子化回路と、 １つの入力および１つの出力があって、その入力が適応
    量子化回路の第２の符号化された情報の出力に接続され
    ている逆変換回路と、 １つの入力および１つの再構築された情報の出力があっ
    て、その入力が逆変換回路の出力に接続されており、そ
    の再構築された情報の出力が符号化ループ回路の再構築
    された情報の出力に接続されている再構築回路とを含ん
    でいることを特徴とする、請求項６に記載の回路。
  8. 【請求項８】変換回路が離散コサイン変換回路であっ
    て、逆変換回路が逆離散コサイン変換回路であることを
    特徴とする、請求項７に記載の回路。
  9. 【請求項９】各符号化ループ回路が、 離散コサイン変換回路と適応量子化回路に接続されてい
    る知覚モデリング回路をさらに含んでいることを特徴と
    する、請求項８に記載の回路。
  10. 【請求項１０】データ・フォーマッタが、 １つの入力および１つの出力があって、その入力および
    出力がデータ・フォーマッタの入力および出力であるフ
    ォーマッタ／パッキング回路と、 フォーマッタ／パッキング回路および符号化ループ回路
    の適応量子化回路に接続されているレート制御回路とを
    含んでいることを特徴とする、請求項７に記載の回路。
  11. 【請求項１１】特定のフレーム・レートおよびフレーム
    ・データ・レートでのデータ・フレームのシーケンスを
    含んでいる符号化されたディジタル信号入力を処理し
    て、実質的に等しいフレーム・レートでの復号化された
    出力信号にするための復号化回路であって、 １つの入力および複数Ｎ個の出力があって、その入力が
    ディジタル入力信号を受信することができる入力バッフ
    ァと、 或るシーケンスに配列されていて、各デコーダが１つの
    信号入力、１つのディジタル化されたフレーム情報の入
    力、１つの復号化された信号出力およびディジタル化さ
    れたフレーム情報の出力があって、デコーダの信号入力
    が入力バッファ出力のそれぞれの１つに接続されてい
    て、ディジタル化されたフレーム情報の出力がシーケン
    スの中の次のデコーダのディジタル化されたフレーム情
    報の入力に接続されており、シーケンスの中の最後のデ
    コーダのディジタル化されたフレーム情報の出力がシー
    ケンスの中の最初のデコーダのディジタル化されたフレ
    ーム情報の入力に接続されている複数Ｎ個の予測デコー
    ダと、 各フレーム・バッファに１つの入力および１つの出力が
    あって、各フレーム・バッファの入力が対応しているデ
    コーダの出力に接続されている複数Ｎ個のフレーム・バ
    ッファと、 １つの出力および複数Ｎ個の入力があって、各入力が対
    応しているフレーム・バッファの出力に接続されてお
    り、その入力バッファが入力信号の受信された各情報フ
    レームを時間的にパイプライン化された方法でデコーダ
    のプロセッサの対応する１つに対して１／Ｎ倍のフレー
    ム・データ・レートで供給し、そのような情報が受信さ
    れる時に各デコーダが情報フレーム全体を復号化し、そ
    して次のフレームに対する対応しているディジタル化さ
    れたフレーム情報を、シーケンスの中の次のデコーダの
    ディジタル化されたフレーム情報の入力に対して供給す
    るマルチプレクサとを含む復号化回路。
  12. 【請求項１２】複数のデコーダおよびフレーム・バッフ
    ァの１つにそれぞれ接続されているバッファ・コントロ
    ーラであって、そのバッファ・コントローラが関係付け
    られたフレーム・バッファのデータの充足性に基づい
    て、各デコーダによって発生される情報のデータ・レー
    トを調整することを特徴とするバッファ・コントローラ
    をさらに含む、請求項１１に記載の回路。
  13. 【請求項１３】バッファ・コントローラがさらに入力バ
    ッファに接続されていて、その入力バッファが入力フレ
    ームに関係しているデータ複雑度情報を求めてデータ・
    レートの調整に使うためにバッファ・コントローラに供
    給することを特徴とする、請求項１２に記載の回路。
  14. 【請求項１４】復号化された出力信号がディジタル化さ
    れたビデオ信号であることを特徴とする、請求項１１に
    記載の回路。
  15. 【請求項１５】各デコーダがディジタル化されたフレー
    ム情報に対して再構築された符号化されたフレーム情報
    を発生するように動作できることを特徴とする、請求項
    １１に記載の回路。
  16. 【請求項１６】複数Ｎ個のエンコーダを使って特定のフ
    レーム・レートおよびフレーム・データ・レートでのデ
    ータ・フレームのシーケンスを含んでいるディジタル信
    号入力を処理して等しいフレーム・レートの符号化され
    た出力信号にする方法であって、 入力信号の中の受信された各データ・フレームに対応し
    ているデータを抽出するステップと、 複数Ｎ個のエンコーダのシーケンスを使って入力信号の
    フレーム・データ・レートの１／Ｎ倍のデータ・レート
    で前のフレームのディジタル化されたフレーム情報に沿
    って抽出された各データ・フレームを順次処理し、ディ
    ジタル化されたフレーム情報がシーケンスの中の前のエ
    ンコーダによって発生され、その処理がデータ・フレー
    ムに対するディジタル化されたフレーム以外にデータ・
    フレームに対応している符号化されたデータを作り出す
    ステップと、 処理されるに従って各データ・フレームに対する符号化
    された情報を記憶するステップと、 その作られたディジタル化されたフレーム情報をエンコ
    ーダのシーケンスの中の次のエンコーダに対して供給す
    るステップと、 １つのデータ・フレーム全体が符号化され、符号化され
    た出力信号の対応している順次フレーム部分を作り出す
    ために記憶された時に、その記憶された符号化情報をマ
    ルチプレックスするステップとを含む、方法。
  17. 【請求項１７】ピクチャーの複雑度の評価値を求めるス
    テップと、 ピクチャーの複雑度の評価値およびそのデータ・フレー
    ムに対して以前に記憶されている発生されたビット数に
    基づいて各エンコーダによって発生される情報のデータ
    ・レートを調整するステップとをさらに含んでいる、請
    求項１６に記載の方法。
  18. 【請求項１８】符号化の方法がディジタル化されたビデ
    オ信号を符号化されたビデオ信号に符号化することを特
    徴とする、請求項１６に記載の方法。
  19. 【請求項１９】抽出された各データ・フレームを処理す
    るステップによって発生されるディジタル化されたフレ
    ーム情報が、再構築されたフレーム情報であることを特
    徴とする、請求項１８に記載の方法。
  20. 【請求項２０】複数Ｎ個のデコーダを使って、特定のフ
    レーム・レートおよびフレーム・データ・レートでのデ
    ータ・フレームのシーケンスを含んでいる符号化された
    入力信号を処理し、等しいフレーム・レートのディジタ
    ル出力信号にする方法であって、 入力信号の中の受信された各符号化データ・フレームに
    対応しているデータを抽出するステップと、 複数Ｎ個のデコーダのシーケンスを使って、フレーム・
    データ・レートの１／Ｎ倍のデータ・レートで前のフレ
    ームのディジタル化されたフレーム情報に沿って抽出さ
    れた各データ・フレームを順次処理し、そのディジタル
    化されたフレーム情報がシーケンスの中の前のデコーダ
    によって発生され、その処理がそのデータ・フレームに
    対するディジタル化されたフレーム情報以外にそのデー
    タ・フレームに対応している復号化されたデータを作り
    出すステップと、 処理されるたびに各データ・フレームに対する復号化さ
    れた情報を記憶するステップと、 その作り出されたディジタル化されたフレーム情報をデ
    コーダのシーケンスの中の次のデコーダに対して供給す
    るステップと、 １つのデータ・フレーム全体が復号化されて復号化され
    た出力信号の対応しているシーケンシャルなフレーム部
    分を作るために記憶された時に、記憶されている復号化
    された情報をマルチプレックスするステップとを含む、
    方法。
  21. 【請求項２１】ピクチャーの複雑度評価値を求めるステ
    ップと、 そのピクチャーの複雑度評価値およびそのデータ・フレ
    ームに対して前に記憶されていた発生されたビットの数
    に基づいて各デコーダによって発生される情報のデータ
    ・レートを調整するステップとをさらに含んでいる、請
    求項２０に記載の方法。
  22. 【請求項２２】復号化方法が符号化されたビデオ信号を
    復号化された出力ビデオ信号に復号化することを特徴と
    する、請求項２０に記載の方法
  23. 【請求項２３】抽出されたデータ・フレームを処理する
    ステップによって発生されるディジタル化されたフレー
    ム情報が、再構築された符号化フレーム情報であること
    を特徴とする、請求項２２に記載の方法。時間的にパイ
    プライン化された予測エンコーダ／デコーダの回路およ
    び方法
JP7338414A 1994-12-29 1995-12-26 時間的にパイプライン化された予測エンコーダ／デコーダの回路および方法 Withdrawn JPH08265164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/366272 1994-12-29
US08/366,272 US5646687A (en) 1994-12-29 1994-12-29 Temporally-pipelined predictive encoder/decoder circuit and method

Publications (1)

Publication Number Publication Date
JPH08265164A true JPH08265164A (ja) 1996-10-11

Family

ID=23442360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7338414A Withdrawn JPH08265164A (ja) 1994-12-29 1995-12-26 時間的にパイプライン化された予測エンコーダ／デコーダの回路および方法

Country Status (4)

Country Link
US (1) US5646687A (ja)
EP (1) EP0720386A2 (ja)
JP (1) JPH08265164A (ja)
CA (1) CA2165492C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295721A (ja) * 2005-04-13 2006-10-26 Pioneer Electronic Corp 画像符号化装置及び画像符号化方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686963A (en) * 1995-12-26 1997-11-11 C-Cube Microsystems Method for performing rate control in a video encoder which provides a bit budget for each frame while employing virtual buffers and virtual buffer verifiers
JPH1023375A (ja) * 1996-07-04 1998-01-23 Matsushita Electric Ind Co Ltd 順次ディジタルビデオ復号化装置
US6366614B1 (en) * 1996-10-11 2002-04-02 Qualcomm Inc. Adaptive rate control for digital video compression
JPH10341438A (ja) * 1997-06-09 1998-12-22 Sharp Corp 画像処理装置
FR2782862B1 (fr) * 1998-08-29 2001-08-24 Samsung Electronics Co Ltd Procede de codage/decodage progressif d'informations de maillage tridimensionnel et dispositif de celui-ci
US6611530B1 (en) * 1999-09-21 2003-08-26 Hewlett-Packard Development Company, L.P. Video communication using multiple streams
US7433409B2 (en) * 2000-07-10 2008-10-07 Matsushita Electric Industrial Co., Ltd. Apparatus and method of multiple decoding
US6630964B2 (en) * 2000-12-28 2003-10-07 Koninklijke Philips Electronics N.V. Multi-standard channel decoder for real-time digital broadcast reception
US7225320B2 (en) * 2000-12-28 2007-05-29 Koninklijke Philips Electronics N.V. Control architecture for a high-throughput multi-processor channel decoding system
EP1444836A1 (en) * 2001-10-03 2004-08-11 Koninklijke Philips Electronics N.V. Detecting static areas
US7116712B2 (en) * 2001-11-02 2006-10-03 Koninklijke Philips Electronics, N.V. Apparatus and method for parallel multimedia processing
US7936814B2 (en) * 2002-03-28 2011-05-03 International Business Machines Corporation Cascaded output for an encoder system using multiple encoders
US8401084B2 (en) * 2002-04-01 2013-03-19 Broadcom Corporation System and method for multi-row decoding of video with dependent rows
US7034897B2 (en) * 2002-04-01 2006-04-25 Broadcom Corporation Method of operating a video decoding system
US20050163210A1 (en) * 2004-01-27 2005-07-28 Gupta Shiv K. Usage of digital input/output card as MPEG transport streamer
US7496753B2 (en) * 2004-09-02 2009-02-24 International Business Machines Corporation Data encryption interface for reducing encrypt latency impact on standard traffic
US7409558B2 (en) * 2004-09-02 2008-08-05 International Business Machines Corporation Low-latency data decryption interface
US8571053B2 (en) * 2005-05-31 2013-10-29 Broadcom Corporation Method and system for architecture of a fast programmable transport demultiplexer using double buffered approach
WO2007036900A2 (en) * 2005-09-30 2007-04-05 Piramal Life Sciences Limited Herbal composition for inflammatory disorders
JP2007166192A (ja) * 2005-12-13 2007-06-28 Toshiba Corp 情報処理装置、制御方法およびプログラム
JP4656003B2 (ja) * 2006-06-01 2011-03-23 沖電気工業株式会社 画像符号化装置及び画像符号化方法
ES2588000T3 (es) * 2007-04-05 2016-10-28 Grenzebach Maschinenbau Gmbh Elemento constructivo de vidrio de aislamiento por vacío así como procedimiento y dispositivo para su producción
US7732553B2 (en) * 2008-02-28 2010-06-08 The Regents Of The University Of California Method of producing encapsulation resins
US7943719B2 (en) * 2008-02-28 2011-05-17 The Regents of the University of California; Encapsulation resins
JP5343703B2 (ja) * 2009-05-22 2013-11-13 ソニー株式会社 復号処理装置、復号処理方法、およびプログラム
US20110032996A1 (en) * 2009-08-04 2011-02-10 Polycom, Inc. Using dual hdvicp coprocessor to accelerate dm6467 h.264 decoder
CN102495810B (zh) * 2011-12-28 2014-12-17 青岛海信宽带多媒体技术有限公司 一种注入解码器数据的管理方法
JP2014241507A (ja) 2013-06-11 2014-12-25 ソニー株式会社 画像処理装置および方法、プログラム、並びに撮像装置
JP2015005939A (ja) 2013-06-24 2015-01-08 ソニー株式会社 画像処理装置および方法、プログラム、並びに撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3842361A1 (de) * 1988-12-16 1990-06-28 Philips Patentverwaltung Anordnung zum uebertragen digitaler fernsehsignale
US5237686A (en) * 1989-05-10 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Multiprocessor type time varying image encoding system and image processor with memory bus control table for arbitration priority
US5043808A (en) * 1990-03-19 1991-08-27 At&T Bell Laboratories High definition television arrangement employing motion compensated prediction error signals
JPH04139986A (ja) * 1990-09-29 1992-05-13 Victor Co Of Japan Ltd 画像信号の動き補償予測符号化／復号化装置
US5136377A (en) * 1990-12-11 1992-08-04 At&T Bell Laboratories Adaptive non-linear quantizer
US5144423A (en) * 1990-12-11 1992-09-01 At&T Bell Laboratories Hdtv encoder with forward estimation and constant rate motion vectors
US5134475A (en) * 1990-12-11 1992-07-28 At&T Bell Laboratories Adaptive leak hdtv encoder
US5134477A (en) * 1990-12-11 1992-07-28 At&T Bell Laboratories Hdtv receiver
US5138447A (en) * 1991-02-11 1992-08-11 General Instrument Corporation Method and apparatus for communicating compressed digital video signals using multiple processors
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
US5231484A (en) * 1991-11-08 1993-07-27 International Business Machines Corporation Motion video compression system with adaptive bit allocation and quantization
US5247363A (en) * 1992-03-02 1993-09-21 Rca Thomson Licensing Corporation Error concealment apparatus for hdtv receivers
US5293229A (en) * 1992-03-27 1994-03-08 Matsushita Electric Corporation Of America Apparatus and method for processing groups of fields in a video data compression system
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
US5291281A (en) * 1992-06-18 1994-03-01 General Instrument Corporation Adaptive coding level control for video compression systems
US5331348A (en) * 1992-07-27 1994-07-19 At&T Bell Laboratories Adaptive leak HDTV encoder
US5325125A (en) * 1992-09-24 1994-06-28 Matsushita Electric Corporation Of America Intra-frame filter for video compression systems
JPH06282612A (ja) * 1993-03-29 1994-10-07 Matsushita Electric Ind Co Ltd 画像音声処理装置と画像音声処理方法
US5434629A (en) * 1993-12-20 1995-07-18 Focus Automation Systems Inc. Real-time line scan processor
US5532744A (en) * 1994-08-22 1996-07-02 Philips Electronics North America Corporation Method and apparatus for decoding digital video using parallel processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295721A (ja) * 2005-04-13 2006-10-26 Pioneer Electronic Corp 画像符号化装置及び画像符号化方法
JP4616057B2 (ja) * 2005-04-13 2011-01-19 パイオニア株式会社 画像符号化装置及び画像符号化方法

Also Published As

Publication number Publication date
CA2165492C (en) 1999-09-07
CA2165492A1 (en) 1996-06-30
EP0720386A2 (en) 1996-07-03
US5646687A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
US5646687A (en) Temporally-pipelined predictive encoder/decoder circuit and method
US6081622A (en) Optimized field-frame prediction error calculation method and apparatus in a scalable MPEG-2 compliant video encoder
JP3142772B2 (ja) プロセッサ及び転送方法
US6339616B1 (en) Method and apparatus for compression and decompression of still and motion video data based on adaptive pixel-by-pixel processing and adaptive variable length coding
JP3395166B2 (ja) 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体
JP4326743B2 (ja) 予測符号化オブジェクトベース画像信号を予測符号化ブロックベース画像信号にトランスコーディングするトランスコーディング方法およびトランスコーダ
US6996186B2 (en) Programmable horizontal filter with noise reduction and image scaling for video encoding system
US5943096A (en) Motion vector based frame insertion process for increasing the frame rate of moving images
JPH104550A (ja) Ｍｐｅｇ−２復号方法及びｍｐｅｇ−２ビデオ復号器
CA2096585A1 (en) Decoder for compressed video signals
JPH08275160A (ja) 離散余弦変換方法
EP0564597A1 (en) Systems and methods for coding even fields of interlaced video sequences
JP3703299B2 (ja) ピクチャ中央の画質を最適化するためのビデオ符号化方法、システムおよびコンピュータ・プログラム製品
US5436666A (en) Limited-domain motion estimation/compensation for video encoding/decoding
JPH08289302A (ja) 画像復号化装置
JPH11251919A (ja) メモリ必要量削減方法
JP2002314998A (ja) 同時的フォーマット縮小方法、及びエンコード・ビデオ信号のデコード方法
US7519115B2 (en) Video compression method and apparatus
US5907360A (en) Coder/decoder for television image sub-band compatible coding, and its application to hierarchical motion coding by tree structures
KR20040083450A (ko) 메모리-대역폭 효율적인 파인 그래뉼라 확장성 인코더
JPH11155143A (ja) 画像圧縮符号化・復号化方法、画像圧縮符号化・復号化装置、画像圧縮符号化伝送方法、画像圧縮符号化伝送システムおよび画像圧縮符号化・復号化プログラムを記録した記録媒体
US9094686B2 (en) Systems and methods for faster throughput for compressed video data decoding
JP2000092494A (ja) 画像処理装置および方法、並びに提供媒体
JP4264606B2 (ja) データ処理装置およびデータ処理方法
JP2603274B2 (ja) 符号化装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304