JPH08250930A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH08250930A JPH08250930A JP4744895A JP4744895A JPH08250930A JP H08250930 A JPH08250930 A JP H08250930A JP 4744895 A JP4744895 A JP 4744895A JP 4744895 A JP4744895 A JP 4744895A JP H08250930 A JPH08250930 A JP H08250930A
- Authority
- JP
- Japan
- Prior art keywords
- desired frequency
- controlled oscillator
- resistor
- voltage controlled
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ１と可変容量ダイオード２ａ及
び２ｂ間に抵抗体を挿入することで、所望の周波数帯域
でループ利得に損失を生ずることなく、所望の周波数帯
域外のループ利得を抑圧することにより、不要発振を生
ずることのない電圧制御発振器を得る。 【構成】 トランジスタ１のエミッタ端子と先端開放ス
タブ３間に接続された抵抗１１による損失は、所望の周
波数近傍で低くなり、所望の周波数以外の周波数では高
損失となる。 【効果】 所望の周波数領域でのループ利得を抑圧する
ことなく、所望の周波数以外の周波数領域でのループ利
得を抑圧することができる。
び２ｂ間に抵抗体を挿入することで、所望の周波数帯域
でループ利得に損失を生ずることなく、所望の周波数帯
域外のループ利得を抑圧することにより、不要発振を生
ずることのない電圧制御発振器を得る。 【構成】 トランジスタ１のエミッタ端子と先端開放ス
タブ３間に接続された抵抗１１による損失は、所望の周
波数近傍で低くなり、所望の周波数以外の周波数では高
損失となる。 【効果】 所望の周波数領域でのループ利得を抑圧する
ことなく、所望の周波数以外の周波数領域でのループ利
得を抑圧することができる。
Description
【０００１】
【産業上の利用分野】この発明は、所望の周波数以外で
の不要な発振を抑圧するマイクロ波帯の電圧制御発振器
に関するものである。
の不要な発振を抑圧するマイクロ波帯の電圧制御発振器
に関するものである。
【０００２】
【従来の技術】従来の電圧制御発振器について図７を参
照しながら説明する。図７は、例えば、１９９４年電子
通信学会秋季全国大会Ｃ−４３に示された従来の電圧制
御発振器の構成を示す図である。
照しながら説明する。図７は、例えば、１９９４年電子
通信学会秋季全国大会Ｃ−４３に示された従来の電圧制
御発振器の構成を示す図である。
【０００３】図７において、１は発振素子としてのトラ
ンジスタ、２ａ及び２ｂは互いに逆極性となるようカソ
ード側で接続され副共振器として動作する可変容量ダイ
オード、３は１／２波長の電気長（λｇ／２：λｇはマ
イクロ波の波長）を有し主共振器として動作する先端開
放スタブ、４は１／４波長の電気長（λｇ／４）を有す
るインピーダンス変成器、５はトランジスタ１のベース
側に接続されたインダクタンス素子である。
ンジスタ、２ａ及び２ｂは互いに逆極性となるようカソ
ード側で接続され副共振器として動作する可変容量ダイ
オード、３は１／２波長の電気長（λｇ／２：λｇはマ
イクロ波の波長）を有し主共振器として動作する先端開
放スタブ、４は１／４波長の電気長（λｇ／４）を有す
るインピーダンス変成器、５はトランジスタ１のベース
側に接続されたインダクタンス素子である。
【０００４】また、同図において、６は可変容量ダイオ
ード２ａ及び２ｂと直列接続されたインダクタンス素
子、７は可変容量ダイオード２ａのアノード側に接続さ
れた１／４波長の電気長（λｇ／４）を有する高インピ
ーダンス線路、８は出力端子、９は可変容量ダイオード
２ａ及び２ｂのカソード側に接続された１／４波長の電
気長（λｇ／４）を有する高インピーダンス線路、１０
はＤＣの制御電圧が入力する制御電圧端子である。
ード２ａ及び２ｂと直列接続されたインダクタンス素
子、７は可変容量ダイオード２ａのアノード側に接続さ
れた１／４波長の電気長（λｇ／４）を有する高インピ
ーダンス線路、８は出力端子、９は可変容量ダイオード
２ａ及び２ｂのカソード側に接続された１／４波長の電
気長（λｇ／４）を有する高インピーダンス線路、１０
はＤＣの制御電圧が入力する制御電圧端子である。
【０００５】このような従来の電圧制御発振器において
は、先端開放スタブ３の電気長によって決まる先端開放
スタブ３の共振周波数と、可変容量ダイオード２ａ及び
２ｂと直列インダクタンス素子６の直列共振周波数によ
って、この発振器の同調帯域の中心周波数が決定され、
前記先端開放スタブ３とインピーダンス変成器４の特性
インピーダンスによって、この発振器の同調帯域幅が決
定される。
は、先端開放スタブ３の電気長によって決まる先端開放
スタブ３の共振周波数と、可変容量ダイオード２ａ及び
２ｂと直列インダクタンス素子６の直列共振周波数によ
って、この発振器の同調帯域の中心周波数が決定され、
前記先端開放スタブ３とインピーダンス変成器４の特性
インピーダンスによって、この発振器の同調帯域幅が決
定される。
【０００６】また、前記発振器が発振するための条件
は、トランジスタ１のエミッタ端子から可変容量ダイオ
ード２ａ及び２ｂ側を見込んだ反射損失Γtuneと、前記
エミッタ端子からトランジスタ１側を見込んだ反射利得
Γtrを用いて以下に示す式１及び式２のように表せる。
は、トランジスタ１のエミッタ端子から可変容量ダイオ
ード２ａ及び２ｂ側を見込んだ反射損失Γtuneと、前記
エミッタ端子からトランジスタ１側を見込んだ反射利得
Γtrを用いて以下に示す式１及び式２のように表せる。
【０００７】 Γtune・Γtr≧１ … 式１ ∠Γtune＋∠Γtr＝２ｎπ（ｎ：整数） … 式２
【０００８】
【発明が解決しようとする課題】上述したような従来の
電圧制御発振器では、式１から分かるとおり、同調回路
側からみたトランジスタ１側の反射利得Γtrを所望の帯
域の近傍で高くする必要があるため、所望の帯域以外で
の、トランジスタ１側から見た同調回路側の反射損失Γ
tuneが低い場合、所望の周波数以外での不要な発振を抑
圧することが困難であるという問題点があった。
電圧制御発振器では、式１から分かるとおり、同調回路
側からみたトランジスタ１側の反射利得Γtrを所望の帯
域の近傍で高くする必要があるため、所望の帯域以外で
の、トランジスタ１側から見た同調回路側の反射損失Γ
tuneが低い場合、所望の周波数以外での不要な発振を抑
圧することが困難であるという問題点があった。
【０００９】この発明は、前述した問題点を解決するた
めになされたもので、所望の周波数で低損失で、かつ所
望の周波数以外で高損失となるように同調回路側に抵抗
を挿入することで、不要発振を抑圧できる電圧制御発振
器を得ることを目的とする。
めになされたもので、所望の周波数で低損失で、かつ所
望の周波数以外で高損失となるように同調回路側に抵抗
を挿入することで、不要発振を抑圧できる電圧制御発振
器を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る電圧制御
発振器は、発振素子としてのトランジスタと、前記トラ
ンジスタのエミッタ端子に接続された１／２波長の電気
長を有する先端開放スタブと、前記トランジスタのエミ
ッタ端子に接続された１／４波長の電気長を有するイン
ピーダンス変成器と、前記インピーダンス変成器と直列
接続されたインダクタンス素子と、前記インダクタンス
素子と直列接続された可変容量ダイオードとを備えた電
圧制御発振器において、前記トランジスタと前記可変容
量ダイオード間に抵抗を挿入したものである。
発振器は、発振素子としてのトランジスタと、前記トラ
ンジスタのエミッタ端子に接続された１／２波長の電気
長を有する先端開放スタブと、前記トランジスタのエミ
ッタ端子に接続された１／４波長の電気長を有するイン
ピーダンス変成器と、前記インピーダンス変成器と直列
接続されたインダクタンス素子と、前記インダクタンス
素子と直列接続された可変容量ダイオードとを備えた電
圧制御発振器において、前記トランジスタと前記可変容
量ダイオード間に抵抗を挿入したものである。
【００１１】また、この発明に係る電圧制御発振器は、
前記抵抗が、前記先端開放スタブと前記トランジスタの
エミッタ端子間に直列に接続されているものである。
前記抵抗が、前記先端開放スタブと前記トランジスタの
エミッタ端子間に直列に接続されているものである。
【００１２】また、この発明に係る電圧制御発振器は、
前記抵抗が、前記先端開放スタブの中心点で接地導体に
対して並列接続されているものである。
前記抵抗が、前記先端開放スタブの中心点で接地導体に
対して並列接続されているものである。
【００１３】また、この発明に係る電圧制御発振器は、
前記抵抗が、前記インダクタンス素子と前記インピーダ
ンス変成器の接続点で接地導体に対して並列接続されて
いるものである。
前記抵抗が、前記インダクタンス素子と前記インピーダ
ンス変成器の接続点で接地導体に対して並列接続されて
いるものである。
【００１４】また、この発明に係る電圧制御発振器は、
前記可変容量ダイオードと接地導体間に並列接続された
１／４波長の電気長を有する高インピーダンス線路をさ
らに備え、前記抵抗が、前記高インピーダンス線路と前
記可変容量ダイオード間に接続されているものである。
前記可変容量ダイオードと接地導体間に並列接続された
１／４波長の電気長を有する高インピーダンス線路をさ
らに備え、前記抵抗が、前記高インピーダンス線路と前
記可変容量ダイオード間に接続されているものである。
【００１５】さらに、この発明に係る電圧制御発振器
は、前記可変容量ダイオードが、２つのダイオード素子
が互いに逆極性となるようにカソード側で直列接続さ
れ、さらに、前記可変容量ダイオードのカソードに直列
接続された１／４波長を有する高インピーダンス線路を
備え、前記抵抗が、前記可変容量ダイオードのカソード
と前記高インピーダンス線路間に接続されているもので
ある。
は、前記可変容量ダイオードが、２つのダイオード素子
が互いに逆極性となるようにカソード側で直列接続さ
れ、さらに、前記可変容量ダイオードのカソードに直列
接続された１／４波長を有する高インピーダンス線路を
備え、前記抵抗が、前記可変容量ダイオードのカソード
と前記高インピーダンス線路間に接続されているもので
ある。
【００１６】
【作用】この発明に係る電圧制御発振器においては、発
振素子としてのトランジスタと、前記トランジスタのエ
ミッタ端子に接続された１／２波長の電気長を有する先
端開放スタブと、前記トランジスタのエミッタ端子に接
続された１／４波長の電気長を有するインピーダンス変
成器と、前記インピーダンス変成器と直列接続されたイ
ンダクタンス素子と、前記インダクタンス素子と直列接
続された可変容量ダイオードとを備えた電圧制御発振器
において、前記トランジスタと前記可変容量ダイオード
間に抵抗を挿入したので、所望の周波数帯域における発
振条件に影響を与えることなく不要発振を抑圧すること
ができる。
振素子としてのトランジスタと、前記トランジスタのエ
ミッタ端子に接続された１／２波長の電気長を有する先
端開放スタブと、前記トランジスタのエミッタ端子に接
続された１／４波長の電気長を有するインピーダンス変
成器と、前記インピーダンス変成器と直列接続されたイ
ンダクタンス素子と、前記インダクタンス素子と直列接
続された可変容量ダイオードとを備えた電圧制御発振器
において、前記トランジスタと前記可変容量ダイオード
間に抵抗を挿入したので、所望の周波数帯域における発
振条件に影響を与えることなく不要発振を抑圧すること
ができる。
【００１７】また、この発明に係る電圧制御発振器にお
いては、前記抵抗が、前記先端開放スタブと前記トラン
ジスタのエミッタ端子間に直列に接続されているので、
所望の周波数帯域における発振条件に影響を与えること
なく不要発振を抑圧することができる。
いては、前記抵抗が、前記先端開放スタブと前記トラン
ジスタのエミッタ端子間に直列に接続されているので、
所望の周波数帯域における発振条件に影響を与えること
なく不要発振を抑圧することができる。
【００１８】また、この発明に係る電圧制御発振器にお
いては、前記抵抗が、前記先端開放スタブの中心点で接
地導体に対して並列接続されているので、所望の周波数
帯域における発振条件に影響を与えることなく不要発振
を抑圧することができる。
いては、前記抵抗が、前記先端開放スタブの中心点で接
地導体に対して並列接続されているので、所望の周波数
帯域における発振条件に影響を与えることなく不要発振
を抑圧することができる。
【００１９】また、この発明に係る電圧制御発振器にお
いては、前記抵抗が、前記インダクタンス素子と前記イ
ンピーダンス変成器の接続点で接地導体に対して並列接
続されているので、所望の周波数帯域における発振条件
に影響を与えることなく不要発振を抑圧することができ
る。
いては、前記抵抗が、前記インダクタンス素子と前記イ
ンピーダンス変成器の接続点で接地導体に対して並列接
続されているので、所望の周波数帯域における発振条件
に影響を与えることなく不要発振を抑圧することができ
る。
【００２０】また、この発明に係る電圧制御発振器にお
いては、前記可変容量ダイオードと接地導体間に並列接
続された１／４波長の電気長を有する高インピーダンス
線路をさらに備え、前記抵抗が、前記高インピーダンス
線路と前記可変容量ダイオード間に接続されているの
で、所望の周波数帯域における発振条件に影響を与える
ことなく不要発振を抑圧することができる。
いては、前記可変容量ダイオードと接地導体間に並列接
続された１／４波長の電気長を有する高インピーダンス
線路をさらに備え、前記抵抗が、前記高インピーダンス
線路と前記可変容量ダイオード間に接続されているの
で、所望の周波数帯域における発振条件に影響を与える
ことなく不要発振を抑圧することができる。
【００２１】さらに、この発明に係る電圧制御発振器に
おいては、前記可変容量ダイオードが、２つのダイオー
ド素子が互いに逆極性となるようにカソード側で直列接
続され、さらに、前記可変容量ダイオードのカソードに
直列接続された１／４波長を有する高インピーダンス線
路を備え、前記抵抗が、前記可変容量ダイオードのカソ
ードと前記高インピーダンス線路間に接続されているの
で、所望の周波数帯域における発振条件に影響を与える
ことなく不要発振を抑圧することができる。
おいては、前記可変容量ダイオードが、２つのダイオー
ド素子が互いに逆極性となるようにカソード側で直列接
続され、さらに、前記可変容量ダイオードのカソードに
直列接続された１／４波長を有する高インピーダンス線
路を備え、前記抵抗が、前記可変容量ダイオードのカソ
ードと前記高インピーダンス線路間に接続されているの
で、所望の周波数帯域における発振条件に影響を与える
ことなく不要発振を抑圧することができる。
【００２２】
実施例１．以下、この発明の実施例１について図１及び
図２を参照しながら説明する。図１は、この発明の実施
例１に係る電圧制御発振器の構成を示す図であり、図７
に示す従来のものと同一の部分あるいは相当の部分には
同一の符号を付し、同一部分についての説明は省略す
る。また、図２は、この実施例１のループ利得抑圧の効
果を示す図である。
図２を参照しながら説明する。図１は、この発明の実施
例１に係る電圧制御発振器の構成を示す図であり、図７
に示す従来のものと同一の部分あるいは相当の部分には
同一の符号を付し、同一部分についての説明は省略す
る。また、図２は、この実施例１のループ利得抑圧の効
果を示す図である。
【００２３】図１において、所望の周波数で低損失で、
かつ所望の周波数以外で高損失となるように先端開放ス
タブ３とトランジスタ１のエミッタ端子との接続点に抵
抗１１を挿入し、所望の帯域外でのループ利得を抑圧
し、所望の帯域外で発振条件の式１を満足しないように
している。なお、抵抗１１の値は、例えば１０〜２０オ
ーム（Ω）程度で、その値が大きい程上記効果は大き
い。
かつ所望の周波数以外で高損失となるように先端開放ス
タブ３とトランジスタ１のエミッタ端子との接続点に抵
抗１１を挿入し、所望の帯域外でのループ利得を抑圧
し、所望の帯域外で発振条件の式１を満足しないように
している。なお、抵抗１１の値は、例えば１０〜２０オ
ーム（Ω）程度で、その値が大きい程上記効果は大き
い。
【００２４】また、同図において、この実施例１は、１
／２波長の電気長（λｇ／２）を有する先端開放スタブ
３を主共振器として用い、これを可変容量ダイオード２
ａ及び２ｂを用いた副共振器と電気的に結合させること
により、可変容量ダイオード２ａ及び２ｂに印加する逆
電圧に応じて発振周波数を制御する。なお、先端開放ス
タブ３の代わりに１／４波長の電気長（λｇ／４）を有
する先端短絡スタブを用いてもよい。
／２波長の電気長（λｇ／２）を有する先端開放スタブ
３を主共振器として用い、これを可変容量ダイオード２
ａ及び２ｂを用いた副共振器と電気的に結合させること
により、可変容量ダイオード２ａ及び２ｂに印加する逆
電圧に応じて発振周波数を制御する。なお、先端開放ス
タブ３の代わりに１／４波長の電気長（λｇ／４）を有
する先端短絡スタブを用いてもよい。
【００２５】図２において、横軸は５００．０ＭＨｚ〜
６．０ＧＨｚの周波数を示し、１目盛が５５０ＭＨｚで
ある。また、縦軸は６．０ｄＢ〜−４．０ｄＢのループ
利得を示し、１目盛が１ｄＢである。なお、Ａは従来の
電圧制御発振器のループ利得を、Ｂはこの実施例１のル
ープ利得をそれぞれ表す。
６．０ＧＨｚの周波数を示し、１目盛が５５０ＭＨｚで
ある。また、縦軸は６．０ｄＢ〜−４．０ｄＢのループ
利得を示し、１目盛が１ｄＢである。なお、Ａは従来の
電圧制御発振器のループ利得を、Ｂはこの実施例１のル
ープ利得をそれぞれ表す。
【００２６】この実施例１においては、トランジスタ１
のエミッタ端子から見込んだ先端開放スタブ３の特性イ
ンピーダンスは所望の周波数領域近傍で開放となり、イ
ンピーダンス開放となる先端開放スタブ３とトランジス
タ１のエミッタ端子との接続点に直列に接続された抵抗
１１による損失は所望の周波数近傍で低くなる。また、
それ以外の周波数では前記抵抗１１による損失が高くな
るため、図２のＢで示すように所望の周波数領域でのル
ープ利得を抑圧することなく、所望の周波数以外の周波
数領域でのループ利得を抑圧することができる。
のエミッタ端子から見込んだ先端開放スタブ３の特性イ
ンピーダンスは所望の周波数領域近傍で開放となり、イ
ンピーダンス開放となる先端開放スタブ３とトランジス
タ１のエミッタ端子との接続点に直列に接続された抵抗
１１による損失は所望の周波数近傍で低くなる。また、
それ以外の周波数では前記抵抗１１による損失が高くな
るため、図２のＢで示すように所望の周波数領域でのル
ープ利得を抑圧することなく、所望の周波数以外の周波
数領域でのループ利得を抑圧することができる。
【００２７】この実施例１は、所望の周波数で低損失で
あり、かつ所望の周波数以外の周波数領域で高損失とな
る回路を設けることにより、所望の周波数帯域における
発振条件に影響を与えることなく不要発振を抑圧するこ
とができる。すなわち、主共振器として用いている先端
開放スタブ３と発振素子であるトランジスタ１との接続
点に抵抗１１を挿入し、所望周波数以外での損失を大き
くして、安定した動作を実現できる。
あり、かつ所望の周波数以外の周波数領域で高損失とな
る回路を設けることにより、所望の周波数帯域における
発振条件に影響を与えることなく不要発振を抑圧するこ
とができる。すなわち、主共振器として用いている先端
開放スタブ３と発振素子であるトランジスタ１との接続
点に抵抗１１を挿入し、所望周波数以外での損失を大き
くして、安定した動作を実現できる。
【００２８】実施例２．この発明の実施例２について図
３を参照しながら説明する。図３は、この発明の実施例
２に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
３を参照しながら説明する。図３は、この発明の実施例
２に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
【００２９】図３において、所望の周波数で低損失で、
かつ所望の周波数以外で高損失となるように先端開放ス
タブ３の中心点で接地導体間に抵抗１１を挿入したもの
である。なお、抵抗１１の値は、例えば５００Ω〜１Ｋ
Ω程度で、その値が小さい程上記効果は大きい。
かつ所望の周波数以外で高損失となるように先端開放ス
タブ３の中心点で接地導体間に抵抗１１を挿入したもの
である。なお、抵抗１１の値は、例えば５００Ω〜１Ｋ
Ω程度で、その値が小さい程上記効果は大きい。
【００３０】この実施例２においては、先端開放スタブ
３の中点から見込んだ先端開放スタブ３の開放端の特性
インピーダンスは所望の周波数領域近傍で短絡となり、
インピーダンス短絡となる先端開放スタブ３の中点と接
地導体間に接続された抵抗１１による損失は所望の周波
数近傍で低くなる。また、それ以外の周波数では前記抵
抗１１による損失を生ずるため、上記実施例１と略同様
に所望の周波数領域でのループ利得を抑圧することな
く、所望の周波数以外の周波数領域でのループ利得を抑
圧することができる。従って、上記実施例１と同様の効
果を奏する。
３の中点から見込んだ先端開放スタブ３の開放端の特性
インピーダンスは所望の周波数領域近傍で短絡となり、
インピーダンス短絡となる先端開放スタブ３の中点と接
地導体間に接続された抵抗１１による損失は所望の周波
数近傍で低くなる。また、それ以外の周波数では前記抵
抗１１による損失を生ずるため、上記実施例１と略同様
に所望の周波数領域でのループ利得を抑圧することな
く、所望の周波数以外の周波数領域でのループ利得を抑
圧することができる。従って、上記実施例１と同様の効
果を奏する。
【００３１】実施例３．この発明の実施例３について図
４を参照しながら説明する。図４は、この発明の実施例
３に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
４を参照しながら説明する。図４は、この発明の実施例
３に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
【００３２】図４において、所望の周波数で低損失で、
かつ所望の周波数以外で高損失となるように、前記イン
ダクタンス素子６とインピーダンス変成器４との間に抵
抗１１を挿入したものである。なお、抵抗１１の値は、
例えば５００Ω〜１ＫΩ程度で、その値が小さい程上記
効果は大きく、具体的な値は上記実施例２のものとは若
干異なる。
かつ所望の周波数以外で高損失となるように、前記イン
ダクタンス素子６とインピーダンス変成器４との間に抵
抗１１を挿入したものである。なお、抵抗１１の値は、
例えば５００Ω〜１ＫΩ程度で、その値が小さい程上記
効果は大きく、具体的な値は上記実施例２のものとは若
干異なる。
【００３３】この実施例３においては、１／４波長イン
ピーダンス変成器４から直列インダクタ素子６側を見込
んだインピーダンスは所望周波数近傍で短絡となり、イ
ンピーダンス変成器４と直列インダクタ素子６間で接地
導体間に対して並列接続された抵抗１１による損失は、
所望の周波数では低く、それ以外の周波数では高くな
る。従って、上記実施例１の場合と略同様に、所望の周
波数領域でのループ利得を抑圧することなく、所望の周
波数以外の周波数領域でのループ利得を抑圧することが
できる。従って、上記実施例１と同様の効果を奏する。
ピーダンス変成器４から直列インダクタ素子６側を見込
んだインピーダンスは所望周波数近傍で短絡となり、イ
ンピーダンス変成器４と直列インダクタ素子６間で接地
導体間に対して並列接続された抵抗１１による損失は、
所望の周波数では低く、それ以外の周波数では高くな
る。従って、上記実施例１の場合と略同様に、所望の周
波数領域でのループ利得を抑圧することなく、所望の周
波数以外の周波数領域でのループ利得を抑圧することが
できる。従って、上記実施例１と同様の効果を奏する。
【００３４】実施例４．この発明の実施例４について図
５を参照しながら説明する。図５は、この発明の実施例
４に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
５を参照しながら説明する。図５は、この発明の実施例
４に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
【００３５】図５において、所望の周波数で低損失で、
かつ所望の周波数以外で高損失となるように、前記イン
ダクタンス素子６と高インピーダンス線路７間に抵抗１
１を挿入したものである。なお、抵抗１１の値は、例え
ば１０〜２０Ω程度で、その値が大きい程上記効果は大
きく、具体的な値は上記実施例１のものとは若干異な
る。
かつ所望の周波数以外で高損失となるように、前記イン
ダクタンス素子６と高インピーダンス線路７間に抵抗１
１を挿入したものである。なお、抵抗１１の値は、例え
ば１０〜２０Ω程度で、その値が大きい程上記効果は大
きく、具体的な値は上記実施例１のものとは若干異な
る。
【００３６】この実施例４においては、１／４波長高イ
ンピーダンス線路７から接地導体側を見込んだインピー
ダンスは所望周波数近傍で開放となり、高インピーダン
ス線路７と直列インダクタ素子６間に接続された抵抗１
１による損失は、所望の周波数では低く、それ以外の周
波数では高くなる。従って、上記実施例１の場合と略同
様に、所望の周波数領域でのループ利得を抑圧すること
なく、所望の周波数以外の周波数領域でのループ利得を
抑圧することができる。従って、上記実施例１と同様の
効果を奏する。
ンピーダンス線路７から接地導体側を見込んだインピー
ダンスは所望周波数近傍で開放となり、高インピーダン
ス線路７と直列インダクタ素子６間に接続された抵抗１
１による損失は、所望の周波数では低く、それ以外の周
波数では高くなる。従って、上記実施例１の場合と略同
様に、所望の周波数領域でのループ利得を抑圧すること
なく、所望の周波数以外の周波数領域でのループ利得を
抑圧することができる。従って、上記実施例１と同様の
効果を奏する。
【００３７】実施例５．この発明の実施例５について図
６を参照しながら説明する。図６は、この発明の実施例
５に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
６を参照しながら説明する。図６は、この発明の実施例
５に係る電圧制御発振器の構成を示す図であり、従来の
ものと同一の部分についての説明は省略する。
【００３８】図６において、所望の周波数で低損失で、
かつ所望の周波数以外で高損失となるように可変容量ダ
イオード２ａ及び２ｂを互いに逆極性となるようにカソ
ード側で直列に接続し、前記可変容量ダイオード２ａ及
び２ｂのカソード側の接続点に制御電圧を印加するため
の高インピーダンス線路９と前記可変容量ダイオード２
ａ及び２ｂの接続点に抵抗１１を挿入したものである。
また、制御電圧端子１０と接地間にコンデンサ１２を接
続したものである。なお、抵抗１１の値は、例えば１０
〜２０Ω程度で、その値が大きい程上記効果は大きく、
具体的な値は上記実施例１及び４のものとは若干異な
る。
かつ所望の周波数以外で高損失となるように可変容量ダ
イオード２ａ及び２ｂを互いに逆極性となるようにカソ
ード側で直列に接続し、前記可変容量ダイオード２ａ及
び２ｂのカソード側の接続点に制御電圧を印加するため
の高インピーダンス線路９と前記可変容量ダイオード２
ａ及び２ｂの接続点に抵抗１１を挿入したものである。
また、制御電圧端子１０と接地間にコンデンサ１２を接
続したものである。なお、抵抗１１の値は、例えば１０
〜２０Ω程度で、その値が大きい程上記効果は大きく、
具体的な値は上記実施例１及び４のものとは若干異な
る。
【００３９】この実施例５においては、可変容量ダイオ
ード２ａ及び２ｂのカソード側接続点から制御電圧端子
１０を見込んだインピーダンスは１／４波長高インピー
ダンス線路９の片側がコンデンサ１２により高周波的に
短絡されているため所望の周波数で開放となる。したが
って、高インピーダンス線路９と可変容量ダイオード２
ａ及び２ｂ間に接続された抵抗１１による損失は、所望
の周波数では低く、それ以外の周波数では高くなる。従
って、上記実施例１の場合と略同様に、所望の周波数領
域でのループ利得を抑圧することなく、所望の周波数以
外の周波数領域でのループ利得を抑圧することができ
る。従って、上記実施例１と同様の効果を奏する。
ード２ａ及び２ｂのカソード側接続点から制御電圧端子
１０を見込んだインピーダンスは１／４波長高インピー
ダンス線路９の片側がコンデンサ１２により高周波的に
短絡されているため所望の周波数で開放となる。したが
って、高インピーダンス線路９と可変容量ダイオード２
ａ及び２ｂ間に接続された抵抗１１による損失は、所望
の周波数では低く、それ以外の周波数では高くなる。従
って、上記実施例１の場合と略同様に、所望の周波数領
域でのループ利得を抑圧することなく、所望の周波数以
外の周波数領域でのループ利得を抑圧することができ
る。従って、上記実施例１と同様の効果を奏する。
【００４０】
【発明の効果】この発明に係る電圧制御発振器は、以上
説明したとおり、発振素子としてのトランジスタと、前
記トランジスタのエミッタ端子に接続された１／２波長
の電気長を有する先端開放スタブと、前記トランジスタ
のエミッタ端子に接続された１／４波長の電気長を有す
るインピーダンス変成器と、前記インピーダンス変成器
と直列接続されたインダクタンス素子と、前記インダク
タンス素子と直列接続された可変容量ダイオードとを備
えた電圧制御発振器において、前記トランジスタと前記
可変容量ダイオード間に抵抗を挿入したので、所望の周
波数帯域における発振条件に影響を与えることなく不要
発振を抑圧することができるという効果を奏する。
説明したとおり、発振素子としてのトランジスタと、前
記トランジスタのエミッタ端子に接続された１／２波長
の電気長を有する先端開放スタブと、前記トランジスタ
のエミッタ端子に接続された１／４波長の電気長を有す
るインピーダンス変成器と、前記インピーダンス変成器
と直列接続されたインダクタンス素子と、前記インダク
タンス素子と直列接続された可変容量ダイオードとを備
えた電圧制御発振器において、前記トランジスタと前記
可変容量ダイオード間に抵抗を挿入したので、所望の周
波数帯域における発振条件に影響を与えることなく不要
発振を抑圧することができるという効果を奏する。
【００４１】また、この発明に係る電圧制御発振器は、
以上説明したとおり、前記抵抗が、前記先端開放スタブ
と前記トランジスタのエミッタ端子間に直列に接続され
ているので、所望の周波数帯域における発振条件に影響
を与えることなく不要発振を抑圧することができるとい
う効果を奏する。
以上説明したとおり、前記抵抗が、前記先端開放スタブ
と前記トランジスタのエミッタ端子間に直列に接続され
ているので、所望の周波数帯域における発振条件に影響
を与えることなく不要発振を抑圧することができるとい
う効果を奏する。
【００４２】また、この発明に係る電圧制御発振器は、
以上説明したとおり、前記抵抗が、前記先端開放スタブ
の中心点で接地導体に対して並列接続されているので、
所望の周波数帯域における発振条件に影響を与えること
なく不要発振を抑圧することができるという効果を奏す
る。
以上説明したとおり、前記抵抗が、前記先端開放スタブ
の中心点で接地導体に対して並列接続されているので、
所望の周波数帯域における発振条件に影響を与えること
なく不要発振を抑圧することができるという効果を奏す
る。
【００４３】また、この発明に係る電圧制御発振器は、
以上説明したとおり、前記抵抗が、前記インダクタンス
素子と前記インピーダンス変成器の接続点で接地導体に
対して並列接続されているので、所望の周波数帯域にお
ける発振条件に影響を与えることなく不要発振を抑圧す
ることができるという効果を奏する。
以上説明したとおり、前記抵抗が、前記インダクタンス
素子と前記インピーダンス変成器の接続点で接地導体に
対して並列接続されているので、所望の周波数帯域にお
ける発振条件に影響を与えることなく不要発振を抑圧す
ることができるという効果を奏する。
【００４４】また、この発明に係る電圧制御発振器は、
以上説明したとおり、前記可変容量ダイオードと接地導
体間に並列接続された１／４波長の電気長を有する高イ
ンピーダンス線路をさらに備え、前記抵抗が、前記高イ
ンピーダンス線路と前記可変容量ダイオード間に接続さ
れているので、所望の周波数帯域における発振条件に影
響を与えることなく不要発振を抑圧することができると
いう効果を奏する。
以上説明したとおり、前記可変容量ダイオードと接地導
体間に並列接続された１／４波長の電気長を有する高イ
ンピーダンス線路をさらに備え、前記抵抗が、前記高イ
ンピーダンス線路と前記可変容量ダイオード間に接続さ
れているので、所望の周波数帯域における発振条件に影
響を与えることなく不要発振を抑圧することができると
いう効果を奏する。
【００４５】さらに、この発明に係る電圧制御発振器
は、以上説明したとおり、前記可変容量ダイオードが、
２つのダイオード素子が互いに逆極性となるようにカソ
ード側で直列接続され、さらに、前記可変容量ダイオー
ドのカソードに直列接続された１／４波長を有する高イ
ンピーダンス線路を備え、前記抵抗が、前記可変容量ダ
イオードのカソードと前記高インピーダンス線路間に接
続されているので、所望の周波数帯域における発振条件
に影響を与えることなく不要発振を抑圧することができ
るという効果を奏する。
は、以上説明したとおり、前記可変容量ダイオードが、
２つのダイオード素子が互いに逆極性となるようにカソ
ード側で直列接続され、さらに、前記可変容量ダイオー
ドのカソードに直列接続された１／４波長を有する高イ
ンピーダンス線路を備え、前記抵抗が、前記可変容量ダ
イオードのカソードと前記高インピーダンス線路間に接
続されているので、所望の周波数帯域における発振条件
に影響を与えることなく不要発振を抑圧することができ
るという効果を奏する。
【図１】 この発明の実施例１に係る電圧制御発振器の
構成を示す図である。
構成を示す図である。
【図２】 この発明の実施例１のループ利得抑圧の効果
を示す図である。
を示す図である。
【図３】 この発明の実施例２に係る電圧制御発振器の
構成を示す図である。
構成を示す図である。
【図４】 この発明の実施例３に係る電圧制御発振器の
構成を示す図である。
構成を示す図である。
【図５】 この発明の実施例４に係る電圧制御発振器の
構成を示す図である。
構成を示す図である。
【図６】 この発明の実施例５に係る電圧制御発振器の
構成を示す図である。
構成を示す図である。
【図７】 従来の電圧制御発振器の構成を示す図であ
る。
る。
１ トランジスタ、２ａ、２ｂ 可変容量ダイオード、
３ １／２波長先端開放スタブ、４ １／４波長インピ
ーダンス変成器、５ インダクタ素子、６ インダクタ
素子、７ １／４波長高インピーダンス線路、８ 出力
端子、９ １／４波長高インピーダンス線路、１０ 制
御電圧端子、１１ 抵抗、１２ コンデンサ。
３ １／２波長先端開放スタブ、４ １／４波長インピ
ーダンス変成器、５ インダクタ素子、６ インダクタ
素子、７ １／４波長高インピーダンス線路、８ 出力
端子、９ １／４波長高インピーダンス線路、１０ 制
御電圧端子、１１ 抵抗、１２ コンデンサ。
Claims (6)
- 【請求項１】 発振素子としてのトランジスタと、前記
トランジスタのエミッタ端子に接続された１／２波長の
電気長を有する先端開放スタブと、前記トランジスタの
エミッタ端子に接続された１／４波長の電気長を有する
インピーダンス変成器と、前記インピーダンス変成器と
直列接続されたインダクタンス素子と、前記インダクタ
ンス素子と直列接続された可変容量ダイオードとを備え
た電圧制御発振器において、前記トランジスタと前記可
変容量ダイオード間に抵抗を挿入したことを特徴とする
電圧制御発振器。 - 【請求項２】 前記抵抗は、前記先端開放スタブと前記
トランジスタのエミッタ端子間に直列に接続されている
ことを特徴とする請求項１記載の電圧制御発振器。 - 【請求項３】 前記抵抗は、前記先端開放スタブの中心
点で接地導体に対して並列接続されていることを特徴と
する請求項１記載の電圧制御発振器。 - 【請求項４】 前記抵抗は、前記インダクタンス素子と
前記インピーダンス変成器の接続点で接地導体に対して
並列接続されていることを特徴とする請求項１記載の電
圧制御発振器。 - 【請求項５】 前記可変容量ダイオードと接地導体間に
並列接続された１／４波長の電気長を有する高インピー
ダンス線路をさらに備え、前記抵抗は、前記高インピー
ダンス線路と前記可変容量ダイオード間に接続されてい
ることを特徴とする請求項１記載の電圧制御発振器。 - 【請求項６】 前記可変容量ダイオードは、２つのダイ
オード素子が互いに逆極性となるようにカソード側で直
列接続され、さらに、前記可変容量ダイオードのカソー
ドに直列接続された１／４波長を有する高インピーダン
ス線路を備え、前記抵抗は、前記可変容量ダイオードの
カソードと前記高インピーダンス線路間に接続されてい
ることを特徴とする請求項１記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04744895A JP3590123B2 (ja) | 1995-03-07 | 1995-03-07 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04744895A JP3590123B2 (ja) | 1995-03-07 | 1995-03-07 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250930A true JPH08250930A (ja) | 1996-09-27 |
| JP3590123B2 JP3590123B2 (ja) | 2004-11-17 |
Family
ID=12775440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04744895A Expired - Fee Related JP3590123B2 (ja) | 1995-03-07 | 1995-03-07 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3590123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021828A1 (fr) * | 1996-11-11 | 1998-05-22 | Sharp Kabushiki Kaisha | Oscillateur d'injection/synchronisation d'ondes a frequence micro-onde/millimetrique |
-
1995
- 1995-03-07 JP JP04744895A patent/JP3590123B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021828A1 (fr) * | 1996-11-11 | 1998-05-22 | Sharp Kabushiki Kaisha | Oscillateur d'injection/synchronisation d'ondes a frequence micro-onde/millimetrique |
| US6252469B1 (en) | 1996-11-11 | 2001-06-26 | Sharp Kabushiki Kaisha | Microwave/millimeter-wave injection/synchronization oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3590123B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154110A (ja) | 伝送路共振器、及びこれを用いた無線周波数フィルタ | |
| US4500854A (en) | Voltage-controlled RF oscillator employing wideband tunable LC resonator | |
| US5748051A (en) | Low phase noise UHF and microwave oscillator | |
| EP1154560A2 (en) | Voltage controlled oscillator for oscillating signals with high C/N ratio | |
| US4075580A (en) | Microwave transistor oscillator for wide band frequency tuning | |
| US3659222A (en) | High efficiency mode avalanche diode oscillator | |
| JP2004505532A (ja) | 高周波発振回路 | |
| US6724274B2 (en) | Frequency-switching oscillator and electronic device using the same | |
| JP2512264B2 (ja) | 共振器 | |
| US4638264A (en) | Voltage controlled oscillator with series connected resonance element and switched capacitance | |
| JP3201947B2 (ja) | 高周波発振器 | |
| JP3590123B2 (ja) | 電圧制御発振器 | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| KR100354241B1 (ko) | 전압제어발진기 | |
| US20020014924A1 (en) | High-C/N-ratio voltage-controlled oscillator allowing oscillating frequency to be easily set | |
| JP2002171130A (ja) | 電圧制御発振回路 | |
| JPS626504A (ja) | 電圧制御発振器 | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| EP1235343A2 (en) | Microwave oscillator having improved phase noise of oscillation signal | |
| JPH104315A (ja) | 高周波発振回路 | |
| JPS59134904A (ja) | 電圧制御発振器 | |
| JPH03145808A (ja) | マイクロ波用発振器 | |
| JPH05347541A (ja) | 高速同調フィルタ | |
| JPH0783213B2 (ja) | 電圧制御発振回路 | |
| JPH05145338A (ja) | 誘電体発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110827 |
|
| LAPS | Cancellation because of no payment of annual fees |