JPH08250759A - 半導体受光素子 - Google Patents

Abstract

(57)【要約】 【目的】従来の再結合型フォトトランジスタよりも小さ
い光入力で能動状態にすること。 【構成】キャリア再結合層３とドレイン層５との間に、
正孔がゲート層４を通過する平均走行時間がキャリア再
結合層３内における正孔の平均寿命より長くなるような
ゲート層４を設ける。これにより、ゲート層４内で正孔
のパイルアップが促進され、電子障壁が低下するので、
小さい光入力でも素子は能動状態になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光信号を電気信号に変
換する半導体受光素子に関する。

【０００２】

【従来の技術】従来よりディジタル光通信技術の研究や
開発が盛んに行われている。これは光信号伝送が電気信
号伝送より伝送速度や信号間の干渉等の点で優れている
からである。光信号を直接ディジタル処理できない半導
体受光素子を用いる場合には、光信号を電気信号に変換
してアナログ的に処理する必要がある。このため、高効
率量子変換、高動作帯域幅の光電気変換できる半導体受
光素子が望まれている。

【０００３】半導体受光素子として、従来よりフォトコ
ンダクタ、フォトダイオード、アバランシェ・フォトダ
イオード、フォトトランジスタ、ベース再結合フォトト
ランジスタ等が用いられている。

【０００４】フォトコンダクタは、光が照射されると電
気抵抗が下がる効果（光伝導効果）を利用して電流を取
り出す素子で、図８に示されるようなＭＳＭ（Ｍｅｔａ
ｌＳｅｍｉｃｏｎｄｕｃｏｔｏｒ Ｍｅｔａｌ）フォト
コンダクタが広く知られている。図中、８１は半導体基
板、８２は電極（アノード、カソード）を示している。

【０００５】一般に、フォトコンダクタは、電流利得を
持つことができない。しかし、高量子変換効率を持つこ
とができ、それは素子の動作帯域幅を狭くすることを伴
う。これは空間電荷中性による吸収効率に関係する。入
射光により電子と正孔との対が発生した後、外部回路に
よって電圧を印加すると、正孔、電子はそれぞれアノー
ド、カソードに向かう。正孔の走行時間は電子のそれよ
り長い。これは特に III-V族の化合物半導体で顕著であ
る。そして、内部電荷中性を維持するために、正孔が再
結合するかアノードに到達するまで電子が注入される。

【０００６】この素子の量子変換効率は、電子の平均走
行時間に対する正孔の平均走行時間の比率で決まる。正
孔の平均走行時間を長くすることにより、等価的に高量
子変換効率が得られる。しかし、それは動作帯域幅の狭
化という犠牲を伴う。このように従来のフォトコンダク
タは、量子変換効率と動作帯域幅とを両立できないとい
う問題があった。

【０００７】図９は、従来技術のｐｉｎフォトダイオー
ドの素子断面図である。このｐｉｎフォトダイオード
は、ｎ型半導体層９１、低濃度（ｉ型）半導体光吸収層
９２、ｐ型半導体層９３が積層された構造になってい
る。尚、図中、９４，９５は、それぞれ、アノード電
極、カソード電極を示している。

【０００８】ｐｉｎフォトダイオードは、フォトコンダ
クタと同様に電流利得を持たないが、通常のフォトコン
ダクタより広い動作帯域幅を持っている。ｐｉｎフォト
ダイオードは量子変換効率が原理的に１００％を越える
ことができず、大きな電圧出力を得るためには外部利得
が必要となる。

【０００９】これに対し、アバランシェ・フォトダイオ
ードは、通常のｐｉｎフォトダイオードの動作帯域幅と
ほぼ同様の動作帯域幅を有し、且つ電流利得（十倍以
上）を持っている。しかし、電流利得を持たせるには、
アバランシェ・ブレークダウンを生じさせるのに十分な
電源電圧を必要とする他、アバランシェ利得を得るため
のキャリア増倍時間が必要である。このため、大きな利
得を得るためには動作帯域の低下を伴う。

【００１０】図１０は、従来技術のフォトトランジスタ
の素子断面図である。このフォトトランジタは、ｎ型半
導体光吸収コレクタ層１０１内にｐ型半導体層１０２が
拡散形成され、このｐ型半導体層１０２内にｎ型半導体
エミッタ層１０３が拡散形成された構造になっている。
尚、図中、１０４，１０５，１０６は、それぞれ、エミ
ッタ電極、コレクタ電極、電源を示している。

【００１１】ｎ型半導体光吸収コレクタ層１０１とｎ型
半導体エミッタ層１０３との間の電流は、ｎ型半導体光
吸収コレクタ層１０１で発生する光吸収キャリアがｐ型
半導体層１０２に注入されることによって制御される。
フォトトランジスタは、高電流利得（百倍以上）を持つ
ことができるが、ベース層のキャリア蓄積効果による速
度低下の問題があった。

【００１２】図１１は、従来の再結合型フォトトランジ
スタの素子断面図である。この再結合型フォトトランジ
スタは、ｎ型半導体基板１１１上に設けられたｎ型エミ
ッタ層（ソース層）１１２、ｉ型量子井戸を有するキャ
リア再結合層１１３、ｐ型ベース層（ゲート層）１１
４、ｉ型光吸収層から成るコレクタ層（ドレイン層）１
１５、ｎ型オーミックコンタクト層１１６で構成されて
いる。尚、１１７，１１８は、それぞれ、カソード電
極、アノード電極を示している。

【００１３】上記フォトコンダクタ、フォトダイオー
ド、アバランシェ・フォトダイオード、フォトトランジ
スタに対し、再結合型フォトトランジスタは、外部電気
回路にアナログ増幅器および識別回路を用いずにディジ
タル信号出力することができる半導体受光素子である。
また、あるレベル（光入力しきい値）以上の光入力があ
ると、素子は能動状態なり、大量の電流が流れる。

【００１４】しかしながら、この種の再結合型フォトト
ランジスタには以下のような問題があった。小さい光入
力（低光入力しきい値）で素子を能動状態にするには例
えばキャリア再結合層１１３を薄く形成し、コレクタ層
１１５でキャリアのパイルアップが起こり易くすれば良
い。しかし、従来の技術では十分に薄いキャリア再結合
層１１３を形成することができなかったので、光入力し
きい値を十分に下げることができないという問題があっ
た。

【００１５】

【発明が解決しようとする課題】上述の如く、従来のフ
ォトコンダクタ、ｐｉｎフォトダイオード、フォトトラ
ンジスタ等の半導体受光素子では、ディジタル光伝送の
場合においても、アナログ的な電気処理を伴わなければ
ならず、高電流利得および広動作帯域幅を両有し、且つ
外部回路を電気的なディジタル・スイッチで置き換える
ことが困難であるという問題があった。また、従来の再
結合型フォトトランジスタは、ディジタル動作は行なえ
るが、小さい光入力（低光入力しきい値）で素子を能動
状態にすることはできなかった。

【００１６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、デジタル動作が行な
え、且つ小さい光入力（低光入力しきい値）で能動状態
になる半導体受光素子を提供することにある。

【００１７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体受光素子は、半導体基板表面上に
設けられたソース層と、このソース層上に設けられたキ
ャリア再結合層と、このキャリア再結合層上に設けら
れ、キャリア再結合速度制御機構を有するゲート層と、
このゲート層上に設けられ、光を吸収して第２極性型キ
ャリアを発生するドレイン層とを備えてなり、能動状態
における、前記ソース層から前記キャリア再結合層に注
入された第１極性型キャリアと、前記ドレイン層から前
記ゲート層を介して前記キャリア再結合層に注入された
第２極性型キャリアとの再結合の速度が前記ゲート層に
より制御され、且つ前記ドレイン層から前記ゲート層に
注入された第２極性型キャリアが前記ゲート層を通過す
る平均時間が、前記キャリア再結合層内における前記第
２導電型キャリアの平均寿命より長く、非能動状態にお
ける、前記ソース層から前記キャリア再結合層に注入さ
れた第１極性型キャリアと、前記ドレイン層から前記ゲ
ート層を介して前記キャリア再結合層に注入された第２
極性型キャリアとが再結合して消滅する速度が、能動状
態における場合のそれより速いことを特徴とする。

【００１８】また、本発明の望ましい実施態様は以下の
通りである。 （１）キャリア再結合速度制御機構を有するゲート層が
化合物半導体超格子層により形成されている。 （２）キャリア再結合速度制御機構を有するゲート層が
タイプIIの化合物半導体超格子層により形成されてい
る。 （３）キャリア再結合層が単一量子井戸層により形成さ
れている。 （４）キャリア再結合層が多重量子井戸層により形成さ
れている。 （５）自由空間において検出光の波長が１．０から１．
６μｍの場合に、半導体基板、ソース層をＩｎＰで形成
し、さらにソース層にＩｎＰからなるオーム接触層を設
け、キャリア再結合層をＩｎ_x Ｇａ_1-x Ａｓにより形成
し、キャリア再結合速度制御機構を有するゲート層をＩ
ｎ_x Ｇａ_1-x Ａｓ／Ｉｎ_y Ｇａ_1-y Ａｓ_zＰ_1-z の化合
物半導体超格子層により形成し、ドレイン層をＩｎ_y Ｇ
ａ_1-y Ａｓ_z Ｐ_1-z ｄにより形成する。 （６）自由空間において検出光が可視域波長の場合に、
ソース層、ドレイン層をＩｎ_y （Ｇａ_1-x Ａｌ_x ）_1-y
Ｐにより形成し、さらにソース層上にＩｎ_y （Ｇａ_1-x
Ａｌ_x ）_1-y Ｐからなるオーム接触層を設け、半導体基
板、キャリア再結合層をＧａ_1-z Ａｌ_z Ａｓにより形成
し、キャリア再結合速度制御機構を有するゲート層をＩ
ｎ_y （Ｇａ_1-x Ａｌ_x ）_1-y Ｐ／Ｇａ_1-z Ａｌ_z Ａｓ_z
の化合物半導体超格子層により形成する。

【００１９】

【作用】本発明の半導体受光素子では、能動状態におけ
る、半導体基板からソース層を介してキャリア再結合層
に注入された第１極性型キャリアと、ドレイン層からゲ
ート層を介してキャリア再結合層に注入された第２極性
型キャリアとの再結合の速度はキャリア再結合速度制御
機構を有するゲート層により制御され。したがって、こ
の再結合により光入力があっても、光入力がある程度大
きくならないと、つまり、光入力しきい値を越えないと
素子に電流が流れない。これにより、光入力強度に対し
て非線形的な出力特性が得られるようになり、デジタル
的な出力が可能となり、外部電気回路にアナログ増幅器
を用いずとも電気的なデジタルスイッチで出力回路を構
成することが可能となる。

【００２０】さらに、能動状態における、ドレイン層か
らゲート層に注入された第２極性型キャリアがゲート層
を通過する平均走行時間が、キャリア再結合層内におけ
る第２極性型キャリアの平均寿命より長いので、キャリ
ア再結合層に制約されずに、つまり、キャリア再結合層
を十分に薄くしなくても、ゲート層で第２極性型キャリ
アのパイルアップが起こり、小さい光入力（低しきい
値）でも素子は能動状態になる。

【００２１】一方、非能動状態における、半導体基板か
らソース層を介してキャリア再結合層に注入された第１
極性型キャリアと、ドレイン層からゲート層を介してキ
ャリア再結合層に注入された第２極性型キャリアとが再
結合して消滅する速度が、能動状態における場合のそれ
より速いので、動作状態から非動作状態に変化したとき
に、キャリア再結合層内の第１極性型キャリアと第２極
性型キャリアとが急速に消滅することになり、ソース層
とキャリア再結合層との間の第１極性型キャリアに対す
るバリアが元の高さに速く回復して、オフ状態への復帰
は速いものとなる。

【００２２】

【実施例】以下、図面を参照しながら実施例を説明す
る。 （第１の実施例）図１は、本発明の第１の実施例に係る
再結合型フォトトランジスタの構成を示す図である。こ
れはｎ型半導体基板上にソース層、キャリア再結合層、
キャリア再結合速度制御機構を有するゲート層、光吸収
によりキャリアを発生するドレイン層が縦方向に積層さ
れた基本構成を取っている。

【００２３】ｎ型化合物半導体から成る半導体基板１上
には、ｉ型半導体から成るソース層２が設けられてい
る。このソース層２上には、ｉ型単一量子井戸層から成
るキャリア再結合層３が設けられている。

【００２４】このキャリア再結合層３上には、ｐ型超格
子層から成るキャリア再結合速度制御機構を有するゲー
ト層４が設けられている。キャリア再結合層３のｉ型単
一量子井戸層は、ｐ型超格子層を有するゲート層４側に
形成されている。

【００２５】このｐ型超格子層を有するゲート領域層４
上には、入射光に対して吸収性が良い真性半導体材料を
含むｉ型半導体光吸収を有するドレイン層５が設けられ
ている。このｉ型半導体光吸収を有するドレイン層５上
には、入射光に対して光学的に透明なｎ型化合物半導体
材料から成るオーミックコンタクト層６が設けられてい
る。

【００２６】また、能動状態における、ドレイン層４か
らゲート層４に注入された正孔がゲート層４を通過する
平均走行時間が、キャリア再結合層３内における正孔の
平均寿命より長くなるように、ゲート層４のｐ型超格子
層のパラメーター、キャリア再結合層３の量子井戸層の
量子井戸深さ、量子井戸幅等のパラメーターが選ばれて
いる。

【００２７】したがって、キャリア再結合層３が十分に
薄くなくても、ゲート層４で正孔のパイルアップが起こ
り、小さい光入力（光入力しきい値）でも素子は能動状
態になる。

【００２８】オーミックコンタクト層６上には、カソー
ド電極７が設けられ、また、ｎ型半導体基板１の裏面に
は、アノード電極８が設けられている。これらカソード
電極７とアノード電極８との間には電源９よりバイアス
電圧が印加されている。

【００２９】半導体基板１、ソース層２、キャリア再結
合層３、ゲート層４、ドレイン層５およびオーミックコ
ンタクト層６の半導体材料としては、半導体基板１、ソ
ース層２、ゲート層４、ドレイン層５およびオーミック
コンタクト層６のエネルギー・バンド・ギャップがキャ
リア再結合層３のそれより遥かに大きくなるものを用い
る。

【００３０】尚、ソース層２、キャリア再結合層３、ゲ
ート層４、ドレイン層５、オーミックコンタクト層６
は、例えば、ＭＯＣＶＤ法等の成長法によって連続成長
形成する。

【００３１】図２は、このように構成された再結合型フ
ォトトランジスタのポテンシャル図であり、これはドレ
イン層５に光が照射されていないとき、つまり、非能動
状態の場合のものである。

【００３２】非能能動状態では、ドレイン層５が電子ｅ
_k に対して十分高い電子障壁となっている。このため、
キャリア再結合層３にｎ型半導体基板１の電子ｅ_k が流
れ込むことがなく、高電圧、小電流の非能動状態が保た
れる。

【００３３】図３は、ｉ型光吸収を有するドレイン層５
に光入力しきい値以上の光が照射されたとき、つまり、
能動状態の場合のポテンシャル図である。ｉ型半導体光
吸収層から成るドレイン層５に光１０が照射されると、
このドレイン層５内で電子ｅと正孔ｈとの対が発生す
る。電子ｅは、オーミックコンタクト層６へ押し流され
る。一方、正孔ｈは、ｐ型キャリア再結合速度制御機構
を有するゲート層４でパイルアップされ、ｎ型半導体基
板１内に形成された空乏層を小さくする。

【００３４】この結果、電子障壁の高さが低くなり、ｎ
型半導体基板１内に蓄積された電子ｅ_k がカソード電極
７に大量に流れ、低電圧、大電流の能動状態が実現され
る。このとき、能動状態における、ｎ型半導体基板１か
らソース層２を介してキャリア再結合層３に注入された
電子ｅ_k と、ドレイン層５からゲート層４を介してキャ
リア再結合層３に注入された正孔ｈとの再結合の速度は
ゲート層４により制御される。

【００３５】すなわち、上記再結合により、光入力があ
っても、光入力がある程度大きくならないと、つまり、
光入力しきい値を越えないとｎ型半導体基板１とドレイ
ン層４との間に電流が流れない。これにより、光入力強
度に対して非線形的な出力特性が得られるようになり、
デジタル的な出力が可能となり、外部電気回路にアナロ
グ増幅器を用いずとも電気的なデジタルスイッチで出力
回路を構成することが可能となる。

【００３６】さらに、能動状態における、ドレイン層５
からゲート層４に注入された正孔がゲート層４を通過す
る平均走行時間が、キャリア再結合層３内における正孔
の平均寿命より長いので、キャリア再結合層３が十分に
薄くなくても、ゲート層４で正孔のパイルアップが起こ
り、小さい光入力（光入力しきい値）でも素子は能動状
態になる。

【００３７】そして、ドレイン層５に光１０が照射され
なくなると、ドレイン層５内で電子ｅと正孔ｈとの対の
発生が停止し、ゲート層４に正孔ｈが供給されなくなる
ため、ソース層２とキャリア再結合層３との間の電子障
壁が元の高さに回復し、非能動状態に戻る。

【００３８】このとき、非能動状態におけるドレイン層
５からゲート層４を介してキャリア再結合層３に注入さ
れる正孔ｈと、ｎ型半導体基板１からソース層２を介し
てキャリア再結合層３に注入される電子ｅ_k とが再結合
して消滅する速度が、能動状態における場合のそれより
速くなるように、キャリア再結合層３のｉ型単一量子井
戸層の量子井戸深さ，量子井戸幅等の量子井戸層のパラ
メータが選ばれている。

【００３９】したがって、動作状態から非動作状態に変
化したときに、キャリア再結合層３内の電子と正孔とが
急速に消滅し、ソース層２とキャリア再結合層３との間
のバリアが元の高さに速く回復するので、オフ状態への
復帰が速くなる。

【００４０】この具体的特性例を以下に示す。図１のｎ
型半導体基板１をキャリア濃度が約１×１０¹⁸ｃｍ^-3の
ｎ型ＩｎＰとし、ソース層２をキャリア濃度が約１×１
０¹⁵ｃｍ^-3で厚さ約９０ｎｍのｉ型Ｉｎ_0.65Ｇａ_0.35Ａ
ｓ_0.79Ｐ_0.21とし、キャリア再結合層３をキャリア濃度
が約１×１０¹⁵ｃｍ^-3で厚さ約１０ｎｍのｉ型Ｉｎ_0.53
Ｇａ_0.47Ａｓとし、ゲート層４をキャリア濃度が約５×
１０¹⁷ｃｍ^-3で、１超格子層が量子井戸厚約３ｎｍのｐ
型Ｉｎ_0.53Ｇａ_0.47Ａｓと量子障壁厚約３ｎｍのｐ型Ｉ
ｎ_0.65Ｇａ_0.35Ａｓ_0.79Ｐ_0.21とからなる５周期のｐ型
超格子層（全領域厚を３０ｎｍ）とし、ドレイン層５を
キャリア濃度が約１×１０¹⁵ｃｍ^-3で厚さ約１μｍのｉ
型Ｉｎ_0.65Ｇａ_{0. 35}Ａｓ_0.79Ｐ_0.21とし、ｎ型オーミッ
クコンタクト層６をキャリア濃度が約１×１０¹⁸ｃｍ^-3
で厚さ約１００ｎｍのｎ型ＩｎＰとし、カソード電極
７、アノード電極８をＡｕＧｅ電極とし、円形の構造の
素子を５０μｍ直径値とした場合の特性例を図４に示
す。

【００４１】図４は、電源電圧を２Ｖとした場合のパル
ス幅１０ｐｓを種々の強度の光パルスに対する素子電圧
変化の動的な特性を示している。尚、図中、四角内の数
値は光入力強度（ｍＷ）を示している。

【００４２】図４から判るように、光パルスの光入力強
度が４ｍＷ付近を境に素子電圧が大きく変化し、光入力
強度変化に対する素子電圧変化は直線的でない。特に、
光入力が３ｍＷ以下と４ｍＷ以上では明確な違いがあ
り、したがって、光入力信号の低レベルが３ｍＷ以下、
高レベルが４ｍＷ以上となるディジタル光入力に対して
は、外部回路により増幅、波形再生を行なわずとも直
接、電気的なディジタル信号に変換することが可能にな
る。

【００４３】また、図４に示した素子応答変化の境界値
は素子パラメーターにより変化させることが可能であ
る。その一例として超格子周期構成による変化を図５に
示す。図５は、電源電圧を２Ｖとし、超格子周期構成を
量子井戸厚約４ｎｍのｐ型Ｉｎ_0.53Ｇａ_0.47Ａｓと量子
障壁厚約２ｎｍのｐ型Ｉｎ_0.65Ｇａ_0.35Ａｓ_0.79Ｐ_0.21
と、量子井戸厚約２ｎｍのｐ型Ｉｎ_0.53Ｇａ_0.47Ａｓと
量子障壁厚約４ｎｍのｐ型Ｉｎ_0.65Ｇａ_0.35Ａｓ_0.79Ｐ
_0.21との間で変化させた場合の光入力強度に対する素子
電圧変化、つまり、応答出力変化を静的特性で示した。
尚、図５において四角内の数値は超格子の量子井戸の厚
さ、［］内の数値は超格子の量子障壁の厚さを示してい
る。

【００４４】図５から判るように、超格子周期構成を変
えることで素子応答変化の境界、つまり、光入力しきい
値を制御することができる。また、この光入力しきい値
は光吸収を有するドレイン層の層厚さ、つまり、ドレイ
ン層の光吸収効率を変えても同様に制御可能であり、さ
らに、ソース層、ゲート層、ドレイン層等のパラメータ
によりトランジスタとしての電流輸送効率等を変えても
同様に制御可能である。

【００４５】以上述べたように、本実施例によれば、デ
ジタル動作が行なえ、小さい光入力（低光入力しきい
値）で能動状態になり、且つオフ状態への復帰が速い次
世代情報処理システムに対応できる再結合型フォトトラ
ンジスタを提供できるようになる。 （第２の実施例）図６は、本発明の第２実施例に係る再
結合型フォトトランジスタの非能動状態のポテンシャル
を示す図である。尚、図２のポテンシャル図と対応する
部分には図２と同一符号を付してあり、詳細な説明は省
略する。

【００４６】本実施例の再結合型フォトトランジスタの
構造は第１の実施例の再結合型フォトトランジスタのそ
れと基本的には同じであるが、ゲート層のキャリア再結
合速度制御機構である化合物半導体超格子層がタイプII
の化合物半導体超格子から形成されいている点が異なっ
ている。

【００４７】通常（タイプＩ）とタイプIIとの化合物半
導体超格子の形を比較すると、タイプIIの化合物半導体
超格子は、タイプＩの化合物半導体超格子よりも、電子
と正孔とが閉じ込められる量子井戸の空間的位置が離別
しており、タイプIIの化合物半導体超格子の電子・正孔
再結合効率はタイプＩの化合物半導体超格子の電子・正
孔再結合効率より低い。

【００４８】したがって、タイプIIの化合物半導体超格
子層から成るキャリア再結合速度制御機構を有するゲー
ト層を備えた本実施例の再結合型フォトトランジスタの
方が、タイプＩの化合物半導体超格子層から成るキャリ
ア再結合速度制御機構を有するゲート層を備えた再結合
型フォトトランジスタよりも、光入力しきい値は低くな
る。 （第３の実施例）図８は、本発明の第３の実施例に係る
再結合型フォトトランジスタの非能動状態のポテンシャ
ル図である。

【００４９】本実施例の再結合型フォトトランジスタの
構造は第１の実施例の再結合型フォトトランジスタのそ
れと基本的には同じであるが、ゲート層のキャリア再結
合速度制御機構である化合物半導体超格子層が間接遷移
型半導体材料から形成されている点が異なっている。

【００５０】一般に、間接遷移型半導体と直接遷移型導
体との電子・正孔再結合効率を比較すると、間接遷移型
半導体の電子・正孔再結合効率は直接遷移型半導体のそ
れより低い。

【００５１】したがって、間接遷移型半導体材料の化合
物半導体超格子層から成るキャリア再結合速度制御機構
を有するゲート層を備えた本実施例の再結合型フォトト
ランジスタの方が、直接遷移型半導体材料の化合物半導
体超格子層から成るキャリア再結合速度制御機構を有す
るゲート層を備えた再結合型フォトトランジスタより
も、光入力しきい値は低くなる。

【００５２】尚、本発明は上述した実施例に限定される
ものではない。例えば、上記実施例では、ＩｎＧａＡｓ
Ｐ系およびＩｎＧａＡｌＰ／ＧａＡｌＡｓ系の材料を用
いたが、使用する波長域に応じて他の材料系、例えば、
ＺｎＣｄＳＳｅ系、ＺｎＭｇＳＳｅ系、ＺｎＳＳｅＴｅ
系、ＩｎＧａＡｌＮ系、ＩｎＳｂＰ系等を用いても良
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施できる。

【００５３】

【発明の効果】以上詳述したように本発明によれば、デ
ジタル動作が行なえ、小さい光入力（低光入力しきい
値）で能動状態になり、且つオフ状態への復帰が速い次
世代情報処理システムに対応できる半導体受光素子を提
供できるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る再結合型フォトト
ランジスタの構成を示す図

【図２】図１の再結合型フォトトランジスタの非能動状
態におけるポテンシャルを示す図

【図３】図１の再結合型フォトトランジスタの能動状態
におけるポテンシャルを示す図

【図４】図１の再結合型フォトトランジスタの光パルス
入力に対する応答特性を示す図

【図５】図１の再結合型フォトトランジスタの入出力を
示す図

【図６】本発明の第２の実施例に係る再結合型フォトト
ランジスタの非能動状態のポテンシャルを示す図

【図７】本発明の第３の実施例に係る再結合型フォトト
ランジスタの非能動状態のポテンシャルを示す図

【図８】従来のフォトコンダクタの斜視図

【図９】従来のｐｉｎフォトダイオードの素子断面図

【図１０】従来のフォトトランジスタの素子断面図

【図１１】従来の再結合フォトトランジスタの素子断面
図

【符号の説明】

１…半導体基板 ２…ソース層 ３…キャリア再結合層 ４…ゲート層 ５…ドレイン層 ６…オーミックコンタクト層 ７…カソード電極 ８…アノード電極 ９…電源 １０…光

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板表面上に設けられたソース層
   と、 このソース層上に設けられたキャリア再結合層と、 このキャリア再結合層上に設けられ、キャリア再結合速
   度制御機構を有するゲート層と、 このゲート層上に設けられ、光を吸収して第１極性型お
   よび第２極性型キャリアを発生するドレイン層とを具備
   してなり、 能動状態における、前記半導体基板から前記ソース層を
   介して前記キャリア再結合層に注入された第１極性型キ
   ャリアと、前記ドレイン層から前記ゲート層を介して前
   記キャリア再結合層に注入された第２極性型キャリアと
   の再結合の速度が前記ゲート層により制御され、且つ前
   記ドレイン層から前記ゲート層に注入された第２極性型
   キャリアが前記ゲート層を通過する平均走行時間が、前
   記キャリア再結合層内における前記第２導電型キャリア
   の平均寿命より長く、 非能動状態における、前記半導体基板から前記ソース層
   を介して前記キャリア再結合層に注入された第１極性型
   キャリアと、前記ドレイン層から前記ゲート層を介して
   前記キャリア再結合層に注入された第２極性型キャリア
   とが再結合して消滅する速度が、能動状態における場合
   のそれより速いことを特徴とする。