JPH08250729A - 集積回路を製造するための方法およびｎｍｏｓデバイスを形成するための方法、ならびに集積回路 - Google Patents
集積回路を製造するための方法およびｎｍｏｓデバイスを形成するための方法、ならびに集積回路Info
- Publication number
- JPH08250729A JPH08250729A JP7261794A JP26179495A JPH08250729A JP H08250729 A JPH08250729 A JP H08250729A JP 7261794 A JP7261794 A JP 7261794A JP 26179495 A JP26179495 A JP 26179495A JP H08250729 A JPH08250729 A JP H08250729A
- Authority
- JP
- Japan
- Prior art keywords
- indium
- active region
- ions
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910052738 indium Inorganic materials 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 229910001449 indium ion Inorganic materials 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000007943 implant Substances 0.000 claims description 61
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 55
- 229910052796 boron Inorganic materials 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 239000002019 doping agent Substances 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000005012 migration Effects 0.000 claims description 6
- 238000013508 migration Methods 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005204 segregation Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 3
- 230000000694 effects Effects 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 239000000969 carrier Substances 0.000 abstract description 5
- 229910015900 BF3 Inorganic materials 0.000 description 17
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 239000002784 hot electron Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 229940060037 fluorine Drugs 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 235000019000 fluorine Nutrition 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- -1 iodide ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＮＭＯＳおよびＰＭＯＳデバイスにおけるＭ
ＯＳＦＥＴ性能を向上させる。 【解決手段】 ＮＭＯＳ装置のチャネル領域（３６）
に、および／または、ＰＭＯＳ装置でチャネル領域（３
６）の上にある導体ゲート（３２）にしきい値調節注入
物としてインジウムを用いることでＭＯＳデバイスが提
供される。インジウムイオンは比較的不動性が高く、そ
れが注入された領域で位置の安定性を達成する。インジ
ウムイオンは横方向とシリコン基板に垂直な方向とに容
易には偏析および拡散しない。しきい値スキューおよび
ゲート酸化膜厚さエンハンスメントの問題を最小にする
ために、配置の不動性が必要である。さらに、チャネル
領域内のインジウム原子がホットキャリア効果およびそ
れに関連した問題を最小にすると考えられる。
ＯＳＦＥＴ性能を向上させる。 【解決手段】 ＮＭＯＳ装置のチャネル領域（３６）
に、および／または、ＰＭＯＳ装置でチャネル領域（３
６）の上にある導体ゲート（３２）にしきい値調節注入
物としてインジウムを用いることでＭＯＳデバイスが提
供される。インジウムイオンは比較的不動性が高く、そ
れが注入された領域で位置の安定性を達成する。インジ
ウムイオンは横方向とシリコン基板に垂直な方向とに容
易には偏析および拡散しない。しきい値スキューおよび
ゲート酸化膜厚さエンハンスメントの問題を最小にする
ために、配置の不動性が必要である。さらに、チャネル
領域内のインジウム原子がホットキャリア効果およびそ
れに関連した問題を最小にすると考えられる。
Description
【０００１】
【発明の分野】この発明は集積回路の製造、より特定的
には、ＮＭＯＳおよびＰＭＯＳデバイスにおけるＭＯＳ
ＦＥＴの性能を向上させる活性領域注入物に関する。
には、ＮＭＯＳおよびＰＭＯＳデバイスにおけるＭＯＳ
ＦＥＴの性能を向上させる活性領域注入物に関する。
【０００２】
【関連技術の説明】ＭＯＳＦＥＴデバイスを製造するこ
とは周知である。概して、ＭＯＳＦＥＴはドープされて
いない多結晶材料または“ポリシリコン”材料を比較的
薄いゲート酸化膜の上に与え、ポリシリコンおよび隣接
したソース／ドレイン領域に不純物ドーパント材料を注
入することで製造される。ソース／ドレイン領域を形成
するために用いられる不純物ドーパント材料がｎ形であ
るならば、結果として生じるＭＯＳＦＥＴはＮＭＯＳＦ
ＥＴ（“ＮＭＯＳ”）デバイスである。逆に、ソース／
ドレインのドーパント材料がｐ形であるならば、結果と
して生じるＭＯＳＦＥＴデバイスはＰＭＯＳＦＥＴ
（“ＰＭＯＳ”）デバイスである。
とは周知である。概して、ＭＯＳＦＥＴはドープされて
いない多結晶材料または“ポリシリコン”材料を比較的
薄いゲート酸化膜の上に与え、ポリシリコンおよび隣接
したソース／ドレイン領域に不純物ドーパント材料を注
入することで製造される。ソース／ドレイン領域を形成
するために用いられる不純物ドーパント材料がｎ形であ
るならば、結果として生じるＭＯＳＦＥＴはＮＭＯＳＦ
ＥＴ（“ＮＭＯＳ”）デバイスである。逆に、ソース／
ドレインのドーパント材料がｐ形であるならば、結果と
して生じるＭＯＳＦＥＴデバイスはＰＭＯＳＦＥＴ
（“ＰＭＯＳ”）デバイスである。
【０００３】ポリシリコンおよび隣接したソース／ドレ
イン領域は周知のフォトリソグラフィ技術を用いて形成
される。ポリシリコンおよびソース／ドレイン領域は、
通常よく“フィールド酸化膜”と称される厚い層にわた
って形成された開口にパターン化される。開口はＮＭＯ
ＳおよびＰＭＯＳデバイスが形成される領域であり、製
造された活性デバイスを受けるので、一般に“活性領
域”と呼ばれる。したがって、活性領域はフィールド酸
化膜間の領域であり、一般に、ゲート酸化膜と、シリコ
ン内でポリシリコンの対向する側面に形成されたゲート
酸化膜およびソース／ドレイン領域の上のポリシリコン
とを含む。金属配線はポリシリコンおよびソース／ドレ
イン領域と接続するように厚いフィールド酸化膜の上に
わたされ、回路構造全体の形成を完成する。
イン領域は周知のフォトリソグラフィ技術を用いて形成
される。ポリシリコンおよびソース／ドレイン領域は、
通常よく“フィールド酸化膜”と称される厚い層にわた
って形成された開口にパターン化される。開口はＮＭＯ
ＳおよびＰＭＯＳデバイスが形成される領域であり、製
造された活性デバイスを受けるので、一般に“活性領
域”と呼ばれる。したがって、活性領域はフィールド酸
化膜間の領域であり、一般に、ゲート酸化膜と、シリコ
ン内でポリシリコンの対向する側面に形成されたゲート
酸化膜およびソース／ドレイン領域の上のポリシリコン
とを含む。金属配線はポリシリコンおよびソース／ドレ
イン領域と接続するように厚いフィールド酸化膜の上に
わたされ、回路構造全体の形成を完成する。
【０００４】多くの回路は同じモノリシック基板上のＰ
ＭＯＳおよびＮＭＯＳデバイスの両方を利用する。両方
の型のデバイスが形成され得るが、デバイスはソース／
ドレイン不純物ドーパントに基づいて区別される。ｎ形
ドーパントがＮＭＯＳデバイスを形成するのに用いら
れ、ｐ形ドーパントがＰＭＯＳデバイスを形成するのに
用いられる方法は、各デバイスに関連した特有の問題を
必然的に伴う。ＭＯＳＦＥＴレイアウト密度が増加する
と、問題は悪化する。処理パラメータおよび処理ステッ
プに調節がなされないとデバイスの故障が起こり得る。
多くの場合、ＮＭＯＳ処理はデバイスの各々の型に特有
の問題のためにＰＭＯＳ処理と異なっていなければなら
ない。ＮＭＯＳ製造に固有の問題がまず検討され、次に
ＰＭＯＳが続く。
ＭＯＳおよびＮＭＯＳデバイスの両方を利用する。両方
の型のデバイスが形成され得るが、デバイスはソース／
ドレイン不純物ドーパントに基づいて区別される。ｎ形
ドーパントがＮＭＯＳデバイスを形成するのに用いら
れ、ｐ形ドーパントがＰＭＯＳデバイスを形成するのに
用いられる方法は、各デバイスに関連した特有の問題を
必然的に伴う。ＭＯＳＦＥＴレイアウト密度が増加する
と、問題は悪化する。処理パラメータおよび処理ステッ
プに調節がなされないとデバイスの故障が起こり得る。
多くの場合、ＮＭＯＳ処理はデバイスの各々の型に特有
の問題のためにＰＭＯＳ処理と異なっていなければなら
ない。ＮＭＯＳ製造に固有の問題がまず検討され、次に
ＰＭＯＳが続く。
【０００５】ＮＭＯＳデバイスは一般に、ＰＭＯＳデバ
イスよりも甚だしく、いわゆる“ホットキャリア効果”
で損害を被る。たとえば、１．５μｍよりも短いチャネ
ルの長さのためにＮＭＯＳデバイスの不必要な領域への
ホットキャリア（すなわち、電子）の移動がひどくな
る。ＮＭＯＳデバイスのホットエレクトロンは相対物の
ＰＭＯＳデバイスのホットホールよりも移動性があり、
ホットキャリア効果をＮＭＯＳ処理において顕著な問題
にする。
イスよりも甚だしく、いわゆる“ホットキャリア効果”
で損害を被る。たとえば、１．５μｍよりも短いチャネ
ルの長さのためにＮＭＯＳデバイスの不必要な領域への
ホットキャリア（すなわち、電子）の移動がひどくな
る。ＮＭＯＳデバイスのホットエレクトロンは相対物の
ＰＭＯＳデバイスのホットホールよりも移動性があり、
ホットキャリア効果をＮＭＯＳ処理において顕著な問題
にする。
【０００６】チャネルの寸法が縮小するだけでなく、ゲ
ート酸化膜が薄くなり、接合部が浅くなると、ホットエ
レクトロンは移動する。高電界は移動する電子が運動エ
ネルギを得て“熱く”なるようにさせる。各ホットエレ
クトロンは（ｉ）衝突電離を起こしてチャネル領域で電
子−ホールの対を発生させることがあり、（ｉｉ）ホッ
トエレクトロンを最初にドレインの近くのチャネル領域
から、上にあるゲート酸化膜へ注入させ得る。電子−ホ
ールの対がフリーキャリアになり、ソースおよびドレイ
ンの間で逆の方向に流れると、衝突電離はその間で意図
しないターンオンを促進し得る。ゲート酸化膜への注入
はゲート酸化膜を偏位させることがあり、しきい値シフ
トだけでなく、極端な場合にはラッチアップを起こす。
ート酸化膜が薄くなり、接合部が浅くなると、ホットエ
レクトロンは移動する。高電界は移動する電子が運動エ
ネルギを得て“熱く”なるようにさせる。各ホットエレ
クトロンは（ｉ）衝突電離を起こしてチャネル領域で電
子−ホールの対を発生させることがあり、（ｉｉ）ホッ
トエレクトロンを最初にドレインの近くのチャネル領域
から、上にあるゲート酸化膜へ注入させ得る。電子−ホ
ールの対がフリーキャリアになり、ソースおよびドレイ
ンの間で逆の方向に流れると、衝突電離はその間で意図
しないターンオンを促進し得る。ゲート酸化膜への注入
はゲート酸化膜を偏位させることがあり、しきい値シフ
トだけでなく、極端な場合にはラッチアップを起こす。
【０００７】数多くの技術がＮＭＯＳデバイスでホット
エレクトロン注入の問題を減少するために用いられる。
たとえば、Ｎｇらによる「ゲルマニウムドーピングによ
る、Ｓｉ ＭＯＳＦＥＴにおけるホットキャリア劣化の
抑制（Suppression of Hot-Carrier Degradation in Si
MOSFET's by Germanium Doping ）」、ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖ． Ｌｅｔｔ．、第１１巻、第１
号、（１９９０年１月）を参照されたい。ある技術は活
性領域内にしきい値注入調節することを含む。しきい値
調節は一般に、犠牲酸化膜またはゲート酸化膜を介し
て、下にあるチャネル領域にｐ形ドーパントを注入する
ことを含む。典型的に用いられるｐ形ドーパントは１１
ａ．ｍ．ｕ．の原子質量を有するホウ素である。ｐ形ホ
ウ素はこれによって、シリコン／ゲート酸化膜界面の近
くの表面でｐ形ドーパントの濃度を増加することで、Ｎ
ＭＯＳデバイスのしきい値を増加するよう作用する。Ｎ
ＭＯＳデバイスにおけるチャネルでｐ形ドーパントを増
加することで、しきい値がプラスに歪められ、意図しな
いターンオン、パンチスルー、およびラッチアップの可
能性が減少される。
エレクトロン注入の問題を減少するために用いられる。
たとえば、Ｎｇらによる「ゲルマニウムドーピングによ
る、Ｓｉ ＭＯＳＦＥＴにおけるホットキャリア劣化の
抑制（Suppression of Hot-Carrier Degradation in Si
MOSFET's by Germanium Doping ）」、ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖ． Ｌｅｔｔ．、第１１巻、第１
号、（１９９０年１月）を参照されたい。ある技術は活
性領域内にしきい値注入調節することを含む。しきい値
調節は一般に、犠牲酸化膜またはゲート酸化膜を介し
て、下にあるチャネル領域にｐ形ドーパントを注入する
ことを含む。典型的に用いられるｐ形ドーパントは１１
ａ．ｍ．ｕ．の原子質量を有するホウ素である。ｐ形ホ
ウ素はこれによって、シリコン／ゲート酸化膜界面の近
くの表面でｐ形ドーパントの濃度を増加することで、Ｎ
ＭＯＳデバイスのしきい値を増加するよう作用する。Ｎ
ＭＯＳデバイスにおけるチャネルでｐ形ドーパントを増
加することで、しきい値がプラスに歪められ、意図しな
いターンオン、パンチスルー、およびラッチアップの可
能性が減少される。
【０００８】ホウ素に関連した軽い原子質量はしきい値
調節ドーパントとして適切であるが、ＮＭＯＳデバイス
に固有の付加的な問題を引き起こし得る。たとえば、低
質量のためにホウ素は偏析し、チャネル領域で注入され
た位置から、その後より重いｎ形イオンでドープされ
る、隣接したソース／ドレイン領域に移動する傾向を有
する。たとえば、ヒ素がソース／ドレインのドーパント
として用いられるならば、ヒ素はシリコン基板の格子構
造を本質的に分裂させ、ソース／ドレイン領域内に結合
機会を起こすであろう。移動性が高く、軽いホウ素原子
がそのチャネル領域から隣接したソース／ドレイン領域
に移動し、これによってしきい値調節の有効性を激減さ
せるシンクとして結合機会は作用する。発明者が考える
には、ホウ素の偏析および拡散は、チャネルがソースお
よびドレインの周囲で当接する、チャネルの端縁で主に
起こる。これによって、ホウ素濃度の勾配はチャネル領
域に存在し、これはチャネルの端縁でしきい値調節ドー
パントを低下させることから生じる。ＮＭＯＳチャネル
の長さが減少すると、しきい値減少問題が一層ひどくな
る。
調節ドーパントとして適切であるが、ＮＭＯＳデバイス
に固有の付加的な問題を引き起こし得る。たとえば、低
質量のためにホウ素は偏析し、チャネル領域で注入され
た位置から、その後より重いｎ形イオンでドープされ
る、隣接したソース／ドレイン領域に移動する傾向を有
する。たとえば、ヒ素がソース／ドレインのドーパント
として用いられるならば、ヒ素はシリコン基板の格子構
造を本質的に分裂させ、ソース／ドレイン領域内に結合
機会を起こすであろう。移動性が高く、軽いホウ素原子
がそのチャネル領域から隣接したソース／ドレイン領域
に移動し、これによってしきい値調節の有効性を激減さ
せるシンクとして結合機会は作用する。発明者が考える
には、ホウ素の偏析および拡散は、チャネルがソースお
よびドレインの周囲で当接する、チャネルの端縁で主に
起こる。これによって、ホウ素濃度の勾配はチャネル領
域に存在し、これはチャネルの端縁でしきい値調節ドー
パントを低下させることから生じる。ＮＭＯＳチャネル
の長さが減少すると、しきい値減少問題が一層ひどくな
る。
【０００９】隣接したソース／ドレイン領域への横方向
の偏析および拡散に加えて、ホウ素は移動性の高い性質
のために、上にあるゲート酸化膜へ垂直方向に拡散し得
る。次の加熱サイクルの間、ホウ素は格子または準格子
の位置に沿ってシリコン／ゲート酸化膜界面にわたって
容易に移動し得る。垂直移動するホウ素はしたがって、
成長する酸化膜によって消費され、チャネルでのホウ素
濃度を減少するだけでなく、逆に、ゲート酸化膜でホー
ル濃度を増加すると推定される。ゲート酸化膜において
ホール濃度が増加することで、通常ホットエレクトロン
効果から生じる注入された電子が引付けられ得る。ホッ
トエレクトロンを引付けることが、上述されたホットエ
レクトロン効果の問題をさらにひどくする。
の偏析および拡散に加えて、ホウ素は移動性の高い性質
のために、上にあるゲート酸化膜へ垂直方向に拡散し得
る。次の加熱サイクルの間、ホウ素は格子または準格子
の位置に沿ってシリコン／ゲート酸化膜界面にわたって
容易に移動し得る。垂直移動するホウ素はしたがって、
成長する酸化膜によって消費され、チャネルでのホウ素
濃度を減少するだけでなく、逆に、ゲート酸化膜でホー
ル濃度を増加すると推定される。ゲート酸化膜において
ホール濃度が増加することで、通常ホットエレクトロン
効果から生じる注入された電子が引付けられ得る。ホッ
トエレクトロンを引付けることが、上述されたホットエ
レクトロン効果の問題をさらにひどくする。
【００１０】しきい値調節物としてホウ素が不完全であ
ることは、ＮＭＯＳ製造において認識されている問題の
一例にすぎない。ＮＭＯＳと同様に、ＰＭＯＳ製造も数
多くの問題を必然的に伴う。問題は一般的に、ゲートの
長さが短くなり、一般に短チャネル効果（“ＳＣＥ”）
として分類、または類別されると生じる。ＰＭＯＳデバ
イスでＳＣＥを最小にするために、研究者はソース／ド
レイン領域に対してチャネル領域の完全な状態を維持す
る必要があることを示してきた。米国特許第４，８３
５，１１２号に教示されるように、最初の目標量を超え
てチャネル領域へソース／ドレイン領域からの拡散を妨
げ、実質的に防ぐのにさまざまなバリアドーパントが用
いられる。ゲルマニウムのようなバリアイオンが典型的
にソース／ドレイン領域へ注入され、ソース／ドレイン
領域の横方向の拡散を妨げ、ＰＭＯＳデバイスの有効な
チャネルの長さ（Ｌｅｆｆ）を維持する。
ることは、ＮＭＯＳ製造において認識されている問題の
一例にすぎない。ＮＭＯＳと同様に、ＰＭＯＳ製造も数
多くの問題を必然的に伴う。問題は一般的に、ゲートの
長さが短くなり、一般に短チャネル効果（“ＳＣＥ”）
として分類、または類別されると生じる。ＰＭＯＳデバ
イスでＳＣＥを最小にするために、研究者はソース／ド
レイン領域に対してチャネル領域の完全な状態を維持す
る必要があることを示してきた。米国特許第４，８３
５，１１２号に教示されるように、最初の目標量を超え
てチャネル領域へソース／ドレイン領域からの拡散を妨
げ、実質的に防ぐのにさまざまなバリアドーパントが用
いられる。ゲルマニウムのようなバリアイオンが典型的
にソース／ドレイン領域へ注入され、ソース／ドレイン
領域の横方向の拡散を妨げ、ＰＭＯＳデバイスの有効な
チャネルの長さ（Ｌｅｆｆ）を維持する。
【００１１】チャネル領域の完全な状態、そのサイズお
よびドーパント濃度を維持することは、ＰＭＯＳの動作
性を予測するのに欠くことができない。ｐ形ソース／ド
レイン領域を形成する間、活性領域すなわちソース／ド
レイン領域にわたって、また、チャネル領域の上にある
ポリシリコン材料へ、ｐ形ドーパントは自己整合プロセ
スで注入される。ｐ形ソース／ドレイン注入物がホウ素
またはフッ化ホウ素（ＢＦ2 ）を含むならば、あとのア
ニールの間、ホウ素は低原子質量のためにポリシリコン
ゲート材料を介して移動し、チャネルへ入る傾向を有す
る。たとえば、ベィカー（Ｂａｋｅｒ）らによる「Ｐ＋
ポリシリコンでゲートされたＰチャネルＭＯＳＦＥＴ
におけるしきい値電圧の不安定性へのフッ素の影響（Th
e Influence of Fluorine on Threshold Voltage Insta
bilities in P+ Polysilicon Gated P-Channel MOSFET
s）」、ＩＥＤＭ（１９８９）、４４３頁−４４６頁を
参照されたい。ホウ素またはフッ化ホウ素抽出物はチャ
ネル領域の濃度水準に変化を生じさせる。チャネル濃度
におけるわずかな変化は、しきい値電圧でのシフトとＰ
ＭＯＳデバイスの予測不可能な動作とを生じるであろ
う。たとえばホウ素またはフッ化ホウ素をポリシリコン
へ注入することで、サン（Ｓｕｎｇ）らによる「Ｐ＋
ゲートデバイスのホウ素拡散におけるフッ素効果（Fluo
rine Effects onBoron Diffusion of P+ Gate Device
s）」、ＩＥＤＭ、（１９８９）、４４７頁−４５０頁
で説明されたような数多くの問題が提起される。
よびドーパント濃度を維持することは、ＰＭＯＳの動作
性を予測するのに欠くことができない。ｐ形ソース／ド
レイン領域を形成する間、活性領域すなわちソース／ド
レイン領域にわたって、また、チャネル領域の上にある
ポリシリコン材料へ、ｐ形ドーパントは自己整合プロセ
スで注入される。ｐ形ソース／ドレイン注入物がホウ素
またはフッ化ホウ素（ＢＦ2 ）を含むならば、あとのア
ニールの間、ホウ素は低原子質量のためにポリシリコン
ゲート材料を介して移動し、チャネルへ入る傾向を有す
る。たとえば、ベィカー（Ｂａｋｅｒ）らによる「Ｐ＋
ポリシリコンでゲートされたＰチャネルＭＯＳＦＥＴ
におけるしきい値電圧の不安定性へのフッ素の影響（Th
e Influence of Fluorine on Threshold Voltage Insta
bilities in P+ Polysilicon Gated P-Channel MOSFET
s）」、ＩＥＤＭ（１９８９）、４４３頁−４４６頁を
参照されたい。ホウ素またはフッ化ホウ素抽出物はチャ
ネル領域の濃度水準に変化を生じさせる。チャネル濃度
におけるわずかな変化は、しきい値電圧でのシフトとＰ
ＭＯＳデバイスの予測不可能な動作とを生じるであろ
う。たとえばホウ素またはフッ化ホウ素をポリシリコン
へ注入することで、サン（Ｓｕｎｇ）らによる「Ｐ＋
ゲートデバイスのホウ素拡散におけるフッ素効果（Fluo
rine Effects onBoron Diffusion of P+ Gate Device
s）」、ＩＥＤＭ、（１９８９）、４４７頁−４５０頁
で説明されたような数多くの問題が提起される。
【００１２】上にあるポリシリコンからチャネル領域へ
ホウ素が移動することは、起こり得るしきい値電圧スキ
ューについて自明であるが、付加的な問題が生じ得る。
たとえば、ソース／ドレイン領域を発生し、ゲートポリ
シリコンをドープするのにＢＦ2 注入物が用いられるな
らば、フッ化ホウ素からのフッ素は低原子質量であるた
めに移動性が高く、一般にポリシリコン−酸化膜および
酸化膜−シリコンの界面で蓄積する。ベィカーらによっ
て説明されたように、フッ素はシリコン−酸化膜の結合
をこわす傾向を有し、次の加熱サイクルの間に酸素を自
由にする。自由酸素はポリシリコンおよびシリコン基板
と結合してゲート酸化膜を厚くすることがあり、これは
一般に酸化膜厚さエンハンスメント（“ＯＴＥ”）と称
される。ＯＴＥはしきい値を増加させるだけでなく、成
長している酸化膜内でキャリア（帯電キャリア）を消費
することもあり、極端な場合、酸化膜へ注入されたホッ
トキャリアと結果として同様に酸化膜を予め帯電する。
ホウ素が移動することは、起こり得るしきい値電圧スキ
ューについて自明であるが、付加的な問題が生じ得る。
たとえば、ソース／ドレイン領域を発生し、ゲートポリ
シリコンをドープするのにＢＦ2 注入物が用いられるな
らば、フッ化ホウ素からのフッ素は低原子質量であるた
めに移動性が高く、一般にポリシリコン−酸化膜および
酸化膜−シリコンの界面で蓄積する。ベィカーらによっ
て説明されたように、フッ素はシリコン−酸化膜の結合
をこわす傾向を有し、次の加熱サイクルの間に酸素を自
由にする。自由酸素はポリシリコンおよびシリコン基板
と結合してゲート酸化膜を厚くすることがあり、これは
一般に酸化膜厚さエンハンスメント（“ＯＴＥ”）と称
される。ＯＴＥはしきい値を増加させるだけでなく、成
長している酸化膜内でキャリア（帯電キャリア）を消費
することもあり、極端な場合、酸化膜へ注入されたホッ
トキャリアと結果として同様に酸化膜を予め帯電する。
【００１３】この出願の共同発明者であるモハメッド
アンジューム（ＭｏｈａｍｍｅｄＡｎｊｕｍ）により、
「不純物移動バリアを備えた半導体ゲート導体およびこ
れを生成するための方法（Semiconductor Gate Conduct
or with Impurity Migration Barrier and Method for
Producing Same）」と題された、共通に譲渡され、現在
係属中の米国特許出願によって教示されたとおり、ポリ
シリコンゲート導体から、下にあるゲート酸化膜および
チャネルにホウ素および／またはフッ素が移動すること
を最小にし、または減少しようとする研究が行なわれて
きた。ゲルマニウムのようなバリア注入物を上述された
出願で教示されたとおりのゲート材料に与えることに
は、次に与えられるホウ素またはフッ化ホウ素よりも深
くゲルマニウムバリアイオンが与えられることを確かに
するために、正確な濃度およびドーパントエネルギが必
要とされる。こうして、ポリシリコンがパターン化さ
れ、ソース／ドレインが形成される前に、ゲルマニウム
バリアイオンは別個のステップでポリシリコンゲートの
みへ注入される。付加的なゲルマニウム注入ステップを
除去し、正確にバリアイオンを注入しなければならない
点を取り除くのは有利であろう。
アンジューム（ＭｏｈａｍｍｅｄＡｎｊｕｍ）により、
「不純物移動バリアを備えた半導体ゲート導体およびこ
れを生成するための方法（Semiconductor Gate Conduct
or with Impurity Migration Barrier and Method for
Producing Same）」と題された、共通に譲渡され、現在
係属中の米国特許出願によって教示されたとおり、ポリ
シリコンゲート導体から、下にあるゲート酸化膜および
チャネルにホウ素および／またはフッ素が移動すること
を最小にし、または減少しようとする研究が行なわれて
きた。ゲルマニウムのようなバリア注入物を上述された
出願で教示されたとおりのゲート材料に与えることに
は、次に与えられるホウ素またはフッ化ホウ素よりも深
くゲルマニウムバリアイオンが与えられることを確かに
するために、正確な濃度およびドーパントエネルギが必
要とされる。こうして、ポリシリコンがパターン化さ
れ、ソース／ドレインが形成される前に、ゲルマニウム
バリアイオンは別個のステップでポリシリコンゲートの
みへ注入される。付加的なゲルマニウム注入ステップを
除去し、正確にバリアイオンを注入しなければならない
点を取り除くのは有利であろう。
【００１４】上述の段落を通じて説明されたように、Ｐ
ＭＯＳおよびＮＭＯＳデバイスの活性領域へ注入された
ホウ素および／またはフッ化ホウ素は、これらデバイス
の動作において数多くの問題を提起する。チャネルの長
さが縮小すると、ＮＭＯＳおよびＰＭＯＳにおけるしき
い値調節物として、かつＰＭＯＳデバイスの表面チャネ
ルでのゲート注入物として、ホウ素および／またはフッ
化ホウ素を完全に除去する必要が生じる。ホウ素および
／またはフッ化ホウ素を完全に除去する代わりに、通常
のソース／ドレイン、ホウ素またはフッ化ホウ素注入の
前に、新規なｐ形バリアイオンをＰＭＯＳデバイスのポ
リシリコンおよびソース／ドレイン領域の両方に予め注
入することも望ましいであろう。
ＭＯＳおよびＮＭＯＳデバイスの活性領域へ注入された
ホウ素および／またはフッ化ホウ素は、これらデバイス
の動作において数多くの問題を提起する。チャネルの長
さが縮小すると、ＮＭＯＳおよびＰＭＯＳにおけるしき
い値調節物として、かつＰＭＯＳデバイスの表面チャネ
ルでのゲート注入物として、ホウ素および／またはフッ
化ホウ素を完全に除去する必要が生じる。ホウ素および
／またはフッ化ホウ素を完全に除去する代わりに、通常
のソース／ドレイン、ホウ素またはフッ化ホウ素注入の
前に、新規なｐ形バリアイオンをＰＭＯＳデバイスのポ
リシリコンおよびソース／ドレイン領域の両方に予め注
入することも望ましいであろう。
【００１５】
【発明の概要】上記のように概説された問題は、この発
明による改良された活性領域注入方法論によって大部分
が解決される。すなわち、ＮＭＯＳおよび／またはＰＭ
ＯＳデバイスの活性領域（すなわち、ソース／ドレイン
および上にあるゲートポリシリコン）は、ホウ素または
フッ化ホウ素ではないｐ形ドーパントで注入される。ｐ
形ドーパントとして好ましくはインジウムが選択され
る。おおよそ１１４ａ．ｍ．ｕ．の原子質量を有するイ
ンジウムはＮＭＯＳデバイスのチャネル領域へ注入され
てこのデバイスのしきい値を高めることができる一方、
大きなインジウム原子がその注入された位置から偏析お
よび拡散する可能性を最小にする。特に、インジウム原
子はソース／ドレインが注入された領域へ向かって、横
方向にあまり偏析および拡散しない傾向を有する。さら
に、インジウム原子はその位置を維持し、上にあるゲー
ト酸化膜へ相当な量では拡散しない。こうして、インジ
ウムはＮＭＯＳしきい値調節注入物として、ホウ素を超
える著しい利点を提供する。その相対的な「注入され
た」位置を維持することによって、インジウムはしきい
値調節濃度を維持でき、ゲート酸化膜へ移動してＯＴＥ
問題を生じる傾向をあまり有さない。ＰＭＯＳ処理に関
して、インジウムはソース／ドレイン領域の両方とその
間に与えられたポリシリコンへの単一ステップの注入物
として用いられる。自己整合注入方法論において、イン
ジウムはそのままの状態でＰＭＯＳデバイスのｐ形ドー
パントとして十分である。一旦ソース／ドレイン領域へ
注入されると、インジウムは十分なＬｅｆｆおよび浅い
接合深さを確かにするのに必要な、そのソース／ドレイ
ン位置を実質的に維持する。さらに、大きなインジウム
はポリシリコンゲート構造内にその位置を維持し、ポリ
シリコンゲート内のホウ素またはフッ化ホウ素に関連し
て上述された問題であるが、上にあるゲート酸化膜およ
びチャネル領域へ相当な量で拡散することはない。
明による改良された活性領域注入方法論によって大部分
が解決される。すなわち、ＮＭＯＳおよび／またはＰＭ
ＯＳデバイスの活性領域（すなわち、ソース／ドレイン
および上にあるゲートポリシリコン）は、ホウ素または
フッ化ホウ素ではないｐ形ドーパントで注入される。ｐ
形ドーパントとして好ましくはインジウムが選択され
る。おおよそ１１４ａ．ｍ．ｕ．の原子質量を有するイ
ンジウムはＮＭＯＳデバイスのチャネル領域へ注入され
てこのデバイスのしきい値を高めることができる一方、
大きなインジウム原子がその注入された位置から偏析お
よび拡散する可能性を最小にする。特に、インジウム原
子はソース／ドレインが注入された領域へ向かって、横
方向にあまり偏析および拡散しない傾向を有する。さら
に、インジウム原子はその位置を維持し、上にあるゲー
ト酸化膜へ相当な量では拡散しない。こうして、インジ
ウムはＮＭＯＳしきい値調節注入物として、ホウ素を超
える著しい利点を提供する。その相対的な「注入され
た」位置を維持することによって、インジウムはしきい
値調節濃度を維持でき、ゲート酸化膜へ移動してＯＴＥ
問題を生じる傾向をあまり有さない。ＰＭＯＳ処理に関
して、インジウムはソース／ドレイン領域の両方とその
間に与えられたポリシリコンへの単一ステップの注入物
として用いられる。自己整合注入方法論において、イン
ジウムはそのままの状態でＰＭＯＳデバイスのｐ形ドー
パントとして十分である。一旦ソース／ドレイン領域へ
注入されると、インジウムは十分なＬｅｆｆおよび浅い
接合深さを確かにするのに必要な、そのソース／ドレイ
ン位置を実質的に維持する。さらに、大きなインジウム
はポリシリコンゲート構造内にその位置を維持し、ポリ
シリコンゲート内のホウ素またはフッ化ホウ素に関連し
て上述された問題であるが、上にあるゲート酸化膜およ
びチャネル領域へ相当な量で拡散することはない。
【００１６】ＰＭＯＳ処理に関連して説明されたよう
に、従来のホウ素およびフッ化ホウ素の代わりにインジ
ウムがソース／ドレイン領域のｐ形ドーパントとして役
立つ。所望であれば、代わりにホウ素またはフッ化ホウ
素がインジウムが活性領域へ注入された後で注入され、
予めのアモルファス化のためにより均一なゲートドーピ
ングおよびより少ないチャネリングを提供できる。この
発明には不可欠ではないが、ホウ素がインジウム注入の
後で注入されるならば、ホウ素をソース／ドレイン領域
への不純物ソースとして用いることができる。インジウ
ムは結晶粒界位置を詰めることでポリシリコン材料にお
けるバリアとして役立つ。したがって、インジウムがＰ
ＭＯＳ活性領域内で唯一のドーパントとして好まれる
が、インジウムの後で注入されるならばホウ素をなお用
いることができ、ホウ素よりも深い、ピーク濃度の深さ
でインジウムは注入される。
に、従来のホウ素およびフッ化ホウ素の代わりにインジ
ウムがソース／ドレイン領域のｐ形ドーパントとして役
立つ。所望であれば、代わりにホウ素またはフッ化ホウ
素がインジウムが活性領域へ注入された後で注入され、
予めのアモルファス化のためにより均一なゲートドーピ
ングおよびより少ないチャネリングを提供できる。この
発明には不可欠ではないが、ホウ素がインジウム注入の
後で注入されるならば、ホウ素をソース／ドレイン領域
への不純物ソースとして用いることができる。インジウ
ムは結晶粒界位置を詰めることでポリシリコン材料にお
けるバリアとして役立つ。したがって、インジウムがＰ
ＭＯＳ活性領域内で唯一のドーパントとして好まれる
が、インジウムの後で注入されるならばホウ素をなお用
いることができ、ホウ素よりも深い、ピーク濃度の深さ
でインジウムは注入される。
【００１７】大きな原子質量と注入位置が維持される性
質とがインジウムの重要な利点である。すなわち、イン
ジウム注入位置は、ソース／ドレイン領域、チャネル領
域（すなわち、しきい値調節領域）、およびポリシリコ
ンゲート領域を含む活性領域内に維持される。その上、
さらに重要なのは、目標材料内の制御された、浅い距離
でインジウムが比較的容易に注入できることである。近
代的なイオン注入デバイスは一般に、ドーパント濃度な
らびに、ウェハ注入ステップのスループットを増加する
のに必要な高エネルギ水準および高電流で動作する。高
いエネルギは一般に、軽い原子ソース材料が用いられる
場合により深い深さで注入することに関係する。こうし
て、ホウ素が選ばれたソースであるならば、軽い原子質
量を有するホウ素は典型的に、重いフッ化ホウ素または
インジウムよりも、提供された注入エネルギに対して深
く与えられるであろう。インジウムはホウ素またはフッ
化ホウ素よりも原子質量が大きいので、一定した、比較
的高い注入エネルギの目標でもって浅い位置に位置付け
ることができる。チャネルの長さが減少すると、接合の
深さおよび注入種のしきい値調節の深さは減少されなけ
ればならない。したがって、大きな原子質量の、重いイ
オンソースが目標のソース／ドレインだけでなく、活性
領域内のいかなる目標のためにも選択されることが著し
く重要である。
質とがインジウムの重要な利点である。すなわち、イン
ジウム注入位置は、ソース／ドレイン領域、チャネル領
域（すなわち、しきい値調節領域）、およびポリシリコ
ンゲート領域を含む活性領域内に維持される。その上、
さらに重要なのは、目標材料内の制御された、浅い距離
でインジウムが比較的容易に注入できることである。近
代的なイオン注入デバイスは一般に、ドーパント濃度な
らびに、ウェハ注入ステップのスループットを増加する
のに必要な高エネルギ水準および高電流で動作する。高
いエネルギは一般に、軽い原子ソース材料が用いられる
場合により深い深さで注入することに関係する。こうし
て、ホウ素が選ばれたソースであるならば、軽い原子質
量を有するホウ素は典型的に、重いフッ化ホウ素または
インジウムよりも、提供された注入エネルギに対して深
く与えられるであろう。インジウムはホウ素またはフッ
化ホウ素よりも原子質量が大きいので、一定した、比較
的高い注入エネルギの目標でもって浅い位置に位置付け
ることができる。チャネルの長さが減少すると、接合の
深さおよび注入種のしきい値調節の深さは減少されなけ
ればならない。したがって、大きな原子質量の、重いイ
オンソースが目標のソース／ドレインだけでなく、活性
領域内のいかなる目標のためにも選択されることが著し
く重要である。
【００１８】概して、この発明は集積回路を製造するた
めの方法を企図する。この方法を、単一のモノリシック
基板上にＰＭＯＳ、ＮＭＯＳまたはＰＭＯＳおよびＮＭ
ＯＳデバイスの組合せ（すなわち、ＣＭＯＳ）を形成す
るために用いることができる。この方法は半導体基板の
上方表面の活性領域に開口を設けるステップを含む。イ
ンジウムイオンは次に、開口を介して活性領域に注入で
き、これによって、ポリシリコンゲート材料が次に活性
領域上に堆積され、ＮＭＯＳデバイスのしきい値調節注
入を完成できる。さらに、インジウムは開口を介して導
体ゲートと活性領域内に形成されたソースおよびドレイ
ン領域とに注入され、ＰＭＯＳデバイスのソース／ドレ
イン注入およびポリシリコン注入を完成できる。
めの方法を企図する。この方法を、単一のモノリシック
基板上にＰＭＯＳ、ＮＭＯＳまたはＰＭＯＳおよびＮＭ
ＯＳデバイスの組合せ（すなわち、ＣＭＯＳ）を形成す
るために用いることができる。この方法は半導体基板の
上方表面の活性領域に開口を設けるステップを含む。イ
ンジウムイオンは次に、開口を介して活性領域に注入で
き、これによって、ポリシリコンゲート材料が次に活性
領域上に堆積され、ＮＭＯＳデバイスのしきい値調節注
入を完成できる。さらに、インジウムは開口を介して導
体ゲートと活性領域内に形成されたソースおよびドレイ
ン領域とに注入され、ＰＭＯＳデバイスのソース／ドレ
イン注入およびポリシリコン注入を完成できる。
【００１９】ＮＭＯＳデバイスのしきい値調節注入にお
いて、インジウムイオンは好ましくは、半導体基板の上
方表面に対して第１の深さで濃度ピークに注入される。
ゲート領域の好ましくは二酸化シリコンである絶縁層
は、第１の深さによって制限された深さでシリコン基板
の活性領域の上および中に成長する。注入されるインジ
ウムイオンはゲート絶縁体が形成される前または後に注
入できる。ゲート絶縁膜が形成される前に注入されるな
らば、下にあるシリコンの中へ成長したゲート絶縁膜
（酸化膜）の成長停止バリアとしてインジウムが用いら
れ得る。したがって、インジウムをゲート酸化膜の成長
を密接に制御し、次のアニールサイクルの間、不必要に
継続する成長を防ぐために用いられることができる。
いて、インジウムイオンは好ましくは、半導体基板の上
方表面に対して第１の深さで濃度ピークに注入される。
ゲート領域の好ましくは二酸化シリコンである絶縁層
は、第１の深さによって制限された深さでシリコン基板
の活性領域の上および中に成長する。注入されるインジ
ウムイオンはゲート絶縁体が形成される前または後に注
入できる。ゲート絶縁膜が形成される前に注入されるな
らば、下にあるシリコンの中へ成長したゲート絶縁膜
（酸化膜）の成長停止バリアとしてインジウムが用いら
れ得る。したがって、インジウムをゲート酸化膜の成長
を密接に制御し、次のアニールサイクルの間、不必要に
継続する成長を防ぐために用いられることができる。
【００２０】チャネル領域に注入されたインジウムはＮ
ＭＯＳデバイスのしきい値調節物として十分機能し、続
いて起こるゲート酸化膜の成長を制御するだけでなく、
横方向の拡散ならびに、チャネル領域のインジウムとソ
ース／ドレイン領域のｎ形注入イオンとの間の混合また
は結合を制御する。Ｎ形イオンは一般に、大きなインジ
ウムイオンに類似した大きなヨウ化イオンであり、した
がって、その注入位置から容易には移動しない。したが
ってＬｅｆｆは維持される。さらに、チャネル注入され
たインジウムは図面を参照して以下に説明されるよう
に、ドレイン領域からソース、基板、またはゲート酸化
膜へ生じるホットエレクトロン効果の問題を最小にする
のに役立つ。
ＭＯＳデバイスのしきい値調節物として十分機能し、続
いて起こるゲート酸化膜の成長を制御するだけでなく、
横方向の拡散ならびに、チャネル領域のインジウムとソ
ース／ドレイン領域のｎ形注入イオンとの間の混合また
は結合を制御する。Ｎ形イオンは一般に、大きなインジ
ウムイオンに類似した大きなヨウ化イオンであり、した
がって、その注入位置から容易には移動しない。したが
ってＬｅｆｆは維持される。さらに、チャネル注入され
たインジウムは図面を参照して以下に説明されるよう
に、ドレイン領域からソース、基板、またはゲート酸化
膜へ生じるホットエレクトロン効果の問題を最小にする
のに役立つ。
【００２１】ＰＭＯＳデバイスに関して、インジウムは
ソース／ドレインドーパントとしてだけでなく、ＰＭＯ
Ｓチャネル領域の上にあるポリシリコン内の大きく、実
質的に不動のドーパントとしても十分機能する。やや不
動性のあるインジウムイオンはポリシリコン目標領域か
ら、下にあるチャネル領域へと容易には移動せず、した
がって、従来のホウ素またはフッ化ホウ素注入に通常関
連したＯＴＥ問題またはしきい値スキューを生じない。
したがって、インジウムは製造プロセスに用いられ、パ
ターン化された半導体ゲート導体体から、下にあるチャ
ネル領域へ、またはソース／ドレイン領域から、隣接し
たチャネル領域へ、ｐ形ドーパント（インジウム、また
はインジウムおよびホウ素の組合せ）が拡散することを
減少する。
ソース／ドレインドーパントとしてだけでなく、ＰＭＯ
Ｓチャネル領域の上にあるポリシリコン内の大きく、実
質的に不動のドーパントとしても十分機能する。やや不
動性のあるインジウムイオンはポリシリコン目標領域か
ら、下にあるチャネル領域へと容易には移動せず、した
がって、従来のホウ素またはフッ化ホウ素注入に通常関
連したＯＴＥ問題またはしきい値スキューを生じない。
したがって、インジウムは製造プロセスに用いられ、パ
ターン化された半導体ゲート導体体から、下にあるチャ
ネル領域へ、またはソース／ドレイン領域から、隣接し
たチャネル領域へ、ｐ形ドーパント（インジウム、また
はインジウムおよびホウ素の組合せ）が拡散することを
減少する。
【００２２】次の詳細な説明を読み、添付の図面を参照
すると、この発明の他の目的および利点が明らかにな
る。
すると、この発明の他の目的および利点が明らかにな
る。
【００２３】
【詳細な説明】この発明はさまざまなな変形および代替
の形をとることができるが、この発明の具体的な実施例
は図面の例によって示され、この明細書で詳細に説明さ
れる。しかしながら、図面およびその詳細な説明はこの
発明を開示された特定の形状に限定するようには意図さ
れず、前掲の特許請求の範囲によって規定されるよう
に、この発明の精神および範囲内に入るあらゆる変形、
均等物、および代わりとなるものを含むよう意図される
ことを理解されたい。
の形をとることができるが、この発明の具体的な実施例
は図面の例によって示され、この明細書で詳細に説明さ
れる。しかしながら、図面およびその詳細な説明はこの
発明を開示された特定の形状に限定するようには意図さ
れず、前掲の特許請求の範囲によって規定されるよう
に、この発明の精神および範囲内に入るあらゆる変形、
均等物、および代わりとなるものを含むよう意図される
ことを理解されたい。
【００２４】次に図面を参照すると、図１はこの発明に
よるＰＭＯＳおよび／またはＮＭＯＳデバイスを製造す
るために適切な、部分的な半導体基板１０を例示する。
基板１０は好ましくはシリコンベースの単結晶構造であ
る。基板１０のひとつの表面はｐウェル１２および／ま
たはｎウェル１４を実現する。ｐウェル１２はｐ形不純
物を用いて（拡散または注入によって）形成され、一
方、ｎウェル１４はｎ形不純物を用いて（拡散または注
入によって）形成される。
よるＰＭＯＳおよび／またはＮＭＯＳデバイスを製造す
るために適切な、部分的な半導体基板１０を例示する。
基板１０は好ましくはシリコンベースの単結晶構造であ
る。基板１０のひとつの表面はｐウェル１２および／ま
たはｎウェル１４を実現する。ｐウェル１２はｐ形不純
物を用いて（拡散または注入によって）形成され、一
方、ｎウェル１４はｎ形不純物を用いて（拡散または注
入によって）形成される。
【００２５】図１はシリコンの局部酸化（“ＬＯＣＯ
Ｓ”）における１つのステップを例示する。ＬＯＣＯＳ
は基板１０の上方表面１６上に形成された活性領域の絶
縁分離のために必要である。ＬＯＣＯＳはたとえば、絶
縁層、好ましくは酸化膜を上方表面１６の全体にわたっ
て堆積または成長させることで始まる。酸化層の上に堆
積されるのは、酸素拡散に耐えるために酸化に対するマ
スクとして用いられる層である。適切な耐酸素性材料は
窒化シリコンを含む。一旦窒化シリコンが酸化膜の上に
堆積されると、マスクは窒化シリコンおよび下にある酸
化膜の両方の一部を露出し、選択的にエッチングするの
に用いられ、パッド酸化膜２０の下にある耐酸素性材料
１８のパターン化された構造を提供する。ｐウェル１２
およびｎウェル１４が同じモノリシック基板１０上に形
成されるならば、パターン化された窒化シリコン１８お
よびパッド酸化膜２０は各ウェルの上方表面１６で活性
領域の上に形成される。この明細書で定義されるよう
に、「活性領域」は以下に説明されるようにポリシリコ
ンゲート導体およびソース／ドレイン注入物を受ける領
域である。したがって、活性領域は図２を参照して説明
されるフィールド酸化膜の間に形成される領域である。
Ｓ”）における１つのステップを例示する。ＬＯＣＯＳ
は基板１０の上方表面１６上に形成された活性領域の絶
縁分離のために必要である。ＬＯＣＯＳはたとえば、絶
縁層、好ましくは酸化膜を上方表面１６の全体にわたっ
て堆積または成長させることで始まる。酸化層の上に堆
積されるのは、酸素拡散に耐えるために酸化に対するマ
スクとして用いられる層である。適切な耐酸素性材料は
窒化シリコンを含む。一旦窒化シリコンが酸化膜の上に
堆積されると、マスクは窒化シリコンおよび下にある酸
化膜の両方の一部を露出し、選択的にエッチングするの
に用いられ、パッド酸化膜２０の下にある耐酸素性材料
１８のパターン化された構造を提供する。ｐウェル１２
およびｎウェル１４が同じモノリシック基板１０上に形
成されるならば、パターン化された窒化シリコン１８お
よびパッド酸化膜２０は各ウェルの上方表面１６で活性
領域の上に形成される。この明細書で定義されるよう
に、「活性領域」は以下に説明されるようにポリシリコ
ンゲート導体およびソース／ドレイン注入物を受ける領
域である。したがって、活性領域は図２を参照して説明
されるフィールド酸化膜の間に形成される領域である。
【００２６】図２は図１に続くステップで窒化シリコン
１８が全くない領域での絶縁層、一般に二酸化シリコン
２２の熱成長を例示する。酸化膜２２は比較的厚く、従
来的な認識で「フィールド酸化膜」と称されるように一
般に厚さが数千オングストロームであり、フィールド酸
化膜２２の間に形成された活性領域２４を分離する。活
性領域２４は、フィールド酸化膜２２が成長した後で窒
化シリコン１８およびパッド酸化膜２０の両方を取り除
いた結果として存在する。窒化シリコン１８およびパッ
ド酸化膜２０を取り除くと、活性領域にのみ露出した上
方表面１６が残る。したがって、露出した活性領域２４
は図３から１０に示される次のステップによってもたら
される、注入されたイオンおよび堆積した／成長した薄
いフィルムとを受けることができる。
１８が全くない領域での絶縁層、一般に二酸化シリコン
２２の熱成長を例示する。酸化膜２２は比較的厚く、従
来的な認識で「フィールド酸化膜」と称されるように一
般に厚さが数千オングストロームであり、フィールド酸
化膜２２の間に形成された活性領域２４を分離する。活
性領域２４は、フィールド酸化膜２２が成長した後で窒
化シリコン１８およびパッド酸化膜２０の両方を取り除
いた結果として存在する。窒化シリコン１８およびパッ
ド酸化膜２０を取り除くと、活性領域にのみ露出した上
方表面１６が残る。したがって、露出した活性領域２４
は図３から１０に示される次のステップによってもたら
される、注入されたイオンおよび堆積した／成長した薄
いフィルムとを受けることができる。
【００２７】次に図３を参照すると、図２に続くステッ
プがインジウムが活性領域２４へ注入される点で示され
る。図３はｐウェル１２およびｎウェル１４の活性領域
の両方への例示的なインジウム注入を図示する。しかし
ながら、熟練した技術者にはフォトレジストが用いられ
てｎウェルの上に与えられ、ｐウェル１２内にのみイン
ジウム注入を達成できることが理解される。同じことが
逆にも当てはまる。インジウム注入は基板１０の露出し
た上方表面１６へ、またはインジウム注入の前のステッ
プで形成されたゲート酸化膜を介して有利に挿入でき
る。したがって、図３のインジウム注入は活性領域２４
内に形成されたデバイスのしきい値を調節するために用
いられ、領域２６は浅いインジウム注入物、またはこれ
を受けるようにされたゲート酸化膜を含む。
プがインジウムが活性領域２４へ注入される点で示され
る。図３はｐウェル１２およびｎウェル１４の活性領域
の両方への例示的なインジウム注入を図示する。しかし
ながら、熟練した技術者にはフォトレジストが用いられ
てｎウェルの上に与えられ、ｐウェル１２内にのみイン
ジウム注入を達成できることが理解される。同じことが
逆にも当てはまる。インジウム注入は基板１０の露出し
た上方表面１６へ、またはインジウム注入の前のステッ
プで形成されたゲート酸化膜を介して有利に挿入でき
る。したがって、図３のインジウム注入は活性領域２４
内に形成されたデバイスのしきい値を調節するために用
いられ、領域２６は浅いインジウム注入物、またはこれ
を受けるようにされたゲート酸化膜を含む。
【００２８】インジウムは、元素のインジウムを電離
し、１×１０12ａｔｏｍｓ／ｃｍ2 から１×１０13ａｔ
ｏｍｓ／ｃｍ2 の範囲内の例示的なドーズ量でインジウ
ムイオンを加速するイオン注入装置を用いて注入され
る。都合のよいことに、原子質量１１４ａ．ｍ．ｕ．の
インジウムは極めて重いので、イオン注入装置は高いエ
ネルギで動作できる。一例として、注入エネルギは２２
０ｋｅＶよりも大きい水準で現れ、上方表面１６の下方
に０．１０３ミクロンよりも薄い厚さでインジウムを与
えることができる。これによって、近代的なイオン注入
器は軽いイオンよりも適切な注入ソース材料としてイン
ジウムを提供できる。チャネルの長さが極めて短い場
合、活性領域２４において浅い、好ましくは３ミクロン
以下の範囲のしきい値調節物が必要である。
し、１×１０12ａｔｏｍｓ／ｃｍ2 から１×１０13ａｔ
ｏｍｓ／ｃｍ2 の範囲内の例示的なドーズ量でインジウ
ムイオンを加速するイオン注入装置を用いて注入され
る。都合のよいことに、原子質量１１４ａ．ｍ．ｕ．の
インジウムは極めて重いので、イオン注入装置は高いエ
ネルギで動作できる。一例として、注入エネルギは２２
０ｋｅＶよりも大きい水準で現れ、上方表面１６の下方
に０．１０３ミクロンよりも薄い厚さでインジウムを与
えることができる。これによって、近代的なイオン注入
器は軽いイオンよりも適切な注入ソース材料としてイン
ジウムを提供できる。チャネルの長さが極めて短い場
合、活性領域２４において浅い、好ましくは３ミクロン
以下の範囲のしきい値調節物が必要である。
【００２９】ｐウェル１２の活性領域２６へのインジウ
ム注入は、結果として起こるＮＭＯＳデバイスのしきい
値を増加する。逆に、ｎウェル１４の活性領域２６への
インジウム注入は、結果として起こるＰＭＯＳデバイス
のしきい値を減少する。
ム注入は、結果として起こるＮＭＯＳデバイスのしきい
値を増加する。逆に、ｎウェル１４の活性領域２６への
インジウム注入は、結果として起こるＰＭＯＳデバイス
のしきい値を減少する。
【００３０】図４を参照すると、領域５または８の活性
領域２４が示される。特に、図４は領域２６の形成を説
明するのに役立つ。領域２６はゲート酸化膜３０の下に
インジウム注入２８を含む。インジウム領域２８はゲー
ト酸化膜３０が成長する前、またはゲート酸化膜３０の
後に形成される。したがって、インジウム領域２８は基
板１０の上方表面１６の下方の制御された位置でゲート
酸化膜を停止する。ゲート酸化膜３０の酸素原子は上方
表面１６でシリコン原子と結合すると推定される。シリ
コン原子が圧倒的な量のインジウム原子と結合するなら
ば、酸素が占めることが可能な結合位置の数が不十分に
なり、それによって酸化膜３０の下向きの成長を制限す
る。したがって、インジウム注入領域２８はゲート酸化
膜３０の厚さを密接に制御するための機構として十分機
能し、これはデバイスのしきい値およびスピードの動作
性の密接な制御を達成するために有利な結果である。
領域２４が示される。特に、図４は領域２６の形成を説
明するのに役立つ。領域２６はゲート酸化膜３０の下に
インジウム注入２８を含む。インジウム領域２８はゲー
ト酸化膜３０が成長する前、またはゲート酸化膜３０の
後に形成される。したがって、インジウム領域２８は基
板１０の上方表面１６の下方の制御された位置でゲート
酸化膜を停止する。ゲート酸化膜３０の酸素原子は上方
表面１６でシリコン原子と結合すると推定される。シリ
コン原子が圧倒的な量のインジウム原子と結合するなら
ば、酸素が占めることが可能な結合位置の数が不十分に
なり、それによって酸化膜３０の下向きの成長を制限す
る。したがって、インジウム注入領域２８はゲート酸化
膜３０の厚さを密接に制御するための機構として十分機
能し、これはデバイスのしきい値およびスピードの動作
性の密接な制御を達成するために有利な結果である。
【００３１】図５を参照すると、図３の領域５に沿う断
面図が図３に続く処理ステップで示される。特に、図５
はソース／ドレイン領域３４の間に置かれた導体ゲート
３２を有するｐウェル１２内の活性領域２４を示す。ソ
ース／ドレイン領域３４は、ヒ素（Ａｓ）またはリン
（Ｐ）のいずれかであるｎ形イオンでの自己整合処理を
用いて注入される。
面図が図３に続く処理ステップで示される。特に、図５
はソース／ドレイン領域３４の間に置かれた導体ゲート
３２を有するｐウェル１２内の活性領域２４を示す。ソ
ース／ドレイン領域３４は、ヒ素（Ａｓ）またはリン
（Ｐ）のいずれかであるｎ形イオンでの自己整合処理を
用いて注入される。
【００３２】図５のソース／ドレイン注入は図３のステ
ップの後で起こり、ここで、インジウムイオンは活性領
域、特に、導体ゲート３２およびゲート酸化膜３０の下
にあるチャネル領域３６内に予め堆積される。したがっ
て、インジウム注入領域２８はチャネル領域３６内でソ
ース／ドレイン領域３４の間に形成される。図５のＮＭ
ＯＳ構造は軽くドープされたドレイン（“ＬＤＤ”）処
理を用いて、図示されるように側壁スペーサ３８および
軽くドープされた領域４０を有して形成される。しかし
ながら、ＬＤＤはこの発明を実行するのに用いられるの
が不可欠ではない。ＬＤＤは、短いチャネルの長さのデ
バイスへの適用性を示す例示的な目的のためにのみ用い
られる。
ップの後で起こり、ここで、インジウムイオンは活性領
域、特に、導体ゲート３２およびゲート酸化膜３０の下
にあるチャネル領域３６内に予め堆積される。したがっ
て、インジウム注入領域２８はチャネル領域３６内でソ
ース／ドレイン領域３４の間に形成される。図５のＮＭ
ＯＳ構造は軽くドープされたドレイン（“ＬＤＤ”）処
理を用いて、図示されるように側壁スペーサ３８および
軽くドープされた領域４０を有して形成される。しかし
ながら、ＬＤＤはこの発明を実行するのに用いられるの
が不可欠ではない。ＬＤＤは、短いチャネルの長さのデ
バイスへの適用性を示す例示的な目的のためにのみ用い
られる。
【００３３】図６を参照すると、図５の領域６に沿う詳
細な図が提供され、原子レベルで示される。図６は、そ
こに与えられたインジウム原子４２を有するしきい値調
節インジウム注入領域２８を例示する。インジウム原子
４２は、半導体製造に固有な、次の高温加熱サイクルに
もかかわらず、その注入された位置を維持する。インジ
ウム原子４２は大きな原子質量のために、シリコン格子
を介して隣接した（横または上にある）位置へ移動する
ことが困難である。たとえば、図６は到着位置４２ｂに
よって示されるように、隣接した、軽くドープされたソ
ース／ドレイン領域４０の方に少しだけ移動するインジ
ウム原子４２ａを例示する。同様に、ゲート酸化膜３０
の下方表面の近くのインジウム原子４２ａはゲート酸化
膜３０へ向かって到着位置４２ｂへ少しだけ移動する。
注入位置から比較的離れないことで、上述されたＯＴＥ
の問題ならびに偏析および横方向の拡散の問題が妨げら
れる。いかなるＯＴＥまたは横方向の拡散も、しきい値
を低下することでしきい値調節の有効性を制限し得る。
細な図が提供され、原子レベルで示される。図６は、そ
こに与えられたインジウム原子４２を有するしきい値調
節インジウム注入領域２８を例示する。インジウム原子
４２は、半導体製造に固有な、次の高温加熱サイクルに
もかかわらず、その注入された位置を維持する。インジ
ウム原子４２は大きな原子質量のために、シリコン格子
を介して隣接した（横または上にある）位置へ移動する
ことが困難である。たとえば、図６は到着位置４２ｂに
よって示されるように、隣接した、軽くドープされたソ
ース／ドレイン領域４０の方に少しだけ移動するインジ
ウム原子４２ａを例示する。同様に、ゲート酸化膜３０
の下方表面の近くのインジウム原子４２ａはゲート酸化
膜３０へ向かって到着位置４２ｂへ少しだけ移動する。
注入位置から比較的離れないことで、上述されたＯＴＥ
の問題ならびに偏析および横方向の拡散の問題が妨げら
れる。いかなるＯＴＥまたは横方向の拡散も、しきい値
を低下することでしきい値調節の有効性を制限し得る。
【００３４】図６はさらに、ホットキャリア効果に対す
る妨害物としてインジウム注入の利点を説明する。特
に、インジウムの大きな原子質量およびサイズは、チャ
ネル３６のドレインの端縁の近くで熱くなり、点線４４
によって示されるようにチャネルを介してソースへ移動
する電子の衝突電離を制限する。電子は衝突電離によっ
てエネルギを失い、ホールを参照番号４６によって示さ
れるように逆の方向に移動させる。電子−ホールの対は
ホットキャリアまたはホットエレクトロン効果と通常関
連した他の問題および雪崩降伏を引き起こし得る。イン
ジウムの大きな原子質量のために、ドレインから押し流
される電子はチャネル内で小さな原子単位と容易には衝
突せず、逆の方向に移動するホールを除去し得る。イン
ジウム原子が大きいことの結果として、チャネルのキャ
リアは大きなインジウム原子によって散らされるので、
「ホット」キャリアと称されるのに十分なエネルギを獲
得できないことが推定される。散らすことでキャリアの
エネルギが低下され、これによって、ＮＭＯＳデバイス
と通常関連したホットキャリア（またはホットエレクト
ロン）効果を減少する。さらに、大きなインジウム原子
はドレイン領域４０からゲート酸化膜３０へ電子が注入
すること（参照番号４８によって示される）を最小にす
る。ゲート酸化膜へのホットキャリア注入を最小にする
こと、または結果的に衝突電離に終えることがホットキ
ャリア効果の問題を最小にし、または減少するのに役立
つ。
る妨害物としてインジウム注入の利点を説明する。特
に、インジウムの大きな原子質量およびサイズは、チャ
ネル３６のドレインの端縁の近くで熱くなり、点線４４
によって示されるようにチャネルを介してソースへ移動
する電子の衝突電離を制限する。電子は衝突電離によっ
てエネルギを失い、ホールを参照番号４６によって示さ
れるように逆の方向に移動させる。電子−ホールの対は
ホットキャリアまたはホットエレクトロン効果と通常関
連した他の問題および雪崩降伏を引き起こし得る。イン
ジウムの大きな原子質量のために、ドレインから押し流
される電子はチャネル内で小さな原子単位と容易には衝
突せず、逆の方向に移動するホールを除去し得る。イン
ジウム原子が大きいことの結果として、チャネルのキャ
リアは大きなインジウム原子によって散らされるので、
「ホット」キャリアと称されるのに十分なエネルギを獲
得できないことが推定される。散らすことでキャリアの
エネルギが低下され、これによって、ＮＭＯＳデバイス
と通常関連したホットキャリア（またはホットエレクト
ロン）効果を減少する。さらに、大きなインジウム原子
はドレイン領域４０からゲート酸化膜３０へ電子が注入
すること（参照番号４８によって示される）を最小にす
る。ゲート酸化膜へのホットキャリア注入を最小にする
こと、または結果的に衝突電離に終えることがホットキ
ャリア効果の問題を最小にし、または減少するのに役立
つ。
【００３５】図７を参照すると、チャネル領域３６への
インジウム注入の深さに対する濃度のグラフが示され
る。目標インジウム注入はゲート酸化膜３０の下方表面
のちょうど下の深さにおける濃度ピークとなる。濃度ピ
ークは数字５０として参照される深さで示される。深さ
５０は下向きの成長とゲート酸化膜３０内の酸素による
シリコンの消費とを制限するために選択される。好まし
くは、濃度ピークの深さ５０は基板１０の上方表面１６
の下で、または、ゲート酸化膜３０の最初の下方表面の
下で１０３０オングストロームより小さく、これはイン
ジウム注入に対するゲート酸化膜成長の相対的なオーダ
に依存する。
インジウム注入の深さに対する濃度のグラフが示され
る。目標インジウム注入はゲート酸化膜３０の下方表面
のちょうど下の深さにおける濃度ピークとなる。濃度ピ
ークは数字５０として参照される深さで示される。深さ
５０は下向きの成長とゲート酸化膜３０内の酸素による
シリコンの消費とを制限するために選択される。好まし
くは、濃度ピークの深さ５０は基板１０の上方表面１６
の下で、または、ゲート酸化膜３０の最初の下方表面の
下で１０３０オングストロームより小さく、これはイン
ジウム注入に対するゲート酸化膜成長の相対的なオーダ
に依存する。
【００３６】次に図８を参照すると、図３の領域８に沿
う断面図が図３に続くステップで示される。特に、図８
はソース／ドレインインジウム注入を受けているＰＭＯ
Ｓデバイスの活性領域２４を例示する。インジウムはソ
ース／ドレイン領域３４に注入されてそこにｐ形不純物
を形成するだけでなく、導体ゲート３２の上方表面に関
した指定された深さにも注入される。導体ゲート３２お
よびソース／ドレイン領域３４内の注入は、マスクまた
は付加的なフォトリソグラフィのステップを必要とする
ことなしに単一の注入ステップの間に有利に起こる。導
体ゲート３２内のインジウムは材料３２内に実質的に残
り、相対物のホウ素またはＢＦ2 注入物と異なり、材料
３２を介して下にある酸化膜３０およびチャネル３６へ
完全に移動しない。ホウ素とフッ素およびＢＦ2 の問題
とを避けることで、インジウムは一旦与えられると、近
代的なＰＭＯＳデバイスの高められた表面チャネル性能
に必要なｐ＋ ポリシリコンゲート材料として導体ゲー
ト３２内に残される。下にある酸化膜３０およびチャネ
ル３６への完全な移動を避けることで、チャネルの長さ
が短い場合にみられる、マイナスのしきい値スキューと
そのようなスキューから生じる問題とが妨げられる。
う断面図が図３に続くステップで示される。特に、図８
はソース／ドレインインジウム注入を受けているＰＭＯ
Ｓデバイスの活性領域２４を例示する。インジウムはソ
ース／ドレイン領域３４に注入されてそこにｐ形不純物
を形成するだけでなく、導体ゲート３２の上方表面に関
した指定された深さにも注入される。導体ゲート３２お
よびソース／ドレイン領域３４内の注入は、マスクまた
は付加的なフォトリソグラフィのステップを必要とする
ことなしに単一の注入ステップの間に有利に起こる。導
体ゲート３２内のインジウムは材料３２内に実質的に残
り、相対物のホウ素またはＢＦ2 注入物と異なり、材料
３２を介して下にある酸化膜３０およびチャネル３６へ
完全に移動しない。ホウ素とフッ素およびＢＦ2 の問題
とを避けることで、インジウムは一旦与えられると、近
代的なＰＭＯＳデバイスの高められた表面チャネル性能
に必要なｐ＋ ポリシリコンゲート材料として導体ゲー
ト３２内に残される。下にある酸化膜３０およびチャネ
ル３６への完全な移動を避けることで、チャネルの長さ
が短い場合にみられる、マイナスのしきい値スキューと
そのようなスキューから生じる問題とが妨げられる。
【００３７】ホウ素またはフッ化ホウ素の代わりにイン
ジウムをソース／ドレイン注入物として用いることで、
高エネルギ注入デバイスを用いると、より制御され、よ
り浅い注入がソース／ドレインにもたらされる。図８に
示されるように一旦インジウム注入が達成されると、続
いて起こるメタライゼーションがソース／ドレイン接合
部に結合され、ホウ素またはホウ素抽出物を必要とする
ことなしに回路配線構造を完成できる。代わりに、別の
例示的な実施例に従って、インジウムが図９に示される
処理ステップに従って注入された後でホウ素またはホウ
素抽出物が注入できる。代わりの実施例に従って、図９
は図８に示されるのに続いたステップで図３の領域８に
沿う断面図である。こうして、好ましい実施例によって
図８のステップで注入を終える代わりに、ホウ素を用い
る続いて起こる注入が図９で示されるように利用でき
る。ホウ素は図９に従って、導体ゲート３２から、下に
あるゲート酸化膜３０およびチャネル領域３６へ完全に
拡散する危険性を最小にして注入でき、これは、続いて
起こるホウ素のピーク濃度の深さＤ2 よりも深いピーク
濃度時の深さＤ1 で予め与えられたからである。深さＤ
1 およびＤ2 は導体ゲート３２の上方表面に関して測定
される。インジウムおよびホウ素の注入エネルギを制御
することで、インジウムは続いて起こるホウ素よりも深
く注入され、導体ゲート３２からインジウムを介して下
にあるゲート酸化膜３０およびチャネル領域３６へホウ
素が偏析および拡散することに対するバリアを提供でき
る。ホウ素がソース／ドレイン注入材料として用いられ
るのが不可欠ではないが、用いられるならば、インジウ
ム注入の後で用いられることが理解される。大きなイン
ジウム原子は多結晶シリコン導体ゲート３２の結晶粒界
位置および結晶粒自体を十分に「詰め」、結晶粒位置を
介して下にある活性領域へ上にあるホウ素が格子および
準格子間を移動するのを防ぐ。完全な拡散に対するバリ
アを提供することで、チャネルにおいてしきい値の厳し
い制御を維持し、ＯＴＥ問題を防ぐ利点が達成される。
次に図１０を参照すると、図９の実施例によるインジウ
ムおよびホウ素の深さに対する濃度のグラフが示され
る。図１０のグラフは導体ゲート３２の中、およびゲー
ト酸化膜３０の上に注入されたｐ形イオン（インジウム
およびホウ素）のさまざまな濃度を例示する。インジウ
ムイオンはゲート酸化膜３０およびチャネル領域３６の
上の第１の深さでの濃度ピークに注入されて示される。
ホウ素イオンのようなｐ形イオンは図９に示されるよう
に、次のステップで導体ゲートへ第１の深さより浅い第
２の深さで濃度ピークに注入される。第１の深さはＤ1
として示され、第２の深さはＤ2 で示される。インジウ
ム種は通常よく“空乏効果”と称される現象を防ぐのに
十分な深さで注入できる。加熱サイクルの後で、インジ
ウム原子はポリシリコンの輪郭にわたって実質的に伸
び、活性ホウ素に原因がある不必要なゲート容量、また
は、ポリシリコンに次に与えられた不必要な不純物を最
小にする。
ジウムをソース／ドレイン注入物として用いることで、
高エネルギ注入デバイスを用いると、より制御され、よ
り浅い注入がソース／ドレインにもたらされる。図８に
示されるように一旦インジウム注入が達成されると、続
いて起こるメタライゼーションがソース／ドレイン接合
部に結合され、ホウ素またはホウ素抽出物を必要とする
ことなしに回路配線構造を完成できる。代わりに、別の
例示的な実施例に従って、インジウムが図９に示される
処理ステップに従って注入された後でホウ素またはホウ
素抽出物が注入できる。代わりの実施例に従って、図９
は図８に示されるのに続いたステップで図３の領域８に
沿う断面図である。こうして、好ましい実施例によって
図８のステップで注入を終える代わりに、ホウ素を用い
る続いて起こる注入が図９で示されるように利用でき
る。ホウ素は図９に従って、導体ゲート３２から、下に
あるゲート酸化膜３０およびチャネル領域３６へ完全に
拡散する危険性を最小にして注入でき、これは、続いて
起こるホウ素のピーク濃度の深さＤ2 よりも深いピーク
濃度時の深さＤ1 で予め与えられたからである。深さＤ
1 およびＤ2 は導体ゲート３２の上方表面に関して測定
される。インジウムおよびホウ素の注入エネルギを制御
することで、インジウムは続いて起こるホウ素よりも深
く注入され、導体ゲート３２からインジウムを介して下
にあるゲート酸化膜３０およびチャネル領域３６へホウ
素が偏析および拡散することに対するバリアを提供でき
る。ホウ素がソース／ドレイン注入材料として用いられ
るのが不可欠ではないが、用いられるならば、インジウ
ム注入の後で用いられることが理解される。大きなイン
ジウム原子は多結晶シリコン導体ゲート３２の結晶粒界
位置および結晶粒自体を十分に「詰め」、結晶粒位置を
介して下にある活性領域へ上にあるホウ素が格子および
準格子間を移動するのを防ぐ。完全な拡散に対するバリ
アを提供することで、チャネルにおいてしきい値の厳し
い制御を維持し、ＯＴＥ問題を防ぐ利点が達成される。
次に図１０を参照すると、図９の実施例によるインジウ
ムおよびホウ素の深さに対する濃度のグラフが示され
る。図１０のグラフは導体ゲート３２の中、およびゲー
ト酸化膜３０の上に注入されたｐ形イオン（インジウム
およびホウ素）のさまざまな濃度を例示する。インジウ
ムイオンはゲート酸化膜３０およびチャネル領域３６の
上の第１の深さでの濃度ピークに注入されて示される。
ホウ素イオンのようなｐ形イオンは図９に示されるよう
に、次のステップで導体ゲートへ第１の深さより浅い第
２の深さで濃度ピークに注入される。第１の深さはＤ1
として示され、第２の深さはＤ2 で示される。インジウ
ム種は通常よく“空乏効果”と称される現象を防ぐのに
十分な深さで注入できる。加熱サイクルの後で、インジ
ウム原子はポリシリコンの輪郭にわたって実質的に伸
び、活性ホウ素に原因がある不必要なゲート容量、また
は、ポリシリコンに次に与えられた不必要な不純物を最
小にする。
【００３８】この開示により利益を有する当業者には、
この発明が、しきい値調節物としてチャネル領域で、ま
たはソース／ドレイン注入物の一部として導体ゲート領
域へｐ形注入物を利用するＭＯＳアプリケーション（Ｎ
ＭＯＳおよび／またはＰＭＯＳ）に適用できると考えら
れることが認識されるであろう。また、図示され、説明
されたこの発明の形状は現在好ましい実施例としてみな
されるべきであることを理解されたい。特許請求の範囲
で開示されるようなこの発明の精神および範囲から逸脱
することなく、さまざまな変形および変化がなされても
よい。たとえば、その変形が請求項に開示された結果を
達成するならば、この開示により利益を有する当業者に
は明らかになるように、変形が各処理ステップおよびあ
らゆる処理ステップでなされ得る。したがって、前掲の
請求項はこのような変形および変化のすべてを含むと解
釈されることが意図される。
この発明が、しきい値調節物としてチャネル領域で、ま
たはソース／ドレイン注入物の一部として導体ゲート領
域へｐ形注入物を利用するＭＯＳアプリケーション（Ｎ
ＭＯＳおよび／またはＰＭＯＳ）に適用できると考えら
れることが認識されるであろう。また、図示され、説明
されたこの発明の形状は現在好ましい実施例としてみな
されるべきであることを理解されたい。特許請求の範囲
で開示されるようなこの発明の精神および範囲から逸脱
することなく、さまざまな変形および変化がなされても
よい。たとえば、その変形が請求項に開示された結果を
達成するならば、この開示により利益を有する当業者に
は明らかになるように、変形が各処理ステップおよびあ
らゆる処理ステップでなされ得る。したがって、前掲の
請求項はこのような変形および変化のすべてを含むと解
釈されることが意図される。
【図１】シリコンの局部酸化（ＬＯＣＯＳ）処理のため
に準備された、部分的な半導体基板の断面図である。
に準備された、部分的な半導体基板の断面図である。
【図２】ＬＯＣＯＳ処理により形成された、局部に制限
されたフィールド酸化膜を有する半導体基板の断面図で
ある。
されたフィールド酸化膜を有する半導体基板の断面図で
ある。
【図３】この発明による、チャネル領域へインジウム注
入を受けている半導体基板の断面図である。
入を受けている半導体基板の断面図である。
【図４】この発明による、ゲート酸化膜の下のチャネル
領域内に形成されたインジウム注入領域を有する半導体
基板活性領域を示す、図３の領域５または８に沿う断面
図である。
領域内に形成されたインジウム注入領域を有する半導体
基板活性領域を示す、図３の領域５または８に沿う断面
図である。
【図５】図３に示されるのに続くステップでソース／ド
レインヒ素またはリン注入を受けているＮＭＯＳデバイ
スの活性領域を示す、図３の領域５に沿う断面図であ
る。
レインヒ素またはリン注入を受けているＮＭＯＳデバイ
スの活性領域を示す、図３の領域５に沿う断面図であ
る。
【図６】チャネル領域内のインジウム注入の利点を原子
レベルで示す、図５の領域６に沿う詳細図である。
レベルで示す、図５の領域６に沿う詳細図である。
【図７】この発明による、図３のチャネル領域へのイン
ジウム注入の深さに対する濃度のグラフ図である。
ジウム注入の深さに対する濃度のグラフ図である。
【図８】図３に示される注入に続く、またはその代わり
のステップでソース／ドレインインジウム注入を受けて
いるＰＭＯＳデバイスの半導体基板活性領域を示す、図
３の領域８に沿う断面図である。
のステップでソース／ドレインインジウム注入を受けて
いるＰＭＯＳデバイスの半導体基板活性領域を示す、図
３の領域８に沿う断面図である。
【図９】図８に示されるのに続くステップでソース／ド
レインホウ素注入を受けている代わりの実施例におい
て、ＰＭＯＳデバイスの半導体基板活性領域を示す、図
３の領域８に沿う断面図である。
レインホウ素注入を受けている代わりの実施例におい
て、ＰＭＯＳデバイスの半導体基板活性領域を示す、図
３の領域８に沿う断面図である。
【図１０】この発明による、図８および９の導体ゲート
へのインジウムおよびホウ素注入の深さに対する濃度の
グラフ図である。
へのインジウムおよびホウ素注入の深さに対する濃度の
グラフ図である。
２２ フィールド酸化膜 ２４ 活性領域 ２８ インジウム注入領域 ３０ ゲート酸化膜 ３２ 導体ゲート ３４ ソース／ドレイン領域 ３６ チャネル領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 モハメッド・アンジューム アメリカ合衆国、78747 テキサス州、オ ースティン、ジュピター・ヒルズ・ドライ ブ、10107 (72)発明者 アラン・エル・ストューバー アメリカ合衆国、78748 テキサス州、オ ースティン、クラウンズポイント、2200 (72)発明者 イブラヒム・ケイ・バーキ アメリカ合衆国、78745 テキサス州、オ ースティン、ファンシー・ギャップ・レー ン、2208
Claims (16)
- 【請求項１】 集積回路を製造するための方法であっ
て、 半導体基板の上方表面の活性領域に開口を設けるステッ
プと、 前記開口を介して前記活性領域へインジウムイオンを注
入するステップと、 前記活性領域上にポリシリコンゲート材料を堆積するス
テップとを含む、方法。 - 【請求項２】 前記注入するステップは、 半導体基板の上方表面に対して第１の深さで濃度ピーク
にインジウムイオンを注入するステップと、 前記活性領域上で前記第１の深さによって制限された深
さに絶縁層を成長させるステップとを含む、請求項１に
記載の方法。 - 【請求項３】 前記成長させるステップは、本質的に二
酸化シリコンからなる前記絶縁層を熱的に成長させるス
テップを含む、請求項２に記載の方法。 - 【請求項４】 前記注入するステップは、前記注入する
ステップの前に、前記活性領域上にゲート絶縁体を形成
するステップをさらに含む、請求項１に記載の方法。 - 【請求項５】 前記注入するステップは、前記注入する
ステップの後に、前記活性領域上にゲート絶縁体を形成
するステップをさらに含む、請求項１に記載の方法。 - 【請求項６】 前記設けるステップは、 前記半導体基板の上方表面上にパッド酸化膜を成長させ
るステップと、 前記パッド酸化膜上に窒化シリコンを堆積するステップ
と、 前記窒化シリコンおよび前記パッド酸化膜の一部を選択
的に取除き、前記半導体基板の上方表面のフィールド領
域を露出するステップと、 前記半導体基板の露出されたフィールド領域上に絶縁材
料を形成するステップと、 前記活性領域の上にある、残存する前記窒化シリコンお
よび前記パッド酸化膜を取り除き、絶縁材料を介して前
記開口を生成するステップとを含む、請求項１に記載の
方法。 - 【請求項７】 前記形成するステップは、本質的にシリ
コンからなる半導体基板上に、本質的に二酸化シリコン
からなる絶縁材料を成長させるステップを含む、請求項
６に記載の方法。 - 【請求項８】 前記堆積するステップの後に熱を加える
ステップをさらに含み、前記活性領域へ注入された前記
インジウムイオンは、熱を加える間に前記活性領域内に
実質的に残存する、請求項１に記載の方法。 - 【請求項９】 前記堆積するステップの後に、さらに、 前記ポリシリコンゲート材料の一部を選択的に取除き、
前記活性領域内にソースおよびドレイン領域への開口を
形成するステップと、 注入されたインジウムイオンに隣接した前記ソースおよ
びドレイン領域にｎ形イオンを注入するステップと、 熱を加えて前記ソースおよびドレイン領域をアニールす
るステップとを含み、熱を加える間に、インジウムイオ
ンおよび前記ｎ形イオンは互いに結合位置に混合しない
ように実質的に妨げられる、請求項１に記載の方法。 - 【請求項１０】 前記注入するステップは、 元素のインジウムを電離するステップと、 １×１０13ａｔｏｍｓ／ｃｍ2 よりも少ないドーズ量
で、２５０ｋｅＶよりも小さい注入エネルギで前記活性
領域へインジウムの前記イオンを与えるステップとを含
む、請求項１に記載の方法。 - 【請求項１１】 請求項１に記載の方法で製造される、
集積回路。 - 【請求項１２】 ゲート導体の下にあるチャネル領域か
ら、前記チャネル領域に横に隣接したｎ形ソースおよび
ドレイン領域へ、ｐ形しきい値調節ドーパントが偏析お
よび移動することを最小にすることによりＮＭＯＳデバ
イスを形成するための方法であって、前記方法は、 基板上に成長した酸化膜と、前記酸化膜を介して前記基
板の上方表面上の活性領域への開口とを有するｐ形にド
ープされた半導体基板を設けるステップと、 ホウ素より大きい原子量を有するｐ形イオンを前記開口
を介して前記活性領域へ注入するステップとを含み、前
記ｐ形イオンは濃度ピークで前記基板の上方表面に対し
て第１の深さに注入され、さらに、 前記第１の深さで制限され、それよりも浅い深さに前記
活性領域へゲート酸化膜を成長させるステップと、 前記活性領域の一部の上にゲート導体を形成するステッ
プと、 前記ポリシリコンゲート材料の下方の平面で、この材料
から横方向に間隔をあけられたソースおよびドレイン領
域へｎ形イオンを注入するステップと、 ７００℃を超えるアニール温度に前記ソースおよびドレ
イン領域を露出するステップとを含み、ｐ形イオンおよ
びｎ形イオンが、互いに向かって移動して両方の位置で
互いと混合しないように実質的に妨げられる、方法。 - 【請求項１３】 前記ｐ形イオンはインジウムを含む、
請求項１２に記載の方法。 - 【請求項１４】 前記ｎ形イオンはヒ素を含む、請求項
１２に記載の方法。 - 【請求項１５】 ｐ形イオンを注入するステップは、 本質的にインジウムからなる元素のｐ形イオンを電離す
るステップと、 これらイオンのインジウムを１×１０13ａｔｏｍｓ／ｃ
ｍ2 よりも少ないドーズ量で、２５０ｋｅＶよりも小さ
い注入エネルギで前記活性領域へ与えるステップとを含
む、請求項１２に記載の方法。 - 【請求項１６】 請求項１２に記載の方法で製造され
る、集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32089794A | 1994-10-11 | 1994-10-11 | |
| US08/320897 | 1994-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250729A true JPH08250729A (ja) | 1996-09-27 |
Family
ID=23248298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7261794A Withdrawn JPH08250729A (ja) | 1994-10-11 | 1995-10-09 | 集積回路を製造するための方法およびｎｍｏｓデバイスを形成するための方法、ならびに集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0707346A1 (ja) |
| JP (1) | JPH08250729A (ja) |
| KR (1) | KR960015857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141477B2 (en) | 2002-10-10 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2014504008A (ja) * | 2010-12-16 | 2014-02-13 | シーエスエムシー テクノロジーズ エフエイビー１ シーオー．， エルティーディー | Ｃｍｏｓ素子及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283712B1 (ko) | 1996-06-24 | 2001-04-02 | 모리시타 요이찌 | 반도체 장치의 제조 방법 |
| DE10014916C2 (de) | 2000-03-17 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Einstellung der Schwellenspannung eines MOS-Transistors |
| US6803611B2 (en) | 2003-01-03 | 2004-10-12 | Texas Instruments Incorporated | Use of indium to define work function of p-type doped polysilicon |
| US20060035449A1 (en) * | 2004-08-10 | 2006-02-16 | Yoo Woo S | Method of forming ultra shallow junctions |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2633104B2 (ja) * | 1991-05-21 | 1997-07-23 | シャープ株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-10-06 EP EP95307088A patent/EP0707346A1/en not_active Withdrawn
- 1995-10-09 JP JP7261794A patent/JPH08250729A/ja not_active Withdrawn
- 1995-10-10 KR KR1019950034671A patent/KR960015857A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141477B2 (en) | 2002-10-10 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2014504008A (ja) * | 2010-12-16 | 2014-02-13 | シーエスエムシー テクノロジーズ エフエイビー１ シーオー．， エルティーディー | Ｃｍｏｓ素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0707346A1 (en) | 1996-04-17 |
| KR960015857A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316302B1 (en) | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant | |
| JP4260905B2 (ja) | 集積回路を製造するための方法 | |
| US6100143A (en) | Method of making a depleted poly-silicon edged MOSFET structure | |
| US7064399B2 (en) | Advanced CMOS using super steep retrograde wells | |
| US5863823A (en) | Self-aligned edge control in silicon on insulator | |
| US4760033A (en) | Method for the manufacture of complementary MOS field effect transistors in VLSI technology | |
| US5648288A (en) | Threshold adjustment in field effect semiconductor devices | |
| EP0731504B1 (en) | Process for the manufacturing of integrated circuits comprising lateral low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells | |
| US6297115B1 (en) | Cmos processs with low thermal budget | |
| US4599118A (en) | Method of making MOSFET by multiple implantations followed by a diffusion step | |
| US6191446B1 (en) | Formation and control of a vertically oriented transistor channel length | |
| US5976956A (en) | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device | |
| US5960291A (en) | Asymmetric channel transistor and method for making same | |
| USRE32800E (en) | Method of making mosfet by multiple implantations followed by a diffusion step | |
| JPH08330587A (ja) | 集積回路を製造するための方法、ならびにチャネル領域からおよびフィールド領域から隣接するソースおよびドレイン領域へのボロンの拡散および偏析を補充するための方法 | |
| JPH0459774B2 (ja) | ||
| US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
| US6333244B1 (en) | CMOS fabrication process with differential rapid thermal anneal scheme | |
| KR100796825B1 (ko) | 반도체 디바이스 제조 방법 | |
| US6194293B1 (en) | Channel formation after source and drain regions are formed | |
| US6624476B1 (en) | Semiconductor-on-insulator (SOI) substrate having selective dopant implant in insulator layer and method of fabricating | |
| JPH08250729A (ja) | 集積回路を製造するための方法およびｎｍｏｓデバイスを形成するための方法、ならびに集積回路 | |
| US6180470B1 (en) | FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements | |
| US6406952B2 (en) | Process for device fabrication | |
| US6188106B1 (en) | MOSFET having a highly doped channel liner and a dopant seal to provide enhanced device properties |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |