JPH08250656A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08250656A JPH08250656A JP7050268A JP5026895A JPH08250656A JP H08250656 A JPH08250656 A JP H08250656A JP 7050268 A JP7050268 A JP 7050268A JP 5026895 A JP5026895 A JP 5026895A JP H08250656 A JPH08250656 A JP H08250656A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pair
- semiconductor device
- resin packages
- led out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
本発明は、リード端子がパッケージの一側面より導出さ
れ、プリント配線板上に垂直に実装される半導体装置及
びその製造方法に関し、高密度で且つ安定した表面実装
を可能にすることを目的としている。 【構成】 半導体素子１がステージ２上に搭載され、該
半導体素子１の複数の電極部と表面実装用の接触面を有
するリード端子５とが電気的に接続されると共に、前記
リード端子５が一側面より導出される如く前記半導体素
子１を封止する樹脂パッケージ３を有する半導体装置に
おいて、それぞれ前記半導体素子１，１’を封止して、
同一側面より前記リード端子５，５’を導出する一対の
樹脂パッケージ３，４からなり、該一対の樹脂パッケー
ジ３，４が、前記リード端子５，５’を導出する側面と
は異なる側面より互いに導出する連結用リード６によっ
て連結されていることを特徴としている。
れ、プリント配線板上に垂直に実装される半導体装置及
びその製造方法に関し、高密度で且つ安定した表面実装
を可能にすることを目的としている。 【構成】 半導体素子１がステージ２上に搭載され、該
半導体素子１の複数の電極部と表面実装用の接触面を有
するリード端子５とが電気的に接続されると共に、前記
リード端子５が一側面より導出される如く前記半導体素
子１を封止する樹脂パッケージ３を有する半導体装置に
おいて、それぞれ前記半導体素子１，１’を封止して、
同一側面より前記リード端子５，５’を導出する一対の
樹脂パッケージ３，４からなり、該一対の樹脂パッケー
ジ３，４が、前記リード端子５，５’を導出する側面と
は異なる側面より互いに導出する連結用リード６によっ
て連結されていることを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、リード端子がパッケー
ジの一側面より導出され、プリント配線板上に垂直に実
装される半導体装置、及びその製造方法に関する。近
年、半導体装置は高密度実装化等の理由より、リード端
子をプリント配線板表面に導電性接着材を用いて実装す
る表面実装型へ移行する傾向にあり、リード端子が一側
面より導出して垂直実装される上記半導体装置において
も、より高密度で、且つ安定した表面実装を可能にする
ことが求められている。
ジの一側面より導出され、プリント配線板上に垂直に実
装される半導体装置、及びその製造方法に関する。近
年、半導体装置は高密度実装化等の理由より、リード端
子をプリント配線板表面に導電性接着材を用いて実装す
る表面実装型へ移行する傾向にあり、リード端子が一側
面より導出して垂直実装される上記半導体装置において
も、より高密度で、且つ安定した表面実装を可能にする
ことが求められている。
【０００２】
【従来の技術】プリント配線板に対して垂直に実装する
半導体装置には、ＳＩＰ（Single In-line Package）型
やＺＩＰ（Zig-Zag In-line Package ）型、或いはＶＳ
ＭＰ（Verfical Surface Mount Package）型等が製品化
されている。図７は、従来の上記半導体装置を示す斜視
図であり、図７（ａ）にＺＩＰ型、図７（ｂ）にＶＳＭ
Ｐ型の半導体装置をそれぞれ示している。
半導体装置には、ＳＩＰ（Single In-line Package）型
やＺＩＰ（Zig-Zag In-line Package ）型、或いはＶＳ
ＭＰ（Verfical Surface Mount Package）型等が製品化
されている。図７は、従来の上記半導体装置を示す斜視
図であり、図７（ａ）にＺＩＰ型、図７（ｂ）にＶＳＭ
Ｐ型の半導体装置をそれぞれ示している。
【０００３】ＺＩＰ型の半導体装置は、図７（ａ）に示
すように、パッケージの一側面よりリードフレームが千
鳥状に導出されており、このリード端子をプリント配線
板にやはり千鳥状に設けられるピンホールへ挿入される
ことによって、実装されるものである。尚、ＳＩＰ型の
半導体装置は図示していないが、基本的にはＺＩＰ型と
同様なもので、パッケージ一側面から導出されるリード
端子が直線状に配置されるものである。
すように、パッケージの一側面よりリードフレームが千
鳥状に導出されており、このリード端子をプリント配線
板にやはり千鳥状に設けられるピンホールへ挿入される
ことによって、実装されるものである。尚、ＳＩＰ型の
半導体装置は図示していないが、基本的にはＺＩＰ型と
同様なもので、パッケージ一側面から導出されるリード
端子が直線状に配置されるものである。
【０００４】また、図７（ｂ）に示すＶＳＭＰ型の半導
体装置は、パッケージの一側面から導出されるリード端
子の先端をＬ字状に曲げると共に、両端部に接地面積の
大きい補助用のリード端子を備えるものであり、リード
端子をプリント配線板表面に接触固定することで表面実
装を可能としている。
体装置は、パッケージの一側面から導出されるリード端
子の先端をＬ字状に曲げると共に、両端部に接地面積の
大きい補助用のリード端子を備えるものであり、リード
端子をプリント配線板表面に接触固定することで表面実
装を可能としている。
【０００５】
【発明が解決しようとする課題】ＺＩＰ型、ＳＩＰ型の
半導体装置においては、プリント配線板のピンホールへ
リード端子を挿入することで実装を行っているため、プ
リント配線板の片面にしか実装することができない。ま
た大容量化に伴いリード端子数が多くなった場合には、
リード端子とピンホールとの位置決めが困難となり、リ
ード変形により実装できない状態になる等の問題が生ず
る。
半導体装置においては、プリント配線板のピンホールへ
リード端子を挿入することで実装を行っているため、プ
リント配線板の片面にしか実装することができない。ま
た大容量化に伴いリード端子数が多くなった場合には、
リード端子とピンホールとの位置決めが困難となり、リ
ード変形により実装できない状態になる等の問題が生ず
る。
【０００６】一方、ＶＳＭＰ型の半導体装置では、表面
実装タイプであり高密度実装が可能になるが、パッケー
ジの一側面から導出するリード端子をＬ字状に曲げて僅
かな面積にて表面実装するため、大きめの補助用リード
端子を別に設けることにより安定性を確保しなければな
らない。本発明は、上記課題を解決して、高密度で且つ
安定した表面実装を可能にする半導体装置及びその方法
を提供することを目的としている。
実装タイプであり高密度実装が可能になるが、パッケー
ジの一側面から導出するリード端子をＬ字状に曲げて僅
かな面積にて表面実装するため、大きめの補助用リード
端子を別に設けることにより安定性を確保しなければな
らない。本発明は、上記課題を解決して、高密度で且つ
安定した表面実装を可能にする半導体装置及びその方法
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の本発明は、半導体素子１がステージ２上に搭載され、
該半導体素子１の複数の電極部と表面実装用の接触面を
有するリード端子５とが電気的に接続されると共に、前
記リード端子５が一側面より導出される如く前記半導体
素子１を封止する樹脂パッケージ３を有する半導体装置
において、それぞれ前記半導体素子１，１’を封止し
て、同一側面より前記リード端子５，５’を導出する一
対の樹脂パッケージ３，４からなり、該一対の樹脂パッ
ケージ３，４が、前記リード端子５，５’を導出する側
面とは異なる側面より互いに導出する連結用リード６に
よって連結されていることを特徴としている。
の本発明は、半導体素子１がステージ２上に搭載され、
該半導体素子１の複数の電極部と表面実装用の接触面を
有するリード端子５とが電気的に接続されると共に、前
記リード端子５が一側面より導出される如く前記半導体
素子１を封止する樹脂パッケージ３を有する半導体装置
において、それぞれ前記半導体素子１，１’を封止し
て、同一側面より前記リード端子５，５’を導出する一
対の樹脂パッケージ３，４からなり、該一対の樹脂パッ
ケージ３，４が、前記リード端子５，５’を導出する側
面とは異なる側面より互いに導出する連結用リード６に
よって連結されていることを特徴としている。
【０００８】
【作用】上記本発明の半導体装置によれば、一対の樹脂
パッケージ３，４が連結されていることによって、同一
側面より導出されるリード端子５，５’を接触面として
垂直状態で実装した場合、それぞれの樹脂パッケージ
３，４が相互にサポートするため、実装状態における安
定度を増すことができる。
パッケージ３，４が連結されていることによって、同一
側面より導出されるリード端子５，５’を接触面として
垂直状態で実装した場合、それぞれの樹脂パッケージ
３，４が相互にサポートするため、実装状態における安
定度を増すことができる。
【０００９】従って、高密度実装を補助用リード等を設
けることなく、容易に実現することが可能となる。
けることなく、容易に実現することが可能となる。
【００１０】
【実施例】以下に本発明の実施例を図面を参照しながら
詳細に説明する。図１は、本発明にかかる半導体装置の
第１実施例を説明するための図であり、図１（ａ）が斜
視図、図１（ｂ）が図１（ａ）を矢印の如く切断した状
態の断面図である。
詳細に説明する。図１は、本発明にかかる半導体装置の
第１実施例を説明するための図であり、図１（ａ）が斜
視図、図１（ｂ）が図１（ａ）を矢印の如く切断した状
態の断面図である。
【００１１】本実施例の半導体装置は、図１（ａ）に示
すように、一対の樹脂パッケージ３，４からなり、その
底面からはそれぞれ表面実装用の接触面を有するリード
端子５，５’が導出され、表面実装時の接触面を形成す
るためにそれぞれ外側に向けて曲げ加工されている。ま
た、上面からは、共通の連結用リード６が導出され、こ
の連結用リード６によって連結されることで一対の樹脂
パッケージ３，４は一体化されている。
すように、一対の樹脂パッケージ３，４からなり、その
底面からはそれぞれ表面実装用の接触面を有するリード
端子５，５’が導出され、表面実装時の接触面を形成す
るためにそれぞれ外側に向けて曲げ加工されている。ま
た、上面からは、共通の連結用リード６が導出され、こ
の連結用リード６によって連結されることで一対の樹脂
パッケージ３，４は一体化されている。
【００１２】樹脂パッケージ３，４の内部は、図１
（ｂ）に示すように、それぞれステージ２，２’上に半
導体素子１，１’が外側を上面として搭載され、半導体
素子１，１’の図示せぬ電極部とリード端子５，５’及
び連結用リード６とがワイヤーボンディングされること
により電気的に接続されている。尚、本実施例では、共
通の連結用リード６に、それぞれの半導体素子１，１’
における同一機能の電極部が接続されおり、単純なる容
量増加を図っている。
（ｂ）に示すように、それぞれステージ２，２’上に半
導体素子１，１’が外側を上面として搭載され、半導体
素子１，１’の図示せぬ電極部とリード端子５，５’及
び連結用リード６とがワイヤーボンディングされること
により電気的に接続されている。尚、本実施例では、共
通の連結用リード６に、それぞれの半導体素子１，１’
における同一機能の電極部が接続されおり、単純なる容
量増加を図っている。
【００１３】このような半導体装置は、半田等の導電性
接着剤を用いてプリント配線板等に実装されるが、僅か
な接触面積に対して所定の高さを有するように垂直状態
で表面実装されるにも関わらず、一対の樹脂パッケージ
３，４が相互にサポートするため、特に補助用のリード
等を設けることなく、安定した実装状態を維持すること
ができる。
接着剤を用いてプリント配線板等に実装されるが、僅か
な接触面積に対して所定の高さを有するように垂直状態
で表面実装されるにも関わらず、一対の樹脂パッケージ
３，４が相互にサポートするため、特に補助用のリード
等を設けることなく、安定した実装状態を維持すること
ができる。
【００１４】次に、図２及び図３を参照して、本発明に
係る半導体装置の製造方法の一例を説明する。尚、完成
される半導体装置は図１と同様な構成のものである。図
２、図３は、本発明に係る半導体装置の製造方法を工程
毎に説明するための図である。まず、金属薄板をエッチ
ング或いはプレス加工することによって、図２（ａ）の
平面図に示すように、少なくとも一対のステージ８，
８’、リード端子９及び一対のステージ８，８’間に位
置する連結用リード１０がタイバー１１によりピンチバ
ー１２に連結されるリードフレーム７を形成する。
係る半導体装置の製造方法の一例を説明する。尚、完成
される半導体装置は図１と同様な構成のものである。図
２、図３は、本発明に係る半導体装置の製造方法を工程
毎に説明するための図である。まず、金属薄板をエッチ
ング或いはプレス加工することによって、図２（ａ）の
平面図に示すように、少なくとも一対のステージ８，
８’、リード端子９及び一対のステージ８，８’間に位
置する連結用リード１０がタイバー１１によりピンチバ
ー１２に連結されるリードフレーム７を形成する。
【００１５】次に、図２（ｂ）に示すように、リードフ
レーム７の一対のステージ８，８’上にそれぞれ銀ペー
スト等の導電性接着剤を介して半導体素子１３を搭載
し、その後、ワイヤーボンディングを行うことにより、
図示せぬ半導体素子１３表面の電極部とリード端子９及
び連結用リード１０とをワイヤー１４によって電気的に
接続する。
レーム７の一対のステージ８，８’上にそれぞれ銀ペー
スト等の導電性接着剤を介して半導体素子１３を搭載
し、その後、ワイヤーボンディングを行うことにより、
図示せぬ半導体素子１３表面の電極部とリード端子９及
び連結用リード１０とをワイヤー１４によって電気的に
接続する。
【００１６】連結用リード１０は、一対のステージ８，
８’間に共通に設けられており、それぞれの半導体素子
１３の電極部を接続すると、ショートすることになるた
め、ここでは同一機能の電極部同士を接続するようにす
る。以上のように半導体素子１３を搭載したリードフレ
ーム７を、所定形状のキャビティを有する図示せぬモー
ルド金型にセットした後、樹脂通路を介して溶融する樹
脂をキャビティ内に充填することによって図２（ｃ）に
示すような樹脂パッケージ１５，１５’を形成する。
８’間に共通に設けられており、それぞれの半導体素子
１３の電極部を接続すると、ショートすることになるた
め、ここでは同一機能の電極部同士を接続するようにす
る。以上のように半導体素子１３を搭載したリードフレ
ーム７を、所定形状のキャビティを有する図示せぬモー
ルド金型にセットした後、樹脂通路を介して溶融する樹
脂をキャビティ内に充填することによって図２（ｃ）に
示すような樹脂パッケージ１５，１５’を形成する。
【００１７】尚、図２（ｃ）は、モールド金型のキャビ
ティ内に樹脂充填した後、この樹脂を冷却固化させた状
態で、モールド金型より取り出したリードフレーム７の
平面図を示している。このような状態から、ステージ
８，８’、リード端子９及び連結用リード１０をピンチ
バー１２に連結しているタイバー１１を切断することに
より、図３（ｄ）に示す状態とする。
ティ内に樹脂充填した後、この樹脂を冷却固化させた状
態で、モールド金型より取り出したリードフレーム７の
平面図を示している。このような状態から、ステージ
８，８’、リード端子９及び連結用リード１０をピンチ
バー１２に連結しているタイバー１１を切断することに
より、図３（ｄ）に示す状態とする。
【００１８】更に、ピンチバー１２を切断することで、
複数のリード端子９の一端をそれぞれ分離すると共に、
分離したリード端子９の端部に曲げ加工を施すことによ
り、図３（ｅ）の如く、一端に曲げ加工されたリード端
子９を導出する一対の樹脂パッケージ１５，１５’が連
結リード１０で連結された状態にする。尚、図２（ａ）
〜図３（ｄ）ではそれぞれ平面図を表していたが、図３
（ｅ）及び後で説明する図３（ｆ）はリードフレーム７
の厚み方向における側面図を示している。
複数のリード端子９の一端をそれぞれ分離すると共に、
分離したリード端子９の端部に曲げ加工を施すことによ
り、図３（ｅ）の如く、一端に曲げ加工されたリード端
子９を導出する一対の樹脂パッケージ１５，１５’が連
結リード１０で連結された状態にする。尚、図２（ａ）
〜図３（ｄ）ではそれぞれ平面図を表していたが、図３
（ｅ）及び後で説明する図３（ｆ）はリードフレーム７
の厚み方向における側面図を示している。
【００１９】最後に、一対の樹脂パッケージ１５，１
５’を連結している連結リード１０を略コ字状に曲げる
ことによって、図３（ｆ）の如く、一対の樹脂パッケー
ジ１５，１５’の表面同士が対向して平行状態となり、
リード端子９の曲げ加工した部分が下方を向くようにし
て、本発明の半導体装置を完成させる。以上のように本
実施例によれば、それぞれ半導体素子を封止する一対の
樹脂パッケージが一体化された大容量の半導体装置を容
易に製造することができ、完成された半導体装置は、図
１においても説明した如く、半田等の導電性接着剤を用
いてプリント配線板等に垂直に実装される。
５’を連結している連結リード１０を略コ字状に曲げる
ことによって、図３（ｆ）の如く、一対の樹脂パッケー
ジ１５，１５’の表面同士が対向して平行状態となり、
リード端子９の曲げ加工した部分が下方を向くようにし
て、本発明の半導体装置を完成させる。以上のように本
実施例によれば、それぞれ半導体素子を封止する一対の
樹脂パッケージが一体化された大容量の半導体装置を容
易に製造することができ、完成された半導体装置は、図
１においても説明した如く、半田等の導電性接着剤を用
いてプリント配線板等に垂直に実装される。
【００２０】本発明は、上記製造方法に限定されること
はなく、例えばリードフレームにおけるリード端子の本
数や形状は任意に設計できるものであり、更に複数の半
導体装置を同時に製造できるように、横方向或いは縦方
向に複数のステージを備えるリードフレームを使用する
ことも当然可能である。以下に本発明の半導体装置にお
ける他の実施例を説明する。
はなく、例えばリードフレームにおけるリード端子の本
数や形状は任意に設計できるものであり、更に複数の半
導体装置を同時に製造できるように、横方向或いは縦方
向に複数のステージを備えるリードフレームを使用する
ことも当然可能である。以下に本発明の半導体装置にお
ける他の実施例を説明する。
【００２１】図４は、本発明にかかる半導体装置の第２
実施例を説明するための斜視図である。本実施例におけ
る半導体装置は、第１実施例と同様、一端からそれぞれ
リード端子２５，２５’を導出すると共に、内部に半導
体素子を封止する一対の樹脂パッケージ２３，２４から
なるものであり、一対の樹脂パッケージ２３，２４が上
側に突出する中央部の連結用リード２６ａと下側に突出
する両端の連結用リード２６ｂとによって連結されてい
る。
実施例を説明するための斜視図である。本実施例におけ
る半導体装置は、第１実施例と同様、一端からそれぞれ
リード端子２５，２５’を導出すると共に、内部に半導
体素子を封止する一対の樹脂パッケージ２３，２４から
なるものであり、一対の樹脂パッケージ２３，２４が上
側に突出する中央部の連結用リード２６ａと下側に突出
する両端の連結用リード２６ｂとによって連結されてい
る。
【００２２】これらの連結用リード２６ａ，２６ｂに
は、その間に棒状の放熱部材２７が挟持されており、こ
の放熱部材２７によって樹脂パッケージ内に封止されて
いる半導体素子から発せられる熱を放熱している。大容
量化された半導体装置における発熱量は当然多くなる
が、本実施例では、放熱部材２７に放熱性の良い無酸素
銅等を用いており、一対の半導体素子から発せられる熱
を連結用リード２６ａ，２６ｂを介して放熱部材２７よ
り充分に放熱させられるため、半導体素子の高温破壊等
を防止することが可能となる。
は、その間に棒状の放熱部材２７が挟持されており、こ
の放熱部材２７によって樹脂パッケージ内に封止されて
いる半導体素子から発せられる熱を放熱している。大容
量化された半導体装置における発熱量は当然多くなる
が、本実施例では、放熱部材２７に放熱性の良い無酸素
銅等を用いており、一対の半導体素子から発せられる熱
を連結用リード２６ａ，２６ｂを介して放熱部材２７よ
り充分に放熱させられるため、半導体素子の高温破壊等
を防止することが可能となる。
【００２３】図５は、本発明にかかる半導体装置の第３
実施例を説明するための図であり、図５（ａ）は外観斜
視図、図５（ｂ）は図５（ａ）を点線矢印のように切断
して上方より見た断面図である。第１，第２実施例は、
一対の樹脂パッケージをその上面よりそれぞれ連結用リ
ードを導出して連結していたが、本実施例では、一対の
樹脂パッケージ３３の側面よりそれぞれ連結用リード３
６を導出することで連結している。また、プリント配線
板等との接触面を有するリード端子３５は、前実施例と
同様、樹脂パッケージ３３の底面よりそれぞれ導出され
ている。
実施例を説明するための図であり、図５（ａ）は外観斜
視図、図５（ｂ）は図５（ａ）を点線矢印のように切断
して上方より見た断面図である。第１，第２実施例は、
一対の樹脂パッケージをその上面よりそれぞれ連結用リ
ードを導出して連結していたが、本実施例では、一対の
樹脂パッケージ３３の側面よりそれぞれ連結用リード３
６を導出することで連結している。また、プリント配線
板等との接触面を有するリード端子３５は、前実施例と
同様、樹脂パッケージ３３の底面よりそれぞれ導出され
ている。
【００２４】樹脂パッケージ３３の内部は、図５（ｂ）
で明らかなように、ステージ３２上に半導体素子３１が
搭載される構成である。本実施例によれば、リード端子
３５の接触面は角度は変えることなく、連結用リード３
６の曲げ具合によって、一対の樹脂パッケージ３３を任
意の角度に調整することが可能となる。これによって、
同一角度に設定した複数の半導体装置を隙間なく並べて
実装する等してプリント配線板のスペースを有効に使う
ことができるため、実装効率をより向上させることがで
きる。
で明らかなように、ステージ３２上に半導体素子３１が
搭載される構成である。本実施例によれば、リード端子
３５の接触面は角度は変えることなく、連結用リード３
６の曲げ具合によって、一対の樹脂パッケージ３３を任
意の角度に調整することが可能となる。これによって、
同一角度に設定した複数の半導体装置を隙間なく並べて
実装する等してプリント配線板のスペースを有効に使う
ことができるため、実装効率をより向上させることがで
きる。
【００２５】尚、本実施例では、図５（ｂ）に示すよう
に、連結用リード３６は半導体素子３１の電極部とは接
続されておらず、単に連結用に設けているものである。
図６は、本発明にかかる半導体装置の第３実施例を説明
するための図であり、図６（ａ）は外観斜視図、図６
（ｂ）は図６（ａ）を矢印のように切断して側方より見
た断面図である。
に、連結用リード３６は半導体素子３１の電極部とは接
続されておらず、単に連結用に設けているものである。
図６は、本発明にかかる半導体装置の第３実施例を説明
するための図であり、図６（ａ）は外観斜視図、図６
（ｂ）は図６（ａ）を矢印のように切断して側方より見
た断面図である。
【００２６】本実施例の半導体装置は、一対の樹脂パッ
ケージ４３の底面より共通のリード端子４５が導出され
ている。即ち、リード端子４５が一対の樹脂パッケージ
４３を連結する連結用リードの機能も兼ね備えているも
のである。そして、図６（ｂ）より明らかなように、ス
テージ４２上に搭載され、一対の樹脂パッケージ４３内
にそれぞれ封止される半導体素子４１の電極部と共通の
リード端子４５とがワイヤーによって電気的に接続され
ている。
ケージ４３の底面より共通のリード端子４５が導出され
ている。即ち、リード端子４５が一対の樹脂パッケージ
４３を連結する連結用リードの機能も兼ね備えているも
のである。そして、図６（ｂ）より明らかなように、ス
テージ４２上に搭載され、一対の樹脂パッケージ４３内
にそれぞれ封止される半導体素子４１の電極部と共通の
リード端子４５とがワイヤーによって電気的に接続され
ている。
【００２７】従って、一対の半導体素子４１の電極間
は、リード端子４５を介してショートするため、本実施
例の半導体装置は、同一機能の電極同士を接続すること
で容量増加を図るものである。本実施例によれば、その
製造工程でリード端子を切断する必要がなくなる等、極
めて簡単な構成及び製造方法により、大容量で且つ安定
した垂直実装が可能となる半導体装置を得ることができ
る。
は、リード端子４５を介してショートするため、本実施
例の半導体装置は、同一機能の電極同士を接続すること
で容量増加を図るものである。本実施例によれば、その
製造工程でリード端子を切断する必要がなくなる等、極
めて簡単な構成及び製造方法により、大容量で且つ安定
した垂直実装が可能となる半導体装置を得ることができ
る。
【００２８】以上本発明の実施例では、いずれも樹脂パ
ッケージにて半導体素子を封止する半導体装置について
説明したが、本発明はこれに限定されることなく、セラ
ミックパッケージにおいても同様な効果を得ることがで
きる。
ッケージにて半導体素子を封止する半導体装置について
説明したが、本発明はこれに限定されることなく、セラ
ミックパッケージにおいても同様な効果を得ることがで
きる。
【００２９】
【効果】以上説明した本発明による半導体装置及びその
製造方法によれば、一対の樹脂パッケージが連結して一
体化されると共に、実装時に一対の樹脂パッケージが相
互に実装状態をサポートするため、簡単な構成でありな
がら、大容量且つ安定した表面実装が可能となる半導体
装置を得ることが可能となる。
製造方法によれば、一対の樹脂パッケージが連結して一
体化されると共に、実装時に一対の樹脂パッケージが相
互に実装状態をサポートするため、簡単な構成でありな
がら、大容量且つ安定した表面実装が可能となる半導体
装置を得ることが可能となる。
【図１】本発明にかかる半導体装置の第１実施例を説明
するための斜視図及び断面図である。
するための斜視図及び断面図である。
【図２】本発明にかかる半導体装置の製造方法の一例を
説明するための工程図（１）である。
説明するための工程図（１）である。
【図３】本発明にかかる半導体装置の製造方法の一例を
説明するための工程図（２）である。
説明するための工程図（２）である。
【図４】本発明にかかる半導体装置の第２実施例を説明
するための斜視図である。
するための斜視図である。
【図５】本発明にかかる半導体装置の第３実施例を説明
するための斜視図及び断面図である。
するための斜視図及び断面図である。
【図６】本発明にかかる半導体装置の第４実施例を説明
するための斜視図及び断面図である。
するための斜視図及び断面図である。
【図７】従来の半導体装置を説明するための斜視図であ
る。
る。
Claims (5)
- 【請求項１】 半導体素子（１）がステージ（２）上に
搭載され、該半導体素子（１）の複数の電極部と表面実
装用の接触面を有するリード端子（５）とが電気的に接
続されると共に、前記リード端子（５）が一側面より導
出される如く前記半導体素子（１）を封止する樹脂パッ
ケージ（３）を有する半導体装置において、 それぞれ前記半導体素子（１，１’）を封止して、同一
側面より前記リード端子（５，５’）を導出する一対の
樹脂パッケージ（３，４）からなり、該一対の樹脂パッ
ケージ（３，４）が、前記リード端子（５，５’）を導
出する側面とは異なる側面より互いに導出する連結用リ
ード（６）によって連結されていることを特徴とする半
導体装置。 - 【請求項２】 半導体素子がステージ上に搭載され、該
半導体素子の複数の電極部と表面実装用の接触面を有す
るリード端子とが電気的に接続されると共に、前記リー
ド端子が一側面より導出される如く前記半導体素子が樹
脂パッケージに封止されてなる半導体装置の製造方法に
おいて、 少なくとも一対のステージ（８，８’）、リード端子
（９）及び前記一対のステージ（８，８’）間に位置す
る連結用リード（１０）を有するリードフレーム（７）
の前記ステージ（８，８’）上にそれぞれ半導体素子
（１３）を搭載し、該半導体装置（１３）の電極部と少
なくとも前記リード端子（９）とを電気的に接続する工
程、 前記リードフレーム（７）のステージ（８，８’）上に
搭載された半導体素子（１３）をそれぞれ封止すると共
に、前記連結用リード（１０）によって連結される樹脂
パッケージ（１５，１５’）を形成する工程、 一側面より前記リード端子（９）がそれぞれ導出される
よう一対の樹脂パッケージ（８，８’）が連結用リード
（１０）によって連結されるように前記リードフレーム
（７）の所定部を切断する工程、 前記一対の樹脂パッケージ（８，８’）を連結する連結
用リード（１０）を所定形状に曲げ加工する工程を順次
行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記一対の樹脂パッケージ（２３，２
４）を一方に突出する連結用リード（２６ａ）と他方に
突出する連結用リード（２６ｂ）によって連結してお
り、該連結用リード（２６ａ）（２６ｂ）によって放熱
部材（２７）を挟持していることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 連結用リード（３６）は、樹脂パッケー
ジ（３３）のリード端子（３５）が導出される面とは直
交する面より導出されており、その曲げ加工によって一
対の樹脂パッケージ（３３）を任意の角度に設定できる
ことを特徴とする請求項１記載の半導体装置。 - 【請求項５】 一対の半導体素子（４１）を電気的に接
続すると共に、一対の樹脂パッケージ（４３）を連結す
る連結用リードの機能を兼ね備えるリード端子（４５）
を有することを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7050268A JPH08250656A (ja) | 1995-03-10 | 1995-03-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7050268A JPH08250656A (ja) | 1995-03-10 | 1995-03-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250656A true JPH08250656A (ja) | 1996-09-27 |
Family
ID=12854223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7050268A Withdrawn JPH08250656A (ja) | 1995-03-10 | 1995-03-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011030408A (ja) * | 2009-06-24 | 2011-02-10 | Denso Corp | 電子回路内蔵型モータ |
-
1995
- 1995-03-10 JP JP7050268A patent/JPH08250656A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011030408A (ja) * | 2009-06-24 | 2011-02-10 | Denso Corp | 電子回路内蔵型モータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
| JP3146452B2 (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| JPH0221645A (ja) | 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JPH0570316B2 (ja) | ||
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| JPH04179263A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US7473990B2 (en) | Semiconductor device featuring electrode terminals forming superior heat-radiation system | |
| US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
| JP2002009217A (ja) | 樹脂封止型半導体装置 | |
| US8253239B2 (en) | Multi-chip semiconductor connector | |
| JPH09121015A (ja) | 半導体装置 | |
| JPH08250656A (ja) | 半導体装置及びその製造方法 | |
| US6140700A (en) | Semiconductor chip package and method for fabricating the same | |
| KR970007848B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH08162329A (ja) | チップインダクタ及びその製造方法 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JP3097842B2 (ja) | 樹脂封止型半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |