JPH08250544A - 半導体チップのリワーク方法 - Google Patents

半導体チップのリワーク方法

Info

Publication number
JPH08250544A
JPH08250544A JP8031767A JP3176796A JPH08250544A JP H08250544 A JPH08250544 A JP H08250544A JP 8031767 A JP8031767 A JP 8031767A JP 3176796 A JP3176796 A JP 3176796A JP H08250544 A JPH08250544 A JP H08250544A
Authority
JP
Japan
Prior art keywords
solder
organic substrate
melting point
contact pads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8031767A
Other languages
English (en)
Other versions
JP3470934B2 (ja
Inventor
Kenneth M Fallon
ケニース・エム・ファロン
Miguel A Jimarez
マイケル・エイ・ジャイマレズ
Joseph E Zdimal
ヨセフ・イー・ジマル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08250544A publication Critical patent/JPH08250544A/ja
Application granted granted Critical
Publication of JP3470934B2 publication Critical patent/JP3470934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 有機基板４０上に、フリップ・チップ・コン
フィギュレーション（構成）で取り付けた半導体チップ
の新しいリワーク方法を示す。 【解決手段】 有機基板４０の各接点パッド５０に、半
田ボールのグリッド・ピッチと接点パッドの寸法との関
係において選択される予め選択された量の半田２７０を
付与することにより、望ましくない半田ブリッジを回避
しながら欠陥のある半導体チップ１００を機能する半導
体チップ３００と交換するリワークが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップ・チップ
・コンフィギュレーション（構成）で取り付けた欠陥の
ある半導体チップを有機材のプリント・サーキット・ボ
ードのような有機基板から除去するためのプロセスを含
み、欠陥のある半導体チップを機能する半導体チップと
取り替えるためのプロセスを含む。
【０００２】
【従来の技術】半導体集積回路デバイス（以下、半導体
チップまたは単にチップと言う）をパッケージする一方
法は、チップの回路担持表面（circuit-bearing surfac
e）上の接点パッドに半田ボールを付着させることを含
む。これらの半田ボールは、例えば、９７重量パーセン
トの鉛と３重量パーセントの錫を含む組成を有し、その
融点は３２０℃である。そして、このチップは、いわゆ
るフリップ・チップ・コンフィギュレーションに、例え
ばアルミナであるセラミック基板上に表を下に向けて
（フェイス・ダウン）置かれ、半田ボールはセラミック
基板上の半田付け可能な金属の接点パッド上に置かれ
る。次に、半田ボールを溶かすのに十分な熱が加えられ
る。冷却して再凝固すると、半田ボールは機械的かつ電
気的にチップをセラミック基板に接続させ、結果とし
て、一般にセラミック・チップ・キャリアと呼ばれるも
のが得られる。それから、セラミック・チップ・キャリ
アは、例えば、リード・フレームを用いて、プリント・
サーキット・ボード（ＰＣＢ）またはプリント・サーキ
ット・カード（ＰＣＣ）の上に取り付けられる。
【０００３】半導体チップをパッケージする別の方法
は、フリップ・チップ・コンフィギュレーションで、Ｐ
ＣＢまたはＰＣＣの上に直接チップを取り付けることを
含み、前記ＰＣＢまたはＰＣＣは、通常、ポリテトラフ
ルオロエチレン（ＰＴＦＥ）ベースの材料のほかに、Ｆ
Ｒ４およびドリクラッド（ＤｒｉＣｌａｄ）の商品名で
販売されているエポキシ樹脂／ファイバガラスの組成の
ような有機物質を含む。前述のように、半田ボールは、
チップの回路担持表面上の接点パッドに取付けられ、そ
の半田ボールは、例えば、９７重量パーセントの鉛と３
重量パーセントの錫を含む組成を有する。ここでも、前
述のように、チップに付着した半田ボールは、ＰＣＢま
たはＰＣＣ上の対応する半田付け可能な金属の接点パッ
ドに取り付けられる。しかしながら、この場合、ＰＣＢ
またはＰＣＣを構成する有機物質が半田ボールを溶かす
ために必要な温度に耐えることができないため、そのよ
うな取り付けは半田ボールを溶かすことにより達成され
ない。むしろ、共晶である鉛−錫の半田、例えば６３重
量パーセントの鉛と３７重量パーセントの錫を含む共晶
組成を有する半田の領域が、ＰＣＢまたはＰＣＣ上の各
半田付け可能な金属の接点パッドにまず初めに付与され
る。次に、チップに付着した半田ボールはＰＣＢまたは
ＰＣＣ上の共晶半田と接触し、それから、共晶半田は、
ＰＣＢまたはＰＣＣを構成する有機物質に悪影響のない
１８３℃の融点に加熱される。冷却して再凝固すると、
共晶半田は、機械的かつ電気的にチップ上の半田ボール
をＰＣＢまたはＰＣＣ上の接点パッドに接続する。
【０００４】基板上にチップを取り付ける場合、取り付
け方法は、好ましくは、チップが欠陥であった場合、そ
れを除去して機能するチップと取り換えなければならな
いというリワークの可能性があることをを計算に入れて
おくべきである。このことに関して述べると、最近ま
で、ＰＣＢまたはＰＣＣ上に直接取り付けてきたチップ
上の半田ボールは、例えば約０．３５５６ミリメートル
（１４ミル）ピッチの比較的広いピッチで格子状に並べ
られてきた。加えて、ＰＣＢまたはＰＣＣ上の半田付け
可能な金属の接点パッドは、例えば、長さと幅が約０．
１２７０ミリメートル（５ミル）と約０．１５２４ミリ
メートル（６ミル）の比較的広い寸法であった。このこ
とは、初めにＰＣＢまたはＰＣＣ上へチップを取り付け
るときに、比較的多量の共晶半田、例えば約０．００１
３１１立方ミリメートル（８０立方ミル ）で、平均の
厚さが約０．０２５４ミリメートル（１ミル）の共晶半
田を、ＰＣＢまたはＰＣＣの半田付け可能な金属の接点
パッドの各々に付与することを可能にした。そのような
量は、チップの取り付けを成し遂げるために必要とされ
るよりも顕著に多量であるけれども、容易なリワークを
可能にするために有効である。
【０００５】すなわち、通常のリワーク方法において、
取り付けたチップが欠陥であることが分かったときは、
チップの半田ボールをＰＣＢまたはＰＣＣの接点パッド
と接続する共晶半田がその融点に加熱される。次に、欠
陥のあるチップは、未溶融の半田ボールとともにＰＣＢ
またはＰＣＣから取り除かれる。これにより、共晶半田
の一部の除去が行われる。しかしながら、残っている共
晶半田の量と平均の厚さは、チップを斜めにしたり傾け
たりせずに接点パッド上に残っている共晶半田だけを用
いて、新しく機能するチップをＰＣＢまたはＰＣＣ上に
直接取り付けるのに多過ぎる。
【０００６】最近では、ＰＣＢまたはＰＣＣ上に直接取
り付けるチップ上の半田ボールのグリッド・ピッチのサ
イズが、例えば約０．２２８６ミリメートル（９ミル）
に減少してきた。加えて、対応するＰＣＢまたはＰＣＣ
上の半田付け可能な金属の接点パッドの寸法もまた、例
えば約０．０７６２ｍｍＸ約０．１２７０ｍｍ（３ミル
Ｘ５ミル）に減少してきた。後述する本発明者によって
発見された理由により、上述した通常のリワーク方法
は、そのように比較的小さな半田ボールのグリッド・ピ
ッチまたは比較的小さな接点パッドにとってもはや有益
ではない。代替として、本発明者によって新しいリワー
ク方法が開発されたが、それについて以下に記載する。
【０００７】
【発明が解決しようとする課題】フリップ・チップ・コ
ンフィギュレーションで取り付けられた半導体チップを
半田ボールによって有機基板に接続する通常のリワーク
方法において、チップに関連する半田ボールのグリッド
・ピッチが比較的狭い場合または有機基板上の接点パッ
ドの寸法が比較的小さな場合に、隣接した半田ボール間
または有機基板上の隣接した接点パッド間では望ましく
ない半田ブリッジが生じる。本発明は、この望ましくな
い半田ブリッジを回避する新しいリワーク方法を提供す
るものである。
【０００８】
【課題を解決するための手段】本発明者は、ＰＣＢまた
はＰＣＣ上にフリップ・チップ・コンフィギュレーショ
ンで取り付けたチップとの接続で用いる通常のリワーク
方法は、チップの半田ボールのグリッド・ピッチが約
０．３５５６ミリメートル（１４ミル）よりも小さい、
例えば約０．２２８６ミリメートル（９ミル）をである
場合または対応するＰＣＢまたはＰＣＣ上の接点パッド
寸法が約０．１２７０ｍｍＸ約０．１５２４ｍｍ（５ミ
ルＸ６ミル）よりも小さい、例えば約０．０７６２ｍｍ
Ｘ約０．１２７０ｍｍ（３ミルＸ５ミル）である場合に
は望ましくないことを発見した。すなわち、本発明者
は、初めにＰＣＢまたはＰＣＣの各々の接点パッド上
に、そのうちの一部がリワーク中に用いられることにな
る比較的多量の半田、例えば約０．００１３１１立方ミ
リメートル （８０立方ミル ）の半田を与えることは、
隣接した半田ボール間または隣接した接点パッド間に望
ましくない半田ブリッジをしばしば生じさせ、望ましく
ない短絡回路を生じさせるため、対応する半田ボールの
グリッド・ピッチまたは接点パッドが比較的狭い場合に
は望ましくないことを発見したのである。
【０００９】上述の発見に加えて、本発明者は、上述し
た望ましくない半田ブリッジ現象を回避する新しいリワ
ーク方法も開発した。新しいリワーク方法の第１の実施
例では、欠陥のあるチップ上の半田ボールをＰＣＢまた
はＰＣＣのような有機基板上の接点パッドへ接続させる
共晶半田が共晶点に加熱され溶かされる。付着した半田
ボールとともに欠陥のあるチップが有機基板から除去さ
れ、その結果として有機基板上の接点パッドから共晶半
田の一部も除去される。次に、有機基板の接点パッド上
に残っている共晶半田の実質的に全てが除去される。有
機基板上の接点パッドのパターンに対応する共晶半田領
域のパターンを担持するデカル（ｄｅｃａｌ）が、有機
基板上の各々の接点パッドに予め選択された量の共晶半
田を付与するのに用いられる。この予め選択された量
は、半田ブリッジを回避しながらリワークできるよう
に、半田ボールのグリッド・ピッチと接点パッドの寸法
との関係において選択される。次に、機能するチップの
接点パッドに付着した半田ボールは、有機基板上の接点
パッドに付与された予め選択された量の共晶半田と接触
させられる。次に、予め選択された量の共晶半田が溶か
される。冷却して再凝固すると、予め選択された量の共
晶半田は、機械的かつ電気的にチップに付着した半田ボ
ールを有機基板上の接点パッドと接続させる。
【００１０】新しいリワーク方法の第２の実施例は、有
機基板上の各接点パッドに予め選択された量の共晶半田
を付与するためにデカルを用いないという点で、第１の
実施例と異なる。むしろ、予め選択された量の、例えば
錫が、欠陥のあるチップと交換されることになる機能す
るチップの各半田ボール上へ蒸着される。次に、これら
の錫をのせた半田ボールは、有機基板の接点パッド（ま
たは接点パッド上に残っている比較的少量の共晶半田）
と接触するように置かれる。次に、錫をのせた半田ボー
ルは、鉛−錫の共晶点に加熱される。この結果として、
蒸着した錫は半田ボール中の鉛と結合し、半田ボールの
下で予め選択された量の（液体の）鉛−錫の共晶半田を
形成する。冷却して再凝固すると、共晶半田は、機械的
かつ電気的にチップに付着した半田ボールを有機基板上
の接点パッドと接続させる。
【００１１】
【発明の実施の形態】本発明は、フリップ・チップ・コ
ンフィギュレーションで取り付けられた半導体チップを
半田ボールによって有機基板に接続する通常のリワーク
方法において、チップに関連する半田ボールのグリッド
・ピッチが比較的狭い場合または有機基板上の接点パッ
ドの寸法が比較的小さな場合、隣接した半田ボール間ま
たは有機基板上の隣接した接点パッド間の望ましくない
半田ブリッジを生じさせるという発見を含むものであ
る。加えて、本発明は、望ましくない半田ブリッジを回
避する新しいリワーク方法を含むものである。
【００１２】図１を参照すると、好ましい実施例である
装置１０は、対象とする例えば有機ＰＣＢまたはＰＣＣ
である（それ自身は装置１０の一部ではない）有機基板
４０を支持し加熱するホット・プレート２０を含み、本
発明のリワーク方法を実施するのに役立つものである。
ホット・プレート２０は、例えばアルミニウムから造ら
れ、好ましくは電気的に加熱される。以下でさらに詳し
く述べるように、ホット・プレート２０は、有機基板４
０を例えば１１５℃の温度に加熱する。
【００１３】図１に示したように、有機基板４０は好ま
しくはホット・プレート２０により間接的に支持される
のみである。すなわち、円柱状支持ロッド３０は、例え
ばステンレス・スティールから造られ、好ましくは有機
基板４０とホット・プレート２０の間に配置される。支
持ロッド３０の断面の直径は、例えば約３．１７５ミリ
メートル（１２５ミル）である。
【００１４】明らかに、装置１０で処理される有機基板
４０は、少なくとも１つの半導体チップ１００を担持す
る。このチップは、当然、半田ボール８０を介して有機
基板４０上にフリップ・チップ・コンフィギュレーショ
ンで取り付けられる。
【００１５】重要なこととして、前記装置１０は、ま
た、例えばステンレス・スティール製である（空洞の）
漏斗２００を含む。縦断面図では漏斗２００は円錐台状
の形状であるが、横断面図では漏斗２００は好ましくは
四角形状である。適切な方向に向けたときには、漏斗２
００は反転され、その比較的狭い端２１０が漏斗２００
の比較的広い端２２０よりも有機基板４０に接近するよ
うに配置される。比較的狭い端２１０は、半導体チップ
１００の長さと幅の寸法よりも大きい長さと幅を有する
ことに注意しなければならない。
【００１６】漏斗２００内には、漏斗２００の４つの角
に位置する４つのＨＧ（ホット・ガス）ノズル２３０が
あり、それらからは加熱された不活性ガス、例えば加熱
された窒素ガスの４つの流れが発生される。これら４つ
のＨＧノズルの各々に関係する体積流量は、例えば毎時
約０．０２７立方メートル（毎時１００立方フィート）
で、また加熱された不活性ガスの温度は、例えば２５０
℃である。さらに、漏斗２００内には、２つのＩＲ（イ
ンフラレッド、赤外）ランプ２４０を有し、そのワット
数は、例えば５００ワットである。４つのＨＧノズル２
３０と２つのＩＲランプ２４０は、以下に記載するよう
に、本発明のリワーク方法では加熱源として用いられ
る。４つのＨＧノズル２３０と２つのＩＲランプ２４０
を有する漏斗２００は、対象とする半導体チップへ４つ
のＨＧノズル２３０と２つのＩＲランプ２４０によって
生成される熱を直接与えかつ制限する役目を果たす。
【００１７】漏斗２００内の中心にあるのは、真空ピッ
クアップ・チューブ２５０である。以下でさらに詳しく
述べるように、本発明のリワーク方法において、真空ピ
ックアップ・チューブ２５０は、半導体チップを拾い上
げ、除去し、置くために用いられ、また別の目的にも用
いられる。
【００１８】図２（ａ）を参照すると、上述したよう
に、本発明のリワーク方法により除去され機能するチッ
プと交換されることになる欠陥のある半導体チップ１０
０が、例えばＰＣＢまたはＰＣＣのような有機基板４０
上に、フリップ・チップ・コンフィギュレーションで取
り付けられるとする。特に、有機基板４０が、対応する
チップ・サイトに、複数の半田付け可能な金属、例えば
銅の接点パッド５０を含み、これらの接点パッド５０の
各々は半田マスク６０に囲まれると想定する。また、欠
陥のあるチップ１００が対応する複数のチップ接点パッ
ド（図示せず）を含むものとする。さらに、比較的高い
融点を有する半田８０の領域、例えば９７重量パーセン
トの鉛と３重量パーセントの錫を含む半田の領域が、各
チップ接点パッドに取り付けられるものとする（半田領
域８０は、一般的には球状ではないのであるが、便宜
上、これらの半田領域８０は本明細書では半田ボール８
０として参照される。）さらに、各半田ボール８０が、
比較的低い融点を有する半田領域７０、例えば鉛−錫の
共晶組成を有する半田領域を介して、有機基板４０上の
接点パッド５０に機械的かつ電気的に接続されるものと
する。
【００１９】図２（ｂ）を参照すると、本発明のリワー
ク方法の第１の実施例において、まず、ホット・プレー
ト２０が、半田領域７０の融点よりは低いが室温よりは
高い温度、例えば１１５℃に有機基板４０を加熱するの
に使用される。この加熱が続く間、漏斗２００は、漏斗
２００の狭い端２１０が直接チップ１００のすぐ上にく
るまで下げられる。次に、４つのＨＧノズル２３０また
は２つのＩＲランプ２４０が、半田領域７０の融点、例
えば１８３℃に、例えば２０秒間、チップ１００を加熱
するのに用いられる。次に、ピックアップ・チューブ２
５０は、欠陥のあるチップ１００を溶けていない付着し
た半田ボール８０とともに拾い上げて除去するのに用い
られる。この結果、必然的に、全てというわけではない
が、半田領域７０の一部が除去されることになる。
【００２０】図２（ｃ）に示すように、ピックアップ・
チューブ２５０は、有機基板４０の接点パッド５０上に
残っている半田領域７０の直ぐ上に、かつこれに接触す
るように金属、例えば銅のブロック２６０を置くために
用いられる。重要なこととして、この金属ブロック２６
０は、半田領域７０と接触する表面上に、例として約
０．０２５４ミリメートル（１ミル）の厚さの錫／鉛の
共晶層を含む。錫／鉛の共晶層があるので、金属ブロッ
ク２６０は半田領域７０によって濡れやすくなる。金属
ブロック２６０が半田領域７０と接触している間、ホッ
ト・プレート２０は有機基板４０を加熱し、４つのＨＧ
ノズル２３０または２つのＩＲランプ２４０が金属ブロ
ック２６０を、そして、下にある半田領域７０を加熱す
るのに用いられる。好ましくは、金属２６０の加熱は半
田領域７０が溶ける温度で、例えば１０秒間続けられ
る。この時点で、溶けた半田領域７０の（１００パーセ
ントではないが）実質的に全てが金属ブロック２６０に
付着し、その後、ピックアップ・チューブ２５０でもっ
て（付着している溶けた半田領域７０とともに）除去さ
れる。結果として生じるチップ・サイトの外観を図２
（ｄ）に示す。
【００２１】図２（ｅ）を参照すると、本発明のリワー
ク・プロセスの第１の実施例の次のステップは、有機基
板４０上の各接点パッド５０上に予め選択された量の半
田２７０を配置することである。半田２７０は、比較的
低い融点（前記半田ボール８０よりも低い融点）を有す
るように選択される。例えば半田２７０は、１８３℃の
融点を有する鉛−錫の共晶組成を有するように選択され
る。さらに、以下でより詳しく述べるように、各接点パ
ッド５０上に置かれた半田２７０の量は、望ましくない
半田ブリッジを回避しながら、リワークができる量に選
択される。
【００２２】第１の実施例によれば、有機基板４０上の
各接点パッド５０上への予め選択された量の半田２７０
の配置は、デカル２８０を用いて達成される。このデカ
ル２８０は、金属の、例えばステンレス・スティールの
層を含み、予め選択された量の半田２７０が有機基板４
０上の接点パッド５０のパターンに対応するパターンに
配列されている。そのようなデカルは、金属層にフォト
レジストの層を付け、フォトレジストを露光現像して接
点パッド５０のパターンに対応するフォトレジスト中の
開口のパターンを形成することにより容易に形成され
る。次に、望ましい半田の組成物が、例えば電気めっき
により、フォトレジスト中の開口の中とフォトレジスト
上に堆積される。フォトレジストを除去することで望ま
しいデカル２８０が結果として得られる。
【００２３】明らかなこととして、デカル２８０はピッ
クアップ・チューブ２５０を用いて拾い上げられ、半田
領域２７０を接点パッド５０に接触させて（または半田
領域７０を接点パッド５０上に残して）、有機基板４０
の接点パッド５０の上に配置される。このように配置さ
れている間、ホット・プレート２０は有機基板４０を加
熱し、４つのＨＧノズル２３０または２つのＩＲランプ
２４０はデカル２８０を加熱する。そのような加熱が、
例えば４０秒間、半田領域２７０が溶け、接点パッド５
０上に転移する温度で続けられる。結果として生じるチ
ップ・サイトの外観を図２（ｆ）に示す。
【００２４】本発明のリワーク・プロセスの第１の実施
例の最後のステップは、初めに、半田領域２７０と接点
パッド５０にフラックス剤を付与することを含む。次
に、ピックアップ・チューブ２５０が、欠陥のあるチッ
プ１００の除去により空いたチップ・サイト上に半田ボ
ール３１０を担持している機能する半導体チップ３００
を配置するのに用いられる。明らかなこととして、半田
ボール３１０は半田領域２７０と接触して置かれ、ホッ
ト・プレート２０と４つのＨＧノズル２３０または２つ
のＩＲランプ２４０は半田領域２７０を溶かすために熱
を加えるのに用いられる。冷却して再凝固すると、半田
領域２７０は、機械的かつ電気的に半田ボール３１０を
有機基板４０上の接点パッド５０に接続させる。結果と
して生じるチップ・サイトの外観を図２（ｇ）に示す。
【００２５】記載したように、各接点パッド５０上に置
かれる予め選択された量の半田２７０は、望ましくない
半田ブリッジを回避しながら、リワークが達成できるよ
うに選択される。一般的に、この選択は、半田ボールの
グリッド・ピッチと接点パッド５０の寸法であるその面
積の両方に依存する。従って、一般的に、予め選択され
た量というのは、最も簡便には、予め選択された量を変
化させることによって、経験的に決定される。すなわ
ち、比較的多量の半田量２７０が、初めに（望ましいサ
イズである）接点パッド５０の各々に付与され、（望ま
しい半田ボールのグリッド・ピッチを有する）機能する
チップが半田領域２７０上に取り付けられ、半田領域２
７０が溶かされ冷却され、その後、隣接した半田ボール
と接点パッドが、半田ブリッジの存在を検出するために
物理的に試験される。代替として、対応する短絡回路の
存在を検出するために電気的試験が行われる。もし、半
田ブリッジ、つまり短絡回路であることが検出された
ら、半田２７０の量は、半田ブリッジが検出されなくな
るまで、つまりショート回路が検出されなくなるまで減
らされる。
【００２６】例えば、上述の経験に基づく手順を用い
て、半田ボールのグリッド・ピッチが約０．２２８６ミ
リメートル（９ミル）で、各接点パッド５０の表面面積
が約０．００９６７４平方ミリメートル （１５平方ミ
ル ）（約０．０７６２ｍｍＸ約０．１２７０ｍｍ（３
ミルＸ５ミル））である場合、各半田領域２７０の量
が、例えば約０．０００６５５５立方ミリメートル
（４０立方ミル ）であれば、リワークを容易に達成す
ることができ、半田ブリッジを回避できることが発見さ
れた。重要なことは、そのような半田量がリワークに用
いられ、例えば接点パッド５０上に置かれ、機能するチ
ップと半田ボールとの機械的かつ電気的な接続に用いら
れるとき、接点パッドから半田ボールまで計ったこの半
田量の厚さは、平均値が約０．０４４２０ミリメートル
（１．７４ミル）であり、その標準偏差は約０．００７
８７４ミリメートル（０．３１ミル）である。これは、
半田領域７０の厚さの平均値が約０．０４０１３ミリメ
ートル（１．５８ミル）で、その標準偏差が約０．００
３０４８ミリメートル（０．１２ミル）である、リワー
クされていないチップとは対照的である。
【００２７】本発明のリワーク・プロセスの第２の実施
例の初めの３ステップは、図３（ａ）〜図３（ｄ）に示
すように、第１の実施例の初めの３ステップと同じであ
る。第２の実施例は、デカルを有機基板４０上の各接点
パッド５０へ予め選択された量の半田２７０を付与する
ために用いない点で第１の実施例とは異なる。むしろ、
機能するチップ３００の各半田ボール３１０が例えば９
７重量パーセントの鉛と３重量パーセントの錫を含む組
成を有する場合に、錫の層３２０が、例えば蒸着によっ
て各半田ボール３１０の上に付着される。次に、図３
（ｅ）に示すように、ピックアップ・チューブ２５０
は、錫の各層３２０が対応する接点パッド５０（または
比較的少量の半田７０がまだ接点パッド５０上に残って
いる）と接触して、チップ・サイト上に機能するチップ
３００を配置させるのに用いられる。次に、ホット・プ
レート２０と４つのＨＧノズル２３０または２つのＩＲ
ランプ２４０を用いて、チップ・サイトの温度が鉛−錫
の共晶点、すなわち、１８３℃に上げられる。図３
（ｆ）に示すように、この結果、各層３２０の錫が対応
する半田ボール３１０の鉛と結合して、（液体の）共晶
半田組成の部分３３０、すなわち６３重量パーセントの
鉛と３７重量パーセントの錫を含む組成物を形成する。
冷却と再凝固を経て、半田３３０は、機械的かつ電気的
に各半田ボール３１０を対応する接点パッド５０に接続
する。
【００２８】第２の実施例では、錫の層３２０の厚さ、
したがって共晶半田３３０の量は、簡便には、経験的に
決定される。もし、半田ボールのグリッド・ピッチが約
０．２２８６ミリメートル（９ミル）で各接点パッド５
０の表面面積が約０．００９６７４平方ミリメートル
（１５平方ミル ）（約０．０７６２ｍｍＸ約０．１２
７０ｍｍ（３ミルＸ５ミル））なら、そのときは経験的
手順を用いることにより、半田３３０の量が、例えば約
０．０００３７７立方ミリメートル（２０立方ミル）で
あれば、リワークが容易に達成でき、半田ブリッジがは
回避されることが発見されている。そのような量をリワ
ークに用いる場合、結果として得られる接点パッドから
半田ボールまで計った半田量の厚さの平均値は約０．０
３６５８ミリメートル（１．４４１ミル）で、対応する
標準偏差は約０．００６８５８ミリメートル（０．２７
ミル）である。対照的に、もし、第２の実施例で用いた
手順が初めにフリップ・チップ・コンフィギュレーショ
ンでチップを取り付けるのに用いると、そのときの半田
量の厚さの平均値は約０．０１２７ミリメートル（０．
５ミル）で、標準偏差は約０．００２７９４ミリメート
ル（０．１１ミル）を有することになる。
【００２９】本発明は、特に明細書中の好ましい実施例
を参照しながら記述してきた。本発明の主旨と範囲から
逸脱することなく、形式や詳細における様々な変更がで
きることは当業者には理解されよう。
【図面の簡単な説明】
【図１】本発明のリワーク・プロセスを実施するために
有効な装置の断面図である。
【図２】（ａ）〜（ｇ）は、本発明のリワーク・プロセ
スの第１の実施例に記載されたステップを示す。
【図３】（ａ）〜（ｆ）は、本発明のリワーク・プロセ
スの第２の実施例に記載されたステップを示す。
【符号の説明】
１０ ： 装置 ２０ ： ホットプレート ３０ ： 円筒状支持ロッド ４０ ： 有機基板 ５０ ： 接点パッド ６０ ： 半田マスク ７０ ： 半田領域 ８０ ： 半田ボール １００ ： 欠陥のある半導体チップ ２００ ： 漏斗 ２１０ ： 漏斗の比較的狭い端 ２２０ ： 漏斗の比較的広い端 ２３０ ： ＨＧノズル ２４０ ： ＩＲランプ ２５０ ： 真空ピックアップ・チューブ ２６０ ： 金属ブロック ２７０ ： 予め選択された量の半田 ２８０ ： デカ−ル ３００ ： 機能する半導体チップ ３１０ ： 半田ボール ３２０ ： 錫の層 ３３０ ： 半田
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年２月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】明らかなこととして、デカル２８０はピッ
クアップ・チューブ２５０を用いて拾い上げられ、半田
領域２７０を接点パッド５０（または接点パッド５０上
に残っている半田領域７０）に接触させて、有機基板４
０の接点パッド５０の上に配置される。このように配置
されている間、ホット・プレート２０は有機基板４０を
加熱し、４つのＨＧノズル２３０または２つのＩＲラン
プ２４０はデカル２８０を加熱する。そのような加熱
が、例えば４０秒間、半田領域２７０が溶け、接点パッ
ド５０上に転移する温度で続けられる。結果として生じ
るチップ・サイトの外観を図２（ｆ）に示す。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】記載したように、各接点パッド５０上に置
かれる予め選択された量の半田２７０は、望ましくない
半田ブリッジを回避しながら、リワークが達成できるよ
うに選択される。一般的に、この選択は、半田ボールの
グリッド・ピッチと、接点パッド５０の寸法したがって
その面積との両方に依存する。従って、一般的に、予め
選択された量というのは、最も簡便には、予め選択され
た量を変化させることによって、経験的に決定される。
すなわち、比較的多量の半田量２７０が、初めに（望ま
しいサイズである）接点パッド５０の各々に付与され、
（望ましい半田ボールのグリッド・ピッチを有する）機
能するチップが半田領域２７０上に取り付けられ、半田
領域２７０が溶かされ冷却され、その後、隣接した半田
ボールと接点パッドが、半田ブリッジの存在を検出する
ために物理的に試験される。代替として、対応する短絡
回路の存在を検出するために電気的試験が行われる。も
し、半田ブリッジ、つまり短絡回路であることが検出さ
れたら、半田２７０の量は、半田ブリッジが検出されな
くなるまで、つまりショート回路が検出されなくなるま
で減らされる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】本発明のリワーク・プロセスの第２の実施
例の初めの３ステップは、図３（ａ）〜図３（ｄ）に示
すように、第１の実施例の初めの３ステップと同じであ
る。第２の実施例は、デカルを有機基板４０上の各接点
パッド５０へ予め選択された量の半田２７０を付与する
ために用いない点で第１の実施例とは異なる。むしろ、
機能するチップ３００の各半田ボール３１０が例えば９
７重量パーセントの鉛と３重量パーセントの錫を含む組
成を有する場合に、錫の層３２０が、例えば蒸着によっ
て各半田ボール３１０の上に付着される。次に、図３
（ｅ）に示すように、ピックアップ・チューブ２５０
は、錫の各層３２０を対応する接点パッド５０（または
接点パッド５０上に残っている比較的少量の半田７０）
と接触させて、チップ・サイト上に機能するチップ３０
０を配置させるのに用いられる。次に、ホット・プレー
ト２０と４つのＨＧノズル２３０または２つのＩＲラン
プ２４０を用いて、チップ・サイトの温度が鉛−錫の共
晶点、すなわち、１８３℃に上げられる。図３（ｆ）に
示すように、この結果、各層３２０の錫が対応する半田
ボール３１０の鉛と結合して、（液体の）共晶半田組成
の部分３３０、すなわち６３重量パーセントの鉛と３７
重量パーセントの錫を含む組成物を形成する。冷却と再
凝固を経て、半田３３０は、機械的かつ電気的に各半田
ボール３１０を対応する接点パッド５０に接続する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エイ・ジャイマレズ アメリカ合衆国ニューヨーク州エンディコ ット サウス・メイン・ストリート119 (72)発明者 ヨセフ・イー・ジマル アメリカ合衆国ニューヨーク州ビンハムト ン アヘン・ロード341

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数の半田領域を介して有機基板上の接点
    パッドに取り付けた欠陥のある半導体チップのリワーク
    方法であって、 前記複数の半田領域の各々が、前記チップの接点パッド
    と物理的に接触して第１の比較的高い融点を有する第１
    の半田領域と、前記有機基板の接点パッドと物理的に接
    触して第２の比較的低い融点を有する第２の半田領域を
    含み、 少なくとも前記第２の融点に前記複数の半田領域の各々
    を加熱するステップと、 前記欠陥のあるチップを、少なくとも前記複数の半田領
    域の各々の第１の半田領域を含めて前記有機基板から除
    去するステップと、 前記有機基板の前記接点パッド上に残っている前記複数
    の半田領域の実質的に全てを除去するステップと、 前記第２の融点を有する予め選択された量の半田を前記
    有機基板の前記接点パッドの各々に付与するステップ
    と、 機能する半導体チップの接点パッドに付着させた前記第
    １の融点を有する複数の半田領域を前記有機基板の前記
    接点パッドに付与された半田と接触させるステップと、 前記有機基板の前記接点パッドに付与された前記半田を
    前記第２の融点に加熱するステップからなることを特徴
    とする半導体チップのリワーク方法。
  2. 【請求項２】前記有機基板の前記接点パッド上に残って
    いる前記複数の半田領域の実質的に全てを除去する前記
    ステップは、金属ブロックを前記有機基板の前記接点パ
    ッド上に残っている前記複数の半田領域と接触するよう
    に配置するステップを含み、 前記金属ブロックは、前記有機基板の前記接点パッド上
    に残っている前記複数の半田領域によって濡れるように
    調整された表面を有することを特徴とする請求項１記載
    の半導体チップのリワーク方法。
  3. 【請求項３】前記予め選択された量の半田を付与するス
    テップは、 前記有機基板の接点パッドのパターンに対応するパター
    ンに複数の予め選択された量の半田を担持する金属層を
    前記有機基板の前記接点パッドに接触させ、 前記複数の予め選択された量の半田を加熱するステップ
    を含むことを特徴とする請求項１記載の半導体チップの
    リワーク方法。
  4. 【請求項４】前記有機基板は、プリント・サーキット・
    ボードであることを特徴とする請求項１記載の半導体チ
    ップのリワーク方法。
  5. 【請求項５】前記有機基板は、プリント・サーキット・
    カードであることを特徴とする請求項１記載の半導体チ
    ップのリワーク方法。
  6. 【請求項６】第１の複数の半田領域を介して有機基板上
    の接点パッドに取り付けた欠陥のある半導体チップのリ
    ワーク方法であって、 前記第１の複数の半田領域の各々が前記チップの接点パ
    ッドと物理的に接触して、第１の比較的高い融点を有す
    る第１の半田領域と、前記有機基板の接点パッドと物理
    的に接触して、第２の比較的低い融点を有する第２の半
    田領域を含み、 少なくとも前記第２の融点に前記第１の複数の半田領域
    の各々を加熱するステップと、 前記欠陥のあるチップを、少なくとも前記第１の複数の
    半田領域の各々の第１の半田領域を含めて前記有機基板
    から除去するステップと、 前記有機基板の前記接点パッド上に残っている前記第１
    の複数の半田領域の実質的に全てを除去するステップ
    と、 機能する半導体チップの接点パッドに付着させた第２の
    複数の半田領域を前記有機基板の前記接点パッドに接触
    させるステップを含み、 前記第２の複数の半田領域の各々が第３と第４の半田領
    域を含み、前記第３の半田領域の各々が前記第１の融点
    を示し、前記第４の半田領域の各々が前記第１の融点ま
    たは前記第２の融点のどちらとも異なる融点を示すこと
    を特徴としており、 さらに、前記第４の半田領域の各々を前記第２の融点に
    実質的に等しい融点を示すように変更するステップを含
    むことを特徴とする半導体チップのリワーク方法。
  7. 【請求項７】前記変更ステップは、前記第２の複数の半
    田領域を前記第２の融点に加熱するステップを含むこと
    を特徴とする請求項６記載の半導体チップのリワーク方
    法。
  8. 【請求項８】前記有機基板の前記接点パッド上に残って
    いる前記第１の複数の半田領域の実質的に全てを除去す
    る前記ステップは、金属ブロックを前記有機基板の前記
    接点パッド上に残っている前記第１の複数の半田領域と
    接触するように配置するステップを含み、 前記金属ブロックは、前記有機基板の前記接点パッド上
    に残っている前記第１の複数の半田領域によって濡れる
    ように調整された表面を有することを特徴とする請求項
    ６記載の半導体チップのリワーク方法。
  9. 【請求項９】前記有機基板は、プリント・サーキット・
    ボードであることを特徴とする請求項６記載の半導体チ
    ップのリワーク方法。
  10. 【請求項１０】前記有機基板は、プリント・サーキット
    ・カードであることを特徴とする請求項６記載の半導体
    チップのリワーク方法。
JP03176796A 1995-02-24 1996-02-20 半導体チップのリワーク方法 Expired - Fee Related JP3470934B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/394,684 US5542601A (en) 1995-02-24 1995-02-24 Rework process for semiconductor chips mounted in a flip chip configuration on an organic substrate
US394684 1995-02-24

Publications (2)

Publication Number Publication Date
JPH08250544A true JPH08250544A (ja) 1996-09-27
JP3470934B2 JP3470934B2 (ja) 2003-11-25

Family

ID=23559998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03176796A Expired - Fee Related JP3470934B2 (ja) 1995-02-24 1996-02-20 半導体チップのリワーク方法

Country Status (3)

Country Link
US (1) US5542601A (ja)
EP (1) EP0729178A1 (ja)
JP (1) JP3470934B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007256A (ko) * 2011-06-30 2013-01-18 삼성테크윈 주식회사 본딩 불량 다이의 리워크 장치 및 방법

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871139A (en) * 1994-07-20 1999-02-16 Praxair S.T. Technology, Inc. Debrazing of structures with a powdered wicking agent
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
MY130223A (en) * 1996-08-27 2007-06-29 Nippon Steel Corp Semiconductor device provided with low melting point metal bumps and process for producing same
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
US6202918B1 (en) 1997-01-28 2001-03-20 Eric Hertz Method and apparatus for placing conductive preforms
US6230963B1 (en) 1997-01-28 2001-05-15 Eric L. Hertz Method and apparatus using colored foils for placing conductive preforms
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6655997B2 (en) 1997-06-25 2003-12-02 Chua Sze Lam Electrical connector with a releasable housing
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
US6151380A (en) * 1998-02-11 2000-11-21 Glenbrook Technologies Inc. Ball grid array re-work assembly with X-ray inspection system
US6009145A (en) * 1998-02-11 1999-12-28 Glenbrook Technologies Inc. Ball grid array re-work assembly with X-ray inspection system
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6196439B1 (en) 1998-05-29 2001-03-06 International Business Machines Corporation Method and apparatus for μBGA removal and reattach
US6034875A (en) * 1998-06-17 2000-03-07 International Business Machines Corporation Cooling structure for electronic components
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6395482B1 (en) 1999-01-13 2002-05-28 The Rockfeller University Method of determining susceptibility to schizophrenia
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3872232B2 (ja) * 1999-06-25 2007-01-24 株式会社日立製作所 はんだ除去装置
US6281466B1 (en) * 1999-06-28 2001-08-28 Newcor, Inc. Projection welding of an aluminum sheet
US6253675B1 (en) 1999-06-29 2001-07-03 Carl P. Mayer Solder paste stenciling apparatus and method of use for rework
JP2001036232A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd ハンダ除去装置
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6482680B1 (en) * 2001-07-20 2002-11-19 Carsem Semiconductor Sdn, Bhd. Flip-chip on lead frame
US7235886B1 (en) 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7234218B2 (en) * 2005-03-08 2007-06-26 International Business Machines Corporation Method for separating electronic component from organic board
US20070007323A1 (en) * 2005-07-06 2007-01-11 International Business Machines Corporation Standoff structures for surface mount components
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US20080206960A1 (en) * 2007-02-27 2008-08-28 International Business Machines Corporation Reworkable chip stack
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US8444043B1 (en) 2012-01-31 2013-05-21 International Business Machines Corporation Uniform solder reflow fixture
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
CN104599986A (zh) * 2014-12-12 2015-05-06 南通富士通微电子股份有限公司 倒装焊中虚焊产品的返工方法
US10256204B2 (en) 2016-11-08 2019-04-09 Globalfoundries Inc. Separation of integrated circuit structure from adjacent chip
EP3759733A1 (en) 2018-02-28 2021-01-06 Raytheon Company A system and method for reworking a flip chip mounted on an electronic device using a mill to remove the chip and replacing the chip with a new chip in the milled area

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731866A (en) * 1971-01-04 1973-05-08 Cogar Corp Apparatus for removing and replacing multi-pinned components mounted on circuit boards
US3751799A (en) * 1972-04-26 1973-08-14 Ibm Solder terminal rework technique
JPS54162465A (en) * 1978-06-14 1979-12-24 Hitachi Ltd Chip replacing method
US4416408A (en) * 1981-05-22 1983-11-22 Ernst Spirig Solder removing device
DE3720912A1 (de) * 1986-07-03 1988-01-07 Licentia Gmbh Verfahren und anordnung zum reflow-loeten und reflow-entloeten von leiterplatten
US4954453A (en) * 1989-02-24 1990-09-04 At&T Bell Laboratories Method of producing an article comprising a multichip assembly
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5072874A (en) * 1991-01-31 1991-12-17 Microelectronics And Computer Technology Corporation Method and apparatus for using desoldering material
US5284286A (en) * 1991-10-31 1994-02-08 International Business Machines Corporation Porous metal block for removing solder or braze from a substate and a process for making the same
US5392980A (en) * 1993-12-29 1995-02-28 Dell Usa, L.P. Method and apparatus for reworking ball grid array packages to allow reuse of functional devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007256A (ko) * 2011-06-30 2013-01-18 삼성테크윈 주식회사 본딩 불량 다이의 리워크 장치 및 방법

Also Published As

Publication number Publication date
JP3470934B2 (ja) 2003-11-25
US5542601A (en) 1996-08-06
EP0729178A1 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
JP3470934B2 (ja) 半導体チップのリワーク方法
US5255839A (en) Method for solder application and reflow
US5705858A (en) Packaging structure for a hermetically sealed flip chip semiconductor device
TWI330876B (en) Method for forming multi-layer bumps on a substrate
JPH03166739A (ja) 半田付け方法
KR20020006468A (ko) 솔더 범프 형성 방법 및 반도체 디바이스 제조 방법
US5921462A (en) Ball grid array ball placement method and apparatus
EP0845807B1 (en) Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer
JPH08288637A (ja) 電子部品および電子部品の半田付け方法
US7353983B2 (en) Vertical removal of excess solder from a circuit substrate
US5909838A (en) Method of solder removal
US6610430B1 (en) Method of attaching a device to a circuit board
JPH09246319A (ja) フリップチップ実装方法
JPH07263450A (ja) 半田バンプの形成方法
US6902100B2 (en) Method of improving the quality of soldered connections
JP3266414B2 (ja) はんだ供給法
JPH02206138A (ja) フリップチップ実装方法
JP3186350B2 (ja) 半田バンプの形成方法およびバンブ付き電子部品
JPH07273438A (ja) プリント配線板の製造方法
Vasan et al. Flip chip rework process
JPH03101191A (ja) ビア充填方法
JPS5850743A (ja) ボンデイング治具
JP3997614B2 (ja) 実装ハンダ付け方法
JP3794766B2 (ja) 半田層形成方法
JP2000151085A (ja) 電子回路装置及び電子部品の配線基板実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees