JPH08250521A - ペレットはんだ付け方法 - Google Patents
ペレットはんだ付け方法Info
- Publication number
- JPH08250521A JPH08250521A JP7079410A JP7941095A JPH08250521A JP H08250521 A JPH08250521 A JP H08250521A JP 7079410 A JP7079410 A JP 7079410A JP 7941095 A JP7941095 A JP 7941095A JP H08250521 A JPH08250521 A JP H08250521A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- pellet
- point solder
- melting point
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】
【目的】 ペレットを基台表面にはんだ付けする際に接
合面の気密性と接合強度とを高いレベルで両立させるペ
レットはんだ付け方法を提供すること 【構成】 基台２０の表面にペレット３０をはんだ付け
するにあたり、ペレット３０の接合面にあらかじめ低融
点はんだ層１と高融点はんだ層２とを混在させて形成し
ておき、基台表面にペレットを位置決めして前記はんだ
層を基台表面に当接させた状態で適宜に加熱して前記は
んだ層を溶融させる。加熱工程では低融点はんだ層だけ
でなく高融点はんだ層も溶融させる。これにより接合面
には、低融点はんだ層と高融点はんだ層が介在するの
で、低融点はんだ層により気密性が保持され、高融点は
んだ層により所望の接合強度が得られる。
合面の気密性と接合強度とを高いレベルで両立させるペ
レットはんだ付け方法を提供すること 【構成】 基台２０の表面にペレット３０をはんだ付け
するにあたり、ペレット３０の接合面にあらかじめ低融
点はんだ層１と高融点はんだ層２とを混在させて形成し
ておき、基台表面にペレットを位置決めして前記はんだ
層を基台表面に当接させた状態で適宜に加熱して前記は
んだ層を溶融させる。加熱工程では低融点はんだ層だけ
でなく高融点はんだ層も溶融させる。これにより接合面
には、低融点はんだ層と高融点はんだ層が介在するの
で、低融点はんだ層により気密性が保持され、高融点は
んだ層により所望の接合強度が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体ダイアフ
ラム型圧力センサのような電子デバイスのパッケージン
グや実装に利用されるペレットはんだ付け方法に関し、
特に、ペレットを基台表面に気密に密着させて強固に接
合するはんだ付け方法に関する。
ラム型圧力センサのような電子デバイスのパッケージン
グや実装に利用されるペレットはんだ付け方法に関し、
特に、ペレットを基台表面に気密に密着させて強固に接
合するはんだ付け方法に関する。
【０００２】
【従来の技術】電子デバイスのパッケージングや実装に
おいては、金属や半導体あるいはガラスやセラミックな
どの単独または複合材料からなるペレット（チップ）を
ステムや配線板などの基台に接合することが多い。この
種の接合のことをダイ・ボンディングとかペレット・マ
ウントなどと呼んでいる。適応対象により共晶合金法・
接着剤法・はんだ法・ガラス法などが適宜に使い分けら
れている。
おいては、金属や半導体あるいはガラスやセラミックな
どの単独または複合材料からなるペレット（チップ）を
ステムや配線板などの基台に接合することが多い。この
種の接合のことをダイ・ボンディングとかペレット・マ
ウントなどと呼んでいる。適応対象により共晶合金法・
接着剤法・はんだ法・ガラス法などが適宜に使い分けら
れている。
【０００３】本発明の対象であるはんだ法はウエハ状態
で蒸着等の方法によりはんだを形成後ダイシングを行い
チップに分割できるので、個別のステムごとに１つ１つ
チップをのせて加熱する方法よりもチップとはんだが密
着しており、またステムに、はんだリングをのせる手間
がなく作業性が簡易で量産性が高いという特徴がある。
そして、かかるはんだ法により接合する構造の一例を示
すと、以下のようなものがある。すなわち図６に示すの
は半導体ダイアフラム型圧力センサのパッケージング構
造である。同図に示すように金属ステム２０の中央に導
圧穴１４が貫通形成され、このステム２０の下面中央に
導圧穴１４と連通する導圧パイプ５が接合されている。
ステム２０の上面中央にセンサ・ペレット３０が接合さ
れている。センサ・ペレット３０は、下面中央が除去さ
れて薄肉のダイアフラム４ａを備えた半導体（シリコ
ン）からなるセンサチップ４と、この素子４の下面に一
体化された角筒型の台座３とからなる。台座３の中空部
３ａが導圧穴１４および導圧パイプ５につながってい
る。
で蒸着等の方法によりはんだを形成後ダイシングを行い
チップに分割できるので、個別のステムごとに１つ１つ
チップをのせて加熱する方法よりもチップとはんだが密
着しており、またステムに、はんだリングをのせる手間
がなく作業性が簡易で量産性が高いという特徴がある。
そして、かかるはんだ法により接合する構造の一例を示
すと、以下のようなものがある。すなわち図６に示すの
は半導体ダイアフラム型圧力センサのパッケージング構
造である。同図に示すように金属ステム２０の中央に導
圧穴１４が貫通形成され、このステム２０の下面中央に
導圧穴１４と連通する導圧パイプ５が接合されている。
ステム２０の上面中央にセンサ・ペレット３０が接合さ
れている。センサ・ペレット３０は、下面中央が除去さ
れて薄肉のダイアフラム４ａを備えた半導体（シリコ
ン）からなるセンサチップ４と、この素子４の下面に一
体化された角筒型の台座３とからなる。台座３の中空部
３ａが導圧穴１４および導圧パイプ５につながってい
る。
【０００４】センサチップ４にはピエゾ抵抗効果を利用
して自身の歪みを検出するブリッジ回路などが集積形成
されている。その回路とリードピン１０とがワイヤーボ
ンディングされ、またステム２０の上面側に装着された
キャップ９によってペレット周辺が全体的に覆われてい
る。
して自身の歪みを検出するブリッジ回路などが集積形成
されている。その回路とリードピン１０とがワイヤーボ
ンディングされ、またステム２０の上面側に装着された
キャップ９によってペレット周辺が全体的に覆われてい
る。
【０００５】ペレット３０の台座３はシリコン単結晶ま
たはパイレックスガラスからなる。ペレット３０の底面
すなわち台座３の底面（ステム２０との接合面）は、外
形は正方形で内形は中空部３ａを取り囲む円形の環状に
なっている。ペレット３０の底面はＣｒ／Ｐｔ／Ａｕ層
などであらかじめメタライズされている。
たはパイレックスガラスからなる。ペレット３０の底面
すなわち台座３の底面（ステム２０との接合面）は、外
形は正方形で内形は中空部３ａを取り囲む円形の環状に
なっている。ペレット３０の底面はＣｒ／Ｐｔ／Ａｕ層
などであらかじめメタライズされている。
【０００６】そして、ペレット３０のメタライズされた
底面と金属ステム２０とがはんだ付けされている。図中
の符号４０はそのはんだ層を指している。ペレット３０
とステム２０とをはんだ付けする工程では、まずペレッ
ト３０のメタライズ底面にはんだ層４０をあらかじめ形
成しておき、これをステム２０に当接して加熱し、はん
だ層４０を溶融してはんだ付けする。
底面と金属ステム２０とがはんだ付けされている。図中
の符号４０はそのはんだ層を指している。ペレット３０
とステム２０とをはんだ付けする工程では、まずペレッ
ト３０のメタライズ底面にはんだ層４０をあらかじめ形
成しておき、これをステム２０に当接して加熱し、はん
だ層４０を溶融してはんだ付けする。
【０００７】
【発明が解決しようとする課題】図６に示したパッケー
ジング構造の半導体ダイアフラム型圧力センサは、ペレ
ット３０の内外の圧力差でセンサチップ４に設けられた
ダイアフラム４ａが撓み、その撓みが電気信号に変換さ
れる。したがって、はんだ層４０によるペレット３０と
ステム２０との接合部分は圧力漏れがないように気密に
接合されていなければならない。またペレット３０の内
部が正圧になる使用状態では、その圧力によりペレット
３０をステム２０から引きはがす力が作用する。そのた
めペレット３０とステム２０との接合強度は充分に高く
なければならない。
ジング構造の半導体ダイアフラム型圧力センサは、ペレ
ット３０の内外の圧力差でセンサチップ４に設けられた
ダイアフラム４ａが撓み、その撓みが電気信号に変換さ
れる。したがって、はんだ層４０によるペレット３０と
ステム２０との接合部分は圧力漏れがないように気密に
接合されていなければならない。またペレット３０の内
部が正圧になる使用状態では、その圧力によりペレット
３０をステム２０から引きはがす力が作用する。そのた
めペレット３０とステム２０との接合強度は充分に高く
なければならない。
【０００８】ところで、上記気密性の向上と接合強度の
向上は相反するもので、両方を同時に満足するのは困難
であった。すなわち、例えば低融点はんだを使用する
と、接合面でのはんだ層４０とペレット表面およびステ
ム表面の親和性・密着性が高く、微小隙間のない気密性
の高い接合を実現できる。しかし低融点はんだによる接
合強度は高融点はんだを用いた場合より劣る。さらに、
流動性がよいため、導圧穴１４内に侵入し、開口径をせ
ばめたり閉塞してしまうおそれがある。一方、高融点は
んだを用いると接合強度は強いが、金属面に対するぬれ
性に劣り、接合部の気密性を高めるのは難しい。
向上は相反するもので、両方を同時に満足するのは困難
であった。すなわち、例えば低融点はんだを使用する
と、接合面でのはんだ層４０とペレット表面およびステ
ム表面の親和性・密着性が高く、微小隙間のない気密性
の高い接合を実現できる。しかし低融点はんだによる接
合強度は高融点はんだを用いた場合より劣る。さらに、
流動性がよいため、導圧穴１４内に侵入し、開口径をせ
ばめたり閉塞してしまうおそれがある。一方、高融点は
んだを用いると接合強度は強いが、金属面に対するぬれ
性に劣り、接合部の気密性を高めるのは難しい。
【０００９】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、ペレットを基台表面にはんだ付けする際に接合面の
気密性と接合強度とを高いレベルで両立させることので
きるペレットはんだ付け方法を提供することにある。
もので、その目的とするところは、上記した問題を解決
し、ペレットを基台表面にはんだ付けする際に接合面の
気密性と接合強度とを高いレベルで両立させることので
きるペレットはんだ付け方法を提供することにある。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために、本発明に係るペレットはんだ付け方法では、基
台の表面にペレットをはんだ付けするにあたり、ペレッ
トの接合面にあらかじめ低融点はんだ層と高融点はんだ
層とを混在させて形成しておき、基台表面にペレットを
位置決めして前記はんだ層を基台表面に当接させた状態
で適宜に加熱して前記はんだ層を溶融させるようにし
た。そして前記の加熱工程では低融点はんだ層だけでな
く前記高融点はんだ層も溶融させる方法と、低融点はん
だ層のみを溶融させる方法がある。
ために、本発明に係るペレットはんだ付け方法では、基
台の表面にペレットをはんだ付けするにあたり、ペレッ
トの接合面にあらかじめ低融点はんだ層と高融点はんだ
層とを混在させて形成しておき、基台表面にペレットを
位置決めして前記はんだ層を基台表面に当接させた状態
で適宜に加熱して前記はんだ層を溶融させるようにし
た。そして前記の加熱工程では低融点はんだ層だけでな
く前記高融点はんだ層も溶融させる方法と、低融点はん
だ層のみを溶融させる方法がある。
【００１１】また、別の方法としては、基台の表面にペ
レットをはんだ付けするにあたり、前記ペレットの接合
面にあらかじめ低融点はんだ層と高融点はんだ層の少な
くとも一方を形成するとともに、前記基台表面のペレッ
ト装着位置に、低融点はんだ層と高融点はんだ層のうち
少なくとも前記ペレットの接合面に形成していないはん
だ層を形成し、前記基台表面の所定位置に前記ペレット
を位置決めして当接させた状態で適宜に加熱して前記は
んだ層を溶融させるようにしてもよい。
レットをはんだ付けするにあたり、前記ペレットの接合
面にあらかじめ低融点はんだ層と高融点はんだ層の少な
くとも一方を形成するとともに、前記基台表面のペレッ
ト装着位置に、低融点はんだ層と高融点はんだ層のうち
少なくとも前記ペレットの接合面に形成していないはん
だ層を形成し、前記基台表面の所定位置に前記ペレット
を位置決めして当接させた状態で適宜に加熱して前記は
んだ層を溶融させるようにしてもよい。
【００１２】また、前記ペレットの接合面に低融点はん
だ層と高融点はんだ層とを互いに重ならないように並ん
でパターン形成する方法と、低融点はんだ層と高融点は
んだ層とを積層してパターン形成する方法とがある。そ
して低融点はんだ層および高融点はんだ層は蒸着により
パターン形成すると良い。
だ層と高融点はんだ層とを互いに重ならないように並ん
でパターン形成する方法と、低融点はんだ層と高融点は
んだ層とを積層してパターン形成する方法とがある。そ
して低融点はんだ層および高融点はんだ層は蒸着により
パターン形成すると良い。
【００１３】前述の半導体ダイアフラム型圧力センサの
パッケージングに本発明を適用する場合は、ペレットの
接合面は中央に中空部のある環状をなし、前記基台には
前記中空部に対応する導圧穴があり、前記ペレット接合
面の中空部を前記基台の導圧穴に合致させて両者を位置
決めして接合することになる。この場合には、前記ペレ
ットの環状接合面に低融点はんだ層と高融点はんだ層を
互いに重ならないように同心円状にパターン形成する方
法と、低融点はんだ層と前記高融点はんだ層を互いに重
ならないように放射状にパターン形成する方法と、低融
点はんだ層をほぼ全面的に広くパターン形成するととも
に、その上に局部的に高融点はんだ層を重ねてパターン
形成する方法がある。前記同心円状のパターンを採用す
る場合は高融点はんだ層を内側に配し低融点はんだ層を
外側に配置するのが良い。
パッケージングに本発明を適用する場合は、ペレットの
接合面は中央に中空部のある環状をなし、前記基台には
前記中空部に対応する導圧穴があり、前記ペレット接合
面の中空部を前記基台の導圧穴に合致させて両者を位置
決めして接合することになる。この場合には、前記ペレ
ットの環状接合面に低融点はんだ層と高融点はんだ層を
互いに重ならないように同心円状にパターン形成する方
法と、低融点はんだ層と前記高融点はんだ層を互いに重
ならないように放射状にパターン形成する方法と、低融
点はんだ層をほぼ全面的に広くパターン形成するととも
に、その上に局部的に高融点はんだ層を重ねてパターン
形成する方法がある。前記同心円状のパターンを採用す
る場合は高融点はんだ層を内側に配し低融点はんだ層を
外側に配置するのが良い。
【００１４】
【作用】低融点はんだは金属面に対するぬれ性が良好
で、はんだ層とペレット表面および基台表面の親和性・
密着性が高く、微小隙間のない気密性の高い接合を実現
できる。また高融点はんだによりペレットと基台との接
合強度を充分に高めることができる。そして、ペレット
表面と基台表面との間には、低融点はんだ層と高融点は
んだ層がともに介在するため、気密性を保持しつつ所望
の接合強度が発生する。
で、はんだ層とペレット表面および基台表面の親和性・
密着性が高く、微小隙間のない気密性の高い接合を実現
できる。また高融点はんだによりペレットと基台との接
合強度を充分に高めることができる。そして、ペレット
表面と基台表面との間には、低融点はんだ層と高融点は
んだ層がともに介在するため、気密性を保持しつつ所望
の接合強度が発生する。
【００１５】
【実施例】以下、本発明に係るペレットはんだ付け方法
の好適な実施例を添付図面を参照にして詳述する。従来
技術の項で詳しく説明した半導体ダイアフラム型圧力セ
ンサのパッケージングに本発明を適用した場合のいくつ
かの実施例を説明する。図１〜図５において、センサ・
ペレット３０は、エッチングにより下面中央が除去され
て形成される薄肉のダイアフラム４ａを備えたセンサチ
ップ４と、このセンサチップ４の下面に一体化された角
筒型の台座３とからなる。台座３の中空部３ａが導圧穴
１４および導圧パイプ５（図６参照）につながる。セン
サチップ４にはピエゾ抵抗効果を利用して自身の歪みを
検出するブリッジ回路などが集積形成されている。ペレ
ット３０の台座３はシリコン単結晶またはパイレックス
ガラスからなる。ペレット３０の底面すなわち台座３の
底面（基台すなわち図６のステム２０との接合面）は、
外形は正方形で内形は中空部３ａを取り囲む円形の環状
になっている。ペレット３０の底面はＣｒ／Ｐｔ／Ａｕ
層またはＴｉ／Ｐｔ／Ａｕ層またはＣｒ／Ａｕ層などで
あらかじめメタライズされている。
の好適な実施例を添付図面を参照にして詳述する。従来
技術の項で詳しく説明した半導体ダイアフラム型圧力セ
ンサのパッケージングに本発明を適用した場合のいくつ
かの実施例を説明する。図１〜図５において、センサ・
ペレット３０は、エッチングにより下面中央が除去され
て形成される薄肉のダイアフラム４ａを備えたセンサチ
ップ４と、このセンサチップ４の下面に一体化された角
筒型の台座３とからなる。台座３の中空部３ａが導圧穴
１４および導圧パイプ５（図６参照）につながる。セン
サチップ４にはピエゾ抵抗効果を利用して自身の歪みを
検出するブリッジ回路などが集積形成されている。ペレ
ット３０の台座３はシリコン単結晶またはパイレックス
ガラスからなる。ペレット３０の底面すなわち台座３の
底面（基台すなわち図６のステム２０との接合面）は、
外形は正方形で内形は中空部３ａを取り囲む円形の環状
になっている。ペレット３０の底面はＣｒ／Ｐｔ／Ａｕ
層またはＴｉ／Ｐｔ／Ａｕ層またはＣｒ／Ａｕ層などで
あらかじめメタライズされている。
【００１６】図１および図２の実施例では、ペレット３
０の環状接合面に低融点はんだ層１と高融点はんだ層２
を互いに重ならないように同心円状にパターン形成して
いる。図１の実施例では、高融点はんだ層２を内側に配
し低融点はんだ層１を外側に配した２重パターンになっ
ている。図２の実施例では、内側から高融点・低融点・
高融点・低融点の４重の同心パターンが互いに順に重な
らないように形成されている。
０の環状接合面に低融点はんだ層１と高融点はんだ層２
を互いに重ならないように同心円状にパターン形成して
いる。図１の実施例では、高融点はんだ層２を内側に配
し低融点はんだ層１を外側に配した２重パターンになっ
ている。図２の実施例では、内側から高融点・低融点・
高融点・低融点の４重の同心パターンが互いに順に重な
らないように形成されている。
【００１７】上記低融点はんだ層１のはんだ材料として
は例えばＳｎＰｂ（１：１）またはＩｎなどを使用する
ことができる。また高融点はんだ層２のはんだ材料とし
てはＳｎなどを使用することができる。そしてはんだ材
料をペレット３０の接合面にパターン形成するには、メ
タルマスクを用いた蒸着法が適している。
は例えばＳｎＰｂ（１：１）またはＩｎなどを使用する
ことができる。また高融点はんだ層２のはんだ材料とし
てはＳｎなどを使用することができる。そしてはんだ材
料をペレット３０の接合面にパターン形成するには、メ
タルマスクを用いた蒸着法が適している。
【００１８】上記のように低融点はんだ層１と高融点は
んだ層２を混在させてパターン形成したならば、係るパ
ターンニングしたペレット３０を基台（図６のステム２
０）の表面に位置決めして載置した状態で適宜に加熱
し、はんだ付けを行う。このとき通常は、高融点はんだ
層２の融点よりも２０℃程度高い温度まで加熱する。こ
れにより、低融点はんだ層１は確実に溶融し、接合面の
両者（ペレット３０とステム２０）の間に気密に隙間な
く介在され、気密性を確保する。そして、高融点はんだ
層２も溶融し、その高融点はんだ層２によりペレット３
０とステム２０させる。しかも、最内周位置には高融点
はんだ層２が存在するので、溶融した低融点はんだが導
圧穴２４内に侵入するのが確実に阻止される。
んだ層２を混在させてパターン形成したならば、係るパ
ターンニングしたペレット３０を基台（図６のステム２
０）の表面に位置決めして載置した状態で適宜に加熱
し、はんだ付けを行う。このとき通常は、高融点はんだ
層２の融点よりも２０℃程度高い温度まで加熱する。こ
れにより、低融点はんだ層１は確実に溶融し、接合面の
両者（ペレット３０とステム２０）の間に気密に隙間な
く介在され、気密性を確保する。そして、高融点はんだ
層２も溶融し、その高融点はんだ層２によりペレット３
０とステム２０させる。しかも、最内周位置には高融点
はんだ層２が存在するので、溶融した低融点はんだが導
圧穴２４内に侵入するのが確実に阻止される。
【００１９】また図３の実施例では、前記ペレット３０
の環状接合面に低融点はんだ層１と高融点はんだ層２を
互いに重ならないように放射状にパターン形成してい
る。この実施例では、導圧穴２４，中空部３ａからペレ
ット３０の周囲までの距離が短く接合面積の小さな部分
に接合強度の大きな高融点はんだ層２を配置し、確実に
接合するようにしている。そして、各はんだ層の形成方
法や、溶融方法等その他の構成並びに作用効果は上記し
た実施例と同様であるのでその詳細な説明を省略する。
の環状接合面に低融点はんだ層１と高融点はんだ層２を
互いに重ならないように放射状にパターン形成してい
る。この実施例では、導圧穴２４，中空部３ａからペレ
ット３０の周囲までの距離が短く接合面積の小さな部分
に接合強度の大きな高融点はんだ層２を配置し、確実に
接合するようにしている。そして、各はんだ層の形成方
法や、溶融方法等その他の構成並びに作用効果は上記し
た実施例と同様であるのでその詳細な説明を省略する。
【００２０】また図４の実施例では、前記ペレット３０
の環状接合面に低融点はんだ層１をほぼ全面的に広くパ
ターン形成するとともに、その上に局部的に高融点はん
だ層４を重ねてパターン形成している。係る構成にする
と、接合面の全面に低融点はんだ層１が存在するので、
機密性を確実に保持できる。さらに、接合面積の小さな
部分には、高融点はんだ層２を配置させることで上記図
３に示す実施例と同様に、確実に接合させることが可能
となる。なお各はんだ層の形成方法や、溶融方法等その
他の構成並びに作用効果は上記した実施例と同様である
のでその詳細な説明を省略する。
の環状接合面に低融点はんだ層１をほぼ全面的に広くパ
ターン形成するとともに、その上に局部的に高融点はん
だ層４を重ねてパターン形成している。係る構成にする
と、接合面の全面に低融点はんだ層１が存在するので、
機密性を確実に保持できる。さらに、接合面積の小さな
部分には、高融点はんだ層２を配置させることで上記図
３に示す実施例と同様に、確実に接合させることが可能
となる。なお各はんだ層の形成方法や、溶融方法等その
他の構成並びに作用効果は上記した実施例と同様である
のでその詳細な説明を省略する。
【００２１】また図５の実施例では、前記ペレット３０
の環状接合面に低融点はんだ層１・高融点はんだ層２・
低融点はんだ層１・高融点はんだ層２を順に積層した４
層構造としている。各はんだ層は、メタライズ，蒸着な
どにより積層形成することができる。この実施例では、
上記した各実施例と相違し、加熱温度を低くして低融点
はんだ層１のみを溶融させるようにしている。係る構成
にすることにより、同図（Ｃ）に示すように、低融点は
んだ層１は完全に溶融するが、高融点はんだ層２は溶融
せず、原形を止める。すなわち、低融点はんだ層１によ
り各高融点はんだ層２同士並びにその高融点はんだ層２
とペレット３０，ステム２０とが接合され、気密性も保
たれる。そして、高融点はんだ層２により、ペレット３
０はステム２０から一定距離だけ離れる。従って、熱膨
張によるステム２０側の歪みがペレット３０に伝わりに
くくなり、温度特性が安定化される。
の環状接合面に低融点はんだ層１・高融点はんだ層２・
低融点はんだ層１・高融点はんだ層２を順に積層した４
層構造としている。各はんだ層は、メタライズ，蒸着な
どにより積層形成することができる。この実施例では、
上記した各実施例と相違し、加熱温度を低くして低融点
はんだ層１のみを溶融させるようにしている。係る構成
にすることにより、同図（Ｃ）に示すように、低融点は
んだ層１は完全に溶融するが、高融点はんだ層２は溶融
せず、原形を止める。すなわち、低融点はんだ層１によ
り各高融点はんだ層２同士並びにその高融点はんだ層２
とペレット３０，ステム２０とが接合され、気密性も保
たれる。そして、高融点はんだ層２により、ペレット３
０はステム２０から一定距離だけ離れる。従って、熱膨
張によるステム２０側の歪みがペレット３０に伝わりに
くくなり、温度特性が安定化される。
【００２２】また、上記した各実施例では、いずれもペ
レット側に低融点はんだ層と高融点はんだ層を形成し、
その後そのペレットを基台（ステム）に当接させた状態
で加熱し所定のはんだ層を溶融するようにしたが、ペレ
ット側と基台（ステム）側の両方にはんだ層を形成して
もよい。そして、その場合に、第１〜第４実施例のよう
に低融点はんだ層と高融点はんだ層を１層ずつ設ける構
成の場合には、一方をペレット側に形成し他方を基台
（ステム）側に形成することができる。また、第５実施
例のように、複数層を積層するタイプの場合には、一部
をステム側に形成しておき（例えば一組の低融点はんだ
層と高融点はんだ層をペレット側に形成し、一組の低融
点はんだ層と高融点はんだ層を基台（ステム）側に形成
する）、その後加熱溶融させてもよい。すなわち、加熱
前に行う前処理としてはんだ層を形成する面は、少なく
とも１層をペレット側に形成し、最終的に複数種のはん
だ層がいずれかの面に形成しておけばよい。
レット側に低融点はんだ層と高融点はんだ層を形成し、
その後そのペレットを基台（ステム）に当接させた状態
で加熱し所定のはんだ層を溶融するようにしたが、ペレ
ット側と基台（ステム）側の両方にはんだ層を形成して
もよい。そして、その場合に、第１〜第４実施例のよう
に低融点はんだ層と高融点はんだ層を１層ずつ設ける構
成の場合には、一方をペレット側に形成し他方を基台
（ステム）側に形成することができる。また、第５実施
例のように、複数層を積層するタイプの場合には、一部
をステム側に形成しておき（例えば一組の低融点はんだ
層と高融点はんだ層をペレット側に形成し、一組の低融
点はんだ層と高融点はんだ層を基台（ステム）側に形成
する）、その後加熱溶融させてもよい。すなわち、加熱
前に行う前処理としてはんだ層を形成する面は、少なく
とも１層をペレット側に形成し、最終的に複数種のはん
だ層がいずれかの面に形成しておけばよい。
【００２３】
【発明の効果】以上のように、本発明に係るペレットは
んだ付け方法では、ペレットを基台表面にはんだ付けす
る際に接合面の気密性と接合強度とを高いレベルで両立
させることができる。特に、半導体ダイアフラム型圧力
センサのパッケージングに本発明を適用することで、は
んだ法の利点である高い量産性を維持しながら、ペレッ
トと基台の接合部の信頼性を高めた高性能なデバイスを
実現できる。
んだ付け方法では、ペレットを基台表面にはんだ付けす
る際に接合面の気密性と接合強度とを高いレベルで両立
させることができる。特に、半導体ダイアフラム型圧力
センサのパッケージングに本発明を適用することで、は
んだ法の利点である高い量産性を維持しながら、ペレッ
トと基台の接合部の信頼性を高めた高性能なデバイスを
実現できる。
【図１】本発明の第１実施例の概略図
【図２】本発明の第２実施例の構成図
【図３】本発明の第３実施例の構成図
【図４】本発明の第４実施例の構成図
【図５】本発明の第５実施例の構成図
【図６】従来の半導体ダイアフラム型圧力センサのパッ
ケージング構造の概略図
ケージング構造の概略図
【符号の説明】 １ 低融点はんだ層 ２ 高融点はんだ層 ３ 台座 ３ａ 中空部 ４ センサチップ ４ａ ダイアフラム ５ 導圧パイプ ９ キャップ １０ リードピン ２０ ステム（基台） ３０ ペレット
Claims (12)
- 【請求項１】 基台の表面にペレットをはんだ付けする
にあたり、前記ペレットの接合面にあらかじめ低融点は
んだ層と高融点はんだ層とを混在させて形成しておき、
前記基台表面に前記ペレットを位置決めして前記はんだ
層を前記基台表面に当接させた状態で適宜に加熱して前
記はんだ層を溶融させることを特徴とするペレットはん
だ付け方法。 - 【請求項２】 基台の表面にペレットをはんだ付けする
にあたり、前記ペレットの接合面にあらかじめ低融点は
んだ層と高融点はんだ層の少なくとも一方を形成すると
ともに、 前記基台表面のペレット装着位置に、低融点はんだ層と
高融点はんだ層のうち少なくとも前記ペレットの接合面
に形成していないはんだ層を形成し、 前記基台表面の所定位置に前記ペレットを位置決めして
当接させた状態で適宜に加熱して前記はんだ層を溶融さ
せることを特徴とするペレットはんだ付け方法。 - 【請求項３】 請求項１または２において、前記加熱工
程で前記低融点はんだ層だけでなく前記高融点はんだ層
も溶融させることを特徴とするペレットはんだ付け方
法。 - 【請求項４】 請求項１または２において、前記加熱工
程で前記低融点はんだ層のみを溶融させることを特徴と
するペレットはんだ付け方法。 - 【請求項５】 前記ペレットの接合面に前記低融点はん
だ層と前記高融点はんだ層が互いに重ならずに並んでパ
ターン形成されていることを特徴とする請求項１〜４の
いずれか１項に記載のペレットはんだ付け方法。 - 【請求項６】 前記ペレットの接合面に前記低融点はん
だ層と前記高融点はんだ層が積層してパターン形成され
ていることを特徴とする請求項１〜４のいずれか１項に
記載のペレットはんだ付け方法。 - 【請求項７】 前記ペレットの接合面に前記低融点はん
だ層および前記高融点はんだ層を蒸着によりパターン形
成することを特徴とする請求項５または請求項６に記載
のペレットはんだ付け方法。 - 【請求項８】 前記ペレットは半導体ダイアフラム型圧
力センサのペレットで、その接合面は中央に中空部のあ
る環状をなしており、前記基台には前記中空部に対応す
る導圧穴があり、前記ペレット接合面の中空部を前記基
台の導圧穴に合致させて両者を位置決めして接合するこ
とを特徴とする請求項１〜７のいずれか１項に記載のペ
レットはんだ付け方法。 - 【請求項９】 前記ペレットの環状接合面に前記低融点
はんだ層と前記高融点はんだ層が互いに重ならずに同心
円状にパターン形成されていることを特徴とする請求項
８に記載のペレットはんだ付け方法。 - 【請求項１０】 前記同心円状のパターンは前記高融点
はんだ層が内側で前記低融点はんだ層が外側に配置され
たパターンであることを特徴とする請求項９に記載のペ
レットはんだ付け方法。 - 【請求項１１】 前記ペレットの環状接合面に前記低融
点はんだ層と前記高融点はんだ層が互いに重ならずに放
射状にパターン形成されていることを特徴とする請求項
８に記載のペレットはんだ付け方法。 - 【請求項１２】 前記ペレットの環状接合面に前記低融
点はんだ層がほぼ全面的に広くパターン形成され、その
低融点はんだ層の上に局部的に前記高融点はんだ層が重
ねてパターン形成されていることを特徴とする請求項８
に記載のペレットはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079410A JPH08250521A (ja) | 1995-03-13 | 1995-03-13 | ペレットはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079410A JPH08250521A (ja) | 1995-03-13 | 1995-03-13 | ペレットはんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250521A true JPH08250521A (ja) | 1996-09-27 |
Family
ID=13689100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079410A Withdrawn JPH08250521A (ja) | 1995-03-13 | 1995-03-13 | ペレットはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250521A (ja) |
-
1995
- 1995-03-13 JP JP7079410A patent/JPH08250521A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU649559B2 (en) | Process for flip chip connecting semiconductor chip | |
| US7151426B2 (en) | Latching micro magnetic relay packages and methods of packaging | |
| US6965168B2 (en) | Micro-machined semiconductor package | |
| JP5243962B2 (ja) | カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法 | |
| JP2001053178A (ja) | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 | |
| US5173836A (en) | Hermetically sealed interface | |
| US20020119597A1 (en) | Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby | |
| US8592285B2 (en) | Method of bonding semiconductor substrate and MEMS device | |
| JPH08250521A (ja) | ペレットはんだ付け方法 | |
| JP5419970B2 (ja) | マイクロマシニング型の構成素子のための製造方法、相応の構成素子複合体、及び相応のマイクロマシニング型の構成素子 | |
| JP2005503659A (ja) | マイクロ磁気ラッチ・リレーのパッケージおよびパッケージの方法 | |
| JPS5833493B2 (ja) | 感圧素子の組立方法 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2000241274A (ja) | 半導体圧力センサの部品、半導体圧力センサおよびその製造方法 | |
| JPS62148828A (ja) | 半導体圧力センサ | |
| JPH10112475A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112055292A (zh) | 微机电系统麦克风的封装结构与封装方法 | |
| JPH109980A (ja) | 半導体チップの接合構造及びその接合方法 | |
| KR20020018435A (ko) | 반도체 패키지 및 제조방법 | |
| JPH10213501A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JPH10281908A (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH04171966A (ja) | 半導体装置の製造方法 | |
| JPH02252250A (ja) | 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法 | |
| JPH05174878A (ja) | フリップチップ接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |