JPH08250333A - Inductor array - Google Patents
Inductor arrayInfo
- Publication number
- JPH08250333A JPH08250333A JP7054249A JP5424995A JPH08250333A JP H08250333 A JPH08250333 A JP H08250333A JP 7054249 A JP7054249 A JP 7054249A JP 5424995 A JP5424995 A JP 5424995A JP H08250333 A JPH08250333 A JP H08250333A
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- inductor
- inductor array
- magnetic flux
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ノイズ除去フィルタと
して使用されるインダクタを複数並設したインダクタア
レイに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor array in which a plurality of inductors used as a noise removing filter are arranged in parallel.
【0002】[0002]
【従来の技術】一般に、電子機器のデジタル信号は多く
の高調波を有するため、この高調波が他の機器に接続す
るケーブルに流出し、ノイズとして不要輻射を起こす。
そこで、このノイズを除去するためコネクタ付近の各信
号ラインにインダクタを挿入している。他方、電子機器
の小型化高機能化に伴い機器間の信号ライン数の増加す
るため、コネクタの狭ピッチ化が進められている。2. Description of the Related Art Generally, a digital signal of an electronic device has many harmonics, and these harmonics flow out to a cable connected to another device, causing unnecessary radiation as noise.
Therefore, in order to remove this noise, an inductor is inserted in each signal line near the connector. On the other hand, as the number of signal lines between devices increases with the miniaturization and higher functionality of electronic devices, the pitch of connectors is being narrowed.
【0003】従って、インダクタをコネクタに付近に挿
入接続するときは、コネクタと同様に狭ピッチで配置す
る必要があり、これ対応するものとして、図5に示すも
のが提案されている。この図5に示すものは、各信号ラ
インに挿入されるそれぞれのインダクタ2を1個の磁性
体に配列し、コンパクト化したインダクタアレイ1であ
る。Therefore, when inserting and connecting the inductor in the vicinity of the connector, it is necessary to arrange the inductor at a narrow pitch as in the case of the connector. As a corresponding one, the one shown in FIG. 5 has been proposed. FIG. 5 shows a compact inductor array 1 in which the inductors 2 to be inserted in the respective signal lines are arranged in one magnetic body.
【0004】このインダクタアレイ1は3個のインダク
タ2を横方向に配列したもので、各インダクタ2は導体
ペーストを印刷したフェライト製のグリーンシートを複
数枚積層して構成される。この印刷された導体ペースト
はスルーホールで上下に接続され、上下に周回する周回
パターン2aが形成され、この周回パターン2aの両端
は外部電極2bを通じてコネクタ或いは電子機器の信号
ラインに接続している。This inductor array 1 is formed by arranging three inductors 2 in a lateral direction, and each inductor 2 is formed by laminating a plurality of ferrite green sheets printed with a conductor paste. The printed conductor pastes are vertically connected by through holes to form a circular pattern 2a that vertically circulates. Both ends of the circular pattern 2a are connected to a connector or a signal line of an electronic device through external electrodes 2b.
【0005】[0005]
【発明が解決しようとする課題】ところで、このインダ
クタアレイ1の各インダクタ2はそれぞれ導体パターン
が上下に周回するように設けられているため、図6に示
すように、各インダクタ2に形成される磁束φが何れも
上下方向に流れている。By the way, since the respective inductors 2 of the inductor array 1 are provided so that the conductor patterns respectively circulate vertically, they are formed in the respective inductors 2 as shown in FIG. The magnetic flux φ is flowing vertically.
【0006】しかしながら、このようなインダクタアレ
イ1において、そのコンパクト化のため隣接する各イン
ダクタ2間の間隔が狭くなっているときは、各インダク
タ2に発生する磁束φ1,φ2、φ3が隣接する他方の
インダクタ2に結合(φ1とφ2,φ2とφ3とが結
合)し、クロストークを起こすという問題点を有してい
た。However, in such an inductor array 1, when the space between the adjacent inductors 2 is narrowed to make it compact, the magnetic fluxes φ1, φ2, and φ3 generated in the inductors 2 are adjacent to each other. There is a problem that the inductor 2 is coupled (φ1 and φ2, φ2 and φ3 are coupled) to cause crosstalk.
【0007】本発明の目的は前記従来の課題に鑑み、隣
接するインダクタ間のクロストークを抑制し、かつ、各
インダクタ間の間隔を狭くできるインダクタアレイを提
供することにある。In view of the above conventional problems, it is an object of the present invention to provide an inductor array which can suppress the crosstalk between adjacent inductors and can reduce the distance between the inductors.
【0008】[0008]
【課題を解決するための手段】本発明は前記課題を解決
するため、複数のインダクタを並設したインダクタアレ
イにおいて、隣接する前記各インダクタの磁束の流れ方
向を互いに直交するよう該各インダクタを配置したこと
を特徴とする。According to the present invention, in order to solve the above-mentioned problems, in an inductor array in which a plurality of inductors are arranged in parallel, the inductors are arranged such that the magnetic flux flow directions of the adjacent inductors are orthogonal to each other. It is characterized by having done.
【0009】[0009]
【作用】本発明によれば、隣接する各インダクタの磁束
の流れ方向を互いに直交するよう各インダクタを配置し
ているため、隣接するインダクタの磁束の流れ方向が一
致せず、結合し難くなる。According to the present invention, since the inductors are arranged so that the magnetic flux flowing directions of the adjacent inductors are orthogonal to each other, the magnetic flux flowing directions of the adjacent inductors do not coincide with each other, which makes it difficult to couple them.
【0010】[0010]
【実施例】図1乃至図4は本発明に係るインダクタアレ
イの一実施例を示すもので、図1はインダクタアレイの
構造を示す斜視図、図2はインダクタアレイの外観斜視
図、図3はインダクタアレイの積層構造を示す斜視図、
図4はインダクタアレイの磁束の流れを示す断面図であ
る。1 to 4 show one embodiment of an inductor array according to the present invention. FIG. 1 is a perspective view showing the structure of the inductor array, FIG. 2 is an external perspective view of the inductor array, and FIG. A perspective view showing a laminated structure of an inductor array,
FIG. 4 is a sectional view showing the flow of magnetic flux in the inductor array.
【0011】このインダクタアレイ10は、図1に示す
ように、横長方形状に形成され、第1乃至第3のインダ
クタ11,12,13を左右方向に配列している。As shown in FIG. 1, the inductor array 10 is formed in a lateral rectangular shape, and first to third inductors 11, 12, 13 are arranged in the left-right direction.
【0012】第1のインダクタ11はその周回パターン
11aを上下に延在されるよう形成され、第2のインダ
クタ12はその周回パターン12aが左右方向に延在さ
れるよう形成され、更に、第3のインダクタ13はその
周回パターン13aが前後方向に延在されるよう形成さ
れており、各周回パターン11a,12a,13aの両
端が外部電極14に接続している。The first inductor 11 is formed so that its winding pattern 11a extends vertically, and the second inductor 12 is formed so that its winding pattern 12a extends in the left-right direction. The inductor 13 is formed such that its winding pattern 13a extends in the front-rear direction, and both ends of each winding pattern 11a, 12a, 13a are connected to the external electrode 14.
【0013】また、このインダクタアレイ10の積層構
造は、図3に示すように、多数のフェライト製のグリー
ンシート10aを積層してなり、上下にはダミー層10
bを配置し、このダミー層10b間には導体層10cを
複数枚配置している。As shown in FIG. 3, the laminated structure of the inductor array 10 is formed by laminating a large number of ferrite green sheets 10a, and the dummy layers 10 are formed on the upper and lower sides.
b is arranged, and a plurality of conductor layers 10c are arranged between the dummy layers 10b.
【0014】ここで、この各導体層10bは図3に向か
って左側には周回パターン11aが上下に周回するよう
に、また、この第1のインダクタ11の右側には周回パ
ターン12aが左右に周回するように、更にこの第2の
インダクタ12の右側には周回パターン13aが前後に
周回するように、それぞれ導体ペースト10d及びスル
ーホール10eを形成している。Here, in each conductor layer 10b, a winding pattern 11a is vertically wound on the left side in FIG. 3, and a winding pattern 12a is horizontally rotated on the right side of the first inductor 11. In addition, a conductor paste 10d and a through hole 10e are formed on the right side of the second inductor 12 so that the winding pattern 13a goes back and forth.
【0015】このように構成されたダミー層10b及び
導体層10cを順次積層圧着し、この積層された積層体
に外部電極14を塗布し、その後焼成してインダクタア
レイ10を製造する。The dummy layer 10b and the conductor layer 10c thus configured are sequentially laminated and pressure-bonded, the external electrodes 14 are applied to the laminated body, and then baked to manufacture the inductor array 10.
【0016】なお、インダクタアレイ10を同時に多数
形成するため、各グリーンシート10aに多数組の導体
ペースト10d及びスルーホール10eを形成し、これ
を積層圧着後に各インダクタアレイ10に分割して形成
するようにしても良い。In order to form a large number of inductor arrays 10 at the same time, a large number of sets of conductor pastes 10d and through holes 10e are formed on each green sheet 10a, and these are divided into individual inductor arrays 10 after lamination and pressure bonding. You can
【0017】本実施例に係るインダクタアレイ10によ
れば、図4に示すように、第1のインダクタ11では上
下方向に磁束φ1が形成され、これに隣接する第2のイ
ンダクタ12では左右方向に磁束φ2が形成され、ま
た、この第2のインダクタ12に隣接する第3のインダ
クタ13では前後方向に磁束φ3が形成され、隣接する
各インダクタ11,12,13の磁束φ1,φ2,φ3
が互いに直交するように流れる。According to the inductor array 10 of this embodiment, as shown in FIG. 4, the magnetic flux φ1 is formed in the vertical direction in the first inductor 11, and the magnetic flux φ1 is formed in the horizontal direction in the second inductor 12 adjacent thereto. A magnetic flux φ2 is formed, and a magnetic flux φ3 is formed in the front-rear direction in the third inductor 13 adjacent to the second inductor 12, and the magnetic fluxes φ1, φ2, φ3 of the adjacent inductors 11, 12, 13 are formed.
Flow so that they are orthogonal to each other.
【0018】これにより、隣接する磁束φ1と磁束φ
2、また、隣接する磁束φ2と磁束φ3が結合し難くな
り、クロストークが起こり難くなるし、また、これによ
り、各インダクタ11,12,13を近接して配置でき
るため、インダクタアレイ10の小型化が図られる。As a result, the adjacent magnetic flux φ1 and magnetic flux φ
2. Further, it is difficult for the adjacent magnetic fluxes φ2 and φ3 to be coupled with each other, and crosstalk is less likely to occur. Further, since the inductors 11, 12, 13 can be arranged close to each other, the size of the inductor array 10 can be reduced. Be promoted.
【0019】[0019]
【発明の効果】以上説明したように、本発明によれば、
隣接するインダクタ間のクロストークを抑制できるし、
また、これに伴い各インダクタ間の間隔を狭くできるた
め、インダクタアレイの小型化を図ることができる。As described above, according to the present invention,
Crosstalk between adjacent inductors can be suppressed,
In addition, the spacing between the inductors can be narrowed accordingly, so that the inductor array can be downsized.
【図1】本発明に係るインダクタアレイの構造を示す斜
視図FIG. 1 is a perspective view showing a structure of an inductor array according to the present invention.
【図2】本発明に係るインダクタアレイの外観斜視図FIG. 2 is an external perspective view of an inductor array according to the present invention.
【図3】本発明に係るインダクタアレイの積層構造を示
す斜視図FIG. 3 is a perspective view showing a laminated structure of an inductor array according to the present invention.
【図4】本発明に係るインダクタアレイの磁束の流れを
示す断面図FIG. 4 is a cross-sectional view showing the flow of magnetic flux in the inductor array according to the present invention.
【図5】従来のインダクタアレイの構造を示す斜視図FIG. 5 is a perspective view showing a structure of a conventional inductor array.
【図6】従来のインダクタアレイの磁束の流れを示す断
面図FIG. 6 is a sectional view showing the flow of magnetic flux in a conventional inductor array.
10…インダクタアレイ、11,12,13…インダク
タ、φ1,φ2,φ3…磁束。10 ... Inductor array, 11, 12, 13 ... Inductor, φ1, φ2, φ3 ... Magnetic flux.
Claims (1)
アレイにおいて、 隣接する前記各インダクタの磁束の流れ方向を互いに直
交するよう該各インダクタを配置したことを特徴とする
インダクタアレイ。1. An inductor array in which a plurality of inductors are arranged in parallel, wherein the inductors are arranged such that the magnetic flux flow directions of the adjacent inductors are orthogonal to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7054249A JPH08250333A (en) | 1995-03-14 | 1995-03-14 | Inductor array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7054249A JPH08250333A (en) | 1995-03-14 | 1995-03-14 | Inductor array |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08250333A true JPH08250333A (en) | 1996-09-27 |
Family
ID=12965285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7054249A Withdrawn JPH08250333A (en) | 1995-03-14 | 1995-03-14 | Inductor array |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08250333A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6249206B1 (en) | 1998-12-15 | 2001-06-19 | Tdk Corporation | Laminated ferrite chip inductor array |
US6489875B1 (en) | 1999-07-07 | 2002-12-03 | Tdk Corporation | Multi-layer ferrite chip inductor array and manufacturing method thereof |
WO2003100853A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Multilayer substrate with built-in coil, semiconductor chip, methods for manufacturing them |
US6950006B1 (en) * | 1998-09-29 | 2005-09-27 | Murata Manufacturing Co., Ltd. | Composite inductor element |
US7064643B2 (en) | 2002-08-26 | 2006-06-20 | Matsushita Electric Industrial Co., Ltd. | Multi-phasemagnetic element and production method therefor |
JPWO2005036566A1 (en) * | 2003-10-10 | 2006-12-28 | 株式会社村田製作所 | Multilayer coil component and manufacturing method thereof |
WO2015041113A1 (en) * | 2013-09-20 | 2015-03-26 | 株式会社村田製作所 | Coil component |
JP2015207614A (en) * | 2014-04-18 | 2015-11-19 | 日本電信電話株式会社 | Orthogonal type solenoid inductor |
US10264676B2 (en) | 2016-04-14 | 2019-04-16 | Murata Manufacturing Co., Ltd. | Passive element array and printed wiring board |
JP2021508167A (en) * | 2018-11-16 | 2021-02-25 | 安徽安努奇科技有限公司Anhui Anuki Technologies Co., Ltd. | Multiplexer |
US12035460B2 (en) | 2020-05-22 | 2024-07-09 | Murata Manufacturing Co., Ltd. | Mounting structure for inductors |
-
1995
- 1995-03-14 JP JP7054249A patent/JPH08250333A/en not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6950006B1 (en) * | 1998-09-29 | 2005-09-27 | Murata Manufacturing Co., Ltd. | Composite inductor element |
US6249206B1 (en) | 1998-12-15 | 2001-06-19 | Tdk Corporation | Laminated ferrite chip inductor array |
US6643913B2 (en) * | 1998-12-15 | 2003-11-11 | Tdk Corporation | Method of manufacturing a laminated ferrite chip inductor |
US6489875B1 (en) | 1999-07-07 | 2002-12-03 | Tdk Corporation | Multi-layer ferrite chip inductor array and manufacturing method thereof |
WO2003100853A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Multilayer substrate with built-in coil, semiconductor chip, methods for manufacturing them |
US7425883B2 (en) | 2002-08-26 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Magnetic element for multi-phase and method of manufacturing the same |
US7401398B2 (en) | 2002-08-26 | 2008-07-22 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a magnetic element for multi-phase |
US7064643B2 (en) | 2002-08-26 | 2006-06-20 | Matsushita Electric Industrial Co., Ltd. | Multi-phasemagnetic element and production method therefor |
JPWO2005036566A1 (en) * | 2003-10-10 | 2006-12-28 | 株式会社村田製作所 | Multilayer coil component and manufacturing method thereof |
JP4492540B2 (en) * | 2003-10-10 | 2010-06-30 | 株式会社村田製作所 | Multilayer coil component and manufacturing method thereof |
WO2015041113A1 (en) * | 2013-09-20 | 2015-03-26 | 株式会社村田製作所 | Coil component |
JP2015207614A (en) * | 2014-04-18 | 2015-11-19 | 日本電信電話株式会社 | Orthogonal type solenoid inductor |
US10264676B2 (en) | 2016-04-14 | 2019-04-16 | Murata Manufacturing Co., Ltd. | Passive element array and printed wiring board |
US10264674B2 (en) | 2016-04-14 | 2019-04-16 | Murata Manufacturing Co., Ltd. | Passive element array and printed wiring board |
JP2021508167A (en) * | 2018-11-16 | 2021-02-25 | 安徽安努奇科技有限公司Anhui Anuki Technologies Co., Ltd. | Multiplexer |
US12035460B2 (en) | 2020-05-22 | 2024-07-09 | Murata Manufacturing Co., Ltd. | Mounting structure for inductors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
US3848210A (en) | Miniature inductor | |
JP2003534657A (en) | Slotted core transformer and inductor | |
JPH08250333A (en) | Inductor array | |
JP6458903B2 (en) | Passive element array and printed wiring board | |
KR20170133216A (en) | Electromagnet and flexible circuit board | |
JP3036542B1 (en) | Multilayer inductor | |
JPH06333742A (en) | Laminated coil | |
JPH056829A (en) | Thin transformer | |
JP3480673B2 (en) | Coil device | |
JPH0529147A (en) | Laminated chip transformer | |
JP2003217935A (en) | Layered inductor array | |
JP2004087524A (en) | Circuit board and electronic apparatus employing it | |
JP6344482B2 (en) | Flexible cable connection structure to printed circuit board | |
JP2002203718A (en) | Laminated common mode choke coil | |
JPH08316067A (en) | Choke coil | |
JP3204249B2 (en) | Multilayer inductor | |
JP3233306B2 (en) | Multilayer noise absorbing element composite | |
JP2005302810A (en) | Noise prevention component | |
JP3089832B2 (en) | Composite inductor components | |
JP2000260621A (en) | Stacked type common mode choke coil | |
JPH08264320A (en) | Chip inductor array | |
JP4560848B2 (en) | Inductor array | |
JP2971943B2 (en) | Thin transformer | |
JPH0416405Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |