JPH08249270A

JPH08249270A - コンピュータ用電子装置

Info

Publication number: JPH08249270A
Application number: JP7077200A
Authority: JP
Inventors: Takaiku Sonobe; 貴郁園部
Original assignee: MELCO KK
Current assignee: MELCO KK
Priority date: 1995-03-07
Filing date: 1995-03-07
Publication date: 1996-09-27
Anticipated expiration: 2013-04-15
Also published as: EP0731412A1; DE69616619T2; EP0731412B1; DE69616619D1; US5740377A; JP2741014B2

Abstract

(57)【要約】【目的】コンピュータの総合的な処理能力を高め、マ
ザーボード側の主記憶を越えるメモリ領域を必要とする
高機能のソフトを高速に処理可能とする。【構成】代替ＣＰＵ２２のアドレスバス幅は既設ＣＰ
Ｕのそれよりも大きく、拡張スロット４０にはその拡張
されたアドレス空間用の３２ＭバイトのＤＩＭＭ２枚が
装着される。メモリコントローラ部ＭＣは、マザーボー
ド５０へ出力されるＡＤＳとマザーボードから出力され
るＲＤＹとを制御し、代替ＣＰＵ２２が拡張メモリに対
してアドレス指定を行なっている場合にはマザーボード
５０へのＡＤＳ出力を禁止し、マザーボード５０から出
力されるＲＤＹと電子装置２０のＲＤＹとを調停する。
また、拡張スロット４０のＤＲＡＭをリフレッシュする
タイミングを制御し、マザーボード５０のＣＬＫを逓倍
した新たなＣＬＫを作る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タのマザーボード上の既設ＣＰＵに代わって代替ＣＰＵ
を作動させ、パーソナルコンピュータを代替ＣＰＵによ
り制御するコンピュータ用電子装置に関する。

【０００２】

【従来技術】従来より、ＯＳやアプリケーションソフト
のバージョンアップ等によるソフト機能の充実は、パー
ソナルコンピュータのマザーボード上に予め搭載された
既設ＣＰＵの負荷増をもたらし、処理速度の低下を招く
要因となっている。これに対処するため、半導体の製造
者は、より高速に動作するＣＰＵの開発を進め、かつコ
ンピュータの製造者はその高性能のＣＰＵを搭載したパ
ーソナルコンピュータを新製品として販売している。

【０００３】こうした新製品の高機能化・高速化と並行
して、既存のパーソナルコンピュータの性能を高めるア
クセラレータ等の電子装置が提案されている。これは、
マザーボード上の既設ＣＰＵに代わって代替ＣＰＵを作
動させるものであり、単純にＣＰＵを差し替えるものか
ら、高速のクロックを生成する回路やマザーボード側と
のタイミングをとる専用の制御回路等を組み込んだもの
まで、様々なコンピュータ用電子装置が提案・開発・販
売されている。。

【０００４】この種のコンピュータ用電子装置によれ
ば、パーソナルコンピュータを制御するＣＰＵを高機能
化あるいは高速化することができ、しかもマザーボード
上の主記憶であるＤＲＡＭ，画像表示用のＶＲＡＭ、更
には既設のハードディスクなどの周辺機器をそのまま利
用することができる。従って、経済的にパーソナルコン
ピュータの処理能力を高めることができ、既設のＣＰＵ
では過負荷となる高機能のソフトを使用することが可能
となり、効率良く情報処理業務をこなすことができる。

【０００５】

【発明が解決しようとする課題】しかし、上記従来のコ
ンピュータ用電子装置では、次のような課題が未解決で
あった。すなわち、バージョンアップされた高機能のソ
フトはそのプログラム自体が肥大化しており、これをＣ
ＰＵにて処理するためにはその主記憶も同時に拡張しな
ければならない。パーソナルコンピュータのマザーボー
ド上には拡張メモリを装着するためのスロットが用意さ
れていることが一般的であるが、このスロットを利用し
たメモリの拡張にも限度がある。しかも、そのメモリ拡
張の限度は、既設ＣＰＵの処理能力を考慮したシステム
設計により決定されているため、コンピュータ用電子装
置に搭載される代替ＣＰＵの主記憶として不十分である
ことは容易に想像される。

【０００６】また、ある種のパーソナルコンピュータ
は、主記憶領域の拡張のためにハードディスクの空き領
域を主記憶の一部のように使用する仮想記憶機能、ある
いは主記憶として使用可能な記憶素子を搭載したメモリ
ボードを拡張用バスに接続可能とした主記憶拡張機能を
備えている。しかし、この様な仮想記憶機能や主記憶拡
張機能を利用して主記憶を拡張した場合、高機能のソフ
トを動作させることはできるものの、アクセス速度が極
めて低いハードディスクや拡張用バスを介して情報の記
憶や読み出しを行なうために高速の代替ＣＰＵの恩恵を
受けることはできなかった。

【０００７】本発明のコンピュータ用電子装置は、こう
した問題点を解決し、極めて経済的にパーソナルコンピ
ュータの総合的な処理能力を高め、大きなメモリ領域と
複雑な処理を必要とする高機能のソフトを高速に処理す
ることを目的としてなされ、次の構成を採った。

【０００８】

【課題を解決するための手段】請求項１の発明は、コン
ピュータのマザーボード上の既設ＣＰＵに代わって代替
ＣＰＵを作動させ、該コンピュータを前記代替ＣＰＵに
より制御するコンピュータ用電子装置であって、前記マ
ザーボード上に用意され、既設ＣＰＵを代替するために
前記電子装置を接続可能なコネクタに適合する接続コネ
クタと、前記代替ＣＰＵのメモリ制御関連の端子から延
出され、前記パーソナルコンピュータのメモリバスのバ
ス幅よりも大きなバス幅を有する拡張メモリバスと、該
拡張メモリバスにより拡張されたメモリアドレス領域に
割り付けられる記憶手段と、前記拡張メモリバスの少な
くともアドレスラインとメモリ制御用の制御信号線に接
続され、該アドレスラインにより指定されるメモリアド
レスが前記拡張されたメモリアドレス領域であるとき前
記記憶手段の所定アドレスをアクセスするメモリ制御手
段とを備えることを要旨とする。

【０００９】また、請求項２の発明は、請求項１のコン
ピュータ用電子装置において、拡張メモリバスにより拡
張されたメモリアドレス領域に割り付けられる記憶手段
に対してダイレクトメモリアクセスの指示が入力された
とき、該拡張されたメモリアドレスより下位の主記憶に
データの一時記憶領域を確保するバッファ確保手段と、
該バッファ確保手段により確保された前記一時記憶領域
に対してダイレクトメモリアクセスを行なうように前記
指示を変更するＤＭＡ指示変更手段と、該ＤＭＡ指示変
更手段によって変更された前記指示によるダイレクトメ
モリアクセスが完了したとき、前記一時記憶領域に格納
されたデータを前記ダイレクトメモリアクセスの指示に
基づく前記記憶手段のメモリアドレスに、前記代替ＣＰ
Ｕによりブロック転送するブロック転送手段とを備える
ことを特徴とする。

【００１０】

【作用】以上のように構成された請求項１のコンピュー
タ用電子装置では、接続コネクタを介してコンピュータ
の主記憶や周辺機器と接続された代替ＣＰＵがパーソナ
ルコンピュータの制御を司る。また、代替ＣＰＵのメモ
リ制御関連の端子から延出された拡張メモリバスに接続
されたメモリ制御手段は、アドレスラインにより指定さ
れるメモリアドレスが拡張されたメモリアドレス領域で
あるとき、拡張メモリバスに接続された記憶手段の所定
アドレスをアクセスする。

【００１１】ここで、メモリ制御手段は、アドレスライ
ンの信号を記憶手段のアドレスに変換するものであり、
高速に動作させるためにはゲートアレイ回路などを利用
してハード的に構成することが望ましい。また、記憶手
段は、高速に動作させるためには代替ＣＰＵの動作速度
に合致したアクセス速度の素子であることが望ましい。

【００１２】請求項２のコンピュータ用電子装置では、
既設ＣＰＵの周辺回路にダイレクトメモリアクセスを実
行するコントローラ（以下、ＤＭＡコントローラとい
う）が存在し、このコントローラを前提としながら拡張
メモリバスに接続された記憶手段に対するＤＭＡが指示
された場合、バッファ確保手段により、拡張されたメモ
リアドレスより下位の主記憶にデータの一時記憶領域を
確保し、ＤＭＡ指示変更手段によりＤＭＡの指示を変更
してその一時記憶領域に対してＤＭＡを行ない、その
後、ブロック転送手段により一時記憶領域に格納された
データを拡張された記憶手段のメモリアドレスにブロッ
ク転送する。

【００１３】

【実施例】以上説明した本発明の構成、作用を一層明ら
かにするために、以下本発明のコンピュータ用電子装置
の好適な実施例について説明する。図１および図２は、
実施例であるコンピュータ用電子装置２０の部品面図
（平面図）および半田面図（裏面図）である。このコン
ピュータ用電子装置２０は、高性能の代替ＣＰＵ２２と
してインテル社製のｉ４８６ＤＸ４（同社商標）を搭載
しており、後述するようにパーソナルコンピュータのマ
ザーボード５０のＯＤＰソケット５２に取り付けること
でマザーボード上の既設ＣＰＵに代わって動作する基本
設計となっている。従って、マザーボード５０への載置
に際して他の既設部品と干渉が発生しないように、極め
て小さなプリント基板２４に、多数の部品を効率よく実
装している。プリント基板２４の表面には、図１に示す
ように、メモリ制御ＩＣ２８、ＰＬＤ３０、クロックド
ライバ３２、電源ＩＣ３６などの周辺回路が配置されて
いる。また、裏面には、図２に示すように、バスドライ
バ３４やマザーボード５０への取り付け用コネクタ３
８、代替ＣＰＵ２２のためのパスコン群３９などが設け
られている。なお、図１，図２では、描画上の制約か
ら、表面実装型のパッケージにより表面実装されたその
他のパスコンや抵抗器などの図示を、一部省略してい
る。

【００１４】代替ＣＰＵ２２のメモリバスには２つのＤ
ＩＭＭ（ＤｕａｌＩｎｌｉｎＭｅｍｏｒｙＭｏｄ
ｕｌｅ）用の拡張スロット４０が接続されており、ここ
に１，４，８，１６または３２Ｍバイトの２枚のＤＩＭ
Ｍが装着可能とされている。なお、電源ＩＣ３６は、マ
ザーボード５０の電源電圧（５Ｖ）とコンピュータ用電
子装置２０の代替ＣＰＵ２２の電源電圧とが異なる場合
（省電力仕様、３．３Ｖ動作のＣＰＵを採用した場
合）、マザーボード５０の電源から、コンピュータ用電
子装置２０のための安定な電源電圧（３．３Ｖ）を得る
ためのものであり、必要に応じてプリント基板２４に取
付けられる。

【００１５】図３は、このコンピュータ用電子装置２０
を、そのコネクタ３８によりマザーボード５０上のＯＤ
Ｐソケット５２に装着した状態を示す側面図である。一
般にインテル社製のＣＰＵであるｉ４８６ＤＸ，ｉ４８
６ＤＸ２，ｉ４８６ＳＸを既設ＣＰＵとして採用するシ
ステムでは、マザーボード５０上にオーバー・ドライブ
・プロセッサ（ＯＤＰ）を装着するソケット５２が予め
用意されており、ここに代替ＣＰＵ２２を装着すれば、
既設ＣＰＵはそのまま装着されていても既設ＣＰＵは停
止し、既設ＣＰＵに代わって代替ＣＰＵ２２が作動する
構成を採用されている。図３はこのＯＤＰソケット５２
にコンピュータ用電子装置２０の代替ＣＰＵ２２を直接
挿入する構成例を示しているが、これは一実施例であ
り、例えばマザーボード５０の既設ＣＰＵを取り外し、
既設ＣＰＵ用のソケットに直接接続する構成、マザーボ
ード５０に用意されたコ・プロセッサ用のソケットを利
用する構成など、種々の構成が可能である。

【００１６】なお、図４のメモリマップに示すように、
マザーボード５０上に用意された既設ＣＰＵのメモリバ
スのアドレス幅は２４ビットなので、主記憶としてアド
レス可能な範囲は最大１６Ｍバイトに制限されている。
加えて、この範囲のうち、上位の記憶領域は、マザーボ
ード５０上の図示しないＲＯＭなどに記憶されたＢＩＯ
Ｓなどシステムが使用するシステム予約領域であり、ア
プリケーションソフトウェア等が利用できる範囲は、１
４．６Ｍバイトのみとなっている。

【００１７】本実施例のコンピュータ用電子装置２０
は、ＯＤＰソケット５２に装着されることで、マザーボ
ード５０上のアドレスバスなどのバスに接続される。そ
の概略の接続関係を図５に示す。図５に示したように、
実施例のコンピュータ用電子装置２０は、大きくは高速
動作可能な代替ＣＰＵ２２と、ＤＩＭＭ形式で用意され
た拡張メモリと、メモリ制御を司るメモリコントローラ
部ＭＣとから構成され、代替ＣＰＵ２２やメモリコント
ローラ部ＭＣには、マザーボード５０からＯＤＰソケッ
ト５２を介してアドレスバス、データバス、その他の制
御バス等が接続される。マザーボード５０側と代替ＣＰ
Ｕ２２および拡張メモリとの接続関係を明確にするため
に、メモリコントローラ部ＭＣの詳細な構成を図６に示
す。図６に示すように、メモリコントローラ部ＭＣは、
メモリ制御ＩＣ２８、ＰＬＤ３０、クロックドライバ３
２およびバスドライバ３４から構成されている。メモリ
コントローラ部ＭＣは、代替ＣＰＵ２２がコンピュータ
用電子装置２０上の拡張スロット４０に装着されたＤＩ
ＭＭにアクセスする場合の制御を司る。

【００１８】代替ＣＰＵ２２は、マザーボード５０のＯ
ＤＰソケット５２に接続されるため、その総てのバス
（アドレスバス、データバス、コントロールバスなど）
を制御下においている。ここで、代替ＣＰＵ２２のアド
レスバスはＡ０〜Ａ２６の幅を有しており、マザーボー
ド５０上の１６Ｍバイト，拡張スロット４０に装着され
る３２ＭバイトのＤＩＭＭ２枚の６４Ｍバイトに対して
十分なアドレス空間を確保している。

【００１９】また、メモリコントローラ部ＭＣは、代替
ＣＰＵ２２と同様に総てのバスに接続され、拡張スロッ
ト４０に装着されたＤＩＭＭと各信号線を接続している
ことは勿論のこと、マザーボード５０へ出力されるアド
レス・ストローブ信号（ＡＤＳ）とマザーボードから出
力されるレディー信号（ＲＤＹ）とを制御している。こ
れは、代替ＣＰＵ２２がアドレスを出力すると、その下
位Ａ０〜Ａ２３までのアドレスバス信号が常にマザーボ
ード５０側のメモリにも供給されるため、代替ＣＰＵ２
２が１６Ｍバイト以上の拡張スロット４０内のＤＩＭＭ
に対してアドレス指定を行なっている場合には、ＰＬＤ
３０により、マザーボード５０へのＡＤＳ出力を禁止す
るのである。また、ＰＬＤ３０では、マザーボード５０
から出力されるＲＤＹ信号とコンピュータ用電子装置２
０の拡張メモリからのＲＤＹ信号との調停、単純には両
ＲＤＹ信号の論理和（ＯＲ）演算も行なっている。更
に、ＰＬＤ３０は、拡張スロット４０のＤＲＡＭをリフ
レッシュするタイミングを制御するために、代替ＣＰＵ
２２からホールドアクノリッジ信号（ＨＬＤＡ）が出力
される間にメモリ制御ＩＣ２８に対してリフレッシュ信
号（ＲＦＳＨ）を出力している。

【００２０】メモリコントローラ部ＭＣでは、ＰＬＤ３
０とクロックドライバ３２との閉ループによりマザーボ
ード５０のクロック信号（ＣＬＫ）を分周し、そのＣＬ
Ｋの１．５倍、２倍、３倍の新たなクロック信号ＣＬＫ
も作り出されている。これは、マザーボード５０側の総
ての同期性の素子がＣＬＫに同期して作動しているた
め、これらの素子との同期を取りつつ、コンピュータ用
電子装置２０上の代替ＣＰＵ２２をその許容最大動作周
波数で作動させ、コンピュータ用電子装置２０として最
大限の高速化を達成するためである。なお、その逓倍値
は、ジャンパ線やディップスイッチ等の図示しない外部
回路の設定により行なわれる。

【００２１】次に、図６に示すメモリコントローラ部Ｍ
Ｃの動作の理解のため、その主たる動作を司るメモリ制
御ＩＣ２８の内部ブロック図（図７）を参照しつつ各信
号の働きについて説明する。メモリ制御ＩＣ２８は、代
替ＣＰＵ２２からのアドレス信号および制御信号を受け
取り、これからＤＩＭＭに使用されている各種ＤＲＡＭ
用の制御信号を生成する機能を有する。ＤＲＡＭの種類
としては、容量のみならずアクセスモードの相違なども
存在する。メモリ制御ＩＣ２８は、ＤＲＡＭの動作モー
ドの設定やスタートアドレス等の設定を行なうブロック
であるｍｏｄｅ２８Ａ、ＣＰＵバスサイクルの監視を行
なうデコーダであるｃｓ−ｓｔａｔｕｓ２８Ｂ、ＤＲＡ
Ｍ用のマルチプレックスしたアドレスを出力するブロッ
クであるｍａ２８Ｃ、ＲＡＳアクセスの制御を行なうブ
ロックであるｒａｓａｃｃ２８Ｄ、ＲＡＳのプリチャー
ジを行なうブロックであるｐｒｅｒａｓ２８Ｅ、ＣＡＳ
アクセスの制御を行なうブロックであるｃａｓａｃｃ２
８Ｆ、ＲＡＳパルスの制御を行なうブロックであるｒａ
ｓ２８Ｇ、ＣＡＳパルスの制御を行なうブロックである
ｃａｓ２８Ｈ、データバスバッファの制御を行なうブロ
ックであるｂｕｆｆｅｒ２８Ｉを備える。

【００２２】ｍｏｄｅ２８Ａは、種々のモード設定を行
なうブロックである。このｍｏｄｅ２８Ａに外部回路か
ら所定の信号を入力することで、メモリアクセスにウエ
イトサイクルが必要か否か、ＲＤＹの出力幅を１クロッ
クとするか外部からの応答が得られるまでまで出力を保
持するかどうか、拡張メモリのスタートアドレス（本実
施例では図４に示すように１６Ｍバイトである）、拡張
メモリの容量や使用しているＤＲＡＭに合わせたアクセ
スモードなどを任意に設定することができる。

【００２３】ｃｓ−ｓｔａｔｕｓ２８Ｂは、ＣＰＵのバ
スサイクルの監視・デコードを担当しており、アドレス
デコードやＩＯサイクル，コードアクセス，データアク
セスといったＣＰＵサイクルのデコードを行なう。ｍａ
２８Ｃは、ＲＡＳアドレスとＣＡＳアドレスとをマルチ
プレックスする処理と、ｒａｓａｃｃ２８Ｄからの制御
でＲＡＳアドレスを発生する処理を行なう。ｍａ２８Ｃ
からは、マルチプレックスされたアドレス信号ＭＡ０な
いし１０が出力される。ｒａｓａｃｃ２８Ｄは、ページ
連続／不連続の監視，リフレッシュ完了の監視およびＤ
ＭＡ完了の監視によるＲＡＳプリチャージスタートを指
令する。ｐｒｅｒａｓ２８Ｅが実際にＲＡＳプリチャー
ジサイクルパルスを発生するブロックであり、ｒａｓａ
ｃｃ２８Ｄからの制御出力を受けてメモリアクセスに同
期したＲＡＳプリチャージパルスを発生する。また、ｒ
ａｓａｃｃ２８Ｄの制御出力はｃａｓａｃｃ２８Ｆにも
入力され、このブロックによりメモリアクセスに同期し
てＣＡＳタイミング信号が作られる。ｒａｓ２８Ｇ，ｃ
ａｓ２８Ｈは、ＲＡＳパルスＲＡＳ２０Ｎ−００Ｎ，Ｃ
ＡＳパルスＣＡＳ３０Ｎ−００Ｎを発生するブロックで
あり、ＲＡＳアドレスにより２つの拡張スロット４０の
選択を行ない、ＣＡＳパルスによりｃｓ−ｓｔａｔｕｓ
２８Ｂからの指示に基づいたデータ幅（ロングワード，
ワード，バイト）によるアクセスを行なわせる。以上説
明したように、実施例のメモリ制御ＩＣ２８は、ＲＡＳ
信号をローアクティブに維持したままＣＡＳ信号のみを
変化させて高速にデータアクセスを行なういわゆるファ
ーストページモードのＤＲＡＭにも対応可能である。

【００２４】ｂｕｆｆｅｒ２８Ｉは、バスドライバ３４
のディレクションを制御するブロックであり、拡張スロ
ット４０から代替ＣＰＵ２２へ、あるいは代替ＣＰＵ２
２から拡張スロット４０へと、データバスの情報の受け
渡し方向を決定し、その出力ＤＩＲによりバスドライバ
３４を制御する。

【００２５】以上の構成により、コンピュータ用電子装
置２０の代替ＣＰＵ２２は、メモリコントローラ部ＭＣ
により、代替ＣＰＵ２２に適した高いクロック周波数に
て演算などの内部処理を実行し、他方主記憶のアドレス
０〜１６Ｍについては、マザーボード５０に既設の記憶
素子を利用し、更に１６Ｍを越えるアドレスについて
は、拡張スロット４０に装着されたＤＩＭＭを主記憶と
して利用し、データの読み書きを行なうことができる。
しかも、拡張スロット４０に装着された１６Ｍバイト以
上の主記憶については代替ＣＰＵ２２の高速なクロック
周波数によりアクセス可能となり、代替ＣＰＵ２２の能
力を最大限に発揮させることができる。

【００２６】以上詳細に説明したように本実施例のコン
ピュータ用電子装置２０は、マザーボード５０のＯＤＰ
ソケット５２に取り付けるだけの簡単な作業によりマザ
ーボード５０上の既設ＣＰＵに代わって高性能の代替Ｃ
ＰＵ２２を作動させることができる。しかも、マザーボ
ード５０のシステム設計により既設ＣＰＵの主記憶領域
が制限（１６Ｍバイト）されている場合であっても、こ
れを巧みに解決し、既設の主記憶領域を再度利用するこ
とは勿論のこと、更にその上位に主記憶領域を拡張する
ことができる。また、拡張スロット４０に装着された１
６Ｍバイト以上の主記憶については、代替ＣＰＵ２２と
の整合を取ることでノンウエイトの高速なアクセスが可
能となる。

【００２７】なお、マザーボード５０上にＤＭＡコント
ローラが用意され、周辺機器と主記憶との間でのＤＭＡ
をサポートしている場合、本実施例のコンピュータ用電
子装置２０は、ＤＭＡ転送用のドライバを変更するだけ
で、これに対応することができる。変更後のＤＭＡ転送
用のドライバによる動作を図８に示す。図８に示した構
成をとることで、拡張メモリに対するＤＭＡ要求を満足
することができる。すなわち、１６Ｍバイト以上の領域
を指定してＤＭＡ要求があったとき、この信号をトラッ
プしてＤＭＡの対象となるメモリ領域をマザーボード５
０上の既設のＤＲＡＭ領域に確保したＤＭＡバッファ領
域に変更する。そして、ＤＭＡ転送を実行させた後、こ
のＤＭＡバッファ領域に書き込まれた内容を、本来ＤＭ
Ａ要求された１６Ｍバイト以上の領域に、代替ＣＰＵ２
２の高速な処理によりブロック転送するのである。

【００２８】この様な制御を実行するコンピュータ用電
子装置２０によれば、ＤＭＡコントローラを搭載しＤＭ
Ａ転送を行なうコンピュータにおいて、アプリケーショ
ンプログラム等が、主記憶が１６Ｍを越えて使用可能で
あることから１６Ｍを越える領域へのＤＭＡ転送を行な
う場合でも、アプリケーションプログラムを変更するこ
となく使用可能であり、コンピュータ用電子装置２０の
適用範囲を格段に広げることができる。

【００２９】以上本発明の実施例について説明したが、
本発明はこうした実施例に何等限定されるものではな
く、その要旨を逸脱しない種々なる態様により具現化さ
れることは勿論である。

【００３０】

【発明の効果】以上説明したように本発明のコンピュー
タ用電子装置は、接続コネクタを介してパーソナルコン
ピュータの主記憶や周辺機器と接続された代替ＣＰＵに
よりこれらの素子や機器を制御することができ、しかも
拡張メモリバスに接続されたメモリ制御手段と相俟って
パソコンのシステム設計時の主記憶上限を上回る主記憶
領域を利用することができる。従って、極めて経済的に
パーソナルコンピュータの総合的な処理能力を高め、大
きなメモリ領域と複雑な処理を必要とする高機能のソフ
トを高速に処理することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるコンピュータ用電子装
置２０の部品面を示す平面図である。

【図２】コンピュータ用電子装置２０の半田面を示す裏
面図である。

【図３】コンピュータ用電子装置２０をマザーボード５
０に装着した状態を示す側面図である。

【図４】実施例のコンピュータ用電子装置２０のメモリ
マップである。

【図５】コンピュータ用電子装置２０とマザーボード５
０との電気的な接続関係を示す概略構成図である。

【図６】コンピュータ用電子装置２０のメモリコントロ
ーラ部ＭＣの内部構成を示すブロック図である。

【図７】そのメモリコントローラ部ＭＣの一部であるメ
モリ制御ＩＣの内部構成を、機能毎にブロックとして示
した説明図である。

【図８】コンピュータ用電子装置２０の拡張メモリ領域
へのＤＭＡ転送の要求時の処理を示す説明図である。

【符号の説明】２０…コンピュータ用電子装置２２…代替ＣＰＵ２４…プリント基板２８…メモリ制御ＩＣ２８Ａ…ｍｏｄｅ２８Ｂ…ｃｓ−ｓｔａｔｕｓ２８Ｃ…ｍａ２８Ｄ…ｒａｓａｃｃ２８Ｅ…ｐｒｅｒａｓ２８Ｆ…ｃａｓａｃｃ２８Ｇ…ｒａｓ２８Ｈ…ｃａｓ２８Ｉ…ｂｕｆｆｅｒ３０…ＰＬＤ３２…クロックドライバ３４…バスドライバ３６…電源ＩＣ３８…接続用コネクタ３９…パスコン群４０…拡張スロット５０…マザーボード５２…ＯＤＰソケットＭＣ…メモリコントローラ部

Claims

【特許請求の範囲】

【請求項１】コンピュータのマザーボード上の既設Ｃ
ＰＵに代わって代替ＣＰＵを作動させ、該コンピュータ
を前記代替ＣＰＵにより制御する電子装置であって、前記マザーボード上に用意され、既設ＣＰＵを代替する
ために前記電子装置を接続可能なコネクタに適合する接
続コネクタと、前記代替ＣＰＵのメモリ制御関連の端子から延出され、
前記パーソナルコンピュータのメモリバスのバス幅より
も大きなバス幅を有する拡張メモリバスと、該拡張メモリバスにより拡張されたメモリアドレス領域
に割り付けられる記憶手段と、前記拡張メモリバスの少なくともアドレスラインとメモ
リ制御用の制御信号線に接続され、該アドレスラインに
より指定されるメモリアドレスが前記拡張されたメモリ
アドレス領域であるとき前記記憶手段の所定アドレスを
アクセスするメモリ制御手段とを備えるコンピュータ用
電子装置。
【請求項２】前記拡張メモリバスにより拡張されたメ
モリアドレス領域に割り付けられる前記記憶手段に対し
てダイレクトメモリアクセスの指示が入力されたとき、
該拡張されたメモリアドレスより下位の主記憶にデータ
の一時記憶領域を確保するバッファ確保手段と、該バッファ確保手段により確保された前記一時記憶領域
に対してダイレクトメモリアクセスを行なうように前記
指示を変更するＤＭＡ指示変更手段と、該ＤＭＡ指示変更手段によって変更された前記指示によ
るダイレクトメモリアクセスが完了したとき、前記一時
記憶領域に格納されたデータを前記ダイレクトメモリア
クセスの指示に基づく前記記憶手段のメモリアドレス
に、前記代替ＣＰＵによりブロック転送するブロック転
送手段とを備える請求項１記載のコンピュータ用電子装
置。