JPH08249228A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、キャッシュメモリ装置を汚染するこ
となく主記憶データのプリロードを実現するデータ処理
装置の提供を目的とする。 【構成】ＣＰＵと主記憶装置との間に、ＣＰＵの発行す
るプリロード命令の指す主記憶データを記憶するバッフ
ァ手段１３を複数備えるとともに、ＣＰＵがプリロード
命令を発行するときに、主記憶装置に対してプリロード
命令の指す主記憶データのロードアクセス要求を発行す
る発行手段１５と、このロードアクセス要求に応答し
て、主記憶装置から主記憶データが送られてくるとき
に、その主記憶データをプリロード命令の指すバッファ
手段１３に書き込む書込手段１６と、ＣＰＵがバッファ
手段１３の格納データのロード命令を発行するときに、
バッファ手段１３のステータス情報が有効である旨を表
示することを条件にして、その格納データをＣＰＵに送
出する送出手段１７とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央処理装置と主記憶
装置とキャッシュメモリ装置とを備えるデータ処理装置
に関し、特に、キャッシュメモリ装置を汚染することな
く主記憶データのプリロードを実現するデータ処理装置
に関する。

【０００２】

【従来の技術】大容量主記憶装置と中央処理装置とから
構成されるデータ処理装置では、主記憶装置が大容量で
あり、コストの点から、主記憶装置の素子として高速の
メモリ素子を使用することができない。これから、主記
憶装置の処理速度は、中央処理装置の要求を満足できな
くなり、中央処理装置の処理時間のかなりな部分が主記
憶装置の応答待ちに費やされることになる。

【０００３】この問題点を解決するために、中央処理装
置と主記憶装置との間に、キャッシュメモリ装置を設け
ることで高速性を実現する構成を採っている。そして、
更に高速化が要求される場合には、主記憶データのプリ
ロードを行っている。すなわち、主記憶データを必要と
する命令が実行されるよりも前に、その主記憶データを
より中央処理装置に近いキャッシュメモリ装置へと移動
しておくプリロードを実行する構成を採っている。

【０００４】このプリロードを実行すると、主記憶デー
タを必要とする命令がデコードされ、その主記憶データ
のアクセス要求が主記憶装置に発行されるときに、プリ
ロードが完了している場合には、より近いキャッシュメ
モリ装置から主記憶データが返答されることから、中央
処理装置への主記憶データのロードが早期に完了すると
いう効果が得られる。また、主記憶データを必要とする
命令がデコードされ、その主記憶データのアクセス要求
が主記憶装置に発行されるときに、プリロードが完了し
ていない場合にも、既にプリロードが主記憶装置へアク
セス要求を発行していることから、中央処理装置への主
記憶データのロードがプリロードを行わない場合よりも
早期に得られるという効果が期待できる。

【０００５】このプリロードを行うオペランドアドレス
の生成方法は、プリロードの効果を大きく左右するもの
であり、種々のものが提案されているが、代表的な生成
方法としては、あるアクセス要求が発生したら、ハード
ウェアがそのアクセスアドレスに定数を加えた値を生成
して、それをプリロードアドレスとする方法である。ま
た、プリロード命令を設けて、この命令を用いて、ソフ
トウェアが明示的にプリロードアドレスを指定する方法
もある。

【０００６】しかるに、いずれのオペランドアドレスの
生成方法を採るにしろ、従来では、プリロードを行うと
きには、プリロードした主記憶データをキャッシュメモ
リ装置に格納するという構成を採っていた。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、プリロードの主記憶デー
タがキャッシュメモリ装置の管理する有効な主記憶デー
タを追い出してしまうという問題点があった。プリロー
ドした主記憶データは、必ずしも使用されることになる
とは限られず、このようなプリロードデータの持つ投機
的な性格から見ると、このようなキャッシュメモリ装置
の汚染は本来望ましいものではない。

【０００８】本発明はかかる事情に鑑みてなされたもの
であって、キャッシュメモリ装置を汚染することなく主
記憶データのプリロードを実現する新たなデータ処理装
置の提供を目的とする。

【０００９】

【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するデータ処理装
置であって、１つ又は複数の中央処理装置１０と、１つ
又は複数の主記憶装置１１と、１つ又は複数のキャッシ
ュメモリ装置１２と、中央処理装置１０と主記憶装置１
１との間に備えられ、中央処理装置１０の発行するプリ
ロード命令用に用意されて、プリロード命令の指す主記
憶データを記憶するとともに、プリロード命令の指定す
るアドレス情報及びアクセス情報と、記憶データの有効
無効を表示するステータス情報とを記憶する複数のプリ
ロードバッファ手段１３と、プリロードバッファ手段１
３の制御処理を司るプリロード制御手段１４とを備え
る。

【００１０】このプリロード制御手段１４は、発行手段
１５と、書込手段１６と、送出手段１７と、判断手段１
８と、再発行手段１９と、待機バッファ手段２０と、登
録手段２１と、第２の再発行手段２２と、検査手段２３
と、第２の書込手段２４とを備える。

【００１１】この発行手段１５は、中央処理装置１０が
プリロード命令（主記憶装置１１又はキャッシュメモリ
装置１２の主記憶データをプリロードバッファ手段１３
へロードする命令）を発行するときに、主記憶装置１１
又はキャッシュメモリ装置１２に対して、プリロード命
令の指す主記憶データのロードアクセス要求を発行す
る。書込手段１６は、発行手段１５の発行するロードア
クセス要求に応答して、主記憶装置１１又はキャッシュ
メモリ装置１２から主記憶データが送られてくるとき
に、その主記憶データをプリロード命令の指すプリロー
ドバッファ手段１３に書き込む。送出手段１７は、中央
処理装置１０がバッファロード命令（プリロードバッフ
ァ手段１３の格納データを中央処理装置１０へロードす
る命令）を発行するときに、そのバッファロード命令の
指すプリロードバッファ手段１３の格納する主記憶デー
タを中央処理装置１０に送出する。

【００１２】判断手段１８は、プリロード命令の指す主
記憶データがキャッシュメモリ装置１２に登録されてい
るか否かを判断する。再発行手段１９は、中央処理装置
１０に代わりロード命令を再発行する。待機バッファ手
段２０は、バッファロード命令を待機させる。登録手段
２１は、待機バッファ手段２０へのバッファロード命令
の登録処理を実行する。第２の再発行手段２２は、中央
処理装置１０に代わりバッファロード命令を再発行す
る。検査手段２３は、中央処理装置１０の発行するスト
ア命令の指定するアドレス情報と、プリロードバッファ
手段１３の管理するアドレス情報とが衝突するのか否か
を検査する。第２の書込手段２４は、プリロードバッフ
ァ手段１３に無効である旨のステータス情報を書き込
む。

【００１３】

【作用】本発明では、中央処理装置１０がアドレス情報
及びアクセス情報を指定してプリロード命令を発行する
と、判断手段１８は、そのプリロード命令の指す主記憶
データがキャッシュメモリ装置１２に登録されているの
か否かを判断する。

【００１４】この判断手段１８の処理によりキャッシュ
メモリ装置１２に登録されていないことが判断される
と、発行手段１５は、主記憶装置１１に対して、プリロ
ード命令の指す主記憶データのロードアクセス要求を発
行し、この発行を受けて、書込手段１６は、このロード
アクセス要求に応答して主記憶装置１１から主記憶デー
タが送られてくるときに、その主記憶データをプリロー
ド命令の指すプリロードバッファ手段１３に書き込むと
ともに、有効である旨のステータス情報を書き込む。一
方、キャッシュメモリ装置１２に登録されていることが
判断されると、発行手段１５は、ロードアクセス要求を
発行しないとともに、書込手段１６は、その登録されて
いる主記憶データをプリロードバッファ手段１３に書き
込むとともに、有効である旨のステータス情報を書き込
む。

【００１５】この処理にあって、書込手段１６は、主記
憶装置１１あるいはキャッシュメモリ装置１２が主記憶
データの読出処理時に例外を検出するときには、該当す
るプリロードバッファ手段１３に無効である旨のステー
タス情報を書き込む。このとき、プリロード命令の投機
性を考慮して、その例外を中央処理装置１０にいちいち
報告しないようにする。

【００１６】このようにして、プリロードバッファ手段
１３にプリロード命令の指す主記憶データが記憶される
ときに、中央処理装置１０がプリロードバッファ手段１
３のバッファ番号を指定してバッファロード命令を発行
すると、送出手段１７は、そのプリロードバッファ手段
１３の管理するステータス情報が有効である旨を表示す
ることを条件にして、そのプリロードバッファ手段１３
の格納する主記憶データを中央処理装置１０に送出す
る。

【００１７】このバッファロード命令の発行時にあっ
て、再発行手段１９は、そのバッファロード命令の指す
プリロードバッファ手段１３の管理するステータス情報
が無効である旨を表示するときには、そのプリロードバ
ッファ手段１３の管理するアドレス情報及びアクセス情
報を使って、中央処理装置１０に代わりロード命令を再
発行する。そして、登録手段２１は、そのバッファロー
ド命令の指すプリロードバッファ手段１３の管理するス
テータス情報がロード中である旨を表示するときには、
そのバッファロード命令を待機バッファ手段２０に待機
させる。

【００１８】一方、第２の再発行手段２２は、書込手段
１６がプリロードバッファ手段１３に主記憶データを書
き込むときに、待機バッファ手段２０にバッファロード
命令が待機されているときには、中央処理装置１０に代
わりそのバッファロード命令を再発行する。

【００１９】そして、検査手段２３は、中央処理装置１
０がストア命令を発行するときに、ストア命令の指定す
るアドレス情報と、プリロードバッファ手段１３の管理
するアドレス情報とが一部でも重複するか否かを検査
し、この検査処理により重複が検出されると、第２の書
込手段２４は、ストア命令により書き換えられることを
考慮して、重複先のプリロードバッファ手段１３に無効
である旨のステータス情報を書き込む。

【００２０】このように、本発明によれば、キャッシュ
メモリ装置１２とは別にプリロードバッファ手段１３を
設けるとともに、主記憶装置１１の主記憶データをプリ
ロードバッファ手段１３へロードするというプリロード
命令と、プリロードバッファ手段１３の格納データを中
央処理装置１０へロードするというバッファロード命令
とを設けることで、プリロードバッファ手段１３に主記
憶データをプリロードする構成を採り、必要に応じて中
央処理装置１０にロードしていく構成を採ることから、
キャッシュメモリ装置１２を汚染することなく主記憶デ
ータのプリロードを実現できるようになる。

【００２１】

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明を具備するデータ処理装置１の装置
構成を図示する。

【００２２】この図に示すように、本発明を具備するデ
ータ処理装置１は、１つ又は複数の中央処理装置１０
と、１つ又は複数の主記憶装置１１と、１つ又は複数の
キャッシュメモリ装置１２と、ＤＡＴ装置３０と、ＴＬ
Ｂ装置４０とを備える他に、本発明に特徴的なプリロー
ドバッファ５０と、プリロードバッファ制御装置６０
と、アクセス要求待機バッファ７０とを備える。ここ
で、図中に示す８０は選択回路である。

【００２３】この本発明に特徴的なプリロードバッファ
５０は、複数個用意されて、その各々が、仮想アドレス
で記述されるプリロードアドレスを記憶する「プリロー
ド仮想アドレスレジスタ」と、実アドレスで記述される
プリロードアドレスを記憶する「プリロード実アドレス
レジスタ」と、プリロードデータを記憶する「プリロー
ドデータレジスタ」と、ロードアクセスのアクセス種類
（アクセスの長さ、アドレスモード、中央処理装置アク
セスＩＤ、主記憶装置アクセスＩＤ）を記憶する「アク
セス種類レジスタ」と、プリロードバッファ５０の状態
（有効／無効／ロード中）を記憶する「プリロードステ
ータスレジスタ」とを１組として構成される。

【００２４】また、この本発明に特徴的なプリロードバ
ッファ制御装置６０は、これらのプリロードバッファ５
０を制御することで主記憶データのプリロードを実行す
るものであって、具体的には、中央処理装置１０から、
本発明で新たに設けるプリロード命令（主記憶装置１１
の主記憶データをプリロードバッファ５０へロードする
命令）と、本発明で新たに設けるバッファロード命令
（プリロードバッファ５０の格納データを中央処理装置
１０へロードする命令）とが発行されるときに、それに
応じた制御処理を実行することで主記憶データのプリロ
ードを実行するものである。

【００２５】また、この本発明に特徴的なアクセス要求
待機バッファ７０は、中央処理装置１０から、本発明で
新たに設けるバッファロード命令が発行されるときに、
必要に応じてそのバッファロード命令を待機させるもの
である。

【００２６】図３及び図４に、中央処理装置１０がプリ
ロード命令を発行するときに、その応答としてプリロー
ドバッファ制御装置６０が実行する処理フローの一実施
例、図５に、プリロードバッファ制御装置６０が図３及
び図４の処理フローを実行するときに、その応答として
主記憶装置１１が実行する処理フローの一実施例、図６
に、主記憶装置１１が図５の処理フローを実行するとき
に、その応答としてプリロードバッファ制御装置６０が
実行する処理フローの一実施例、図７に、中央処理装置
１０がバッファロード命令を発行するときに、その応答
としてプリロードバッファ制御装置６０が実行する処理
フローの一実施例を図示する。ここで、プリロードバッ
ファ制御装置６０の実行処理と、中央処理装置１０の実
行処理とは、並列／独立に進行することになる。

【００２７】次に、これらの処理フローに従って本発明
を詳細に説明する。プリロードバッファ制御装置６０
は、中央処理装置１０が、プリロードアクセスのアドレ
スと、アクセス種類（アクセスＩＤ、アクセス長、アド
レスモード）と、プリロードデータの格納先となるプリ
ロードバッファ５０のバッファ番号とを指定してプリロ
ード命令を発行すると、図３及び図４の処理フローに示
すように、先ず最初に、ステップ１で、プリロード命令
の指定するプリロードバッファ５０の持つ「プリロード
ステータスレジスタ」の値を参照することで、そのプリ
ロードバッファ５０の状態をチェックする。

【００２８】このチェック処理に従って、プリロード命
令の指定するプリロードバッファ５０の状態が“ロード
中”にあることを判断するとき、すなわち、先に発行さ
れたプリロード命令が未だ実行中であることを判断する
ときには、ステップ２に進んで、そのプリロードバッフ
ァ５０の管理するアクセスＩＤの指す主記憶装置１１に
対して、そのプリロード命令についての処理の取り消し
を発行してから、ステップ３に進んで、プリロード命令
の指定するプリロードバッファ５０の持つ「アクセス種
類レジスタ」に、今回のプリロード命令の指定するアク
セス種類を書き込むとともに、そのプリロードバッファ
５０の持つ「プリロードステータスレジスタ」に“ロー
ド中”を書き込み、更に、そのプリロードバッファ５０
の持つ「プリロード仮想アドレスレジスタ」及び「プリ
ロード実アドレスレジスタ」を無効化する。

【００２９】一方、このチェック処理に従って、プリロ
ード命令の指定するプリロードバッファ５０の状態が
“無効”あるいは“有効”にあることを判断するとき、
すなわち、先に発行されたプリロード命令の実行が既に
終了していることを判断するときには、ステップ２の処
理を省略し、直ちにステップ３に進んで、プリロード命
令の指定するプリロードバッファ５０の持つ「アクセス
種類レジスタ」に、今回のプリロード命令の指定するア
クセス種類を書き込むとともに、そのプリロードバッフ
ァ５０の持つ「プリロードステータスレジスタ」に“ロ
ード中”を書き込み、更に、そのプリロードバッファ５
０の持つ「プリロード仮想アドレスレジスタ」及び「プ
リロード実アドレスレジスタ」を無効化する。

【００３０】このステップ３の処理を終了すると、続い
て、ステップ４で、プリロード命令のアドレッシングモ
ードが仮想アドレスモードであるのか否かを判断して、
仮想アドレスモードであることを判断するときには、ス
テップ５に進んで、プリロード命令の指定するプリロー
ドバッファ５０の持つ「プリロード仮想アドレスレジス
タ」に、プリロード命令の指定する仮想アドレスを書き
込む。

【００３１】続いて、ステップ７で、ＴＬＢ装置４０に
高速変換表が登録されているのか否かを判断して、高速
変換表が登録されていることを判断するときには、ステ
ップ８に進んで、その高速変換表に従ってプリロード命
令の指定する仮想アドレスの指す実アドレスを得る。一
方、高速変換表が登録されていないことを判断するとき
には、ステップ９に進んで、ＤＡＴ装置３０を起動する
ことでプリロード命令の指定する仮想アドレスの指す実
アドレスを得る。

【００３２】続いて、ステップ１０（図４の処理フロ
ー）で、ステップ８，９のアドレス変換処理でアクセス
例外が検出されたのか否かを判断して、アクセス例外を
検出するときには、ステップ１１に進んで、プリロード
命令の指定するプリロードバッファ５０の持つ「プリロ
ードステータスレジスタ」に、“無効”を書き込んで処
理を終了する。一方、アクセス例外を検出しないときに
は、ステップ１２に進んで、プリロード命令の指定する
プリロードバッファ５０の持つ「プリロード実アドレス
レジスタ」に、ステップ８，９で得られた実アドレスを
書き込む。

【００３３】このようにして、ステップ４（図３の処理
フロー）で、プリロード命令のアドレッシングモードが
仮想アドレスモードであることが判断されると、ＴＬＢ
装置４０／ＤＡＴ装置５０を使って実アドレスを得て、
それをプリロード命令の指定するプリロードバッファ５
０の持つ「プリロード実アドレスレジスタ」に書き込ん
でいくのである。一方、ステップ４で、プリロード命令
のアドレッシングモードが実アドレスモードであること
が判断されるときには、ステップ５ないしステップ１０
の処理を省略し、直ちにステップ１２に進んで、その
「プリロード実アドレスレジスタ」にプリロード命令の
指定する実アドレスを書き込でいくことになる。

【００３４】このステップ１２の処理を終了すると、続
いて、ステップ１３で、「プリロード実アドレスレジス
タ」に登録される実アドレスを用いて、キャッシュメモ
リ装置１２を検索し、続くステップ１４で、この検索処
理によりキャッシュヒットしたのか否かということと、
アクセス例外が検出されたのか否かということを判断す
る。

【００３５】このステップ１４の判断処理でアクセス例
外を検出するときには、ステップ１５に進んで、プリロ
ード命令の指定するプリロードバッファ５０の持つ「プ
リロードステータスレジスタ」に、“無効”を書き込ん
で処理を終了する。一方、キャッシュミスヒットを検出
するとき、すなわち、プリロード命令の指定するプリロ
ードデータがキャッシュメモリ装置１２に登録されてい
ないことを判断するときには、ステップ１６に進んで、
プリロード命令の指定するプリロードバッファ５０に管
理される実アドレス、アクセスＩＤ、アクセス長を読み
出し、これらを用いて、主記憶装置１１に対して、プリ
ロード命令の指定するプリロードデータの読み出しを指
示するプリロードアクセス要求を発行して処理を終了す
る。

【００３６】一方、ステップ１４の判断処理でキャッシ
ュヒットを検出するとき、すなわち、プリロード命令の
指定するプリロードデータがキャッシュメモリ装置１２
に登録されていることを判断するときには、ステップ１
７に進んで、プリロード命令の指定するプリロードバッ
ファ５０の持つ「プリロードステータスレジスタ」の値
を参照することで、そのプリロードバッファ５０の状態
をチェックして、そのプリロードバッファ５０の状態が
“無効”あるいは“有効”にあることを判断するときに
は、そのまま処理を終了する。一方、“ロード中”にあ
ることを判断するときには、ステップ１８に進んで、プ
リロード命令の指定するプリロードバッファ５０の持つ
「プリロードデータレジスタ」に、キャッシュヒットし
たプリロードデータを書き込むとともに、そのプリロー
ドバッファ５０の持つ「プリロードステータスレジス
タ」に、“有効”を書き込んで処理を終了する。

【００３７】このように、プリロードバッファ制御装置
６０は、中央処理装置１０がプリロード命令を発行する
と、図３及び図４の処理フローに従い、プリロード命令
の指定するプリロードデータがキャッシュメモリ装置１
２に登録されているときには、そのプリロードデータを
プリロードバッファ５０に書き込んでいくとともに、登
録されていないときには、主記憶装置１０に対して、実
アドレス、アクセスＩＤ、アクセス長を指定して、その
プリロードデータの読み出しを指示するプリロードアク
セス要求を発行していくのである。

【００３８】このプリロードバッファ制御装置６０から
のプリロードアクセス要求を受け取ると、主記憶装置１
１は、図５の処理フローに示すように、先ず最初に、ス
テップ１で、指定される実アドレスの指すメモリセルを
指定されるアクセス種類に従って読み出す。続いて、ス
テップ２で、この読み出し時に、アクセス例外が検出さ
れたのか否かを判断して、アクセス例外を検出しないと
きには、ステップ３に進んで、アクセス例外が発生しな
い旨と、読み出した主記憶データ（プリロードデータ）
と、アクセスＩＤとをプリロードバッファ制御装置６０
に返答する。一方、アクセス例外を検出するときには、
ステップ４に進んで、アクセス例外が発生した旨と、ア
クセスＩＤとをプリロードバッファ制御装置６０に返答
する。

【００３９】このように、主記憶装置１１は、プリロー
ドバッファ制御装置６０がプリロードアクセス要求を発
行すると、図５の処理フローに従い、そのプリロードア
クセス要求の指す主記憶データを読み出してプリロード
バッファ制御装置６０に返答していくのである。

【００４０】図６の処理フローで後述するように、プリ
ロードバッファ制御装置６０は、このプリロードアクセ
ス要求についてのアクセス例外を中央処理装置１０に伝
達しない構成を採っている。これは、プリロードアクセ
ス要求の指す主記憶データが使用されるとは限らないか
らである。これから、主記憶装置１１が中央処理装置１
０に対してアクセス例外を直接伝達できる手段を持つ場
合があるが、このときにあっても、主記憶装置１１は、
プリロードアクセス要求についてのアクセス例外につい
ては、中央処理装置１０に伝達しない構成を採ることに
なる。なお、この場合、プリロードアクセス要求である
のか、それ以外のロードアクセス要求であるのかは、プ
リロードバッファ制御装置６０がフラグを使って主記憶
装置１１に通知することになる。

【００４１】主記憶装置１１からプリロードアクセス要
求に対しての返答を受け取ると、プリロードバッファ制
御装置６０は、図６の処理フローに示すように、先ず最
初に、ステップ１で、主記憶装置１１からアクセス例外
の発生が通知されたのか否かを判断して、アクセス例外
の発生通知を受け取るときには、ステップ２で進んで、
主記憶装置１１から通知されるアクセスＩＤの指すプリ
ロードバッファ５０の持つ「プリロードステータスレジ
スタ」に、“無効”を書き込んで処理を終了する。

【００４２】一方、アクセス例外の発生の通知を受け取
らないとき、すなわち、プリロードデータを受け取ると
きは、ステップ３に進んで、主記憶装置１１から通知さ
れるアクセスＩＤの指すプリロードバッファ５０の持つ
「プリロードステータスレジスタ」の値を読み出す。続
いて、ステップ４で、その読み出した値に従ってそのプ
リロードバッファ５０の状態をチェックして、そのプリ
ロードバッファ５０の状態が“無効”にあることを判断
するときには、そのまま処理を終了し、“ロード中”に
あることを判断するときには、ステップ５に進んで、そ
のプリロードバッファ５０の持つ「プリロードデータレ
ジスタ」に、送られてきたプリロードデータを書き込む
とともに、そのプリロードバッファ５０の持つ「プリロ
ードステータスレジスタ」に“有効”を書き込む。

【００４３】続いて、ステップ６で、アクセス要求待機
バッファ７０を検索する。図７の処理フローで後述する
ように、このアクセス要求待機バッファ７０は、中央処
理装置１０からバッファロード命令が発行されるときに
あって、そのバッファロード命令の指すプリロードデー
タがプリロードバッファ５０に格納されていないときに
は、そのバッファロード命令（プリロードバッファ５０
の格納データを中央処理装置１０へロードする命令）を
待機する構成を採る。これから、このステップ６では、
アクセス要求待機バッファ７０を検索することで、プリ
ロードデータを待っているバッファロード命令を検索す
るのである。

【００４４】続いて、ステップ７で、待機されるバッフ
ァロード命令が検索されたのか否かをチェックして、検
索されないときには、そのまま処理を終了し、検索され
るときには、ステップ８に進んで、プリロードデータが
プリロードバッファ５０に格納されることで実行可能と
なった待機バッファロード命令を、中央処理装置１０に
代わり再発行する。この再発行を受けて、プリロードバ
ッファ制御装置６０は、図７の処理フローで後述するよ
うに、待機バッファロード命令の指すプリロードデータ
をプリロードバッファ５０から読み出して、中央処理装
置１０に送出していくことになる。

【００４５】このように、プリロードバッファ制御装置
６０は、主記憶装置１１からプリロードデータを受け取
ると、図６の処理フローに従い、そのプリロードデータ
をプリロードバッファ５０に格納していくとともに、ア
クセス要求待機バッファ７０にそのプリロードデータに
ついてのバッファロード命令が待機されているときに
は、中央処理装置１０に代わりそのバッファロード命令
を再発行していくことで、そのバッファロード命令の指
すプリロードデータを中央処理装置１０にロードしてい
くのである。

【００４６】一方、プリロードバッファ制御装置６０
は、中央処理装置１０が、プリロードデータの読出先と
なるプリロードバッファ５０のバッファ番号と、アクセ
スＩＤとを指定してバッファロード命令を発行すると、
図７の処理フローに示すように、先ず最初に、ステップ
１で、バッファロード命令の指定するプリロードバッフ
ァ５０の持つ「プリロードステータスレジスタ」の値を
参照することで、そのプリロードバッファ５０の状態を
チェックする。

【００４７】このチェック処理に従って、バッファロー
ド命令の指定するプリロードバッファ５０の状態が“有
効”にあることを判断するとき、すなわち、そのプリロ
ードバッファ５０にバッファロード命令の指すプリロー
ドデータが格納されていることを判断するときには、ス
テップ２に進んで、そのプリロードバッファ５０の格納
するプリロードデータを読み出して、そのプリロードバ
ッファ５０の管理するアクセスＩＤの指す中央処理装置
１０に送出する。

【００４８】一方、バッファロード命令の指定するプリ
ロードバッファ５０の状態が“ロード中”にあることを
判断するとき、すなわち、そのプリロードバッファ５０
にプリロードデータがこれから格納されることになるこ
とを判断するときには、ステップ３に進んで、バッファ
ロード命令をアクセス要求待機バッファ７０に待機させ
る。

【００４９】一方、バッファロード命令の指定するプリ
ロードバッファ５０の状態が“無効”にあることを判断
するとき、すなわち、そのプリロードバッファ５０にバ
ッファロード命令の指すプリロードデータが格納されて
いないことを判断するときには、ステップ４に進んで、
そのプリロードバッファ５０の管理するアドレス及びア
クセス種類を用いて、中央処理装置１０に代わりロード
命令を再発行する。この再発行を受けて、プリロードバ
ッファ制御装置６０は、必要に応じてＴＬＢ装置４０又
はＤＡＴ装置３０を利用してアドレス変換を行い、その
ロード命令の指す主記憶データがキャッシュメモリ装置
１２に登録されているときには、その主記憶データを中
央処理装置１０へ送出していくとともに、登録されてい
ないときには、主記憶装置１０に対して、実アドレス、
アクセスＩＤ、アクセス長を指定して、その主記憶デー
タの読み出しを指示するロードアクセス要求を発行して
いくことになる。そして、主記憶装置１１からの応答デ
ータを中央処理装置１０へ送出し、これらの過程で例外
を検出するときには、中央処理装置１０に例外を報告し
ていくことになる。

【００５０】このように、プリロードバッファ制御装置
６０は、中央処理装置１０からバッファロード命令を受
け取ると、図７の処理フローに従い、バッファロード命
令の指すプリロードデータがプリロードバッファ５０に
格納されているときには、それを読み出して中央処理装
置１０に送出し、そのプリロードデータがプリロードバ
ッファ５０にこれから格納されるときには、バッファロ
ード命令をアクセス要求待機バッファ７０に待機し、そ
のプリロードデータがプリロードバッファ５０に格納さ
れないときには、通常のロードデータの読み出しを指示
するロード命令を再発行していくのである。

【００５１】このようにして、本発明では、プリロード
バッファ５０を設けることで、キャッシュメモリ装置１
２を汚染することなく主記憶データのプリロードを実現
できるようになる。

【００５２】このプリロードバッファ５０を設ける構成
を採るときにあって、中央処理装置１０がストア命令を
発行すると、プリロードバッファ５０の格納データと、
主記憶装置１１の記憶する主記憶データとが整合しなく
なることが起こる。

【００５３】これから、プリロードバッファ制御装置６
０は、中央処理装置１０がストア命令を発行するときに
は、“有効”又は“ロード中”の状態にある全てのプリ
ロードバッファ５０（以下、対象プリロードバッファ５
０と称する）に対して以下の処理を行うことで、プリロ
ードバッファ５０の格納データと、主記憶装置１１の記
憶する主記憶データとの整合性を保つ処理を実行する。

【００５４】すなわち、図８に示すように、中央処理装
置１０のアドレスモードが実アドレスモードのときにあ
って、対象プリロードバッファ５０の管理するプリロー
ド仮想アドレスが有効／プリロード実アドレスが有効で
ある場合と、プリロード仮想アドレスが有効／プリロー
ド実アドレスが無効である場合には、そのようなことが
あり得ないことに対応させて、中央処理装置１０に対し
て例外を報告する。一方、プリロード仮想アドレスが無
効／プリロード実アドレスが有効である場合に、中央処
理装置１０の実アドレスとプリロードバッファ５０の実
アドレスとが完全に一致する場合には、ストア命令によ
り書き換えられることに対応させて、対象プリロードバ
ッファ５０の持つ「プリロードステータスレジスタ」に
“無効”を書き込む。

【００５５】また、中央処理装置１０のアドレスモード
が仮想アドレスモードで、ＴＬＢヒットすることで実ア
ドレスが求まるときにあって、対象プリロードバッファ
５０の管理するプリロード仮想アドレスが有効／プリロ
ード実アドレスが有効である場合に、中央処理装置１０
の実アドレスとプリロードバッファ５０の実アドレスと
が完全に一致する場合には、ストア命令により書き換え
られることに対応させて、対象プリロードバッファ５０
の持つ「プリロードステータスレジスタ」に“無効”を
書き込む。一方、プリロード仮想アドレスが有効／プリ
ロード実アドレスが無効である場合に、中央処理装置１
０の仮想アドレスとプリロードバッファ５０の仮想アド
レスとがアドレス不変部分で一致する場合には、ストア
命令により書き換えられる可能性があることに対応させ
て、対象プリロードバッファ５０の持つ「プリロードス
テータスレジスタ」に“無効”を書き込む。一方、プリ
ロード仮想アドレスが無効／プリロード実アドレスが有
効である場合には、そのようなことがあり得ないことに
対応させて、中央処理装置１０に対して例外を報告す
る。

【００５６】また、中央処理装置１０のアドレスモード
が仮想アドレスモードで、ＴＬＢヒットしないことで実
アドレスが求まらないときにあって、対象プリロードバ
ッファ５０の管理するプリロード仮想アドレスが有効／
プリロード実アドレスが有効である場合と、プリロード
仮想アドレスが有効／プリロード実アドレスが無効であ
る場合に、中央処理装置１０の仮想アドレスとプリロー
ドバッファ５０の仮想アドレスとがアドレス不変部分で
一致する場合には、ストア命令により書き換えられる可
能性があることに対応させて、そのプリロードバッファ
５０の持つ「プリロードステータスレジスタ」に“無
効”を書き込む。一方、プリロード仮想アドレスが無効
／プリロード実アドレスが有効である場合には、そのよ
うなことがあり得ないことに対応させて、中央処理装置
１０に対して例外を報告する。

【００５７】このようにして、中央処理装置１０がスト
ア命令を発行するときに、プリロードバッファ５０の格
納データと、主記憶装置１１の記憶する主記憶データと
が整合しなくなったり、整合しなくなる可能性があると
きには、プリロードバッファ５０の格納データを無効化
していくことで対処することになる。

【００５８】更に、このプリロードバッファ５０を設け
る構成を採るときにあって、ソフトウェアが、このプリ
ロードバッファ５０の持つ「プリロードステータスレジ
スタ」に“無効”を書き込む無効化命令を設けること
で、そのプリロードバッファ５０の管理するプリロード
データを直接無効化できるようにする構成を採ることが
好ましい。

【００５９】また、割込処理やプロセス切替処理に対処
するために、全てのプリロードバッファ５０の管理する
アドレス／アクセス種類をセーブした後、それらのプリ
ロードバッファ５０の持つ「プリロードステータスレジ
スタ」に“無効”を書き込むセーブ命令を設けるととも
に、このセーブ命令によりセーブされたアドレス／アク
セス種類を全てのプリロードバッファ５０に書き込むと
ともに、それらのプリロードバッファ５０の持つ「プリ
ロードステータスレジスタ」に“無効”を書き込むリス
トア命令を設けることが好ましい。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
キャッシュメモリ装置とは別にプリロードバッファを設
けるとともに、主記憶装置の主記憶データをプリロード
バッファへロードするというプリロード命令と、プリロ
ードバッファの格納データを中央処理装置へロードする
というバッファロード命令とを設けることで、プリロー
ドバッファに主記憶データをプリロードする構成を採
り、必要に応じて中央処理装置にロードしていく構成を
採ることから、キャッシュメモリ装置を汚染することな
く主記憶データのプリロードを実現できるようになる。

【００６１】そして、プリロード命令／バッファロード
命令によりプリロードを実行できることから、ハードウ
ェアの行うプリロードよりも効率の良いプリロードを実
現できる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例である。

【図３】プリロードバッファ制御装置の実行する処理フ
ローである。

【図４】プリロードバッファ制御装置の実行する処理フ
ローである。

【図５】主記憶装置の実行する処理フローである。

【図６】プリロードバッファ制御装置の実行する処理フ
ローである。

【図７】プリロードバッファ制御装置の実行する処理フ
ローである。

【図８】ストア命令発行時の処理説明図である。

【符号の説明】

１ データ処理装置 １０ 中央処理装置 １１ 主記憶装置 １２ キャッシュメモリ装置 １３ プリロードバッファ手段 １４ プリロード制御手段 １５ 発行手段 １６ 書込手段 １７ 送出手段 １８ 判断手段 １９ 再発行手段 ２０ 待機バッファ手段 ２１ 登録手段 ２２ 第２の再発行手段 ２３ 検査手段 ２４ 第２の書込手段

Claims (11)

【特許請求の範囲】
1. 【請求項１】 １つ又は複数の中央処理装置と、１つ又
   は複数の主記憶装置と、１つ又は複数のキャッシュメモ
   リ装置とを備えるデータ処理装置において、 中央処理装置と主記憶装置との間に、中央処理装置の発
   行するプリロード命令用に用意されて、該プリロード命
   令の指す主記憶データを記憶するとともに、該プリロー
   ド命令の指定するアドレス情報及びアクセス情報と、記
   憶データの有効無効を表示するステータス情報とを記憶
   するプリロードバッファ手段を複数備えるとともに、 中央処理装置がアドレス情報及びアクセス情報を指定し
   て上記プリロード命令を発行するときに、主記憶装置に
   対して、該プリロード命令の指す主記憶データのロード
   アクセス要求を発行する発行手段と、 上記発行手段の発行するロードアクセス要求に応答し
   て、主記憶装置から主記憶データが送られてくるとき
   に、該主記憶データを上記プリロード命令の指す上記プ
   リロードバッファ手段に書き込む書込手段と、 中央処理装置が上記プリロードバッファ手段の格納する
   主記憶データのバッファロード命令を発行するときに、
   該プリロードバッファ手段の管理するステータス情報が
   有効である旨を表示することを条件にして、該主記憶デ
   ータを中央処理装置に送出する送出手段とを備えること
   を、 特徴とするデータ処理装置。
2. 【請求項２】 請求項１記載のデータ処理装置におい
   て、 発行手段の発行するロードアクセス要求に先立って、プ
   リロード命令の指す主記憶データがキャッシュメモリ装
   置に登録されているか否かを判断する判断手段を備え、 発行手段は、上記判断手段が主記憶データの登録を判断
   するときには、ロードアクセス要求を発行していかない
   とともに、書込手段は、キャッシュメモリ装置から読み
   出される該主記憶データをプリロードバッファ手段に書
   き込むよう処理することを、 特徴とするデータ処理装置。
3. 【請求項３】 請求項１又は２記載のデータ処理装置に
   おいて、 発行手段は、プリロード命令のアドレッシングモードが
   仮想アドレスモードであるときには、ＴＬＢ装置あるい
   はＤＡＴ装置により得られる実アドレスを用いてロード
   アクセス要求を発行するよう処理することを、 特徴とするデータ処理装置。
4. 【請求項４】 請求項１又は２記載のデータ処理装置に
   おいて、 書込手段は、主記憶装置あるいはキャッシュメモリ装置
   が主記憶データの読出処理時に例外を検出するときに
   は、プリロードバッファ手段に無効である旨のステータ
   ス情報を書き込むとともに、該例外を中央処理装置に報
   告しないよう処理することを、 特徴とするデータ処理装置。
5. 【請求項５】 請求項３記載のデータ処理装置におい
   て、 書込手段は、主記憶装置あるいはキャッシュメモリ装置
   が主記憶データの読出処理時に例外を検出するときと、
   ＴＬＢ装置あるいはＤＡＴ装置がアドレス変換時に例外
   を検出するときには、プリロードバッファ手段に無効で
   ある旨のステータス情報を書き込むとともに、該例外を
   中央処理装置に報告しないよう処理することを、 特徴とするデータ処理装置。
6. 【請求項６】 請求項１、２、３、４又は５記載のデー
   タ処理装置において、 中央処理装置がバッファロード命令を発行するときにあ
   って、該バッファロード命令の指すプリロードバッファ
   手段の管理するステータス情報が無効である旨を表示す
   るときに、該プリロードバッファ手段の管理するアドレ
   ス情報及びアクセス情報を使って、中央処理装置に代わ
   りロード命令を再発行する再発行手段を備えることを、 特徴とするデータ処理装置。
7. 【請求項７】 請求項１、２、３、４、５又は６記載の
   データ処理装置において、 中央処理装置がバッファロード命令を発行するときにあ
   って、該バッファロード命令の指すプリロードバッファ
   手段の管理するステータス情報がロード中である旨を表
   示するときに、該バッファロード命令を待機させる待機
   バッファ手段を備えることを、 特徴とするデータ処理装置。
8. 【請求項８】 請求項７記載のデータ処理装置におい
   て、 書込手段がプリロードバッファ手段に主記憶データを書
   き込むときに、待機バッファ手段にバッファロード命令
   が待機されているときには、中央処理装置に代わり該バ
   ッファロード命令を再発行する第２の再発行手段を備え
   ることを、 特徴とするデータ処理装置。
9. 【請求項９】 請求項１、２、３、４、５、６、７又は
   ８記載のデータ処理装置において、 中央処理装置がストア命令を発行するときに、該ストア
   命令の指定するアドレス情報と、プリロードバッファ手
   段の管理するアドレス情報とが一部でも重複するか否か
   を検査する検査手段と、 上記検査手段が重複を検出するときに、重複先のプリロ
   ードバッファ手段に無効である旨のステータス情報を書
   き込む第２の書込手段とを備えることを、 特徴とするデータ処理装置。
10. 【請求項１０】 請求項１、２、３、４、５、６、７、
    ８又は９記載のデータ処理装置において、 中央処理装置がプリロードバッファ手段の無効化命令を
    発行するときに、該無効化命令の指すプリロードバッフ
    ァ手段に無効である旨のステータス情報を設定する設定
    手段を備えることを、 特徴とするデータ処理装置。
11. 【請求項１１】 請求項１、２、３、４、５、６、７、
    ８、９又は１０記載のデータ処理装置において、 中央処理装置がプリロードバッファ手段の格納データの
    セーブ命令を発行するときに、プリロードバッファ手段
    の格納データをセーブするセーブ手段と、 中央処理装置が上記セーブ手段のセーブしたプリロード
    バッファ手段の格納データのリストア命令を発行すると
    きに、該セーブデータをプリロードバッファ手段にリス
    トアするリストア手段とを備えることを、 特徴とするデータ処理装置。