JPH08237665A

JPH08237665A - フレーム間帯域圧縮信号切り替え回路

Info

Publication number: JPH08237665A
Application number: JP3569295A
Authority: JP
Inventors: Kazuharu Niimura; 一治新村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-02-23
Filing date: 1995-02-23
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】この発明は、複数のフレーム間帯域圧縮信号を
切り替える際に、高画質の切り替え画像が得られるよう
にしたフレーム間帯域圧縮信号切り替え回路を提供する
ことを目的としている。【構成】１フレーム期間に一部の領域ごとに強制的フレ
ーム内処理を施すリフレッシュ処理を有する２つのフレ
ーム間帯域圧縮信号Ａ，Ｂを信号ＡからＢに切り替える
もので、切り替え要求信号が発生した際に、Ｂ信号に一
度リフレッシュが施されたブロックからＢ信号を出力す
るフレーム間帯域圧縮信号切り替え回路において、切り
替え時にリフレッシュが施されていないブロックに対応
し、スキップコードを挿入するように構成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、映像信号等をデジタ
ル信号に変換し、フレーム内（ピクチャ内を含む）符号
化処理とフレーム間（ピクチャ間を含む）符号化処理と
を組み合わせた帯域圧縮を行なう装置に係り、複数の帯
域圧縮装置の出力信号を合成する装置に関する。帯域圧
縮信号合成装置としては、スイッチャーまたは記録再生
装置の編集装置などが上げられる。

【０００２】また、この発明は、高品位ＴＶ（テレビジ
ョン）などの広帯域な信号を画質劣化なく切り替えた
り、編集を施すことができる装置を提供するものであ
る。

【０００３】

【従来の技術】周知のように、映像信号をデジタル伝送
するにあたっては、可変長符号化方式を利用した伝送方
法や、フレーム内符号化処理とフレーム間符号化処理と
を組み合わせて帯域圧縮を行ない伝送する方法等が検討
されている。このうち、フレーム内符号化処理とフレー
ム間符号化処理とを組み合わせて帯域圧縮を行ない伝送
する技術は、例えば文献IEEE Trans. on Broadcasting
Vol. 36 No. 4 DEC 1990に記載されたWoo Paik：“Digi
tal compatible HD-TV Broadcast system ”に示されて
いるように帯域圧縮技術であり、以下にその特徴的な部
分を説明する。

【０００４】図４０において、入力端子１１に入力され
た映像信号は、減算回路１２と動き評価回路１３とにそ
れぞれ供給される。この減算回路１２では、後述する減
算処理が行なわれ、その出力は、ＤＣＴ（離散コサイン
変換）回路１４に入力される。ＤＣＴ回路１４は、水平
方向８画素、垂直方向８画像を単位ブロック（８×８画
素＝６４画像）として取り込み、画素配列を時間軸領域
から周波数領域へ変換した係数を出力する。そして、各
係数は、量子化回路１５で量子化される。この場合、量
子化回路１５は、３２種類の量子化テーブルを持ってお
り、選択された量子化テーブルに基づいて個々の係数が
量子化される。なお、量子化回路１５において、量子化
テーブルを備えているのは、情報の発生量と送出量とが
一定の範囲以内に収まるようにするためである。

【０００５】そして、量子化回路１５から出力された係
数データは、単位ブロック毎に抵域より高域へジグザグ
・スキャンされて取り出された後、可変長符号化回路１
６に入力されて、零係数の続く数（ラン・レングス）と
非零係数とを１組にして可変長符号化される。なお、符
号器は、ハフマン符号等の発生頻度により符号長の異な
る可変長符号器である。そして、可変長符号化されたデ
ータは、ＦＩＦＯ（フアースト・イン・ファースト・ア
ウト）回路１７に入力されて規定の速度で読み出された
後、出力端子１８を介して図示しない次段のマルチプレ
クサー［制御信号、音声データ、同期データ（ＳＹＮ
Ｃ）、後述するＮＭＰ等を多重する］に供給され、伝送
路へ送出される。ＦＩＦＯ回路１７は、可変長符号化回
路１６の出力が可変レートであり、伝送路のレートが固
定レートであるため、この発生符号量と送出符号量の違
いを吸収するバッファの役目をしている。

【０００６】また、量子化回路１５の出力は、逆量子化
回路１９に入力されて逆量子化される。さらに、この逆
量子化回路１９の出力は、逆ＤＣＴ回路２０に入力され
て元の信号に戻される。この信号は、加算回路２１を介
してフレーム遅延回路２２に入力される。フレーム遅延
回路２２の出力は、動き補償回路２３と前記動き評価回
路１３とにそれぞれ供給されている。動き評価回路１３
は、入力端子１１からの入力信号とフレーム遅延回路２
２の出力信号とを比較し、画像の全体的な動きを検出し
て、動き補償回路２３から出力される信号の位相位置を
制御する。静止画の場合は、原画像と１フレーム前の画
像とが一致するように補償される。動き補償回路２３の
出力は、スイッチ２４を介して減算回路１２に供給され
るとともに、スイッチ２５を介して加算回路２１からフ
レーム遅延回路２２に帰還することもできる。

【０００７】次に、上記したシステムの基本的な動作を
説明する。このシステムの基本動作としては、フレーム
内符号化処理とフレーム間符号化処理とがある。フレー
ム内符号化処理は以下のように行なわれる。この処理が
行なわれるときは、スイッチ２４，２５は共にオフであ
る。入力端子１１の映像信号は、ＤＣＴ回路１４で時間
軸領域から周波数領域に変換され、量子化回路１５にお
いて量子化される。この量子化された信号は、可変長符
号化処理を受けた後、ＦＩＦＯ回路１７を介して伝送路
へ出力される。量子化された信号は、逆量子化回路１９
及び逆ＤＣＴ回路２０で元の信号に戻され、フレーム遅
延回路２２で遅延される。したがって、フレーム内符号
化処理のときは、入力映像信号の情報がそのまま可変長
符号化されているのと等価である。このフレーム内処理
は、入力映像信号のシーン・チェンジ及び所定のブロッ
ク単位で適宜な周期で行なわれる。周期的フレーム内処
理に関して後述する。

【０００８】次に、フレーム間符号化処理について説明
する。フレーム間符号化処理が実行されるときは、スイ
ッチ２４，２５が共にオンされる。このため、入力映像
信号と、その１フレーム前の映像信号との差分に相当す
る信号が減算回路１２から得られる。この差分信号が、
ＤＣＴ回路１４に入力され、時間軸領域から周波数軸領
域に変換され、次に量子化回路１５で量子化されること
になる。またフレーム遅延回路２２には、差分信号と映
像信号とが加算回路２１で加算されて入力されるから、
差分信号を作成する元となった入力映像信号を予測した
予測映像信号が作成されて入力されることになる。

【０００９】図４１には、高品位テレビジョン信号のビ
デオ信号が、上記のようにフレーム内処理とフレーム間
処理とを施され、伝送路上に送出された状態のライン信
号を示している。この信号は、伝送路の信号であり、コ
ントロール信号、音声信号、同期信号（ＳＹＮＣ）、シ
ステム制御信号、ＮＭＰ等が多重された状態で示してい
る。図４１（ａ）は、第１ラインの信号を示し、同図
（ｂ）は、第２ライン以降の信号を示している。この映
像信号がフレーム内処理されているものであれば、逆変
換すれば正常な映像信号が得られる。しかし、フレーム
間符号化処理を施されている映像信号の場合は、この信
号を逆変換しても差分信号が再現されるだけである。し
たがって、この差分信号に、１フレーム前に再現してい
る映像信号（または予測映像信号）を加算することによ
って、正常な映像信号が再現できることになる。

【００１０】上記のシステムによると、フレーム内処理
された信号は、全情報を可変長符号化しており、次のフ
レーム以降でフレーム間処理された信号は、差分情報を
伝送することになり、帯域圧縮を実現していることにな
る。

【００１１】次に、上記の帯域圧縮システムで処理する
画素の集合の定義を説明する。すなわち、ブロック：水平方向８画素、垂直方向８画素から構成さ
れる６４画素の領域のことである。

【００１２】スーパーブロック：輝度信号の水平方向４
ブロック、垂直方向２ブロックからなる領域のことであ
る。この領域に、色信号Ｕ，Ｖとしての１ブロックづつ
が含まれる。また、動き評価回路１３から得られる画像
動きベクトルは、スーパーブロック単位で含まれる。

【００１３】マクロブロック：水平方向の１１のスーパ
ーブロックのことである。また、符号が伝送される際に
は、ブロックのＤＣＴ係数は、零係数の連続数と、非零
係数の振幅により決められた符号とに変換され、それら
が組になって伝送され、ブロックの最後にはエンド・オ
ブ・ブロック信号が付加されている。そして、スーパー
ブロック単位で行なわれた動き補正の動きベクトルは、
マクロブロック単位で付加されて伝送される。

【００１４】図４１に示した伝送信号について、以後、
特に関連ある事項について、さらに説明を加える。第１
ラインの同期（ＳＹＮＣ）信号は、デコーダにおいてフ
レームの同期信号を示しており、１フレームにつき１つ
の同期信号を用いてデコーダの全てのタイミング信号が
作りだされる。第１ラインのＮＭＰ信号は、この信号の
終りから次のフレームのマクロブロックの初めまでのビ
デオテープ数を示している。これは、フレーム内符号化
処理とフレーム間符号化処理とを適応的に切り換えて符
号を構成しているために、１フレームの符号量がフレー
ム毎に異なることになり、符号の位置が異なってくるた
めである。そこで、１フレームに相当する符号の位置を
ＮＭＰ信号で示している。

【００１５】また、使用者がチャンネルを変えた場合の
対策として、周期的フレーム内処理が行なわれる。すな
わち、この帯域圧縮システムでは、前述したように、水
平方向の１１のスーパーブロックをマクロブロックと称
しており、１画面の水平方向には、４４スーパーブロッ
クが存在している。つまり、１フレームには、水平方向
に４マクロブロック、垂直方向に６０マクロブロックの
合計２４０マクロブロックが存在することになる。

【００１６】そして、この帯域圧縮システムでは、図４
２（ａ）〜（ｈ）及び図４３（ａ）〜（ｃ）に示すよう
に、４つのマクロブロック単位でそれぞれスーパーブロ
ックの縦の一列毎にリフレッシュが行なわれ、１１フレ
ーム周期で全てのスーパーブロックがリフレッシュされ
る。すなわち、リフレッシュされたスーパーブロック
を、図４３（ｄ）に示すように、１１フレーム分蓄積す
ることにより全ての領域においてフレーム内処理が行な
われることになる。このため、例えばＶＴＲ（ビデオ・
テープレコーダ）等の通常再生時には、上記したフレー
ム内処理が１１フレーム周期で行なわれるため、問題な
く再生画像を見ることができる。

【００１７】なお、上記マクロブロックの先頭には、ヘ
ッドデータが挿入されている。このヘッドデータには、
各スーパーブロックの動きベクトル、フィールド・フレ
ーム判定、ＰＣＭ／ＤＰＣＭ判定及び量子化レベル等が
まとめて挿入されている。

【００１８】ところで、上記した帯域圧縮システムは、
テレビジョン信号の帯域圧縮のためのエンコーダとして
用いられ、受信側ではそのデコーダが用いられる。

【００１９】ここで、上記の伝送信号をＶＴＲ（ビデオ
テープレコーダ）に記録することを考える。一般的なＶ
ＴＲは、１フィールドの映像信号を固定長符号に変換
し、一定量の情報量を発生させ、Ｘ本（Ｘは正の整数）
のトラックに記録する方式である。

【００２０】一方、上記帯域圧縮システムで得られた伝
送信号をそのまま用いてＶＴＲに記録再生しようとする
と、フレーム内処理及びフレーム間処理した符号にその
まま可変長符号を用いることになるため、周期的にフレ
ーム内処理した符号が記録される位置が固定されず、編
集、記録信号や再生信号の切り替え、高速再生などにお
いて、リフレッシュされないブロックが発生することに
なる。

【００２１】具体的に言えば、図４４は、上記のように
可変長符号化された信号を磁気テープ２６にヘリカル記
録した場合の、トラックパターンを示している。トラッ
クパターンＴ₁〜Ｔ₁₁において、太線で示す部分がフレ
ームＦ₁〜Ｆ₁₁の切り替わり位置を示している。フレー
ムＦ₁〜Ｆ₁₁の切り替わり位置が揃っていないのは、可
変長符号により記録データが作成されているからであ
る。そして、この磁気テープ２６は、ＶＴＲで通常再生
した場合には、全てのトラックパターンＴ₁〜Ｔ₁₁が磁
気ヘッドにより順次スキャンされるため、その再生出力
をデコーダに通すことにより、何ら問題なく正常な映像
信号を再生することができる。すなわち、通常再生時に
は、磁気テープ２６に記録された、フレーム内処理した
符号とフレーム間処理した符号とを全て再生することが
できるため、全ての符号を用いて画像を構成できるから
である。

【００２２】しかしながら、ＶＴＲでは、編集等のよう
に、限られたトラックから再生する場合がある。この場
合、フレーム内符号化処理された信号のトラックから次
々と再生されれば問題ないが、フレーム間符号化処理さ
れたトラックから再生されると、差分信号による画像し
か得られないことになる。

【００２３】

【発明が解決しようとする課題】以上のように、従来の
帯域圧縮システムを備えたスイッチや記録再生装置の編
集では、差分信号による画像しか得られないという問題
点を有している。

【００２４】そこで、この発明は上記事情を考慮してな
されたもので、信号切り替え時や編集時に良好な再生画
像を容易に得ることができる極めて良好な帯域圧縮信号
処理装置を提供することを目的とする。また、高品位Ｔ
Ｖなどの広帯域な信号を高画質のままで切り替えや編集
ができる装置を提供することを目的とする。

【００２５】

【課題を解決するための手段】この発明に係るフレーム
間帯域圧縮信号切り替え回路は、１フレーム期間に一部
の領域ごとに強制的フレーム内処理を施すリフレッシュ
処理を有する２つのフレーム間帯域圧縮信号Ａ，Ｂを信
号ＡからＢに切り替えるもので、切り替え要求信号が発
生した際に、Ｂ信号に一度リフレッシュが施されたブロ
ックからＢ信号を出力するものを対象としている。そし
て、切り替え時にリフレッシュが施されていないブロッ
クに対応し、スキップコードを挿入するようにしたもの
である。

【００２６】また、この発明に係るフレーム間帯域圧縮
信号切り替え回路は、１フレーム期間に一部の領域ごと
に、強制的フレーム内処理を施すリフレッシュ処理を有
する２つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから
信号Ｂに切り替えるものを対象としている。そして、リ
フレッシュ処理期間の最大発生符号量を記憶するメモリ
を有し、切り替え要求信号が発生した際にＢ信号に、一
度リフレッシュが施されたブロックから、Ｂ信号を出力
するようにしたものである。

【００２７】さらに、この発明に係るフレーム間帯域圧
縮信号切り替え回路は、１フレーム期間に一部の領域ご
とに、強制的フレーム内処理を施すリフレッシュ処理を
有する２つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａか
ら信号Ｂに切り替えるものを対象としている。そして、
リフレッシュ処理期間の最大発生符号量を記憶するメモ
リを有し、切り替え要求信号が発生した際にＢ信号に、
一度リフレッシュが施されたブロックからＢ信号を出力
し、さらに切り替え時にリフレッシュが施されていない
Ｂ信号のブロックの可変長符号は削除して出力する回路
を備え、リフレッシュ時のＢ信号の各フレーム当りの有
効符号量ΔＲＢ_n、フレーム当りの伝送レートｒ、リフ
レッシュに必要なフレーム期間ｆ、Ｂ信号の出力開始す
るフレームに対応するＡ信号のレートバッファ占有度Ｒ
Ａ_n、Ｂ信号のレートバッファ占有度ＲＢ_n+fに対し

【数４】を規定し、ΔＲ＞０の時に、Ａ信号からＢ信号へ切り替
える際に最大ΔＲのダミー信号を発生させるようにした
ものである。

【００２８】また、この発明に係るフレーム間帯域圧縮
信号切り替え回路は、１フレーム期間に一部の領域ごと
に、強制的フレーム内処理を施すリフレッシュ処理を有
する２つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから
信号Ｂに切り替えるものを対象としている。そして、リ
フレッシュ処理期間の最大発生符号量を記憶するメモリ
を有し、切り替え要求信号が発生した際にＢ信号に、一
度リフレッシュが施されたブロックからＢ信号を出力
し、さらに切り替え時にリフレッシュが施されていない
Ｂ信号のブロックの可変長符号は削除して出力する回路
を備え、リフレッシュ時のＢ信号の各フレーム当りの有
効符号量ΔＲＢ_j、フレーム当りの伝送レートｒ、リフ
レッシュに必要なフレーム期間ｆ、Ｂ信号の出力開始す
るフレームＦＢ_nに対応するＡ信号のレートバッファ占
有度ＲＡ_n、Ｂ信号のレートバッファ占有度ＲＢ_n+fに
対し

【数５】を規定し、ΔＲ＞０の時に、

【数６】となるｉを決定し、最小ｉフレーム分のスキップ符号を
出力するようにしたものである。

【００２９】さらに、この発明に係るフレーム間帯域圧
縮信号切り替え回路は、１フレーム期間に一部の領域ご
とに、強制的フレーム内処理を施すリフレッシュ処理を
有する２つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａか
ら信号Ｂに切り替えるものを対象としている。そして、
切り替え要求信号が発生した際に、Ｂ信号に一度リフレ
ッシュが施されたブロックからＢ信号を出力し、さら
に、切り替え時にリフレッシュが施されていないＢ信号
のブロックの可変長符号は削除する回路を備え、Ｂ信号
の削除したブロックに対応するＡ信号のブロックの信号
を切り替え時に出力するようにしたものである。

【００３０】

【作用】上記のような構成によれば、２つのフレーム間
帯域圧縮信号を切り換える際に、高画質な画像表示を行
なうことができる。

【００３１】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。なお、新規な構成は、ブロック
図において２重枠で示すものとする。

【００３２】１．帯域圧縮装置基本構成図１は、この発明における基本構成を示す図である。映
像入力端子２７，２８，２９には、高品位ＴＶなどの輝
度信号Ｙ、色信号Ｕ，Ｖを入力する。これらの信号には
必要な前処理を施した後に、ブロック化回路３０で２章
で後述する画素構成のブロックを構成し、入力端子１１
に入力する。入力端子１１に入力された映像信号は、減
算回路１２と動き評価回路１３とにそれぞれ供給され
る。この減算回路１２では、後述する演算処理が行なわ
れ、その出力は、ＤＣＴ（離散コサイン変換）回路１４
に入力される。ＤＣＴ回路１４は、水平方向８画素、垂
直方向８画素を単位ブロック（８×８画素＝６４画素）
として取り込み、画素配列を時間軸領域から周波数領域
へ変換した係数を出力する。そして、各係数は、量子化
回路１５で量子化される。この場合、量子化回路１５
は、１０種類あるいは３２種類の量子化テーブルを持っ
ており、選択された量子化テーブルに基づいて個々の係
数が量子化される。なお、量子化回路１５において、量
子化テーブルを備えているのは、情報の発生量と送出量
とが一定の範囲以内に収まるようにするためである。

【００３３】そして、量子化回路１５から出力された係
数データは、単位ブロック毎に低域より高域へジグザク
・スキャンされて取り出された後、可変長符号化回路１
６に入力されて、零係数の続く数（ラン・レングス）と
非零係数とを１組にして可変長符号化される。なお、符
号器は、ハフマン符号等の発生頻度により符号長の異な
る可変長符号器である。そして、可変長符号化されたデ
ータはＦＩＦＯ（ファースト・イン・ファースト・アウ
ト）回路１７に入力されて規定の速度で読み出された
後、出力端子１８を介して次段のマルチプレクサー３１
［制御信号、音声データ、同期データ（ＳＴＮＣ）、後
述するＮＭＰ等を多重する］に供給され、出力端子３２
より伝送路へ送出される。ＦＩＦＯ回路１７は、可変長
符号化回路１６の出力が可変レートであり、伝送路のレ
ートが固定レートであるため、この発生符号量と送出符
号量の違いを吸収するバッファの役目をしている。

【００３４】また、量子化回路１５の出力は、逆量子化
回路１９に入力されて逆量子化される。さらに、この逆
量子化回路１９の出力は、逆ＤＣＴ回路２０に入力され
て元の信号に戻される。この信号は、加算回路２１を介
してフレーム遅延回路２２に入力される。フレーム遅延
回路２２の出力は、動き補償回路２３と前記動き評価回
路１３とにそれぞれ供給されている。動き評価回路１３
は、入力端子１１からの入力信号とフレーム遅延回路２
２の出力信号とを比較し、画像の全体的な動きを検出し
て、動き補償回路２３から出力される信号の位相位置を
制御する。静止画の場合は、原画像と１フレーム前の画
像とが一致するように補償される。動き補償回路２３の
出力は、スイッチ２４を介して減算回路１２に供給され
るとともに、スイッチ２５を介して加算回路２１からフ
レーム遅延回路２２に帰還することもできる。

【００３５】次に、上記したシステムの基本的な動作を
説明する。

【００３６】２．画素構成入力端子１１に入力する信号は、１画面内の有効画素を
複数個集めて、ブロック、スーパーブロック、マクロブ
ロックを構成している。なお、この構成は、DigiCipher
の例を基本にしているが、ＭＰＥＧやＤＳＣ−ＨＤＴ
Ｖ：Zenith＋ＡＴＴの方式などで用いているブロック構
成を用いても良いことは言うまでもない。

【００３７】図２を用いて、ブロック構成の定義を説明
する。

【００３８】ブロック：水平方向８画素、垂直方向８画
素から構成される６４画素の領域のことである［図２
（ｄ）参照］。

【００３９】スーパーブロック：輝度信号の水平方向４
ブロック、垂直方向２ブロックからなる領域のことであ
る。この領域に、色信号Ｕ，Ｖとしての１ブロックづつ
が含まれる。また、動き評価回路１３から得られる画像
動きベクトルは、スーパーブロック単位で設定できる
［図２（ｃ）参照］。

【００４０】マクロブロック：水平方向の１１のスーパ
ーブロックのことである。また、符号が伝送される際に
は、ブロックのＤＣＴ係数は、零係数の連続数と、非零
係数の振幅により決められた符号とに変換され、それら
が組になって伝送され、ブロックの最後にはエンド・オ
ブ・ブロック信号が付加されている。そして、スーパー
ブロック単位で行なわれた動き補正の動きベクトルは、
マクロブロック単位でオーバーヘッドデータとして付加
されて伝送される［図２（ｂ）参照］。

【００４１】すなわち、この帯域圧縮システムでは、前
述したように、水平方向１１のスーパーブロックをマク
ロブロックと称しており、１画面の水平方向には、４４
スーパーブロックが存在している。つまり、１フレーム
には、水平方向に４マクロブロック、垂直方向に６０マ
クロブロックの合計２４０マクロブロックが存在するこ
とになる。そして、この帯域圧縮システムでは、図３
（ａ）〜（ｈ）及び図４（ａ）〜（ｃ）に示すように、
４つのマクロブロック単位でそれぞれスーパーブロック
の縦の一列毎にリフレッシュが行なわれ、１１フレーム
周期で全てのスーパーブロックがリフレッシュされる。
すなわち、リフレッシュされたスーパーブロックを、図
４（ｄ）に示すように、１１フレーム分蓄積することに
より全ての領域においてフレーム内処理が行なわれるこ
とになる。

【００４２】１画面：１０５０本の走査線からなり、イ
ンターレースになっている。有効画素は、水平方向１４
０８画素、垂直方向９６０画素からなっている。１画面
の映像信号を４つのプロセッサで処理している［図２
（ａ）参照］。

【００４３】図５に１画面と、スーパーブロックアドレ
ス（以下Ｓ．Ｂ．Ａ＝Super BlockAddress と略す）と
の関係を示す。水平方向に４４スーパーブロック、垂直
方向に６０スーパーブロックが存在する。そこで、１画
面内には２６４０個のスーパーブロックが存在する。こ
のそれぞれのスーパーブロックにアドレスＳ．Ｂ．Ａを
割り当てる。水平方向のスーパーブロックアドレスを
ｘ、垂直方向のそれをｙとすると、Ｓ．Ｂ．Ａ＝６０・
ｘ＋ｙの関係がある。

【００４４】３．フレーム内／フレーム間符号化このシステムの基本動作として第１に、フレーム内符号
化処理とフレーム間符号化処理とがある。フレーム内符
号化処理は以下のように行なわれる。この処理が行なわ
れるときは、スイッチ２４，２５は共にオフである。入
力端子１１の映像信号は、ＤＣＴ回路１４で時間軸領域
から周波数領域に変換され、量子化回路１５において量
子化される。この量子化された信号は、可変長符号化処
理を受けた後、ＦＩＦＯ回路１７を介して伝送路へ出力
される。量子化された信号は、逆量子化回路１９及び逆
ＤＣＴ回路２０で元の信号に戻され、フレーム遅延回路
２２で遅延される。したがって、フレーム内符号化処理
のときは、入力映像信号の情報がそのまま可変長符化化
されているのと等価である。このフレーム内処理は、入
力映像信号のシーン・チェンジ及び所定のブロック単位
で適宜な周期で行なわれる。周期的フレーム内処理に関
しては後述する。

【００４５】次に、フレーム間符号化処理について説明
する。フレーム間符号化処理が実行されるときは、スイ
ッチ２４，２５が共にオンされる。このため、入力映像
信号と、その１フレーム前の映像信号との差分に相当す
る信号が減算回路１２から得られる。この差分信号が、
ＤＣＴ回路１４に入力され、時間軸領域から周波数軸領
域に変換され、次に量子化回路１５で量子化されること
になる。またフレーム遅延回路２２には、差分信号と映
像信号とが加算回路２１で加算されて入力されるから、
差分信号を作成する元となった入力映像信号を予測した
予測映像信号が作成されて入力されることになる。一般
的にフレーム内処理した画像の発生符号量は、フレーム
間処理した画像の発生符号量より多くなっている。

【００４６】４．フレーム内／フレーム間切り換え処理４．１画像適応フレーム内処理このフレーム内符号化処理とフレーム間符号化処理の切
り換えは、図６に示すフレーム内／間決定回路３３によ
り制御する。この制御方法は２種類ある。まず第１の手
法は、入力映像信号の内容に応じ、フレーム間の相関が
ある信号は、フレーム間処理を施し、フレーム間の相関
のない信号に対しては、フレーム内処理を施す手法であ
る。シーン・チェンジなどが生じた場合はフレーム内処
理が施される。フレーム内／間決定回路３３では、入力
端子１１からの現フレームの信号と動き補償回路２３の
出力の予測信号との予測誤差エネルギーと、現信号のエ
ネルギーを比較する。

【００４７】図６において、入力端子１１に供給された
映像信号（現信号）は、エネルギー比較回路３４に入力
されるとともに、減算回路３５に入力される。入力端子
３６には、動き補償回路２３の出力である予測信号が入
力され、減算回路３７で現信号と予測信号との差である
予測誤差が求められる。現信号のエネルギーは、現信号
エネルギー算出回路３４ａで求められ、予測誤差のエネ
ルギーは、予測誤差エネルギー算出回路３４ｂで求めら
れ、両エネルギーが比較される。現信号及び予測誤差の
エネルギー算出式の例は次のとおりである。

【００４８】

【数７】図７は、エネルギー比較回路３４におけるフレーム内／
間判別方法の例を示している。同図において、横軸は現
信号のエネルギー、縦軸は予測誤差のエネルギーを示し
ている。また、原点０からななめに引いた実線は、予測
誤差のエネルギーと、現信号のエネルギーが等しい場合
を示している。この実線より下の領域は、予測誤差のエ
ネルギーの方が小さいため、フレーム間処理を施す。ま
た、実線より上は現信号のエネルギーの方が小さいため
フレーム内処理を施す。エネルギー比較回路３４の出力
は、入力信号に適応したフレーム内／間判別信号とな
り、加算回路３７を介して出力端子３８より出力され
る。

【００４９】４．２強制フレーム内処理（リフレッシ
ュ）第２の手法は、映像信号の相関とはかかわりなく強制的
にフレーム内処理を行なう手法である。この場合、周期
的に画面の所定領域にフレーム内処理が施される。この
強制的フレーム内処理を行なう目的は２つある。１つは
使用者がチャンネルを変更した場合に、一定時間以内に
画像を認識できるようにするためであり、もう１つは、
ＶＴＲやディスクなどの記録メディアにおいて、特殊再
生を実現できるようにするためである。この強制的にフ
レーム内処理を施すことをリフレッシュと称している。
また、所定の領域がリフレッシュされるのに必要な時間
をリフレッシュタイムと称する。図６に示す周期的リフ
レッシュタイミング発生回路３９は、入力端子４０より
同期信号を入力し、この同期信号に同期して所定の周期
でフレーム内選択信号を発生している。このフレーム内
選択信号とエネルギー比較回路３４から出力されるフレ
ーム内／間判別信号とが加算回路３７で加算され、フレ
ーム内／間切り換え信号として出力端子３８から出力さ
れる。

【００５０】５．リフレッシュ次の各方式のリフレッシュに関して詳しく説明する。

【００５１】５．１ DigiCipherリフレッシュ DigiCipherでは、前述したように、水平方向の１１スー
パーブロックをマクロブロックと称しており、１画面の
水平方向には、４４スーパーブロックが存在している。
つまり、１フレームには、水平方向に４マクロブロッ
ク、垂直方向に６０マクロブロックの合計２４０マクロ
ブロックが存在することになる。そして、この実施例で
説明する帯域圧縮システムでは、図３（ａ）〜（ｈ）及
び図４（ａ）〜（ｃ）に示したように、４つのマクロブ
ロック単位でそれぞれスーパーブロックの縦の一列毎に
リフレッシュを行ない、１１フレーム周期で全てのスー
パーブロックがリフレッシュされる。すなわち、リフレ
ッシュされたスーパーブロックを、図４（ｄ）に示した
ように、１１フレーム分蓄積することにより全ての領域
においてフレーム内処理が行なわれることになる。この
リフレッシュのメリットは、各フレーム当りに均等にリ
フレッシュが行なわれるため、レートバッファであるＦ
ＩＦＯ回路１７の容量が小さくて良いという点である。

【００５２】このDigiCipherのリフレッシュを図５に示
したスーパーブロックアドレスを用いて表わすと図８の
ようになる。図８において縦軸はスーパーブロックアド
レス、横軸はフレーム番号を示し、ｒを四角で囲んだ部
分がフレーム内処理した部分を示している。図８では、
リフレッシュブロックのみを示している。図８において
は、フレーム番号Ｆ₀〜Ｆ₁₀の１１フレームで一画面の
全てのスーパーブロックに対してリフレッシュが施され
る。リフレッシュは、４つのプロセッサを用いて並列処
理をしているため、図８に示した１つのプロセッサ当り
のリフレッシュ動作を用いて、DigiCipherのリフレッシ
ュに関して、図９を用いて説明する。

【００５３】すなわち、Ｓ．Ｂ．アドレスが０〜６５９
までの部分に関して説明する。図９（ａ）においては、
リフレッシュ及び画像適応フレーム内処理を施した部分
ｒを四角で囲んで示している。例えば、フレーム番号Ｆ
₀ではシーン・チェンジが発生したことを想定して、
Ｓ．Ｂ．アドレス０〜６５９の全ての領域にフレーム内
処理が施されている。また、フレーム番号Ｆ₁₀では、
Ｓ．Ｂ．アドレス０〜５９の領域でフレーム内処理が施
されている。

【００５４】図９（ｂ）にDigiCipherのリフレッシュ時
間を示している。１フレーム当り一部の領域をリフレッ
シュしていき、１１フレーム期間でリフレッシュが完結
するため１１フレームがリフレッシュ時間となる。ま
た、このリフレッシュはどの１１フレーム期間をとって
も１画面のリフレッシュが完結する。すなわち、Ｆ₀〜
Ｆ₁₀の１１フレーム期間でもＦ₁〜Ｆ₁₁の１１フレーム
期間でもリフレッシュが完結する。

【００５５】図９（ｃ）に示したように、最小アクイジ
ションタイムは、１フレーム期間であり、シーン・チェ
ンジが発生した時にイニシャライズが始まった時に得ら
れる。また、図９（ｄ）の最大アクイジションタイム
は、画像適応フレーム内処理が全く発生しない場合であ
り、１１フレーム期間となる。リフレッシュブロックを
開始点として信号切り替え、及び記録再生装置の編集を
実現する場合には、各リフレッシュブロックアドレスに
おいて、図９（ｅ）に示したように、時間的にずれた１
１フレーム期間がリフレッシュインターバルになる。

【００５６】５．２ＭＰＥＧのリフレッシュまず、ＭＰＥＧで用いられているリフレッシュに関し
て、図１０を用いて説明する。ＭＰＥＧでは、フレーム
単位でリフレッシュが行なわれる。このリフレッシュを
行なったフレームはＩピクチャと呼ばれる。このＩピク
チャの周期すなわち、リフレッシュ周期は、フレーム単
位に設定され、１２，１５，…フレームなどが選ばれ
る。この様子を図１０を用いて説明する。なお、説明を
簡単にするため走査線が１０５０の場合についてのみ説
明するが、他のブロック構成でも良いことは言うまでも
ない。

【００５７】図１０（ａ）において、縦軸は、スーパー
ブロックアドレスを示している。このスーパーブロック
アドレスは、図２で定義したスーパーブロックアドレス
に対応している。また、横軸はフレーム番号を示してい
る。また、黒くぬりつぶした部分は、フレーム内処理を
施した部分を示している。ここでフレーム番号０，１
２，２４，３６，…は周期的に挿入したフレーム内処理
画像を示し、フレーム番号１３，１５，１７，１９，２
１，２３に示した黒ぬりの部分は画像適応フレーム内処
理を施した部分を示している。

【００５８】この例では、リフレッシュ時間は、図１０
（ｂ）に示したように１２フレームである。使用者がチ
ャンネルを変えたイニシャライズの際に、１画面の画像
を得るためには、フレーム内処理が１画面全ての領域に
施されなければならない。そこでこの時間を次のように
定義する。

【００５９】アクイジションタイム：１画面全ての領域
にフレーム内処理が施されるまでに要する時間。

【００６０】このアクイジションタイムは使用者がチャ
ンネルを変えるタイミングにも依存する。図１０（ｃ）
に最小アクイジションタイムを示す。最小アクイジショ
ンタイムはイニシャライズのスタートとリフレッシュま
たはシーン・チェンジが同時に起きた時であり、１フレ
ーム期間で１画面の画像が得られる。図１０（ｄ）に最
大アクイジションタイムを示す。最大アクイジションタ
イムは、リフレッシュを終了した直後に、イニシャライ
ズがスタートした場合である。この場合、１２フレーム
期間で１画面の画像が得られる。

【００６１】周期的なフレーム内処理であるリフレッシ
ュブロックを開始点として、信号切り替え及び記録再生
装置の編集を実現しようとした場合を考える。１２フレ
ーム周期のリフレッシュを基本としているため、リフレ
ッシュインターバルは図１０（ｅ）に示すように１２フ
レームとなる。

【００６２】７．ＤＣＴ２次元ＤＣＴ回路（図１の符号１４）に関して説明す
る。まず、画像を水平・垂直方向ともＮ画素からなる小
ブロック（Ｎ×Ｎ）に分割し、各々のブロックに２次元
ＤＣＴ処理が施される。このときのＮの大きさは変換効
率から８〜１６に設定される。この実施例では、Ｎ＝８
を用いる。２次元ＤＣＴの変換係数は式１で、その逆変
換式は式２で与えられる。

【００６３】

【数８】ここで、Ｆ（０，０）は直流成分の係数を表わし、Ｆ
（ｕ，ｖ）はｕが大きくなるほど高周波の水平周波数成
分を含み、ｖが大きくなるほど高周波の垂直周波数成分
を含むことを示している。

【００６４】まず、Ｆ（０，０）で表わす直流成分の係
数の性質について述べる。Ｆ（０，０）は、画像ブロッ
ク内の平均輝度値を表わす直流成分に対応し、その平均
電力は通常他の成分に比べてかなり大きくなる。

【００６５】さらに、直流成分を粗く量子化した場合に
は、視覚的に大きな画質劣化に感じられる直交変換特有
の雑音（ブロック歪）が生じる。そこで、Ｆ（０，０）
には多くのビット数（通常８ビット以上）を割り当てて
均等量子化する。

【００６６】次に、直流成分を除く変換係数Ｆ（ｕ，
ｖ）の性質について述べる。Ｆ（ｕ，ｖ）の平均値は、
式１より、直流成分Ｆ（０，０）のそれを除いて“０”
となる。

【００６７】効率が良い符号化を行なうために、画像の
小ブロックに一定のビット数を割り当てて符号化する場
合、低周波成分の変換係数には多くの符号化ビット数を
配分し、逆に高周波成分の変換係数には少ない符号化ビ
ット数を配分して符号化することにより、画質劣化を少
なくし、かつ高圧縮率の符号化ができる。

【００６８】画像を水平方向、垂直方向とも８画素から
なる８×８＝６４画素の小ブロックに変換し、２次元Ｄ
ＣＴを施すと、変換された各周波数成分に対する係数は
図１１に示すように８×８＝６４個の２次元の係数とな
る。図１１では、左上がＤＣ係数（直流成分）である。
それ以外の６３個はＡＣ係数（交流成分）であり、右下
にいくほど空間周波数が高くなる。ＡＣ成分は、２次元
的な広がりをもつために、符号化伝送に際して０〜６３
に順番で示すジグザグスキャンにより一次元に変換され
る。

【００６９】ここで、６４個のＤＣＴの係数をＤＣＴ_i
［ｉ＝０〜６３］で表わすこととする。各画素を量子化
する際の量子化ビット数は、画像信号の場合、８ビット
で量子化することが多い。この８ビットの画素をＤＣＴ
変換した出力のＤＣＴの係数は１２ビットで表わされる
場合がある。

【００７０】８．量子化次に量子化回路（図１の符号１５）に関して説明する。
前述した６４個のＤＣＴ係数は、各係数ごとの量子化ス
テップサイズを定めた量子化テーブルを用いて、係数位
置ごとに異なるステップサイズで線形量子化される。量
子化ステップの設定方法は２種類あるが、基本的には同
一手法である。

【００７１】第１の手法は、６４個のＤＣＴ係数ごとに
量子化ステップを定めた量子化テーブルを用い、量子化
テーブルを示すコードを伝送する手法である。図１２に
量子化テーブルの例を示している。同図において、ｑ＝
０〜ｑ＝９は、量子化テーブルを表わす量子化テーブル
コードであり、このコードを伝送することにより、復号
器は逆量子化を行なうことができる。また、正方形に並
んだ６４個の数字は量子化ビット数を示しており、図１
１に示した６４個の２次元の係数と対応関係がある。例
えば、ｑ＝０の量子化テーブルの左上の７は、ＤＣ成分
を７ビットで量子化することを示している。以下、各係
数に関して同様に、量子化テーブルに示されたビット数
で量子化する。

【００７２】第２の手法は、まず、６４個のＤＣＴ係数
に重み付け（Weighting ）マトリックスで、各係数に重
み付けをする。その後、量子化幅データＱＳ（Quantize
-Scale）を用いて各係数を一律に割り算した後、量子化
する手法である。伝送する際には、量子化幅データＱＳ
に対応するコードを送る。また、重み付けマトリックス
はディフォルト値が決められている。さらに、特定種類
の重み付けマトリックスを伝送することもできる。な
お、例としてＭＰＥＧ．Ｉでは、量子化幅データＱＳの
コードに５ビットが割り当てられており、３２種類指定
できる。そこでこの値をＱＳ_j［ｊ＝０〜３１］で表わすこととする。

【００７３】ここで、量子化幅データＱＳ_jに関して定
義する。ＤＣＴの係数値を最大の量子化ビット数で量子
化する場合をｊ＝０で表し、ＱＳ₀＝１とする。

【００７４】また、ＤＣＴの係数値を伝送しない場合を
ｊ＝３１を表わし、この時は後述する量子化ビット数を
ＱＬ₃₁＝０とする。

【００７５】ここでｊを量子化レベルと称する。

【００７６】図１３は、ＭＰＥＧ．Ｉで用いられた、輝
度信号の重み付け（Weighting ）マトリックスのディフ
ォルト値を示している。図１３において、８×８＝６４
個の数字は、図１１に示した６４個の２次元の係数と対
応関係があり、各ＤＣＴ係数に対する重み付け値を示し
ている。符号器においては、ＤＣＴの各係数を、対応す
る重み付け値及び量子化幅データＱＳで割り算してい
る。６４個のＤＣＴの係数をＤＣＴ_i＝［ｉ＝０〜６３］で表わし、重み付けマトリックスの各値をＷＥＩＧＨＴ_i［ｉ＝０〜６３］で表わし、量子化後の各値をＱ_i［ｉ＝０〜６３］で表わすと、

【数９】で表わされる。

【００７７】また、この時の量子化ビット数は、

【数１０】で表わされる。

【００７８】例を次に示している。ＭＰＥＧ．Ｉの輝度
信号の垂直方向の第１番目のＡＣ成分は、前述した図１
０のＤＣＴ₁で表わされる。また、重み付けマトリック
スのＤＣＴ₁に対応する値は、ＷＥＩＧＨＴ₁＝１６で
ある。これは、図１３において○印をつけた部分に対応
する。また、量子化幅データＱＳ₀＝１の場合は、

【数１１】ＤＣＴ_iの係数は１２ビットで表わされるためlog ₂Ｄ
ＣＴ_iの最大値は１２である。この時の量子化ビット数
は、

【数１２】となる。

【００７９】図１４は、ＱＳ₀＝１の場合の重み付けマ
トリックスを通した後に必要な、最大の量子化ビット数
を表わしている。この図は８×８＝６４個の量子化ビッ
ト数を表わすマトリックスとなっており、それぞれの数
字は、図１１に示したＤＣＴ係数のそれぞれの位置に対
応する量子化ビット数を示している。

【００８０】図１５及び図１６は、３２種類の量子化幅
データＱＳ_jを設定した際の量子化テーブルのうち、代
表的な９種類の量子化テーブルを定量的に示したもので
ある。量子化テーブルに関する前述した第２の手法を用
いた場合について説明するため、このテーブルは量子化
幅データＱＳに基づいている。ここで、ｊ＝３１はデー
タを全く発生させない例であり、全ての係数を０ビット
で量子化することに相当する。また、ｊ＝０は量子化幅
データＱＳ₀＝１であるため、重み付けテーブルで量子
化することに相当する。すなわち、この場合は、図１４
に示した重み付けテーブルによるビット配分になる。

【００８１】図１５及び図１６において、横軸はＤＣＴ
の６４個の各係数を示しており、図１１に示したジグザ
グスキャンした際の順番と対応している。また、縦軸は
ＤＣＴの各係数において、伝送するビット数を示してい
る。なお、ＤＣＴの係数を量子化する際に、ＭＳＢ（Mo
st Significant Bit）からＬＳＢ（Least Significant
Bit ）が存在している。伝送するビット数を制限する場
合、当然のことながらＭＳＢが優先して伝送される。

【００８２】なお、前述したように、ＤＣ成分に関して
は量子化ビット数を削減すると、ブロック歪みなどが目
立つためＤＣ成分に関しては別に扱い、一定の量子化ビ
ット数を割り当てる例がある。ここでは、仮に、８ビッ
トを割り当てるものとする。ＭＰＥＧ．Ｉの輝度信号の
例の場合は、前述したようにＡＣ成分の最大値は８ビッ
トとなっている。

【００８３】図１５及び図１６について、量子化ビット
数と量子化幅データとに関して定量的に説明する。発生
符号量が最大となるのはｊ＝０の場合であり、ｊが増加
するにしたがい発生符号量は減少し、ｊ＝３１で０とな
り符号は発生しなくなる。この量子化幅データをコント
ロールすることにより発生する符号量のコントロールが
可能である。

【００８４】１０．符号量制御符号量のコントロール手法としては２種類ある。第１
は、前述したように量子化レベルをコントロールする手
法である。この場合は、リフレッシュブロックの発生符
号量を抑えることになるため、リフレッシュブロック自
体の画質は劣化することになる。しかし、次のフレーム
ではリフレッシュブロックのフレーム内処理信号と、次
のフレームの映像信号との差分が送られるため、画質は
一瞬落ちるだけである。この手法について後で詳しく説
明する。

【００８５】第２は、一度量子化した符号を２つに分割
し、ＭＳＢまたは低周波数成分の符号量をＶＴＲなどの
記録メディアで高速再生した際に、読み出すことが可能
な符号量に抑える手法である。これに関しては１１．章
で詳しく述べる。第１の手法を用いた場合の符号化情報
量の制御に関して次に述べる。

【００８６】１０．１マクロブロック符号量制御この実施例のように、映像信号を可変長符号化を用いて
高能率符号化すると、一般に、その発生情報量は一定に
ならない。これは、映像信号の有する情報量が時間的に
変動しているためである。一方、固定レートの伝送系を
用いる場合には、符号化情報量を一定に抑えるための符
号化制御が必要となる。

【００８７】固定レート化の一般的手法は、符号化器の
出力にバッファメモリを用意し、このバッファメモリに
可変レートで入力し、出力は固定レートで行なって符号
化情報量を平滑化するものである。バッファメモリ内の
データ量は、入力情報量に応じて変動するため、オーバ
ーフローあるいはアンダーフローを生じる可能性があ
る。これを防ぐためには、オーバーフローあるいはアン
ダーフローとなりそうなときには、それぞれ符号化情報
量を減少あるいは増加させるように、符号化パラメータ
を変化させる。例えば、量子化特性をより粗く、または
細かくしてやれば良い。

【００８８】上記バッファメモリの容量は大きいほど平
滑化の効果も高いが、符号化遅延やコスト上の制限があ
る。また、比較的小さなバッファメモリの方が、画像の
局所的性質に応じて細かく符号化制御が行なえるという
こともあり、１フレーム程度のバッファメモリが用いら
れる場合がある。

【００８９】マクロブロック符号量の制御に関して、具
体的に説明する。マクロブロックの符号量制御には、レ
ートバッファの容量が用いられる。レートバッファを用
いる手法では、図１７に示すように、エンコーダ及びデ
コーダに等容量のレートバッファ（Rate Buffer ）を設
ける。

【００９０】これらのバッファの入出力の符号量及びバ
ッファの占量率に関して、図１７を用いて説明する。図
１７中符号ａはエンコーダのレートバッファｂの入力信
号を示している。この信号は、エンコーダの可変長符号
化回路１６の出力信号となっている。この信号の特徴と
しては、各ブロックは一定の周期で入力されるが、各ブ
ロックの発生符号は可変長符号となっているため可変長
レートになっている。また、エンコーダのレートバッフ
ァの出力信号ｃは、伝送データになっており固定レート
で符号が出力される。さらに、デコーダのレートバッフ
ァｅの入力信号ｄは、固定レートの符号入力になってお
り、出力信号ｆは可変レートの符号出力となっている。

【００９１】エンコーダ側及びデコーダ側の特性に関し
て、それぞれ図１８及び図１９を用いて詳しく説明す
る。図１８（ａ）〜（ｃ）及び図１９（ａ）〜（ｃ）の
横軸は、それぞれフレーム番号を示している。ここで、
図１８（ａ）〜（ｃ）及び図１９（ａ），（ｂ）は、入
力のフレーム番号と同一になっているが、図１９（ｃ）
のフレーム番号は８フレーム分だけずれている。これは
可変長符号を用いることによるエンコーダ及びデコーダ
の伝送符号の遅延時間の変動を吸収するために必要であ
る。

【００９２】図１８（ａ）〜（ｃ）及び図１９（ａ）〜
（ｃ）の縦軸は符号量を示している。この例では、レー
トブロックの容量を４Ｍビット、１フレーム当りの伝送
符号量を０．５Ｍビット／フレームである場合の例を示
している。なお、図１８（ａ）〜（ｃ）はエンコーダ
側、図１９（ａ）〜（ｃ）はデコーダ側の特性を示して
いる。

【００９３】図１８（ａ）は、１フレーム当りの発生符
号量を示している。図中破線は、レートバッファの容量
を参考に示している。可変長符号を用いているため、各
フレームの発生符号量はフレームにより異なる。フレー
ム番号をＦ_nで表わし、Ｆ₁〜Ｆ₉には、バッファがオ
ーバーフローとアンダーフローが生じる場合の符号の発
生例を示している。Ｆ₁では、４．５Ｍビットの符号が
発生し、Ｆ₂〜Ｆ₉まで発生符号が０としている。

【００９４】各フレームの発生符号量の最大値は、バッ
ファ容量と送出符号量との和で決まり、この例の場合は
バッファ容量が４Ｍビットであり、１フレーム当りの送
出符号量が０．５［Ｍビット／フレーム］であるため、
１フレーム当りの最大発生可能符号量は４．５Ｍビット
となる。Ｆ₂₀〜Ｆ₃₀までは、バッファの占有度により各
フレームの発生符号量をコントロールした場合の例を示
している。

【００９５】図１８（ｂ）は、エンコーダのバッファの
占量度を示している。この例ではバッファの容量は４Ｍ
ビットとしており、バッファの容量を破線で示した。Ｆ
₁のフレームで大きな発生符号量が生じているため、Ｆ
₁の時点でのバッファのオーバーフローが生じている。
Ｆ₂〜Ｆ₉まで全く符号を発生させない状態が続いてい
るため、Ｆ₉の時点でバッファのアンダーフローが生じ
ている。

【００９６】図１８（ｃ）は、エンコーダからの伝送符
号量を示している。同図内に斜めに引いた実直線Ａは累
積送出符号量を示している。この傾きはフレーム当りの
送出符号量を示している。この例では１フレーム時間当
り０．５Ｍビット送出している。フレームレートが３０
［Ｈｚ］の場合には３０×０．５［Ｍ／Ｆｒａｍｅ］＝
１５［Ｍｂｐｓ］の送出符号量となる。また、破線はバ
ッファの最大容量で決まる最大値を示している。

【００９７】また、図１８（ｃ）内に示した折れ線は、
累積発生符号量を示している。すなわち、図１８（ａ）
の１フレーム当りの発生符号量の積分値になっている。
この累積発生符号量が破線と接した時は、バッファはオ
ーバーフローになっており、実線と接した時はバッファ
はアンダーフローになっている。また、累積発生符号量
と累積送出符号量との間に水平に引いた点線は、発生し
た符号を送出する際のエンコーダバッファでの遅延時間
を示しており、長いものは送出までの時間が長くかかる
ことを示している。

【００９８】図１９（ａ）において、実直線Ｂは累積受
信符号量を示している。この実直線Ｂは、図１８（ｃ）
の実直線Ａと同一である。折れ線は画像を出力した際の
各フレームの映出符号量を示している。これは図１９
（ｃ）の１フレーム当りの映出符号量を積分した値に相
当する。また、水平に引いた点線は、受信した符号を映
出する際の遅延時間を表わしており、エンコーダにおけ
る遅延時間とデコーダにおける遅延時間との和は全て等
しく、図１９（ｂ）に示したバッファ遅延時間（Buffer
Delay）と等しくなる。

【００９９】図１９（ｂ）は、デコーダのバッファの占
有率を示している。ここで、図１８（ｂ）と図１９
（ｂ）とを比較する。バッファの遅延時間分だけ、図１
８（ｂ）をシフトとすると図１８（ｂ）と図１９（ｂ）
とは上下方向に反転した関係になっている。すなわち、
エンコーダのオーバーフローはデコーダのアンダーフロ
ーになり、エンコーダのアンダーフローはデコーダのオ
ーバーフローになる。

【０１００】図１９（ｃ）は、映出する符号の１フレー
ム当りの映出符号量を示している。図１８（ａ）と図１
９（ｃ）とは、エンコーダ及びデコーダのバッファ遅延
時間分だけ遅延する。

【０１０１】加入者がチャンネルを変えた場合には、デ
コーダのバッファに必要な符号量だけ符号を蓄積した後
に、映像を出力することが可能である。この蓄積量は、
図１９（ａ）の点線で示した時間だけ受信符号量を蓄積
する値と等しい。この値は、従来例のＮＭＰ信号と対応
関係がある。すなわち、デコーダではＮＭＰ信号で決定
する時間だけバッファに符号を蓄積した後に、映像を出
力すれば良い。

【０１０２】図１８（ａ）のＦ₁に示したように、最初
のフレームに最大の符号量が発生した場合には、デコー
ダのバッファにおいて最大のバッファ遅延時間が生じ
る。この場合には、図１９（ｂ）にバッファ遅延と記入
した時間だけ受信符号をバッファに蓄積した後、正常な
映像信号を出力することができる。この場合は、デコー
ダのバッファを受信符号で満たした後に正常な映像信号
を出力することになる。

【０１０３】すなわち、Ｆ₀〜Ｆ₈まで受信符号を蓄積
し、バッファメモリを満たす初期化状態が終了した後に
正常な映像信号を出力することになる。図１９（ｃ）の
Ｆ₁で映出符号を出力した際には、デコーダのバッファ
はアンダーフローになっている。また、さらに図１９
（ｃ）のＦ₁〜Ｆ₉まで映出符号を出力しない状態が続
いた時、Ｆ₉でデコーダのバッファはオーバフローにな
っている。これはエンコーダのバッファ状態を８フレー
ム分遅延し、オーバーフロー、アンダーフローを反転し
た状態と一致している。

【０１０４】なお、加入者がチャンネルを変更した場合
に、正常な映像信号を出力するためにはデコーダのバッ
ファをＮＭＰ信号にしたがった時間だけ符号を蓄積する
必要があるが、初期化時にも図１９（ｃ）に点線で示し
たように不完全な画像を出すことは可能である。

【０１０５】図２０にバッファの占有率と、マクロブロ
ック単位に設定した量子化レベルの増減との関係の一例
を示している。バッファの占有率が所定の値にある間は
量子化レベルを変更せずに、所定の値を越えた時に量子
化レベルの増減が行なわれる。図２０においては、バッ
ファの占量率が４５〜５５％である時は量子化レベルを
変化させずに、この値を越えた時に量子化レベルを変え
る。これにより、バッファのレートコントロールが可能
となる。

【０１０６】量子化レベルはｊの値が大きい時に粗く量
子化し発生符号量が少なくなるので、バッファの占量率
が小さい時に量子化レベルを下げる方向に、バッファの
占量率が大きい時に量子化レベルを上げる方向に動作さ
せる。

【０１０７】以上の動作を実現する構成を図２１に示し
ている。すなわち、マクロブロック量子化レベルを決定
するために、量子化レベル設定回路４１及びスーパーブ
ロック符号量算出回路５４２用いている。まず、スーパ
ーブロックの符号量の算出方法に関して、図２１を用い
て詳しく説明する。前記ＤＣＴ回路１４の出力が入力端
子４３を介して供給される量子化回路１５の出力は、可
変長符号化回路１６に入力される。この可変長符号化回
路１６の内部では、まず、ジグザグスキャン回路１６ａ
において、図１１に示したスキャン方法で８×８のＤＣ
Ｔ係数を読み込み、０係数の連続数と非零係数の振幅と
を組みにし、ハフマン符号化回路１６ｂに入力する。

【０１０８】また、この０係数の連続数と非零係数の振
幅とは、スーパーブロック符号量算出回路４２に供給さ
れている。このスーパーブロック符号量算出回路４２
は、図２２に示すテーブルを記憶する図示しないＲＯＭ
（リードオンリーメモリ）を用いて、発生した符号量を
算出している。

【０１０９】図２２は、従来例の説明でも用いられたも
のであるが、横軸に非零係数の振幅、縦軸に０係数の連
続数を示している。また、枠内の数字は符号のビット数
を示している。この符号のビット数を加算することによ
り、スーパーブロック単位で発生符号量が算出される。
さらに、マクロブロックの量子化レベルを決定するため
に、マクロブロック符号量算出回路４４で、１１個のス
ーパーブロックの符号量を加算し、マクロブロックの符
号量を算出する。また、この値から伝送符号量ＲＯＭ４
５に記憶されている伝送符号量を差し引き、レートバッ
ファ符号量算出回路４６で、レートバッファの占量率を
計算する。このレートバッファ占有率と、図２７に示し
たグラフとに基づいて、マクロブロック量子化レベル設
定回路４７で、マクロブロック単位の量子化レベルが設
定される。

【０１１０】１０．２スーパーブロック符号量制御スーパーブロック当りの符号量制御は、マクロブロック
により決定された量子化レベルより粗くする方向にのみ
制御することができる。これは、例えばフレーム内処理
したスーパーブロックが存在したとすると、フレーム内
処理した符号量は、フレーム間処理した符号量よりも大
きいため、このフレーム内処理したスーパーブロックで
符号量が大幅に大きくなる場合があるためである。

【０１１１】一方、人間の視覚特性は映像の内容が変わ
った時、例えばシーン・チェンジが生じた場合や、動い
ている物体の背後に隠れていた部分が現れた場合（これ
をカバードバックと呼ぶ）は、目が精細度に迅速に反応
できず、一定の時間が必要となる。そこで、画像の内容
が変化したことにより生じたフレーム内処理部分は、量
子化レベルを粗くしても画質の劣化が判別しにくい。す
なわち、画像適応フレーム内処理が生じた部分は符号量
を削減することが可能である。

【０１１２】この動作を実現する構成を図２１を用いて
説明する。スーパーブロック量子化レベル設定回路４８
には、図６に示したフレーム内／間決定回路３３内のエ
ネルギー比較回路３４の出力である画像適応フレーム内
／間判定信号が、入力端子４９を介して供給されてい
る。また、入力端子４３に供給されたＤＣＴ回路１４の
出力信号は、ＤＣＴ係数エネルギー算出回路５０に供給
されてＤＣＴ係数のエネルギーが算出され、このエネル
ギーにより量子化レベルの補正レベルが決定される。こ
の値を加算回路５１によりマクロブロック量子化レベル
と加算して、量子化回路１５に入力する。このエネルギ
ーと補正レベルとは、図２３（ａ）に示す関係がある。

【０１１３】さらに、フレーム間処理が施されているス
ーパーブロックにおいても、極端にエネルギーが大きい
場合は、高周波成分が多いことを意味しており、この場
合も画質の劣化が判別しにくいため、量子化レベルを粗
くしてもよい。この場合は、図２３（ｂ）に示すように
補正レベルを設定する。

【０１１４】１３．ビットストレーム構造以下に各ブロックのビットストリーム構造を示す。再び
図１において、可変長符号化回路１６の出力に、オーバ
ーヘッドデータ発生回路５２から出力されるオーバーヘ
ッドデータを加え、出力端子５３（図２１参照）に出力
する。帯域圧縮装置の出力のビットストリームは、図２
４及び図２５に示すマクロブロックのビットストリーム
を用いて送出している。

【０１１５】１４．ブロック層ビットストリーム構造ブロックは輝度または、色差の隣りあった８×８画素を
ＤＣＴ変換した６４個のＤＣＴ係数からなる。６４個の
ＤＣＴ係数は、図１１に示した順序でジグザグスキャン
が施され、零係数のラン長と非零係数の振幅とを組にし
た２次元ハフマン符号化が行なわれ、ビットストリーム
が形成される。ＤＣＴの１ブロックの符号の終了点に
は、ＥＯＢのハフマン符号が付加される。

【０１１６】１５．スーパーブロック層ビットストリー
ム構造スーパーブロックは、水平方向４画素、垂直方向２画素
でなる隣り合った８つの輝度ブロックと、画像上では同
じ位置にあたるＵ，Ｖそれぞれの色差ブロックとの、全
部で１０個のブロックで構成される。送出の順序は、Ｙ
₀，Ｙ₁，Ｙ₂，Ｙ₃，Ｙ₄，Ｙ₅，Ｙ₆，Ｙ₇，Ｕ，
Ｖである。また、輝度信号のＤＣ成分は、隣接したブロ
ック間で差分を算出した値を送る。

【０１１７】１６．マクロブロックアドレスまず、マクロブロック画面上の位置とアドレスとの関係
を定義する。図２６にアドレス設定方法の例を示してい
る。図２６に示すように、マクロブロックは１１個のス
ーパーブロックからなり、１個のリフレッシュブロック
と１０個の非リフレッシュブロックとから構成される。
また、一画面上のスーパーブロックのアドレスは図５に
示したように設定される。

【０１１８】１６．１マクロブロックアドレスマクロブロックのアドレスは図２７に示すように、マク
ロブロックの先頭のスーパーブロックのアドレス値と同
一のアドレス値を割り当てるものとする。

【０１１９】１６．４アドレス値このアドレス値は図５に示したように、水平方向のスー
パーブロック位置をｘ、垂直方向のスーパーブロック位
置をｙとした時にＳ．Ｂ．Ａｄｄｒｅｓｓ＝６０ｘ＋ｙで表わされる。ここで、DigiCipherでは、水平方向に４
つのプロセッサを用いているため、このプロセッサを示
すＩＤをＰＩＤとし、垂直方向の位置を示すＩＤをＶＩ
Ｄとすると、アドレス値は M.B.A(Macro Block Address)＝（60・11）・PID ＋60・
ｘ₀＋VID R.B.A(Refresh Block Address)＝（60・11）・PID ＋60
・ｘ₀＋VID N.R.B.A(Non Refresh Block Address)＝（60・11）・PI
D ＋60・ｘ₀＋VID で表わされる。ここで、ｘ₀は、ＰＩＤ＝０、ＶＩＤ＝
０の時のマクロ・（非−）リフレッシュブロックの水平
方向の位置である。なお、図２７では、ｘ₀＝０の場合
を示したが、当然ｘ₀＝０〜４３までが用いられる。ま
た、このｘ₀は、従来例ではframe count に相当する。

【０１２０】１７．マクロ（非−）リフレッシュブロッ
クビットストリーム構造１７．１マクロブロックビットストリーム構造図２４にマクロブロックビットストリーム構造を示して
いる。図２４のビットストリームに関して、従来から用
いられていた項目に関して、まず説明する。この内容
は、以下の２つの文献に基づいており、出展文献番号を
それぞれ示す。

【０１２１】（ａ）“DigiCipher Description” Aug.
22 1991 （ｂ）“Channel compatible DigiCipher HDTV System
” April 3. 1992 ビットストリームの各項目に関して詳しく述べる。図２
４では、マクロブロック内のビットストリーム構造は、
オーバーヘッドデータと可変長符号からなる。

【０１２２】プロセッサＩＤ：DigiCipherでは４プロセ
ッサを用いているため、このプロセッサの番号を２ビッ
トで示す（文献ｂ）。

【０１２３】マクロブロック量子化レベル（ＭＱＬ）：
量子化レベルＱＬは５ビットで表わされ、値が大きくな
るほど粗く量子化し、マクロブロック量子化レベルＭＱ
Ｌ＝３１は、全く符号が発生しない状態を示している。

【０１２４】２ビット補正量子化レベル：マクロブロッ
ク量子化レベルＭＱＬより粗く量子化する方向に補正量
子化レベルを設定する（文献ａ）。また、この補正量子
化レベルは、スーパーブロック当り２ビットになってい
る（文献ｂ）。また、１１個のスーパーブロックに対し
て設定する（文献ａ）。１０章１０．２で述べた補正量
子化レベルに対応する。

【０１２５】フィールド／フレーム判別：ＤＣＴの８×
８画素の画素構成が、フィールドの画素を用いるかフレ
ームの画素を用いるかの指定であり、各スーパーブロッ
ク単位に設定する（文献ａ）。

【０１２６】ＰＣＭ／ＤＰＣＭ判別：スーパーブロック
がフレーム内処理（ＰＣＭ）かフレーム間処理（ＤＰＣ
Ｍ）かの区別（文献ａ）。

【０１２７】動きベクトル：各スーパーブロックの動き
ベクトルを示す（文献ａ）。

【０１２８】次に、新規なビットストリーム構成に関し
て説明する。

【０１２９】パスＩＤ（ＰＳＩＤ）：ＰＳＩＤ＝０のと
きには、マクロブロック量子化レベルが存在する経路を
通る。ＰＳＩＤ＝３のときには、特殊モード（ＴＲＫ）
が存在する経路を通る。ＰＳＩＤ＝２のときには、ブロ
ックＩＤ、ブロックアドレスが存在する経路を通る。Ｐ
ＳＩＤ＝１のときには、Fill Bits 符号長、Fill Bits
符号が存在する経路を通る。

【０１３０】トリック量子化レベルＴＱＬ：１つのマク
ロブロック内に複数の帯域圧縮装置のスーパーブロック
が混在することもあり得る。この場合は、次の２点が必
要となる。まず、第１に、１マクロブロック内に帯域圧
縮装置が異なる複数のスーパーブロックが存在すること
になった場合、それぞれのスーパーブロックに５ビット
の量子化レベルが必要となる。

【０１３１】また、第２に、マクロブロック内のデータ
を無視するスーパーブロックの位置を指定しなくてはな
らない。この位置を指定するためには、スーパーブロッ
ク単位のスキップが必要となる。そこで、帯域圧縮信号
切り替え時には、トリック量子化レベルＴＱＬの経路を
通るように設定する。トリック量子化レベルＴＱＬは、
スーパーブロック単位に５ビットの絶対量子化レベルを
有している。そこで、１１スーパーブロックで５５ビッ
トの量子化レベルが入っている。

【０１３２】また、ＴＱＬ＝３１に設定することによ
り、スーパーブロック単位の可変長符号のスキップが可
能となる。これにより、マクロブロック内の任意の位置
で複数の帯域圧縮装置のスーパーブロックの可変長符号
を配置することが可能となる。図２４に示したように、
このトリック量子化レベルＴＱＬと各スーパーブロック
の可変長符号とは対応関係がありＴＱＬ₀はスーパーブロック０ＴＱＬ₁はスーパーブロック１：ＴＱＬ₁₀はスーパーブロック１０のそれぞれのトリック量子化レベルＴＱＬを示してい
る。

【０１３３】信号切り替え時には、スーパーブロック０
〜１０のうち、複数の帯域圧縮装置のスーパーブロック
の可変長符号をマクロブロック内の対応するスーパーブ
ロック位置に配置し、それ以外のスーパーブロック部分
は、トリックブロック量子化レベルＴＱＬ＝３１を設定
し、スーパーブロック単位のスキップを行なっている。
スキップを表わす別のビットストリーム構造の例とし
て、該当するスーパーブロックの可変長符号の位置にＥ
ＯＢ（エンド・オブ・ブロック）を挿入する方法もあ
る。

【０１３４】特殊モード（ＴＲＫ）：放送波のビットス
トリームを送るときや、通常再生時のビットストリーム
を送るときは、ＴＲＫ＝０に設定し、２ビット補正量子
化レベル（ＰＱＬ＝０）の経路を通る。信号切り替えモ
ードにおいては、ＴＲＫ＝１に設定し、前述したトリッ
ク量子化レベルを示す経路を通る。

【０１３５】ブロックＩＤ：マクロブロック、リフレッ
シュブロックの区別を示すＩＤ。

【０１３６】ブロックアドレス：マクロの画面上の絶対
位置であるアドレスを示す。このブロックアドレスは、
ＶＣＲの再生時や高速再生時にエラーが発生した場合に
おいても、デコーダへ映出位置情報を送り、映像の再復
帰が瞬時に行なえるようにする。また、ＰＳＩＤ＝１、
ＰＩＤ＝２のときには、Fill bits 符号長及びFill Bit
s 符号のパスを通る。ここで、Fill Bits の説明をす
る。伝送する符号量は一定であるため、伝送符号量に比
べ帯域圧縮した符号量が少ない場合には、伝送符号量ま
で所定の符号を強制的に挿入する。この符号をFill Bit
s 符号と呼び、この符号長をFill Bits 符号長と呼ぶ。

【０１３７】Fill Bits 符号：可変長符号の発生符号量
が少ないときは、強制的に所定の符号を挿入する。この
強制的に挿入する符号をFill Bits と呼ぶ。特に、帯域
圧縮信号を切り替えた時は、発生符号量が減る場合が生
じることがある。伝送符号量は一定であるため、強制的
に挿入するFill Bits が必要となる。

【０１３８】Fill Bits 符号量：前述したFill Bits の
符号長をFill Bits の前にいれることにより、Fill Bit
s の符号の終了点を明確にできる。これにより、マクロ
ブロックとの境界を明確にできる。

【０１３９】マクロブロック符号長：図２４に示したマ
クロブロック内のマクロブロックオーバーヘッドデータ
及びマクロブロック可変長符号のそれぞれの符号長の和
である。

【０１４０】以上のビットストリームを放送波のビット
ストリームとして用いることにより、放送波を受信する
デコーダで、帯域圧縮信号の切り替えを行なった信号を
受信することが可能となる。

【０１４１】垂直ＩＤ（ＶＩＤ_M）：ビットストリーム
中には存在しないが、ＶＩＤ_Mは次のように定義する。
１画面内の垂直方向の位置を示すＩＤ、垂直方向には６
０個のマクロブロックが存在するため、ＶＩＤ_M＝０〜
５９となる。

【０１４２】２５．デコーダ基本構成デコーダの基本構成を図２８を用いて詳しく説明する。
図２９にはオーバーヘッドデータを用いる回路を示して
いる。横軸に回路面、縦軸にデータ名を示し、○印をつ
けた所が用いる回路である。信号を切り替えない通常時
のビットストリームと放送波のビットストリームは、同
一のマクロブロック構成を有している。放送波のビット
ストリームの場合は、オーバーヘッドデータ検出回路５
４を用いオーバーヘッドデータを検出し、デコードを行
なっている。通常時の動作は、放送波をデコードする動
作と同じであるため、まず、この動作を説明する。

【０１４３】まず、図２４に示したマクロブロックのビ
ットストリームの可変長符号は、入力端子５５及びレー
トバッファ回路５６を介して可変長符号復号回路５７に
入力される。この可変長符号を抽出する際には、エンド
・オブ・ブロック（ＥＯＢ）の検出を行なうことによ
り、ビットストリームから各ブロックの可変長符号を抽
出する。可変長符号復号回路５７では、可変長符号の先
頭位置からハフマンテーブルと符号とを比較することに
より、順次ハフマン符号を検出していく。この検出した
ハフマン符号を用いて、量子化後のＤＣＴ係数の零係数
の続く数（ラン・レングス）と非零係数（振幅）を得
る。この係数はジグザグスキャンを行なった順序で配列
されているため、逆ＤＣＴ回路５８の必要に応じて、係
数の順序を並びかえる。

【０１４４】可変長符号を復号した信号は、逆量子化回
路５９に入力される。逆量子化回路５９では、マクロブ
ロック量子化レベルに、スーパーブロック補正量子化レ
ベルで補正を行ない、スーパーブロック単位で量子化レ
ベルを求める。

【０１４５】次に、１ブロック当り６４個の各係数に、
重み付けテーブルにしたがった重み付け値をかける。次
に、スーパーブロック単位の量子化レベルにしたがった
量子化スケール値を６４個の各係数にかけることによ
り、逆量子化を行ない、ＤＣＴ係数を得る（なお、ここ
では、８章で説明した第２の量子化手法の場合を説明し
た）。

【０１４６】この６４個のＤＣＴ係数を逆ＤＣＴ回路５
８を通し、周波数領域であった係数を時間軸領域に変換
し、水平方向８画素、垂直方向８画素の６４画素の信号
を得る。この逆ＤＣＴ回路５８の出力は、加算回路６０
に入力される。加算回路６０には、スイッチ６１を介し
て得られる信号を入力し、逆ＤＣＴ回路５８の出力信号
と加算する。スイッチ６１は、フレーム内／間切り換え
回路６２により制御される。加算回路６０の出力信号
は、非ブロック化回路６３に供給されるとともに、フレ
ーム遅延回路６４に供給される。

【０１４７】フレーム遅延回路６４は、フレームメモリ
で構成されており、このフレームメモリの出力信号は、
動き補償回路６５及び非ブロック化回路６３に入力され
ている。動き補償回路６５の出力信号は、スイッチ６１
に入力されている。非ブロック化回路６３は、加算回路
６０とフレーム遅延回路６４との出力信号を用いて、帯
域圧縮信号処理とＴＶの走査線の映出順序を合わす処理
をし、輝度信号Ｙと色差信号Ｕ，Ｖを出力端子６６〜６
８から出力する。

【０１４８】デコーダの動作にはフレーム内処理とフレ
ーム間処理がある。スイッチ６１において、スイッチ６
１がオフの時がフレーム内処理で、スイッチ６１がオン
の時がフレーム間処理である。このスイッチ６１のオ
ン、オフの制御をフレーム内／間切り換え回路６２が行
なっている。

【０１４９】オーバーヘッドデータ内のＰＣＭ／ＤＰＣ
Ｍ判別信号を、入力端子６９を介してフレーム内／間切
り換え回路６２に供給している。ここで、ＰＣＭとはフ
レーム内、ＤＰＣＭとはフレーム間処理を示しており、
ＰＣＭでスイッチ６１をオフ、ＤＰＣＭでスイッチ６１
をオンに制御する。なお、３章で述べたように、フレー
ム内／フレーム間処理は画像適応フレーム内処理と、リ
フレッシュ（強制フレーム内処理）とがある。

【０１５０】まず、フレーム内処理の動作を説明する。
フレーム内処理時は、逆ＤＣＴ回路５８の出力信号をフ
レーム遅延回路６４及び非ブロック化回路６３に入力
し、輝度信号Ｙと色差信号Ｕ，Ｖを出力する。

【０１５１】次に、フレーム間処理の動作を説明する。
この場合は、フレーム遅延回路６４に記憶されている１
フレーム前の予測信号を読み出し、動き補償回路６５に
入力する。また、入力端子７０よりオーバーヘッドデー
タの動きベクトルを動き補償回路６５に入力し、予測信
号の画面上の位置をずらす。逆ＤＣＴ回路５８の出力信
号の画面上の位置と一致する位置に相当する予測信号
を、動き補償回路６５から出力し、スイッチ６１を通し
て加算回路６０に入力する。加算回路６０では、逆ＤＣ
Ｔ回路５８の出力と予測信号とを加算し、フレーム遅延
回路６４及び非ブロック化回路６３に入力する。そし
て、輝度信号Ｙと色差信号Ｕ，Ｖを分離し、端子６６〜
６８から出力する。

【０１５２】以上述べた放送波及び通常時における可変
長符号復号回路５７、逆量子化回路５９、逆ＤＣＴ回路
５８及びフレーム遅延回路６４への書き込み処理は、常
にマクロブロックを基本として処理が行なわれる。すな
わち、１プロセッサ当りのこれらの回路の処理は、マク
ロブロック内の１１スーパーブロックを順次処理するこ
とを基本とし、マクロブロックを画面上、上から下へ順
次処理していく。

【０１５３】２８．フレーム遅延回路フレーム遅延回路６４は、図３０に示すように、メモリ
書き込みアドレス発生回路６４ａを持っている。ここで
は、DigiCipherの場合を例にフレーム遅延回路６４の動
作説明をする。ただし、他の方式（ＭＰＥＧなど）にお
いても、基本事項は同様である。

【０１５４】DigiCipherの場合には、４プロセッサで処
理をしており、水平方向に４マクロブロック存在してい
るため、１プロセッサ当り、水平方向に１マクロブロッ
クを処理していく。そこで、１プロセッサ当りでは、マ
クロブロック内の１１スーパーブロックを単位に、上か
ら下にマクロブロックを処理していく。この４プロセッ
サでの処理を行なう回路は、可変長符号復号回路５７、
逆量子化回路５９、逆ＤＣＴ回路５８、加算回路６０、
動き補償回路６５、フレーム内／間切り換え回路６２及
びスイッチ６１、さらにフレーム遅延回路６４内の書き
込みアドレス発生回路６４ａである。

【０１５５】この４つのプロセッサへの符号の振り分け
は、マクロブロックオーバーヘッドデータ内に含まれる
プロセッサＩＤ（ＰＩＤ）を用いて行なう。この４プロ
セッサの動作は同じ動作であるため、１プロセッサの動
作を説明する。なお、他の方式でプロセッサ数が少ない
場合も１つ当りのプロセッサの動作は同様である。

【０１５６】通常時のビットストリームは、図２４及び
図２５に示したマクロブロックのビットストリームにな
っているため、マクロピクチャ層、すなわち、マクロス
ライス層の先頭にあるマクロブロックアドレスを用い
て、映出先頭位置を定め、その後プロセッサＩＤを用い
て、順次通常再生時のアドレスを発生させる。

【０１５７】図３１は、通常再生時の書き込みアドレス
発生回路６４ａの動作を示している。まず、マクロスラ
イス層の先頭にあるマクロブロックアドレスをオーバー
ヘッドデータ検出回路５４で検出し、入力端子６４ｂを
介して書き込みアドレス発生回路６４ａに入力する。

【０１５８】図３１にプロセッサ１の場合の例を示す。
まず、ビットストリーム中のＭ．Ｂ．Ａ＝０を読み出
す。このＭ．Ｂ．Ａ＝０はプロセッサ０のマクロブロッ
クの先頭のスーパーブロックの映出位置を示している。
プロセッサＰＩＤのマクロブロックの先頭のスーパーブ
ロックの映出位置は、下式で表わされるため、プロセッ
サＰＩＤ＝１の場合、マクロブロックの先頭スーパーブ
ロックアドレスは、下式に示すように６６０となる。

【０１５９】通常再生時は、図３１に矢印で示したように、まず、横
方向に１マクロブロック分、すなわち、Ｓ．Ｂ．Ａ＝６
６０，７２０，…，１２６０まで、１１スーパーブロッ
クを処理し、縦方向に１マクロブロックずつ処理する。
すなわち、Ｓ．Ｂ．Ａ＝１２６０の後は、Ｓ．Ｂ．Ａ＝
６６１，７２１，…，１２６１を処理する。

【０１６０】次に、読み出しアドレス発生回路６４ｃ
は、輝度信号Ｙ及び色信号Ｕ，ＶをＴＶの走査線順序に
したがい読み出す。このフレーム遅延回路６４、メモリ
書き込み読み出しアドレス発生回路６４ａ，６４ｃは、
非ブロック化回路６３の動作も兼ねている。

【０１６１】２９．スキップ符号化スーパーブロックが、全く予測スーパーブロック
と同じときには、この符号化スーパーブロック層のデー
タを何も送らず、これをスキップするという。この際の
ビットストリーム構造は１７章１７．１節、図２４のマ
クロブロックビットストリーム構造で説明したように、
トリック量子化レベルＴＱＬ_n＝３１（ｎはスーパーブ
ロック番号）に設定し、該当する可変長符号を読みとば
して次のスーパーブロックに行く。すなわち、該当する
スーパーブロックに有効データを発生させない。ここで
ＴＱＬ＝３１をスキップコードと呼ぶことにする。

【０１６２】なお、スキップを表現する別のビットスト
リーム構成法として該当するスーパーブロックの可変長
符号の位置にＥＯＢ（エンドオブブロック）を挿入して
も良い。

【０１６３】２９．１スキップ時の回路動作スキップ時の回路動作は、図２８及び図３０を用いて説
明する。ビットストリーム構造（図２４）内のスキップ
コードをオーバーヘッドデータ検出回路５４で検出し、
スキップ信号を入力端子７１よりスキップ制御回路７２
に入力する。スキップ制御回路７２では、フレーム遅延
回路（メモリ）６４、非ブロック化回路６３、スイッチ
７３，７４に必要なスキップ制御信号を生成し、出力端
子７５を介して出力している。

【０１６４】図２８のスイッチ７３，７４は、スキップ
時の動作概念を示すものである。スキップ時には、ビッ
トストリーム中には有効なデータは何も存在しないた
め、加算回路６０の出力信号は用いない。すなわち、ス
イッチ７３はオープン状態であり、フレーム遅延回路
（メモリ）６４への書き込みは行なわない。

【０１６５】また、スキップ時には予測スーパーブロッ
クの画像データと同一となるため、フレーム遅延回路
（メモリ）６４内に記憶されている画像データを読み出
すことにより、映像信号を端子６６〜６８に出力する。
すなわち、スイッチ７４はオン状態である。非スキップ
時は、２５章デコーダ基本構成、２８章フレーム遅延回
路で説明した動作と同様に、フレーム遅延回路６４への
書き込み動作が行なわれる。

【０１６６】２９．２スキップ時の動作例スキップ時のフレーム遅延回路（メモリ）６４の動作の
具体例を図３０、図３２を用いて説明する。ビットスト
リーム（図２４）において、スーパーブロック０にリフ
レッシュブロックの可変長符号が存在し、スーパーブロ
ック１〜スーパーブロック１０には可変長符号は存在し
ない場合の例で説明する。トリック量子化レベルＴＱＬ
₀は、リフレッシュブロックの可変長符号を表わしてお
り、トリック量子化レベルＴＱＬ₁〜ＴＡＬ₁₀はスキッ
プを表わす３１になっている。

【０１６７】図３２を用いて、スキップ時の書き込みア
ドレス発生回路６４ａの動作を説明する。デコーダのフ
レーム遅延回路６４内の書き込みアドレス発生回路６４
ａは、まず、図２４に示したマクロブロックビットスト
リーム内でトリック量子化レベルＴＱＬ₁〜ＴＱＬ₁₀が
全てスキップ状態であることを確認する。これにより、
図３２に示したように、マクロブロック内のスーパーブ
ロック１〜スーパーブロック１０は、スキップであるこ
とを認識する。スキップとは、フレームメモリ６４ｄ，
６４ｅ，６４ｆへの書き込みを行なわないことであるた
め、スキップ部分はアドレスは発生させない。すなわ
ち、結果的には、リフレッシュブロックが存在する部分
のみアドレスを発生させることになるため、縦方向にア
ドレスを発生させる。

【０１６８】図３２にDigiCipherの場合を示す。DigiCi
pherの場合には、図３（ａ）に示したように１プロセッ
サ当りは必らず、縦方向にリフレッシュブロックを配置
しているため、書き込みアドレス発生回路６４ａは、結
果的に縦方向にスーパーブロックアドレスを発生させて
いく。すなわち、Ｓ．Ｂ．Ａ：６００，６０１，……，６５８，６５９の順で、スーパーブロックアドレスを発生させる。

【０１６９】次に、読み出しアドレス発生回路６４ｃ
は、輝度信号Ｙ及び色信号Ｕ，ＶをＴＶの走査線順序に
したがい読み出す。なお、このフレーム遅延回路６４、
メモリ書き込み読み出しアドレス発生回路６４ａ，６４
ｃは、非ブロック化回路６３の動作も兼ねている。以上
のフレームメモリ書き込み読み出しを行なう際には、読
み出しアドレスの設定は走査線順に水平方向に読み出
し、書き込み時は縦方向に書き込んでいく。

【０１７０】３５．一部領域リフレッシュ信号切り替え
基本動作５章及び図３、図４を用いて説明したように、１フレー
ム期間に一画面の一部領域にリフレッシュを施している
場合（例えばDigiCipherなどの例）のフレーム間帯域圧
縮信号切り替え回路を説明する。

【０１７１】図３３は、一画面の一部の領域にリフレッ
シュが施されている２つのフレーム間帯域圧縮信号を切
り替えた出力信号を示す図である。同図は、５章５．１
節で説明した図９と同様の図である。図３３（ａ）は、
フレーム間帯域圧縮信号Ａを示しており、四角で囲みｒ
を記入した部分は、Ａ信号のリフレッシュを施したブロ
ックを示している。

【０１７２】図３３（ｂ）は、フレーム間帯域圧縮信号
Ｂを示しており、四角で囲みＲを記入した部分はＢ信号
のリフレッシュを施したブロックを示している。この２
つの信号を切り替える際のポイントは、Ａ信号からＢ信
号に切り替える際には、Ｂ信号にリフレッシュを施した
ブロックから有効信号として出力することである。

【０１７３】すなわち、図３３（ｃ）に示すように、Ｆ
₁₀で使用者切替要求３１０があった場合に先ずＦＢ₁₀の
信号としては、Ｂ信号にリフレッシュを施したスーパー
ブロックアドレス６００〜６５９の信号のみを送る。す
なわち、図３２に示したように、１マクロブロック内に
おいては、リフレッシュブロックのみを送り、残りのス
ーパーブロックはスキップ信号を出力する。

【０１７４】次のフレームＦＢ₁₁では、スーパーブロッ
クアドレス５４０〜６５９を出力する。すなわち、ＦＢ
₁₁でリフレッシュを施したスーパーブロックアドレス５
４０〜５９９の信号とＦＢ₁₀でリフレッシュを施したス
ーパーブロックアドレス６００〜６５９の信号を出力す
る。すなわち、図３４に示すように、マクロブロック単
位で見ると、リフレッシュブロックと前のフレームでリ
フレッシュを施してあるスーパーブロックを送出し、残
りのスーパーブロックはスキップ状態にしておく。ここ
でスキップに関しては２９章スキップで説明した動作を
する。ここで説明したＦＢ₁₁のスーパーブロックアドレ
ス５４０〜５９９、６００〜６５９に対応する切り替え
時リフレッシュ有効ブロックを定義しておく。

【０１７５】切り替え時リフレッシュ有効ブロック：切
り替え後の新たな信号に対して、一度リフレッシュを施
したブロック。

【０１７６】なお、スキップを施すスーパーブロックの
可変長符号データは、映出画像を作る上では用いないた
め、この無効スーパーブロックの可変長符号は削減する
ことは可能であり、効率上、削除した方が好ましい。

【０１７７】３６．一部領域リフレッシュ帯域圧縮信号
切り替え時のビットストリーム３５章で述べたように、無効ブロックの可変長符号は削
除することが好ましいが、削除しなくても送出すること
は可能であり、２種類の方法がある。

【０１７８】第１の方法は、１３章ビットストリームの
図２４で説明したトリック量子化レベルで、無効可変長
符号部分をＴＱＬ＝３１に設定することにより、スキッ
プを示す方法である。図３３で示したように、一度リフ
レッシュを施したスーパーブロックを有効ブロックとす
るため、スイッチ切替時のビットストリームの処理方法
は図３５に示すようになる。

【０１７９】図３５に示したように、過渡状態では１フ
レームごとにスーパーブロックのスキップを変化させて
いき、図２８に示したデコーダの映出信号を出力する。
切り替え時のフレーム番号をＦＳ_n（１１フレームでリ
フレッシュを完結する場合、ｎ＝０〜１０）とすれば、
可変長符号のスキップは図３５のようになる。この動作
は、図２８に示したオーバーヘッドデータ検出回路５４
と可変長符号復号回路５７とで行なう。ＴＱＬ＝３１の
部分は、不要な可変長符号を無効とする動作を可変長符
号復号回路５７は行なう。この場合、ビットストリーム
上の各フレーム当りの発生符号量は、Ａ信号、Ｂ信号と
も減少しないため、レートバッファの占有度の対策を施
す必要がある。切り替え開始時のＡ信号とＢ信号のレー
トバッファ占有度をＲＡ_n，ＲＢ_nとすると、（３２章
〜３４章で説明した動作と同様に）以下の動作をさせる
必要がある。

【０１８０】ＲＡ_n＜ＲＢ_n：ダミーデータを発生させ
る。（３４章３４．１節と同様）ＲＡ_n＞ＲＢ_n：スキップコードを発生させる。（３４
章３４．２節と同様）第２の手法は、フレーム間帯域圧縮信号切り替え回路内
で、不要なスーパーブロックの可変長符号は削除し、か
つ、オーバーヘッドデータ内に、ＴＱＬ＝３１のスキッ
プを示すコードを挿入する方法である。これは後述する
フレーム間帯域圧縮信号切り替え回路（図３６）内のス
イッチ切替制御回路７６及び書き込み読み出し制御回路
７７，７８を用いて、メモリ７９，８０から読み出す際
に、切り替え時リフレッシュ有効ブロックのみを読み出
す。ここで切り替え時リフレッシュ有効ブロックとは、
切り替え後、一度リフレッシュを施したブロックのこと
を示しており、３５章、３６章の図３２及び図３４の説
明で定義したブロックと同一である。

【０１８１】３７．一部領域リフレッシュ信号切り替え
回路図３６に、一部領域リフレッシュフレーム間帯域圧縮信
号切り替え回路の回路構成を示している。３５章で述べ
たように、リフレッシュが以前のフレームでなされてい
ない無効スーパーブロックの可変長符号は、削除するこ
とが好ましい。そこで、一部領域リフレッシュフレーム
間帯域圧縮信号切り替え回路には、可変長符号検出回路
８１，８２が必要となる。そこで図３６に示した構成と
なる。図３６において、同一機能を有するブロックは同
一番号を付してある。なお、ここで書き込み読み出し制
御回路７７，７８、スイッチ切替制御回路７６及び切り
替え時オーバーヘッドデータ発生回路８３の動作は、図
３７に示す（これは、３４章の説明とは異なる部分も存
在する）。

【０１８２】３８．一部領域リフレッシュ信号切り替え
回路の動作図３６の一部領域リフレッシュ信号切り替え回路は、図
３７に示したステップで動作する。

【０１８３】ステップ１図３３で説明したように、Ａ信号からＢ信号に切り替え
る場合には、信号Ｂのリフレッシュブロックを開始ブロ
ックとして切り替える。そこで、オーバーヘッドデータ
検出回路８４，８５及び可変長符号検出回路８１，８２
ではリフレッシュブロックを検出し、３５章〜３７章で
説明したように、一度リフレッシュが施されたスーパー
ブロックを有効ブロックとする。さらに、有効ブロック
以外の無効ブロックの可変長符号は削除する。

【０１８４】ステップ２有効ブロックが決定したら、次の式で示される切り替え
時の有効ブロックの発生符号量ＲＢＴ（Rate B channel
Transition Value ）を算出する。

【０１８５】

【数１３】ここで、ｎはＡ信号からＢ信号への切り替えを開始する
フレームであり、図３３では、Ｂ信号のＦＢ₁₀からリフ
レッシュを開始しているため、ｎ＝１０になる。またｆ
は、リフレッシュ期間を示しており、５章５．１節 Dig
iCipher のリフレッシュの例では、１１フレームがリフ
レッシュ期間になっているため、ｆ＝１１となる。ま
た、ΔＲＢ_jはＢ信号のフレームＦＢ_jの１フレームの
有効ブロックの発生符号量を示している。そこで、ＲＢ
Ｔはリフレッシュ期間の有効ブロックの合計の発生符号
量を示している。ステップ２では更に、信号Ａのバッフ
ァ占有度ＲＡ_n，…，ＲＡ_(n-imax)を検出する（これ
は、３４章ステップ２で説明したバッファ占有度と同一
である）。

【０１８６】ステップ３信号Ｂのフレームの全データの出力を開始するフレーム
ＦＢ_n+fのレートバッファ占有度ＲＢ_n+f及び切り替え
時のリフレッシュ期間における有効ブロックの総符号量

【数１４】及び、リフレッシュ期間当りの伝送符号量ｆ・ｒと、信
号Ａの切り替え時のレートバッファ占有度ＲＡ_nにより

【数１５】を算出する。

【０１８７】ここでΔＲ＞０，ΔＲ＝０，ΔＲ＜０の場
合により、図３６のフレーム間帯域圧縮信号切替回路の
動作は異なる。

【０１８８】３８．１ダミーデータを出力する場合 ΔＲ＞０の場合の動作を図３８を用いて説明する。

【０１８９】ステップ４．１この場合、Ｂ信号の有効ブロックの符号量によりレート
バッファの占有度

【数１６】と図３８との関係は次のようになる。

【０１９０】ｎ＝１０，ｆ＝１１ｒは実線２７０の傾斜でフレーム当りのレートｆ・ｒ＝１１・ｒは、１１フレーム当りの伝送符号量に
相当し、点３２４と点３２０との符号量の差に相当す
る。

【０１９１】ＲＢ_n+f＝ＲＢ₂₁はフレーム番号ＦＢ₂₁の
バッファ占有度ＲＢ₂₁である。そこでＢ信号のバッファ
占有度２７３の点３２４と点３２３との差に相当する

【数１７】は、Ｂ信号の切り替わり時点の有効ブロックの発生符号
量の総合性に対応する。これは、点３２３のＲＢ₂₁を基
準とすると、点３２３と点３２５との差に相当すること
になる。また、これは、点３２３と点３２２との差及び
点３２１と点３２０との差の合計に相当する。

【０１９２】そこで、

【数１８】は、Ｂ信号の有効ブロックのレートバッファ占有度に相
当し、点３２５と破線２７８上の点３１９との差に対応
する。図３８の例では、レートバッファ最大記憶符号量
を示す破線２７８を越えているため、レートバッファの
オーバーフロー、アンダーフローをさけるために、ダミ
ーデータを分割して発生させる必要がある。そこで、符
号の送出を考慮すると、点３２３と点３２２との実線及
び点３２１と点３２０との実線で示した送出方法を取
る。なお、実線３２０〜３２１と点線３２５〜３２２と
は、平行の関係にある。

【０１９３】すなわち、ΔＲ＞０であるため、

【数１９】であり、これは点３２６が点３２５より下に存在してい
ることを示している。これは、ダミーデータの発生を必
要としていることを示している。

【０１９４】ステップ５．１スイッチ切替動作は次のようになる。

【０１９５】１Ａ信号をフレーム番号ＦＡ_n-1まで出
力する。

【０１９６】２Ｂ信号の有効ブロック及びダミーデー
タを出力する。

【０１９７】この際のダミーデータ量はΔＲとなり、点
３２６と点３２０との差及び点３２１と点３２２との差
に相当する。また、レートバッファでオーバーフロー
（エンコーダ側）、アンダーフロー（デコーダ側）が発
生しないように、必要な場合にはダミーデータは分割し
て送る。また、Ｂ信号の有効ブロックを送出するタイミ
ングも、同様にレートバッファがオーバーフロー、アン
ダーフローしないように送出する。なお、上記の動作は
Ｂ信号の全信号の送出を開始するＦＢ_n+fのレートバッ
ファ占有度ＲＢ_n+f図３８点３２３を合わせるように動
作する。

【０１９８】３Ｂ信号の全信号をＦＢ_n+fから送出す
る。

【０１９９】図３８（ｂ）実線３２７は、図３８（ａ）
の信号を入力した際のレートバッファ１１２の状態を示
している。実線２７０の点３２８までＡ信号点３２８〜
点３２９及び点３３０〜３３１までダミーデータ、点３
２９〜点３３０及び点３３１〜点３３２まで、Ｂ信号の
有効ブロックのみの符号、点３３２以降はＢ全信号が送
られるため、点３３５まではＡ信号のみ存在する。点３
３５、点３３６及び点３３７で囲まれる領域と、点３３
７、点３３８及び点３３９で囲まれる領域とはダミーデ
ータが存在する。点３３７、点３３８及び点３３９で囲
まれる領域は、Ｂ信号の有効ブロックの信号が存在し、
点３３９、点３４２及び点３４１の領域は、Ｂ信号の有
効ブロック、点３４２と点３４１の点線以降はＢ信号の
全てのブロックの信号を送る領域である。

【０２００】図３８（ｃ）はデコーダの出力信号を示し
ており、フレーム番号Ｆ_n-1＝ＦＡ₉まではＡ信号、Ｆ
_n＝ＦＢ₁₀〜Ｆ_n+f-1＝ＦＢ₂₀はＢ信号の有効ブロック
のみ、Ｆ_n+f＝ＦＢ₂₁からはＢ信号の全ブロックの信号
を出力する。

【０２０１】３８．２スキップコードを出力する場合 ΔＲ＜０の場合は、次の動作を行なう。

【０２０２】ステップ４．２この場合、Ｂ信号の有効ブロックの符号量によるレート
バッファ占有度

【数２０】よりＲＡ_nが小さいため、Ａ信号の終了フレームはＦＡ
_nより以前に設定しなければならない。これは、（３４
章３４．２節と同様であり）、信号Ａのバッファ占量度
ＲＡ_n，…，ＲＡ_(n-imax)を用いて以下に示す式を満た
すスキップフレーム量ｉだけスキップコードを発生させ
る。

【０２０３】

【数２１】ステップ５．２スイッチ切替動作は以下のようになる。

【０２０４】１Ａ信号をフレーム番号ＦＡ_n-iまで出
力する。

【０２０５】２スキップコードをＦＡ_n-iのＡ信号が
終了した時点からＦＢ_nのＢ信号を開始する時点まで出
力する。

【０２０６】３Ｂ信号の有効ブロックの信号と、無効
ブロックに対応するスキップコードを切り替え期間（Ｆ
Ｂ_n〜ＦＢ_n+f-1）まで出力する。

【０２０７】４Ｂ信号の全信号をＦＢ_n+fより出力す
る。

【０２０８】３８．３ ΔＲ＝０の場合 ΔＲ＝０の場合は、Ａ信号をＦＡ_n-1まで出力した後
に、Ｂ信号の有効ブロックのみＦＢ_n+f-1まで送り、Ｂ
信号の全信号をＦＢ_n+fから出力する。

【０２０９】４０．切り替え時Ａ信号を出力する場合３８章で説明した一部領域リフレッシュ信号切り替え回
路の３８．１節ダミーデータを出力する場合の他の実施
例を図３９を用いて示す。これは、切り替え時に、Ｂ信
号の無効ブロックに対応するＡ信号のスーパーブロック
を出力する方法である。この方法は３８章で説明したΔ
Ｒ＞０の時に、実行可能である。そこで、３８章及び３
８．１節と異なる部分を中心に説明する。

【０２１０】ステップ１信号Ｂのリフレッシュブロックと有効ブロック、無効ブ
ロックを検出する。また信号Ｂの無効ブロックに対応す
るＡ信号の有効ブロックを決定する。

【０２１１】ステップ２信号Ｂの有効ブロックの発生符号量を算出する。さら
に、信号Ａの有効ブロックの発生符号量ΔＲＡ_j（ｊ＝
ｎ〜ｎ＋ｆ−１）を算出する。

【０２１２】ステップ３

【数２２】のΔＲ＞０であることを確認する。

【０２１３】ステップ４．１切り替え時に挿入するＡ信号の有効ブロック数及びダミ
ーデータ量ΔＲＤを決定する。図３９において、Ａ信号
の有効ブロックの符号量は、点３２１と点３２０との差
と、点３５１と点３５０との差との合計に相当する。ま
た、切り替え時のＢ信号の有効ブロック符号量

【数２３】は、点３２３と点３２２との差と、点３２１と点３２０
との差との合計に相当している。そこでダミーデータ量
ΔＲＤは点３５０と点３２１との差に相当する。これ
は、Ｂ信号のレートバッファ占有度ＲＢ_n+fを示す点３
２３とＡ信号のレートバッファ占有度ＲＡ_nを示す点３
２６との差から、Ａ信号の有効ブロック符号量とＢ信号
の有効ブロック符号量とを引いたものに相当する。な
お、ΔＲＤ＜０となる場合はＡ信号の有効ブロックの一
部を送る。

【０２１４】ステップ５．１スイッチ切替動作は次のようになる。

【０２１５】１Ａ信号をＦＡ_n-1まで出力する。そこ
で実線２７０上の点３２８までＡ信号のみを送る。

【０２１６】２Ａ信号の有効ブロック、Ｂ信号の有効
ブロック及びダミーデータを出力する。

【０２１７】切り替え時の例を図３９で示す。点３２８
〜点３２９及び点３５２〜点３３１は、Ａ信号の有効ブ
ロックを送る。点３２９〜点３３０はＢ信号の有効ブロ
ックを送る。点３３０〜点３５２はダミーデータを送
る。

【０２１８】３Ｂ信号の全信号をＦＢ_n+fから送出す
る。すなわち、点３２２からＢ信号の全信号を送る。

【０２１９】図３９（ｂ）はデコーダのレートバッファ
１１２の状態を示している。点３６１まではＡ全信号、
点３６１、点３６４、点３６５、点３６９の領域及び点
３６２、点３６７、点３６３、点３６８の領域はＡ信号
の有効ブロック、点３６１、点３６４、点３６３、点３
６２の領域及び点３６９、点３７０、点３７１の領域は
Ｂ信号の有効ブロックのデータ、点３７０、点３７１の
点線以降はＢ信号の全信号となる。

【０２２０】図３９（ｃ）はＡ信号とＢ信号との切り替
え映像信号を示しており、Ｆ₁₀〜Ｆ₂₀までＡ信号とＢ信
号が共存している。ここで黒ぬりの部分はＢ信号であ
る。

【０２２１】なお、この発明は上記各実施例に限定され
るものではなく、この外その要旨を逸脱しない範囲で種
々変形して実施することができる。

【０２２２】

【発明の効果】以上説明したようにこの発明によれば、
複数のフレーム間帯域圧縮信号を切り替える際に、高画
質の切り替え画像が得られる。

【図面の簡単な説明】

【図１】この発明に係るフレーム間帯域圧縮信号切り替
え回路の一実施例を示すブロック構成図。

【図２】同実施例における画素領域を説明するために示
す図。

【図３】同実施例のリフレッシュを説明するために示す
図。

【図４】同実施例のリフレッシュを説明するために示す
図。

【図５】同実施例におけるスーパーブロックアドレスを
説明するために示す図。

【図６】同実施例におけるフレーム内／間決定回路の詳
細を示すブロック構成図。

【図７】同実施例におけるフレーム内／間判断特性を説
明するために示す図。

【図８】同実施例における強制リフレッシュを説明する
ために示す図。

【図９】同実施例における１プロセッサ当りの強制リフ
レッシュを説明するために示す図。

【図１０】同実施例におけるＭＰＥＧのリフレッシュを
説明するために示す図。

【図１１】ＤＣＴ係数をジグザグスキャンする際のスキ
ャン順序を示す図。

【図１２】量子化テーブルの例を示す図。

【図１３】重み付けテーブルの例を示す図。

【図１４】同重み付けテーブルをビット数に変換した例
を示す図。

【図１５】量子化テーブルによる発生ビット数を示す
図。

【図１６】量子化テーブルによる発生ビット数を示す
図。

【図１７】レートバッファの構成を示す図。

【図１８】エンコーダ側のレートバッファの動作を示す
図。

【図１９】デコーダ側のレートバッファの動作を示す
図。

【図２０】バッファの占有度と量子化レベルの増減との
関係を示す図。

【図２１】同実施例における量子化レベル設定回路の詳
細を示すブロック構成図。

【図２２】可変長符号を行なった際の発生符号量を示す
図。

【図２３】ＤＣＴ係数エネルギーと補正量子化レベルと
の関係を示す図。

【図２４】マクロブロックのビットストリーム構造を説
明するために示す図。

【図２５】マクロスライス層、ピクチャ層、Ｇ．Ｏ．Ｐ
層の構造を示す図。

【図２６】マクロブロックと（非）リフレッシュブロッ
クとを説明するために示す図。

【図２７】マクロブロックアドレスを説明するために示
す図。

【図２８】同実施例におけるデコーダ側の一例を示すブ
ロック構成図。

【図２９】インデックス、オーバーヘッドデータと各回
路との関係を示す図。

【図３０】フレーム遅延回路の詳細を示すブロック構成
図。

【図３１】同フレーム遅延回路の通常時の動作を説明す
るために示す図。

【図３２】同フレーム遅延回路のスキップ時の動作の例
を説明するために示す図。

【図３３】フレーム間帯域圧縮信号切り替え回路の切り
替え動作を説明するために示す図。

【図３４】フレーム間帯域圧縮信号切り替え回路の切り
替え動作の表示動作を説明するために示す図。

【図３５】フレーム間帯域圧縮信号切り替え回路の切り
替え時のビットストリーム構造を説明するために示す
図。

【図３６】フレーム間帯域圧縮信号切り替え回路の詳細
を示すブロック構成図。

【図３７】フレーム間帯域圧縮信号切り替え回路の切り
替えフローを説明するために示す図。

【図３８】フレーム間帯域圧縮信号切り替え回路のレー
トバッファの動作を説明するために示す図。

【図３９】フレーム間帯域圧縮信号切り替え回路の他の
レートバッファの動作を説明するために示す図。

【図４０】従来の帯域圧縮システムを示すブロック構成
図。

【図４１】同従来システムから送出される信号のフォー
マットを示す図。

【図４２】同従来システムにおける通常再生時にフレー
ム１〜８までの再生可能なリフレッシュブロックを示す
図。

【図４３】同従来システムにおける通常再生時にフレー
ム９〜１１までの再生可能なリフレッシュブロック及び
１１フレーム蓄積したリフレッシュブロックを示す図。

【図４４】同従来システムにおけるトラックパターンを
示す図。

【符号の説明】

１１…入力端子、１２…減算回路、１３…動き評価回
路、１４…ＤＣＴ回路、１５…量子化回路、１６…可変
長符号化回路、１７…ＦＩＦＯ回路、１８…出力端子、
１９…逆量子化回路、２０…逆ＤＣＴ回路、２１…加算
回路、２２…フレーム遅延回路、２３…動き補償回路、
２４，２５…スイッチ、２６…磁気テープ、２７〜２９
…入力端子、３０…ブロック化回路、３１…マルチプレ
クサ、３２…出力端子、３３…フレーム内／間決定回
路、３４…エネルギー比較回路、３５…減算回路、３６
…入力端子、３７…加算回路、３８…出力端子、３９…
周期的リフレッシュタイミング発生回路、４０…入力端
子、４１…量子化レベル設定回路、４２…スーパーブロ
ック符号量算出回路、４３…入力端子、４４…マクロブ
ロック符号量算出回路、４５…伝送符号量ＲＯＭ、４６
…レートバッファ符号量算出回路、４７…マクロブロッ
ク量子化レベル設定回路、４８…スーパーブロック量子
化レベル設定回路、４９…入力端子、５０…ＤＣＴ係数
エネルギー算出回路、５１…加算回路、５２…オーバー
ヘッドデータ発生回路、５３…出力端子、５４…オーバ
ーヘッドデータ検出回路、５５…入力端子、５６…レー
トバッファ回路、５７…可変長符号復号回路、５８…逆
ＤＣＴ回路、５９…逆量子化回路、６０…加算回路、６
１…スイッチ、６２…フレーム内／間切り換え回路、６
３…非ブロック化回路、６４…フレーム遅延回路、６５
…動き補償回路、６６〜６８…出力端子、７０，７１…
入力端子、７２…スキップ制御回路、７３，７４…スイ
ッチ、７５…出力端子、７６…スイッチ切替制御回路、
７７，７８…書き込み読み出し制御回路、７９，８０…
メモリ、８１，８２…可変長符号検出回路、８３…切り
替え時オーバーヘッドデータ発生回路、８４，８５…オ
ーバーヘッドデータ検出回路。

Claims

【特許請求の範囲】

【請求項１】１フレーム期間に一部の領域ごとに強制
的フレーム内処理を施すリフレッシュ処理を有する２つ
のフレーム間帯域圧縮信号Ａ，Ｂを信号ＡからＢに切り
替えるもので、切り替え要求信号が発生した際に、Ｂ信
号に一度リフレッシュが施されたブロックからＢ信号を
出力するフレーム間帯域圧縮信号切り替え回路におい
て、切り替え時にリフレッシュが施されていないブロッ
クに対応し、スキップコードを挿入することを特徴とす
るフレーム間帯域圧縮信号切り替え回路。
【請求項２】前記切り替え時のＢ信号から切り替え時
にリフレッシュが施されていないブロックの可変長符号
を削除したことを特徴とする請求項１記載のフレーム間
帯域圧縮信号切り替え回路。
【請求項３】１フレーム期間に一部の領域ごとに、強
制的フレーム内処理を施すリフレッシュ処理を有する２
つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから信号Ｂ
に切り替える回路において、リフレッシュ処理期間の最
大発生符号量を記憶するメモリを有し、切り替え要求信
号が発生した際にＢ信号に、一度リフレッシュが施され
たブロックから、Ｂ信号を出力することを特徴とするフ
レーム間帯域圧縮信号切り替え回路。
【請求項４】リフレッシュブロックの検出に可変長符
号検出回路を用いたことを特徴とする請求項３記載のフ
レーム間帯域圧縮信号切り替え回路。
【請求項５】１フレーム期間に一部の領域ごとに、強
制的フレーム内処理を施すリフレッシュ処理を有する２
つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから信号Ｂ
に切り替える回路において、リフレッシュ処理期間の最
大発生符号量を記憶するメモリを有し、切り替え要求信
号が発生した際にＢ信号に、一度リフレッシュが施され
たブロックからＢ信号を出力し、さらに切り替え時にリ
フレッシュが施されていないＢ信号のブロックの可変長
符号は削除して出力する回路を備え、前記リフレッシュ
時のＢ信号の各フレーム当りの有効符号量ΔＲＢ_n、フ
レーム当りの伝送レートｒ、リフレッシュに必要なフレ
ーム期間ｆ、Ｂ信号の出力開始するフレームに対応する
Ａ信号のレートバッファ占有度ＲＡ_n、Ｂ信号のレート
バッファ占有度ＲＢ_n+fに対し【数１】を規定し、ΔＲ＞０の時に、Ａ信号からＢ信号へ切り替
える際に最大ΔＲのダミー信号を発生させることを特徴
とするフレーム間帯域圧縮信号切り替え回路。
【請求項６】１フレーム期間に一部の領域ごとに、強
制的フレーム内処理を施すリフレッシュ処理を有する２
つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから信号Ｂ
に切り替える回路において、リフレッシュ処理期間の最
大発生符号量を記憶するメモリを有し、切り替え要求信
号が発生した際にＢ信号に、一度リフレッシュが施され
たブロックからＢ信号を出力し、さらに切り替え時にリ
フレッシュが施されていないＢ信号のブロックの可変長
符号は削除して出力する回路を備え、前記リフレッシュ
時のＢ信号の各フレーム当りの有効符号量ΔＲＢ_j、フ
レーム当りの伝送レートｒ、リフレッシュに必要なフレ
ーム期間ｆ、Ｂ信号の出力開始するフレームＦＢ_nに対
応するＡ信号のレートバッファ占有度ＲＡ_n、Ｂ信号の
レートバッファ占有度ＲＢ_n+fに対し【数２】を規定し、ΔＲ＞０の時に、【数３】となるｉを決定し、最小ｉフレーム分のスキップ符号を
出力することを特徴とするフレーム間帯域圧縮信号切り
替え回路。
【請求項７】１フレーム期間に一部の領域ごとに、強
制的フレーム内処理を施すリフレッシュ処理を有する２
つのフレーム間帯域圧縮信号Ａ，Ｂを信号Ａから信号Ｂ
に切り替える回路において、切り替え要求信号が発生し
た際に、Ｂ信号に一度リフレッシュが施されたブロック
からＢ信号を出力し、さらに、切り替え時にリフレッシ
ュが施されていないＢ信号のブロックの可変長符号は削
除する回路を備え、前記Ｂ信号の削除したブロックに対
応するＡ信号のブロックの信号を切り替え時に出力する
ことを特徴とするフレーム間帯域圧縮信号切り替え回
路。