JPH08237214A - 新同期ディジタルハイアラーキのための中継装置および中継システム - Google Patents

Abstract

(57)【要約】 【目的】 新同期ディジタルハイアラーキ（ＳＤＨ）の
ための中継装置および中継システムに関し、中継装置内
の瞬断を防止し、かつ高次群（ＳＴＭ−ｎレベル）配列
上のビット位相変動を吸収でき、更に回路規模の小型化
を可能とするＳＤＨによる中継装置を提供することを目
的とする。 【構成】 ＳＤＨにおける高次群信号を入力して、入力
信号から抽出したクロックにより所定の終端処理をした
後、高次群信号のフレームを再生して出力する中継装置
において、入力信号から抽出したクロックにより自中継
装置内のＰＬＬ発振器出力を同期引込みし、終端処理を
した信号を前記入力信号から抽出したクロックにより書
き込み、発振器の出力クロックにより読み出す記憶手段
を設け、発振器の出力クロックにより記憶手段から読み
だした高次群信号のフレームを再生して出力するように
構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＮＮＩ（Network Node
Interface）に準拠した新同期ディジタルハイアラーキ
（ＳＤＨ（Synchronous Digital Hiarachy））における
高次群（ＳＴＭ（Synchronous Transport Module）−ｎ
レベル）信号の中間中継（再生）を行う中継装置（Rege
nerator(ＲＥＧ装置））に関するものである。

【０００２】図15に示すようにREG 装置は、端局装置
（ＬＴＥ）間あるいはＡＤＭ（Add/Drop Multiplex装
置）間に設置され、ＳＴＭ−ｎ（ｎは１、４、又は１
６）レベルの光伝送システム（Line／Ring）内で信号の
中間中継（再生）を行なう。

【０００３】そして、該伝送レベル（ＳＴＭ−ｎ）信号
の終端・送出（再生）を行うことにより、信号レベルの
増幅（再生）、伝送区間の回線障害検出・回線状態監
視、及び障害検出状態通知（ＭＳ−ＡＩＳ（Multiplex
Section-Alarm Indication Signal)）を行なうことがで
き、更に、Regenerator-Section 区間のOrder-Wire／Us
er-CH ／ＤＣＣ通信が可能となるものである。

【０００４】また、装置内タイミングに関しては、通常
動作（In-frame）時には伝送路からの入力信号に同期し
たクロックによりフレームを再生し、伝送路の障害発生
時にはクロックを装置内発振器（ＯＳＣ）クロックに切
替え、該装置内発振器のクロックにより送出信号のフレ
ームを再生し、次段以降のＲＥＧ／ＬＴＥ装置に対しＭ
Ｓ−ＡＩＳを送出するようにする。

【０００５】図16にＳＴＭ−ｎのフレームとＳＯＨ（Se
ction Overhead）の構成を示す。図において、Ｒ−ＳＯ
Ｈ及びＭ−ＳＯＨはそれぞれ、ＲＥＧ装置およびＬＴＥ
装置で終端／送出するＳＯＨ部分を示し、Payload 部分
に主信号が挿入される。図17はＲ−ＳＯＨの各バイトの
中身を示す。

【０００６】

【従来の技術】図22は第１の従来例のＲＥＧ装置の構成
図である。図において、受信側では光／電気変換部（Ｏ
／Ｅ）１で光伝送路から受信したＳＴＭ−ｎレベル（ｎ
＝１、４、又は１６）の光信号を電気信号に変換し、同
信号の周波数成分（クロック）を抽出する。該変換後の
ＳＴＭ−ｎレベル信号に対してフレーム同期部２でフレ
ーム同期をとってフレーム同期を確立することにより、
受信側カウンタ３を起動する。

【０００７】デスクランブラ４でスクランブルされたデ
ータを元に戻し、R-SOH 抽出部８でR-SOH バイトを抽出
して、ローカル受信部９でOderwire、User-CH 、RS-DCC
の内容を読み出す。また、BIP-8 演算部６でBIP-8 のパ
リティ演算を行い、この結果等によりモニタ部７で回線
状態の監視を行なう。更に、回線障害検出部（ALM-DET)
５で回線障害等を検出して、後述するセレクタ（ＳＥ
Ｌ）11の切り替え等のための制御信号を出力する。

【０００８】送信側では、通常動作時（回線障害が無い
とき）は、R-SOH 挿入部14で該受信タイミングに同期し
たクロックによりOderwire、User-CH 、RS-DCC等の内容
15及びBIP-8 演算部18のBIP-8 演算結果をR-SOHバイト
に書込み、スクランブラ17でスクランブルをかけ、電気
／光変換部（Ｅ／Ｏ）19で光信号に変換して光伝送路に
送出する。

【０００９】また、回線障害検出部（ALM-DET)５で回線
障害を検出した時には、ＳＥＬ11を装置内発振器（ＯＳ
Ｃ）10側に切り替え、ＯＳＣ10の出力により送信側カウ
ンタ12で作られるタイミングクロックにより、送信側の
各回路を動作させる。

【００１０】同時に、MS-AIS発生部13でアラーム信号(M
S-AIS)を生成してフレーム上にマッピング（収容）した
後（即ち、全データをall "H" 固定にした後）、R-SOH
挿入部14で前記R-SOH （Oderwire／User-CH ／RS-DCC
等）バイトへの書き込みを行い、スクランブラ17、及び
Ｅ／Ｏ19を介して光伝送路に送出する。

【００１１】しかしながら、上述した装置では、入力信
号から抽出したクロックとＯＳＣ10で生成するクロック
が非同期であるため、ＯＳＣ10への切替え時に瞬断が発
生し、後段のＲＥＧ／ＬＴＥ装置に対して、ＯＯＦ（Ou
t of frame、フレーム同期はずれ）を発生させてしま
う。

【００１２】次段以降の各ＲＥＧ装置内にはフレーム同
期保護機能（前方保護、後方保護など）を備えているた
め、このような瞬断の発生により各ＲＥＧでＯＯＦが発
生し、結果として、ＬＴＥ装置に対して回線障害の通知
（MS-AIS）が遅れるという問題がある。

【００１３】図23は第２の従来例のＲＥＧ装置の構成図
である。高速（大容量）のＳＴＭ−ｎレベルの入力信号
に対してＲＥＧ装置内でディジタル信号処理を行なうた
めには低速化が必要であり、このためＯ／Ｅ変換後に直
列／並列変換部（Ｓ／Ｐ）20で直列の入力信号をｍビッ
トの並列信号に変換する（ｍは例えば８）。

【００１４】このｍビットの並列信号を例えば４段〜５
段のシフトレジスタ21に入力して、フレームパターン検
出部（ＦＰ検出部）22で（４〜５）×ｍビット分の並列
信号を同時監視することにより、フレーム同期パターン
を検出し、検出パルスを出力する。

【００１５】同期検出部23では、上記フレームパターン
検出部22の出力位相を監視し、受信側カウンタ24の出力
の位相と比較し不一致の時にはカウンタ動作を停止させ
る（ハンティング）等の制御を行い、保護回路25にパタ
ーン一致情報とタイミングを書き込み、同期確立時には
ＩＦ（In frame) 、同期外れのときにはＯＯＦ(Out of
frame)の信号を保護回路25から出力するようにする。

【００１６】シフトレジスタ21のｍビット並列出力の各
場合に対して、配列補正部26でR-SOH のフレームの先頭
ビットが先頭になるように配列補正を行なう。図18に、
Ａ１、Ａ１、Ａ２、及びＡ２の直列のフレーム信号（各
８ビット）を、図のタイミング〜により８ビット並
列に変換した場合の存在し得る同期パターンを示すが、
図の〜の時にはのパターンになるように配列補正
する。

【００１７】配列補正された出力に対して、図23に点線
で囲んで示す処理部27で、ＳＴＭ−ｎレベルでの終端
（デスクランブル、R-SOH バイトの抽出) 及び挿入（R-
SOH バイトの書込み、BIP-8 演算、スクランブル) の各
処理を施す。

【００１８】この場合、フレーム同期を確立して配列補
正部26で配列補正し、処理部27で上記処理を施した出力
をそのままＰ／Ｓ変換して伝送路に送出すると、高次群
配列上（後述するＰ／Ｓ29の出力）のビット位相変動が
発生して、後段のＲＥＧ／ＬＴＥ装置へＯＯＦが波及す
る。

【００１９】このため、配列再補正部28により、ＳＴＭ
−ｎレベルでの終端／挿入を施されたｍ並列信号に対し
て、Ｓ／Ｐ20の出力のｍ並列信号並びとなるように配列
の再補正を行い、配列再補正部28の出力をＰ／Ｓ29、Ｅ
／Ｏ19を介して光伝送路に送出する。

【００２０】しかしながら、上述したような配列の再補
正では配列補正部26の出力信号に対して、Ｓ／Ｐ20の出
力並びへの単純な並び替え動作のため、フリーラン（一
定周期）のＰ／Ｓ変換部29の入力端で対応するｍ並列信
号中の位相変動により高次群配列上のビット位相変動が
起こり得るため、後段のＲＥＧ／ＬＴＥ装置へのＯＯＦ
の波及を抑制できなくなってしまう。

【００２１】また、ｍ並列信号についてフレーム同期パ
ターンを検出する場合に、タイミングのとりかたにより
ｍ組の場合が存在する。この場合、フレーム同期パター
ンがｍ並列信号の２段（２タイムスロット）又は３段
（３タイムスロット）にまたがって存在することがあ
り、図23のＦＰ検出部22から出力するフレームパターン
の検出パルスの位相が２段と３段の場合とで１タイムス
ロットずれてくる。この結果、配列補正部26で行う並び
替えも正確でなくなる。

【００２２】更に、Ｓ／Ｐ20の出力のｍ並列信号に対し
て、高次群配列上で（４〜５）×ｍビット分に相当する
並列信号（フレーム同期パターン）を同時監視すること
によりフレーム同期パターンを検出しているために、ｍ
並列中にAll"0"、All"1"となる系が存在する場合があり
得る（図18参照）。この場合、該系が入力断状態に陥っ
た時にも同期検出部23ではフレーム同期パターンとして
誤検出してしまう。

【００２３】図24は第３の従来例のＲＥＧ装置の構成図
である。基本機能は図22と同様であるが、図24は通常動
作時の伝送路からの入力タイミング、MS-AIS送出時の装
置内ＯＳＣ10の出力の（自走）タイミングでの伝送路送
出機能を詳細に示すものである。

【００２４】図24において、Ｏ／Ｅ１により光伝送路か
らの光信号を電気信号に変換するとともに、該信号周波
数（例えば600 ＭＨｚ）に一致した周波数のクロックを
抽出する。このクロックによりＰＧ30で該周波数のクロ
ックとともに分周したクロック（例えば25ＭＨｚ）を出
力して、該クロックにより受信側各回路のＳＴＭ−ｎレ
ベル信号の終端処理を行なう。

【００２５】通常動作時は、ＰＧ30の出力クロックが受
信側カウンタ３に加えられるとともに、セレクタ（ＳＥ
Ｌ）11、送信側カウンタ12を介してクロック乗換器（Ｃ
Ｋ−ＳＷ、例えばＦＦ）35にクロックとして加えられ、
R-SOH 挿入部14でＲ−ＳＯＨバイトに書き込まれスクラ
ンブラ17でスクランブルされたデータを、該クロックの
タイミングにより一時記憶する。

【００２６】また、ＰＧ30の出力クロックは、ＳＥＬ11
を介して位相比較器（ＰＣ）31にも加えられ、ＰＬＬ内
のＶＣＸＯ33の出力信号を分周した信号と位相比較し、
該ＰＧ30のクロックに位相同期したＰＬＬ内のＰＧ34の
出力クロック（25ＭＨｚ）により、ＣＫ−ＳＷ35に一時
記憶したデータを読み出す。そして、該ＰＧ34の出力ク
ロック（600 ＭＨｚ）によりＰ／Ｓ変換し、Ｅ／Ｏ19を
介して光伝送路に送出する。

【００２７】一方、アラーム発生時には、ＳＥＬ11が装
置内ＯＳＣ10側に切り替えられ、ＯＳＣ10の出力により
送信側カウンタ12で作られるクロック（25ＭＨｚ）によ
り、送信側データがクロック乗換器35に入力され一時記
憶される。そして、ＰＬＬ内のＰＧ34の出力クロックに
より読み出される。

【００２８】光伝送路への送出段では光出力の異常を監
視しており、送出信号を駆動するクロック系の断検出等
によってレーザーのシャットダウン（消灯）が施され
る。従来のＲＥＧ装置では、図のＰＧ30の出力、ＯＳＣ
10の出力、ＰＧ34の出力が装置構成ユニットの故障アラ
ームとして監視対象となり、同時に光出力異常の監視に
も適用される。

【００２９】即ち、ＰＧ34が故障した場合、ＣＫ−ＳＷ
35からのデータの読み出し、及びＰ／Ｓ29に対して駆動
するクロックが断状態となり、all"H"あるいはall"L"
のデータに固定された形となって、Ｅ／Ｏ19からの光出
力が例えばall"H"の時には点灯しっぱなしとなる。

【００３０】また、ＰＧ34が正常であっても、ＰＧ30、
ＯＳＣ10が故障した場合には、送信側カウンタ12の出力
が停止することで、ＣＫ−ＳＷ35への書き込みデータが
all"H"あるいはall"L"に固定されて、これがＰＧ34の出
力クロックによって読み出され、前記同様に光出力が固
定されてしまうことがある。

【００３１】このため、ＰＧ34の出力に対しては常時、
MS-AISの未送出時にはＰＧ30、MS-AISの送出時にはＯＳ
Ｃ10の出力を監視するための機能が必要となり、これを
前記装置構成ユニットの故障アラームの監視対象となる
各クロック系の断検出とは別に保有しなくてはならず、
回路規模が増加するという問題が生じていた。

【００３２】

【発明が解決しようとする課題】上述したように従来の
構成においては、図22の場合には、回線障害発生時に、
装置内ＯＳＣへの切替えで瞬断が発生し、結果としてＬ
ＴＥ装置に対する回線障害の通知（MS-AIS) が遅れると
いう問題があった。

【００３３】更に、MS-AISの通知状態から回線障害の復
旧により該MS-AIS情報を出力している中継装置（例えば
＃１の中継装置とする）の同期復帰によって、該中継装
置（＃１）はMS-AIS情報の出力を解除し復旧した高次群
信号のフレームの再生を行う。一方、該中継装置より下
位の各中継装置（＃２〜）は、前記中継装置（＃１）が
MS-AIS情報の出力を解除した時点から、前記中継装置
（＃１）が行うMS-AIS解除後の高次群信号のフレームの
再生により発生するフレーム同期パターンによってフレ
ーム同期復帰を順に行っていくために、中継システム内
の障害復旧が遅れるという問題があった。

【００３４】図23の場合には、Ｓ／Ｐ変換した信号の並
び替え動作により並列信号中に位相変動が生じ、再配列
時に高次群信号にビット位相の変動が起こり得るため、
後段のＲＥＧ／ＬＴＥ装置にＯＯＦが波及するという問
題があった。

【００３５】また、図24の場合には、ＰＧ30、及びＯＳ
Ｃ10等が故障した場合には例えばall"H"の光データを出
力することから、この光出力異常の監視のために、通常
動作（AIS 送出なし）時はＰＧ30の出力を、MS-AIS送出
期間中はＯＳＣ10の出力を監視する機能が必要となり、
回路規模が増加するという問題があった。

【００３６】本発明は上記問題点を解決するためになさ
れたもので、ＲＥＧ装置内の瞬断を防止し、かつ高次群
（ＳＴＭ−ｎレベル）配列上のビット位相変動を吸収で
き、更に回路規模の小型化を可能とする新同期ディジタ
ルハイアラーキのための中継装置を提供することを目的
とする。

【００３７】

【課題を解決するための手段】上記問題点は以下に示す
装置の構成によって解決される。 （請求項１） 新同期ディジタルハイアラーキ（ＳＤ
Ｈ）における高次群信号を入力して、該入力信号から抽
出したクロックにより所定の終端処理をした後、該高次
群信号のフレームを再生して出力する中継装置におい
て、前記入力信号から抽出したクロックにより自中継装
置内のＰＬＬ発振器出力を同期引込みし、前記終端処理
をした信号を前記入力信号から抽出したクロックにより
書き込み、該発振器の出力クロックにより読み出す記憶
手段を設け、該発振器の出力クロックにより前記高次群
信号のフレームを再生して出力するように構成する。

【００３８】（請求項２） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群信号を入力して、該入力
信号から抽出したクロックにより自中継装置内のＰＬＬ
発振器出力を同期引込みするＰＬＬ回路と、前記入力信
号から抽出したクロックにより前記入力信号を書き込
み、前記ＰＬＬ発振器の出力クロックにより読み出す記
憶手段とを有し、前記記憶手段から読み出した高次群信
号に対して、前記ＰＬＬ発振器の出力クロックにより所
定の終端処理をした後、前記高次群信号のフレームを再
生して出力するように構成する。

【００３９】（請求項３） 請求項１及び請求項２に記
載の高次群信号のフレームを再生する際に、通常は前記
入力信号に対してフレーム同期を確立した時のフレーム
の位置を示すタイミング信号を用いて前記フレームを再
生し、同期はずれを検出した時には、該フレームの位置
を示すタイミング信号を用いずにフレームを再生して出
力するように構成する。

【００４０】（請求項４） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群の直列信号を入力してｍ
ビット並列のＮ段からなる信号に変換して出力する直列
／並列変換部と、該ｍビット並列のＮ段からなる信号に
ついて、基準となるフレームパターンを含む可能な複数
個のフレームパターンのうち任意のフレームパターンに
よりフレーム同期をとり、該フレーム同期がとれたとき
には検出信号を出力するフレーム同期検出部とを有する
中継装置において、所定のフレームパターンでフレーム
同期がとれたときには、前記検出信号を所定ビット遅延
して出力する検出信号遅延手段を前記フレーム同期検出
部の出力に設ける。

【００４１】（請求項５） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群信号を入力してフレーム
同期をとり、該入力信号から抽出したクロックにより所
定の終端処理をした後、該高次群信号のフレームを再生
して出力する中継装置が複数個縦続に接続された中継シ
ステムにおいて、同期はずれを最先に検出した中継装置
は、前記入力信号に対して前記所定の終端処理と高次群
信号のフレームの再生を行わずに出力し、同期はずれを
検出した時点から所定時間経過後、前記高次群信号のフ
レームを再生し該フレームのＲ−ＳＯＨの空きスロット
にＭＳ−ＡＩＳ情報を挿入して出力し、該中継装置より
下位の各中継装置は、同期はずれを検出して前記入力信
号に対して前記所定の終端処理と高次群信号のフレーム
の再生を行わずに出力し、該ＭＳ−ＡＩＳ情報を出力し
ている中継装置の高次群信号のフレーム再生によるフレ
ームパターンを受信することで、フレーム同期を確立し
て所定の終端処理を行うが、同時に該ＭＳ−ＡＩＳ情報
を検出した時点で、前記高次群信号のフレームの再生処
理の中で、フレーム同期パターンの書き込みを除く前記
高次群信号のフレームの再生処理を行って出力するよう
に構成する。

【００４２】（請求項６） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群信号を入力してフレーム
同期をとり、該入力信号から抽出したクロックにより所
定の終端処理をした後、該高次群信号のフレームを再生
して出力する中継装置であって、同期はずれを検出した
ときは、該入力信号に対して該所定の終端処理と該高次
群信号のフレームの再生を行わずに出力し、同期はずれ
を検出した時点から所定時間経過後、該高次群信号のフ
レームを再生し該フレームのＲ−ＳＯＨの空きスロット
にＭＳ−ＡＩＳ情報を挿入し、該ＭＳ−ＡＩＳ情報を検
出した時点で前記高次群信号のフレームを再生する中
で、フレーム同期パターンの書き込みを行わずその他Ｒ
−ＳＯＨの挿入等の再生処理を行って出力するように構
成する。

【００４３】（請求項７） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群の直列信号を入力してｍ
ビット並列のＮ段からなる信号に変換して出力する直列
／並列変換部と、該ｍビット並列のＮ段からなる信号に
ついて、基準となるフレームパターンを含む可能な複数
個のフレームパターンのうち任意のフレームパターンに
よりフレーム同期をとるフレーム同期検出部とを有する
中継装置において、前記直列／並列変換部の出力のｍビ
ット並列の信号に対する所定の終端処理・フレーム再生
処理に使用される制御信号に対して、前記フレーム同期
検出部で複数個のフレームパターンのうち同期確立した
フレームパターンの並びに並び替える制御信号並び替え
手段を設ける。

【００４４】（請求項８） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群信号を入力して、該入力
信号から抽出したクロックによりフレーム同期をとって
所定の終端処理を行う中継装置であって、通常は該入力
信号から抽出したクロックにより、またフレーム同期が
とれない時は自中継装置内の第１の発振器出力により、
自中継装置内のＰＬＬの第２の発振器出力を同期引込み
し、該第２の発振器の出力クロックにより、所定の終端
処理をした該高次群信号のフレームを再生して出力する
ように構成する。

【００４５】（請求項９） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群の直列信号を入力してｍ
ビット並列のＮ段からなる信号に変換して出力する直列
／並列変換部と、該ｍビット並列のＮ段からなる信号に
ついて、基準となるフレームパターンを含む可能な複数
個のフレームパターンのうち任意のフレームパターンに
よりフレーム同期をとるフレーム同期検出部と、該直列
／並列変換部の出力のｍビット並列のＮ段からなる信号
に対して、該基準となるフレームパターンの並びに並べ
替える配列補正部と、通常は該配列補正部の出力信号に
対して所定の終端処理と高次群信号のフレームを再生し
て出力し、該フレーム同期検出部でフレームはずれを検
出したときには該配列補正部の出力信号に対して所定の
終端処理と高次群信号のフレームの再生を行わずに出力
する終端処理・フレーム再生部と、該終端処理・フレー
ム再生部の出力に対して、該フレーム同期検出部で該基
準となるフレームパターンで同期がとれた時にはそのま
ま、また該フレーム同期検出部で該基準となるフレーム
パターン以外のフレームパターンで同期がとれた時には
所定タイムスロットだけ遅延させた後、該直列／並列変
換部の出力信号と同じ並びになるように再度並び替える
配列再補正部とで構成する。

【００４６】（請求項10） 新同期ディジタルハイアラ
ーキ（ＳＤＨ）における高次群の直列信号を入力してｍ
ビット並列のＮ段からなる信号に変換して出力する直列
／並列変換部と、該ｍビット並列のＮ段からなる信号の
フレームパターンによりフレーム同期をとるフレーム同
期検出部とを有する中継装置において、前記直列／並列
変換部の出力から入力信号の断を検出する信号断検出手
段を設け、フレーム同期検出部でフレーム同期がとれた
と見えたときでも、該信号断検出手段で入力信号の断を
検出したときはフレーム同期はずれと判定するように構
成する。

【００４７】（請求項１1 ） 前記信号断検出手段は、
存在し得る複数個のフレームパターンのうち同期のとれ
たパターンについて、該パターンに含まれる"1" 連続、
又は"0" 連続のビット位置を選択し、入力信号の断の有
無を判定するように構成する。

【００４８】

【作用】

（請求項１） 例えば伝送路の障害発生により入力信号
から抽出したクロックが不安定になった場合にも、ＰＬ
Ｌ発振器の自走周波数によるクロックを用いてメモリか
ら読みだしたデータに対して高次群信号のフレームを再
生して出力できるため、瞬断の発生を防止することがで
きる。

【００４９】（請求項２） 請求項１ではＰＬＬ発振器
の位相変動により次段の中継装置の受信側で高次群信号
のスリップが発生するのを記憶手段により防止するのに
対し、本請求項２では記憶手段により自中継装置内の受
信側で高次群信号のスリップ発生を防止することができ
る。

【００５０】（請求項３） 同期はずれを検出したとき
には、受信側で発生するハンティング動作の送信側への
影響を遮断することで、次段以降の中継装置に対する同
期はずれ等の波及を防止することができる。

【００５１】（請求項４） フレーム同期パターンが、
例えばｍビット並列信号の２段（２タイムスロット）、
又は３段（３タイムスロット）にまたがる場合がある
と、フレーム同期がとれたときに出力する検出信号は、
３段にまたがる場合には２段の場合に比べて１ビット遅
延して出力することになる。

【００５２】このため、検出信号遅延手段により、２段
にまたがる場合には１ビット遅延して出力することによ
り、すべての場合について、例えば後段の回路でｍビッ
ト並列信号に対する配列の補正を行って出力する場合
に、フレーム同期パターンの位相を揃えて出力すること
ができる。

【００５３】（請求項５）及び（請求項６） 同期はず
れを最先に検出した中継装置より下位の各中継装置で
は、前記中継装置の出力しているＭＳ−ＡＩＳ情報に付
随するフレーム同期パターンを受信してフレーム同期を
確立するが、該中継装置が出力するＭＳ−ＡＩＳ情報を
検出すると同時にフレーム同期パターンの書き込みを行
わないために、該中継装置がＭＳ−ＡＩＳ情報を出力し
ているフレーム同期パターンがそのまま下位の各中継装
置で通過することになる。

【００５４】この結果、障害復旧後最先に復旧してＭＳ
−ＡＩＳの送出を解除したフレームに対して、下位の各
中継装置が該フレーム上の同じフレーム同期パターンを
受信することになるため、同時に復旧することができ、
例えばこれらの中継装置の最後尾に接続された端局装置
では早期に回線障害の発生等を認識することができる。

【００５５】（請求項７） 制御信号並び替え手段にお
いて、直列／並列変換部の出力のｍビット並列の信号に
対する所定の終端処理・フレーム再生処理に使用される
制御信号自体を、フレーム同期検出部で同期確立したフ
レームパターンの並びに並び替えることにより、従来例
（図23) で述べた配列補正部、配列再補正部を使用しな
くてすませることができる。

【００５６】（請求項８） ＰＬＬの第２の発振器の出
力クロックにより高次群信号のフレームを再生するの
で、第１の発振器が故障しても、例えばスクランブラ等
を施すことにより、高次群信号の光出力がall"H"レベル
（点灯しっぱなし）となることはない。この結果、クロ
ック系の監視の対象としては、ＰＬＬの第２の発振器の
出力監視だけですませることができる。

【００５７】（請求項９) フレーム同期検出部で基準
となるフレームパターン以外のフレームパターンで同期
がとれた時には、配列再補正部において、終端処理・フ
レーム再生部の出力に対して、所定のタイムスロットだ
け遅延させた後、直列／並列変換部の出力信号と同じ並
びになるように再度並び替える。

【００５８】この結果、例えば伝送路の障害発生により
フレーム同期検出部でフレームはずれを検出して、終端
処理・フレーム再生部で所定の終端処理と高次群信号の
フレームの再生を行わない状態からフレーム同期がとれ
て復旧した場合にも、配列再補正部の出力の高次群信号
のビット位相の変動を防止することができる。

【００５９】（請求項10) 及び（請求項11） フレーム
同期検出部でフレーム同期がとれたと見えたときでも、
信号断検出手段で入力信号の断を検出したときはフレー
ム同期はずれと判定するため、疑似同期を防止すること
ができる。

【００６０】

【実施例】図１は本第１の発明の第１の実施例のＲＥＧ
装置の構成図である。図において、光／電気変換部（Ｏ
／Ｅ）１、フレーム同期部２、受信側カウンタ３、デス
クランブラ４、回線障害検出部(ALM-DET) ５、BIP-8 演
算部６、モニタ部７、R-SOH 抽出部８は、図22に示した
第１の従来例と同様のＳＴＭ−ｎレベルの終端処理を行
なうため、その説明を省略する。

【００６１】本実施例が従来例（図22）と異なる点は、
回線の障害発生時にクロック乗換えを行なうためのレジ
スタ（データメモリ）を設け、回線障害発生時に、従来
あった瞬断の発生をなくするようにしたことである。以
下に詳細に説明する。

【００６２】通常動作時（回線障害無し）には、伝送路
入力側クロックに同期した受信側カウンタ３の出力クロ
ックにより、デスクランブルされた主信号データが該メ
モリ36に書き込まれる。ＰＬＬ内のＶＣＸＯ33により送
信側カウンタ12でクロックが生成され、該送信側カウン
タ12の出力クロックが受信側カウンタ３の出力クロック
により位相同期され、送信側カウンタ12の出力クロック
（実際は受信側カウンタ３より１／２クロック分遅れた
位相）により、該メモリ36から主信号データが読み出さ
れる。

【００６３】また、通常動作時は、受信側カウンタ３で
フレームのビット位置を示すフレームタイミング（Ｆ
Ｔ）信号を出力し、ＡＮＤゲート37を介して送信側カウ
ンタ12に加えている。そして、送信側カウンタ12の出力
クロックにより、メモリ36から読み出した主信号データ
に対してＲ−ＳＯＨの挿入、スクランブル等の処理を行
い、ＳＴＭ−ｎレベルのフレームを生成して、Ｅ／Ｏ19
を介して光伝送路に送出する。

【００６４】回線障害の検出時には、フレーム同期部２
から"H" レベルのＯＯＦ（フレーム同期はずれ）信号を
出力し、これが反転されてＡＮＤゲート37に加えられる
ため、ＦＴ信号が送信側カウンタ12に入力するのを遮断
される。この結果、送信側カウンタ12の出力クロックは
入力側クロックの影響を受けることなく、ＳＴＭ−ｎレ
ベルのフレーム送信処理を施すことができる。

【００６５】この結果、伝送路入力側クロックの不定
（断状態等）によるＶＣＸＯ33の位相の変動をメモリ36
で吸収でき、瞬断の発生を防止することが可能となる。
更に、受信側ＯＯＦ発生時に受信側カウンタ３で発生す
るハンティング動作の送信側カウンタ12への影響を遮断
することで、次段ＲＥＧ／ＬＴＥ装置に対するＯＯＦの
波及、並びにそれにより発生するOder-wire ／User-CH
／DCC 回線断を防止することができる。

【００６６】図２は本第１の発明の第２の実施例のＲＥ
Ｇ装置の構成図である。同図は、上記図１と同様に、Ｐ
ＬＬ内のＶＣＸＯ33の出力により送信側カウンタ12で生
成されるクロックを伝送路入力側クロックに同期させる
構成であるが、受信側のＳＴＭ−ｎレベルの終端処理を
行う回路の前段にメモリ36' を設け、メモリ36' により
クロック乗換えを行なうものである。

【００６７】即ち、伝送路入力信号から抽出したクロッ
ク（ＰＧ30の出力）により入力データをメモリ36' に書
き込み、該伝送路入力側クロックに同期したＰＬＬ内の
受信側カウンタ３’の出力クロックにより、該メモリ3
6' からデータを読み出す。そして、読み出したデータ
に対してフレーム同期部２でフレーム同期をとり、デス
クランブラ４、R-SOH 抽出部８等でＳＴＭ−ｎレベル信
号の終端処理を行う。

【００６８】又、ＰＬＬ内のＶＣＸＯ33の出力により生
成される送信側カウンタ12の出力クロックにより、ＳＴ
Ｍ−ｎレベルの送信信号のフレームを生成し、回線障害
発生時には、フレーム同期部２から出力するＯＯＦ信号
により、受信側カウンタ３’から送信側カウンタ12に加
えられるＦＴ信号を遮断するのは、図１の場合と同じで
ある。この結果、図１では、ＶＣＸＯ33の位相変動によ
り次段ＲＥＧ装置の受信側でデータ信号のスリップが発
生するのをメモリ36により防止するのに対し、図２の構
成では、メモリ36' により自ＲＥＧ装置内の受信側でデ
ータ信号のスリップ発生を防止することができる。

【００６９】図３は本第２の発明の実施例のＲＥＧ装置
の構成図である。図において、直列／並列変換部（Ｓ／
Ｐ）20、フレームパターン検出部（ＦＰ検出部）22、同
期検出部23、保護回路25、受信側カウンタ24、R-SOH の
抽出／挿入等の処理部27、並列／直列変換部（Ｐ／Ｓ）
29は、図23に示す第２の従来例と同様の処理内容であ
る。

【００７０】従来例（図23）では、ＦＰ検出部22から出
力するフレームパターンの検出パルスの位相が、フレー
ム同期パターンがｍ並列信号の２段の場合と３段にまた
がる場合とで１タイムスロットずれてくるという問題が
あった。この位相のずれを調整するために、本実施例で
はフレームパターン調整部（ＦＰ調整部)38を設ける。

【００７１】図20、及び図21はｍ＝24、即ち24並列信号
でのとり得るケースの一例を示す。例えば、ＳＴＭ−４
レベルの信号で、図３のシフトレジスタ21から24ビット
（＝３バイト）並列信号が出力される場合で、かつフレ
ーム同期パターンとして図19に斜線で示すように、R-SO
H のフレームの先頭から11〜12バイト（Ａ１、Ａ１）、
及び13〜14バイト（Ａ２、Ａ２）が使用される場合に
は、フレーム同期タイミングのとり方により24通りの同
期パターンが存在し得る。

【００７２】図20のケース(1) は配列補正部26で配列補
正が不要な場合で基準となるパターンを示し、ケース
(2) はケース１に対して１ビットずれた場合を示してお
り、いずれも同期パターンが２タイムスロットにまたが
っている。また、図21のケース(10)はケース(1) に対し
て９ビットずれた場合であり、同期パターンが３タイム
スロットにまたがっている。

【００７３】このため、図４にタイムチャートで示すよ
うに、ケース(1) 及びケース(2) 〜(9) については、フ
レーム同期パターンを検出したときにＦＰ検出部22から
出力する検出パルス（図４の）が、ｔ＋５のタイムス
ロットであるのに対し、ケース(10)〜ケース(16)につい
ては、ｔ＋６のタイムスロットになっている。

【００７４】本発明では、ＦＰ調整部38で、ケース(1)
及びケース(2) 〜(9) に対して検出パルスを１タイムス
ロット（＝１ビット）遅延させて出力するようにする
（図４の）。

【００７５】この結果、各ケースについて、受信側カウ
ンタ24に対する位相関係を一定に保ち、ｍ並列信号の配
列補正部26、配列再補正部28において生ずる位相変動要
因を吸収することができる。また、配列補正部26に対し
てｍ並列信号を抽出するシフトレジスタ21は最小限（２
段）のままで正常に動作させることができ、ＲＥＧ装置
内のTransmission-delay（伝送遅延量）を小さくでき
る。

【００７６】図５は本第３の発明の実施例のＲＥＧ装置
の構成図、図６は図５の実施例におけるＬＯＦ（Loss o
f frame)発生時の各ＲＥＧの動作タイムチャート、図７
は図５の実施例における回線障害復旧時の各ＲＥＧの動
作タイムチャートである。

【００７７】回線障害の発生により該当するＲＥＧ装置
ではＯＯＦ（フレーム同期外れ）信号が発生し、後段の
ＲＥＧ装置でもＯＯＦが発生し波及する。このため、Ｌ
ＴＥ装置で回線障害発生の認識が遅れることになり、こ
れを防止するために、図５に示すスルー制御部39を設け
た。

【００７８】一般にＲＥＧ装置では、Ｍ−ＳＯＨに書き
込まれたＡＩＳを認識できない。そこで、図６に示すよ
うに、回線障害を検出したＲＥＧ装置(1) では、例えば
５フレーム分前方保護をとることによりフレーム同期は
ずれを確認し、ＯＯＦ信号を出力するとともに、以後例
えば３ｍｓの間、ＳＴＭ−ｎレベルでの終端およびフレ
ーム再生の処理を行わないようにする。（この動作をデ
ィジタルスルーと称する）。

【００７９】そして３ｍＳ経過後、自ＲＥＧ装置(1) 内
の発振器のクロックによりＳＴＭ−ｎレベルでのフレー
ムを再生するが、この場合、従来のようなMS-AIS生成に
よる全フレームをall "H" に固定した上にR-SOH を挿入
する動作に比べて、R-SOH 上の所定の空きスロット位置
に対しては何も挿入しないことで、先に生成したall"H"
の情報が該スロット位置に収容されたことになる。

【００８０】後段の各ＲＥＧ装置(2) 、(3) 、・・・で
も、５フレームの前方保護によりフレーム同期はずれを
確認すると、ＲＥＧ装置(1) と同様にディジタルスルー
動作に入る。その後、MS-AISを送出と同時に再生したＳ
ＴＭ−ｎフレーム上のフレーム同期パターンに追随し
て、２フレームの後方保護を行ってフレーム同期を確立
（In-frame)する。

【００８１】この時に同期復帰するＲＥＧ装置(2) 、
(3) 、・・・では、ＲＥＧ装置(1) が生成するフレーム
同期パターンによって同期するが、同時にＲＥＧ装置
(1) より出力されるR-SOH 上の所定の空きスロットに収
容されているＡＩＳ情報を認識したときに、通常の場合
と異なり、該フレーム同期パターンの書き込みを行わな
い。（通常ＲＥＧ装置では、同期確立時に行うフレーム
の再生処理でフレーム同期パターンの書き込みを行
う。） この結果、ＲＥＧ装置(2) 、(3) 、・・・では、ＲＥＧ
装置(1) が発生するフレーム同期パターンがそのまま伝
達されることになる。

【００８２】この結果、各ＲＥＧ装置(2) 、(3) 、・・
・では、ＲＥＧ装置(1) が回線障害復旧後に見える正常
なフレーム同期パターンを受信することで、２フレーム
の後方保護を行ってフレーム同期を確立し、３ｍｓ時間
経過後にMS-AIS情報出力の解除を行い、自ＲＥＧ装置内
の発振器のクロック・タイミングから通常状態であるＲ
ＥＧ装置(1) 受信のクロック・タイミングに切り戻し
て、再生したフレーム上のフレーム同期パターンを同時
に受信することになる。

【００８３】この結果、各ＲＥＧ装置(2) 、(3) 、・・
・が同時に５フレームの前方保護、２フレームの後方保
護を経て同時復帰することになり、末端のＬＴＥ装置で
は早期に回線障害の復旧を認識することができる。

【００８４】尚、図６において、“有効”／“無効”は
次段ＲＥＧ装置に対してフレームの“有”／“無”を、
“有効”はＡＩＳ送出フレームを、それぞれ示す。
尚、図７において、“有効”／“無効”は次段ＲＥＧ装
置に対してフレームの“有”／“無”を示す。また、
“有効”はＭＳ−ＡＩＳ受信フレームを、“有効”
はNorm（復旧）受信フレームを、それぞれ示す。

【００８５】図８は本第４の発明の実施例のＲＥＧ装置
の構成図である。同図は、第２の従来例の図23に示すよ
うな配列補正部26、配列再補正部28を削除し、ｍビット
並列の配列情報（ＦＰ検出部22、保護回路25の出力) 、
並びに同期確立後の受信側カウンタ24の出力によるフレ
ーム制御（位相監視）により、従来処理部27での並列処
理（デスクランブル、R-SOH 終端、R-SOH 付加、BIP-8
演算、スクランブル）に必要な配列補正を行なわず、Ｓ
／Ｐ20の出力の並びのまま処理するための並列位相監視
・制御部（ＣＨ制御部）40を設けたものである。

【００８６】具体的には、ＣＨ制御部40において、シフ
トレジスタ21の出力のｍビット並列の信号に対する所定
の終端処理・フレーム再生処理に使用される制御信号自
体に対して、ＦＰ検出部22で同期を確立したフレームパ
ターンの並びに並び替えを行う。

【００８７】この結果、配列補正部26等が存在する場合
に生じ得る高次群配列上（ＳＴＭ−ｎレベル）のビット
位相変動を防止することができ、回線障害の検出と復旧
時間の短縮を図ることができ、Transmission-delay（伝
送遅延量）を最小限に抑えることが可能となる。

【００８８】図９は本第５の発明の実施例のＲＥＧ装置
の構成図であり、第３の従来例の図24に示すＳＴＭ−ｎ
レベル信号の送出端でのクロック乗換器（ＣＫ−ＳＷ）
35を、ＳＴＭ−ｎレベルの終端処理の直後に設けたもの
である。そして、回線障害の発生によりＳＥＬ11が入力
側クロック（ＰＧ30の出力）からＯＳＣ10の出力に切り
替えられた場合にも、ＰＬＬ内のＰＧ34の出力クロック
により、クロック乗換器（ＣＫ−ＳＷ）35' に一時保持
したデータを読み出し、ＳＴＭ−ｎレベルのフレーム送
信処理を同ＰＧ34の出力（送信側カウンタ12の出力）に
より行なう。

【００８９】この結果、ＰＧ30、又はＯＳＣ10が故障し
てＣＫ−ＳＷ35' への入力データが張りついても( 例え
ばall"H"等）、送信カウンタ12は正常動作しているの
で、スクランブラ17等により光出力はall"H"（点灯しぱ
なっし）とはならない。したがって、ＰＧ34の出力監視
だけですませることができ、またシステム動作であるＡ
ＩＳ送出動作の有無の影響を削除することが可能とな
る。

【００９０】図10は本第６の発明の実施例のＲＥＧ装置
の構成図であり、図11は図10の要部の詳細構成図であ
る。図23に示す第２の従来例において説明したように、
ＯＯＦの発生でディジタル・スルーの動作から同期復帰
した場合に、配列再補正部28の出力端で高次群配列上の
ビット位相の変動が起こり得るため、後段のＲＥＧ／Ｌ
ＴＥ装置にＯＯＦが波及する。これを解決するために本
実施例を提案する。

【００９１】本実施例の場合も前述した本第２の発明の
実施例の場合と同様に、ｍ＝24、即ち24並列信号の場合
について説明する。前述したように、図20のケース(1)
は配列補正部26で配列補正が不要な場合で基準となるパ
ターンを示し、ケース(2) はケース(1) に対して１ビッ
トずれた場合を示している。

【００９２】図11において、Ｓ／Ｐ２で直列（シリア
ル）の入力信号を24本の並列信号（ＤＴ23〜ＤＴ00) に
変換し、シフトレジスタ21に入力する。シフトレジスタ
21には２段直列接続したＤフリップフロップ（ＦＦ）42
及びＦＦ43が上記24並列信号（ＤＴ23〜ＤＴ00) に対応
して24組並列に設けられ、初段及び２段目のＦＦ42及び
ＦＦ43からの合計48本の出力（ＤＴ23-1〜ＤＴ00-1及び
ＤＴ23-2〜ＤＴ00-2）が配列補正部26に入力される。

【００９３】配列補正部26は、24本の入力信号から１個
の信号を選択するスイッチ（ＳＷ）が24個並列に設けら
れ、各ＳＷには前記同期パターンのケース(1) 〜(24)の
場合に対応して、上記48本の入力信号から24本の信号が
選択して入力されている。

【００９４】各ＳＷからは、それぞれ図示するようにＤ
Ｔ-23 〜ＤＴ-00 が出力される。各ＳＷには、保護
回路25からのフレーム同期確立時のパターン識別信号
（ケース(1) 〜ケース(24)) により、図10のＳＷ制御部
41から上記各ＳＷ内の入／出力を切替え選択するための
制御信号（ＳＥＬ信号）が加えられる。

【００９５】例えばケース(1) で同期がとれた時、また
はディジタルスルー動作時には、各ＳＷはシフトレジス
タ21の２段目のＦＦ43の出力（ＤＴ23-2〜ＤＴ00-2）を
選択出力する。

【００９６】また、ケース(2) の場合には、入力ＤＴ22
〜ＤＴ00に対してＤＴ23の入力(3-8) が１タイムスロッ
ト（ＴＳ）ずれているため（図20のケース(2) 参照）、
ＤＴ22〜ＤＴ00についてはシフトレジスタ21の２段目の
ＦＦ43の出力（ＤＴ22-2〜ＤＴ00-2）を選択してＤＴ
-23 〜ＤＴ-01 として出力し、入力ＤＴ23に対しての
み１段目のＦＦ42の出力のＤＴ23-1を選択してＤＴ-0
0 として出力する。

【００９７】他のケースでフレーム同期を確立した場合
も類似の方法で各ＳＷで選択し出力する。次に図11の配
列再補正部28の場合、上記配列補正部26から出力され、
処理部27を介して入力される24本の信号に対して、入力
部にＦＦ44が24個並列に設けられる。そして、このＦＦ
44の入力端および出力端からの合計48本の信号が配列再
補正部28に加えられる。配列再補正部28も上記配列補正
部26と類似の24組並列のスイッチ（図示しない）が設け
られる。

【００９８】各ＳＷ（図示しない）は、ケース(1) 〜ケ
ース(24)に対応して、48本の信号から24本が選択して入
力されており、各24本の入力信号から１個の信号を選択
出力する。

【００９９】例えばケース(1) の場合、各ＳＷ（図示し
ない）はＦＦ44の入力端の信号（ＤＴ23-1〜ＤＴ00
-1）を選択してＯＵＴ-23 〜ＯＵＴ-00 として出力す
る。また、ケース(2) の場合は、ＤＴ00に対応する信号
についてだけＦＦ44の出力（ＤＴ00-2) をＯＵＴ-23
として選択出力し、ＤＴ23〜ＤＴ01に対応する信号につ
いてはＦＦ44の入力端の信号（ＤＴ23-1〜ＤＴ01-
1) を選択しＯＵＴ-22 〜ＯＵＴ-00 として出力する。

【０１００】この結果、フレームパターンの高次群（Ｓ
ＴＭ−ｎ）レベルでのビット位相が配列補正部26、配列
再補正部28での制御タイミングのずれにより変動するこ
とを抑制することができる。

【０１０１】図12は本第７の発明の実施例のＲＥＧ装置
の構成図であり、フレーム同期回路と監視系回路の構成
を示している。図において、ｍビットの並列信号が例え
ば４段のシフトレジスタ21に入力される。そして高次群
配列（ＳＴＭ−ｎ）上でｍ×４ビットに相当する信号デ
ータについて、フレームパターン検出部（ＦＰ検出部）
45-1〜45-mにおいて同時監視することにより、ｍが例え
ば８の場合、図18に示すような８個のパターンのうちの
いずれか１個のフレーム同期パターンを検出して、検出
パルスを出力する。

【０１０２】ＯＲゲート46でＦＰ検出部45-1〜45-8の出
力の論理和を求めることにより、上記８個のうちいずれ
か１個のフレーム同期パターンの検出パルスを同期検出
部23' に加える。同時にフレーム同期のとれたパターン
番号（図18の〜のパターンのうちの１つのパターン
番号）を２進化符号変換部（Bin Cod)47により２進化符
号に変換し、パターン監視部48に加える。

【０１０３】同期検出部23' では、ＯＲゲート46の出力
の位相を監視し、フレームカウンタ24との位相不一致に
よるカウンタ動作停止（ハンティング）等の制御を行な
う。パターン監視部48では、２進化符号変換部47の出力
をフレーム周期に監視し、保護回路25ではパターン監視
部48の出力とＯＲゲート46の出力により同期保護をと
る。配列補正部26は、パターン監視部48の出力の制御信
号により、ｍビット並列データの並び替えを行なう。

【０１０４】以上の構成と機能は従来例のフレーム同期
方式と同じものであるが、本発明の実施例では、監視系
選択部49と信号断検出部50を設け、監視系選択部49でパ
ターン監視部48の出力により、ｍビット（今の場合８ビ
ット）並列の入力信号に対し監視すべき系（ビット位
置）を選択し、信号断検出部50で該系の入力信号断の検
出（"0" 連続、"1" 連続の検出）を行なう。

【０１０５】そして、保護回路25で同期がとれたと見え
たときも、監視系選択部49、信号断検出部50の出力によ
り信号断と判断したときは、同期はずれと判定する。以
下に詳細に説明する。

【０１０６】図13は図12における監視系選択部と信号断
検出部の詳細構成図であり、図14はそのタイムチャート
である。図13において、セレクタ（ＳＥＬ）53にはシフ
トレジスタ21からｍ（今の場合、８）ビット並列の信号
が入力される。そして、パターン監視部48から出力さ
れ、デコーダ（ＤＥＣ）52により２進数から10進数（８
本）に変換された、フレーム同期のとれたパターンの番
号（２進数）（図18の１〜８のうちのいずれか１つ）に
より、セレクタ53で"0" 連続、"1" 連続の監視すべき系
を選択する。

【０１０７】例えば、図18においてフレーム同期のとれ
たパターンが並列パターンの場合には、セレクタ（Ｓ
ＥＬ）53は"1" ("H"レベル）連続の監視が必要な系とし
て１ビット目を、また"0" ("L"レベル）連続の監視が必
要な系として６ビット目を選択して、それぞれ出力、
出力として出力する。

【０１０８】ＳＥＬ53の出力を、アンプ54を介してＦ
Ｆ56のリセット端子（Ｒ）に加え、タイマ（図示しな
い）からの監視用のクロックをＦＦ56のクロック（Ｃ）
端子に加えることにより、信号断の検出を行う。このタ
イマのクロックは、被検出信号の数十〜数百フレーム分
に相当する長い周期であり、かつ装置のクロックとは非
同期である。図14の(1) 参照） 通常動作時は、ＳＥＬ53の出力は主信号あるいはＳＯ
Ｈのデータで"1" と"0" の混じったものであり、ＦＦ56
はリセットされたりされなかったりを繰り返す（図14の
(2) のたて縞部分）。なお、このＦＦ56は、リセット端
子（Ｒ）に"0"が加えられたときだけリセットされ、"1"
のときはリセットされない特性を有する。

【０１０９】回線障害が発生した場合でＳＥＬ53の出力
が"1" 連続のときには、ＦＦ56はリセットされず、Ｆ
Ｆ56のＤ端子に入力されている"1"("H" レベル）がタイ
マ（図示しない）からのクロックにより出力されて、Ｏ
Ｒゲート58を介してＦＦ59から"1" ("H"レベル信号）
（固定）を出力し、タイマ（図示しない）からの次のク
ロックでアラームとして"H" レベル（固定）を出力する
（図14の(4) および(5)参照）。

【０１１０】一方、ＳＥＬ53の出力は、インバータ55
を介して符号を反転してＦＦ57のリセット端子に加えら
れる。上述した出力の場合と異なり、出力が"0" 連
続のときには、ＦＦ57はリセットされず、タイマ（図示
しない）のクロックによりＦＦ57のＤ端子に入力されて
いる"1" ("H"レベル）が出力されて、ＯＲゲート58を介
してＦＦ59からアラームとして"H" レベル（固定) を出
力する。

【０１１１】この結果、保護回路25において図18の例え
ばの並列パターンで同期がとれたと見えたときも、た
またまの並列パターンの１ビット目が"1" 、６ビット
目が"0" を連続して出力する場合には、ＦＦ59の出力は
"H" レベル固定となって信号断と判断され、擬似同期を
防止することができる。

【０１１２】また、監視系選択部49を設けることで、並
列数ｍの増加による回路規模の増加を最小限に抑えるこ
とができる。

【０１１３】

【発明の効果】以上説明したように本発明によれば、Ｓ
ＤＨ装置間光伝送（ＳＴＭ−ｎレベル）システム内の回
線障害の検出と復旧時間を短縮でき、また同回線上のOd
er-wire ／User-CH ／DCC 通信断の防止が可能となる。
この結果、システム内回線の冗長切替え（回線保護）機
能の品質を高めたＳＤＨ伝送路システムの高品位化を図
れる効果がある。

【図面の簡単な説明】

【図１】は本第１の発明の第１の実施例のＲＥＧ装置の
構成図、

【図２】は本第１の発明の第２の実施例のＲＥＧ装置の
構成図、

【図３】は本第２の発明の実施例のＲＥＧ装置の構成
図、

【図４】は図３の実施例の動作説明図、

【図５】は本第３の発明の実施例のＲＥＧ装置の構成
図、

【図６】は図５の実施例におけるＬＯＦ（Loss of fram
e)発生時の各ＲＥＧの動作タイムチャート、

【図７】は図５の実施例における回線障害復旧時の各Ｒ
ＥＧの動作タイムチャート、

【図８】は本第４の発明の実施例のＲＥＧ装置の構成
図、

【図９】は本第５の発明の実施例のＲＥＧ装置の構成
図、

【図１０】は本第６の発明の実施例のＲＥＧ装置の構成
図、

【図１１】は図10における要部の詳細構成図、

【図１２】は本第７の発明の実施例のＲＥＧ装置の構成
図、

【図１３】は図12における監視系選択部と信号断検出部
の詳細構成図、

【図１４】は図13の動作タイムチャート、

【図１５】は一例のＲＥＧ装置を使用した伝送システム
の構成図、

【図１６】は一例のＳＴＭ−ｎのフレームとＳＯＨ構成
図、

【図１７】は一例のＲ−ＳＯＨの各バイトの中身を示す
図、

【図１８】は一例の８並列信号上のフレーム同期パター
ンを示す図、

【図１９】は一例のＳＴＭ−４レベルで使用されるフレ
ーム同期バイトを示す図、

【図２０】は一例の24並列信号でのとり得るケースを示
す図（その１）、

【図２１】は一例の24並列信号でのとり得るケースを示
す図（その２）、

【図２２】は第１の従来例のＲＥＧ装置の構成図、

【図２３】は第２の従来例のＲＥＧ装置の構成図、

【図２４】は第３の従来例のＲＥＧ装置の構成図であ
る。

【符号の説明】

１は光／電気変換部（Ｏ／Ｅ）、 ２はフレーム同期
部、３、３’は受信側カウンタ、 ４はデスクランブ
ラ、５はアラーム検出部（ALM-DET)、 ６はBIP-8 演算
部、７はモニタ、 ８はR-SOH 抽出部、 ９はローカル
受信部、10はＯＳＣ、 11はセレクタ（ＳＥＬ）、 12
は送信側カウンタ、13はMS-AIS発生部、 14はR-SOH 挿
入部、 15は 16はR-SOH インタフェース、 17はスクランブラ、 18
はBIP-8 演算部、19は電気／光変換部（Ｅ／Ｏ）、 20
は直列／並列変換部（Ｓ／Ｐ）、21はシフトレジスタ、
22はフレームパターン検出部、 23は同期検出部、24
は受信側カウンタ、 25は保護回路、 26は配列補正
部、 27は 28は配列再補正部、 29は並列／直列変換部（Ｐ／
Ｓ）、30はパルス発生器（ＰＧ）、 31は位相比較部
（ＰＣ）、32は低域フィルタ（ＬＰＦ）、 33はVCXO、
34はＰＧ、35、35'はクロック乗換器（CK-SW)、 3
6、36' はメモリ、37はＡＮＤゲート、 38はフレーム
パターン（ＦＰ）調整部、39はスルー制御部、 40はCH
制御部、 41はＳＷ制御部、42、43、44はＦＦ、 45-1
〜45-mはＦＰ検出部、 46はＯＲゲート、47は２進数符
号変換部、 48はパターン監視部、 49は監視系選択
部、50は信号断検出部、 51はＯＲゲート、 52はデコ
ーダ、 50はセレクタ、54はアンプ、 55はインバー
タ、 56、57はＦＦ、 58はＯＲゲート、59はＦＦを示
す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田之中 康次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群信号を入力して、該入力信号から抽
   出したクロックにより所定の終端処理をした後、該高次
   群信号のフレームを再生して出力する中継装置におい
   て、 前記入力信号から抽出したクロックにより自中継装置内
   のＰＬＬ発振器出力を同期引込みし、 前記終端処理をした信号を前記入力信号から抽出したク
   ロックにより書き込み、該発振器の出力クロックにより
   読み出す記憶手段を設け、 該発振器の出力クロックにより該記憶手段から読みだし
   た前記高次群信号のフレームを再生して出力する構成と
   したことを特徴とする新同期ディジタルハイアラーキの
   ための中継装置。
2. 【請求項２】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群信号を入力して、該入力信号から抽
   出したクロックにより自中継装置内のＰＬＬ発振器出力
   を同期引込みするＰＬＬ回路と、 前記入力信号から抽出したクロックにより前記入力信号
   を書き込み、前記ＰＬＬ発振器の出力クロックにより読
   み出す記憶手段とを有し、 前記記憶手段から読み出した高次群信号に対して、前記
   ＰＬＬ発振器の出力クロックにより所定の終端処理をし
   た後、前記高次群信号のフレームを再生して出力する構
   成としたことを特徴とする新同期ディジタルハイアラー
   キのための中継装置。
3. 【請求項３】 前記高次群信号のフレームを再生する際
   に、 通常は前記入力信号に対してフレーム同期を確立した時
   のフレームの位置を示すタイミング信号を用いて前記フ
   レームを再生し、 同期はずれを検出した時には、該フレームの位置を示す
   タイミング信号を用いずにフレームを再生して出力する
   構成としたことを特徴とする請求項１又は請求項２に記
   載の新同期ディジタルハイアラーキのための中継装置。
4. 【請求項４】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群の直列信号を入力してｍビット並列
   のＮ段からなる信号に変換して出力する直列／並列変換
   部と、 該ｍビット並列のＮ段からなる信号について、基準とな
   るフレームパターンを含む可能な複数個のフレームパタ
   ーンのうち任意のフレームパターンによりフレーム同期
   をとり、該フレーム同期がとれたときには検出信号を出
   力するフレーム同期検出部とを有する中継装置におい
   て、 所定のフレームパターンでフレーム同期がとれたときに
   は、前記検出信号を所定ビット遅延して出力する検出信
   号遅延手段を前記フレーム同期検出部の出力に設けたこ
   とを特徴とする新同期ディジタルハイアラーキのための
   中継装置。
5. 【請求項５】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群信号を入力してフレーム同期をと
   り、該入力信号から抽出したクロックにより所定の終端
   処理をした後、該高次群信号のフレームを再生して出力
   する中継装置が複数個縦続に接続された中継システムに
   おいて、 同期はずれを最先に検出した中継装置は、前記入力信号
   に対して前記所定の終端処理と高次群信号のフレームの
   再生を行わずに出力し、同期はずれを検出した時点から
   所定時間経過後、前記高次群信号のフレームを再生し該
   フレームのＲ−ＳＯＨの空きスロットにＡＩＳ情報を挿
   入して出力し、 該中継装置より下位の各中継装置は、同期はずれを検出
   して前記入力信号に対して前記所定の終端処理と高次群
   信号のフレームの再生を行わずに出力し、該ＡＩＳ情報
   を出力している上位の中継装置の再生しているフレーム
   によりフレーム同期を確立して所定の終端処理を行うと
   ともに、Ｒ−ＳＯＨの空きスロットに挿入されているＡ
   ＩＳ情報を検出して、所定の高次群信号のフレームの再
   生処理の中でフレーム同期パターンの書き込みを除く該
   フレームの再生処理を行って出力する構成としたことを
   特徴とする新同期ディジタルハイアラーキのための中継
   システム。
6. 【請求項６】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群信号を入力してフレーム同期をと
   り、該入力信号から抽出したクロックにより所定の終端
   処理をした後、該高次群信号のフレームを再生して出力
   する中継装置であって、 同期はずれを検出したときは、該入力信号に対して該所
   定の終端処理と該高次群信号のフレームの再生を行わず
   に出力し、 同期はずれを検出した時点から所定時間経過後、該高次
   群信号のフレームを再生し該フレームのＲ−ＳＯＨの空
   きスロットにＡＩＳ情報を挿入し、 同期確立後に所定の終端処理と同時に該ＡＩＳ情報を検
   出した時点で、前記高次群信号のフレームの再生処理の
   内、フレーム同期パターンの書き込みを除く該フレーム
   の再生処理を行って出力する構成としたことを特徴とす
   る新同期ディジタルハイアラーキのための中継装置。
7. 【請求項７】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群の直列信号を入力してｍビット並列
   のＮ段からなる信号に変換して出力する直列／並列変換
   部と、 該ｍビット並列のＮ段からなる信号について、基準とな
   るフレームパターンを含む可能な複数個のフレームパタ
   ーンのうち任意のフレームパターンによりフレーム同期
   をとるフレーム同期検出部とを有する中継装置におい
   て、 前記直列／並列変換部の出力のｍビット並列の信号に対
   する所定の終端処理・フレーム再生処理に使用される制
   御信号に対して、前記フレーム同期検出部で複数個のフ
   レームパターンのうち同期確立したフレームパターンの
   並びに並び替える制御信号並び替え手段を設けたことを
   特徴とする新同期ディジタルハイアラーキのための中継
   装置。
8. 【請求項８】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群信号を入力して、該入力信号から抽
   出したクロックによりフレーム同期をとって所定の終端
   処理を行う中継装置であって、 通常は該入力信号から抽出したクロックにより、またフ
   レーム同期がとれない時は自中継装置内の第１の発振器
   出力により、自中継装置内のＰＬＬの第２の発振器出力
   を同期引込みし、 該第２の発振器の出力クロックにより、所定の終端処理
   をした該高次群信号のフレームを再生して出力する構成
   としたことを特徴とする新同期ディジタルハイアラーキ
   のための中継装置。
9. 【請求項９】 新同期ディジタルハイアラーキ（ＳＤ
   Ｈ）における高次群の直列信号を入力してｍビット並列
   のＮ段からなる信号に変換して出力する直列／並列変換
   部と、 該ｍビット並列のＮ段からなる信号について、基準とな
   るフレームパターンを含む可能な複数個のフレームパタ
   ーンのうち任意のフレームパターンによりフレーム同期
   をとるフレーム同期検出部と、 該直列／並列変換部の出力のｍビット並列のＮ段からな
   る信号に対して、該基準となるフレームパターンの並び
   に並べ替える配列補正部と、 通常は該配列補正部の出力信号に対して所定の終端処理
   と高次群信号のフレームを再生して出力し、該フレーム
   同期検出部でフレームはずれを検出したときには該配列
   補正部の出力信号に対して所定の終端処理と高次群信号
   のフレームの再生を行わずに出力する終端処理・フレー
   ム再生部と、 該終端処理・フレーム再生部の出力に対して、該フレー
   ム同期検出部で該基準となるフレームパターンで同期が
   とれた時にはそのまま、また該フレーム同期検出部で該
   基準となるフレームパターン以外のフレームパターンで
   同期がとれた時には所定タイムスロットだけ遅延させた
   後、該直列／並列変換部の出力信号と同じ並びになるよ
   うに再度並び替える配列再補正部とを有することを特徴
   とする新同期ディジタルハイアラーキのための中継装
   置。
10. 【請求項１０】 新同期ディジタルハイアラーキ（ＳＤ
    Ｈ）における高次群の直列信号を入力してｍビット並列
    のＮ段からなる信号に変換して出力する直列／並列変換
    部と、該ｍビット並列のＮ段からなる信号のフレームパ
    ターンによりフレーム同期をとるフレーム同期検出部と
    を有する中継装置において、 前記直列／並列変換部の出力から入力信号の断を検出す
    る信号断検出手段を設け、 フレーム同期検出部でフレーム同期がとれたと見えたと
    きでも、該信号断検出手段で入力信号の断を検出したと
    きはフレーム同期はずれと判定する構成としたことを特
    徴とする新同期ディジタルハイアラーキのための中継装
    置。
11. 【請求項１１】 前記信号断検出手段は、存在し得る複
    数個のフレームパターンのうち同期のとれたパターンに
    ついて、該パターンに含まれる"1" 連続、又は"0" 連続
    のビット位置を選択し、入力信号の断の有無を判定する
    構成としたことを特徴とする請求項10記載の新同期ディ
    ジタルハイアラーキのための中継装置。