JPH0823107A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0823107A
JPH0823107A JP15402294A JP15402294A JPH0823107A JP H0823107 A JPH0823107 A JP H0823107A JP 15402294 A JP15402294 A JP 15402294A JP 15402294 A JP15402294 A JP 15402294A JP H0823107 A JPH0823107 A JP H0823107A
Authority
JP
Japan
Prior art keywords
semiconductor device
diodes
schottky barrier
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15402294A
Other languages
Japanese (ja)
Inventor
Masataka Otoguro
政貴 乙黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP15402294A priority Critical patent/JPH0823107A/en
Publication of JPH0823107A publication Critical patent/JPH0823107A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To provide a semiconductor device having an extremely small chip area by arranging all composite elements on one chip, extremely short and accurate connection between junctions by wiring, and hence extremely small irregularity of the composite elements. CONSTITUTION:Two Schottky barrier diodes are formed on one chip. An epitaxial layer composed of a high-density layer 2 and a low-density layer 3, and an oxide film 4 made of SiO2 are stacked on a semiinsulating Sub layer 1. Two ohmic electrodes 6, 7 and two junctions 8, 9 are formed by Al wiring 5. The ohmic electrodes 6, 7 and the junctions 8, 9 are isolated respectively by an isolation layer 10. The two Schottky barrier diodes are arranged on a semiconductor chip 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
にショットキーバリアまたはPN接合を用いた複合素子
の構造に用いられ、1チップ上に素子が形成されるため
に素子間の特性偏差が極めて少なくなり、特性の揃った
素子の製造ができ、またプロセスを変えることによって
全く別の素子同士を配設するような複合素子などの製造
に良好な半導体装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, it is used for a structure of a composite element using a Schottky barrier or a PN junction, and since the elements are formed on one chip, the characteristic deviation between the elements is small. The present invention relates to a technique effectively applied to a semiconductor device which is extremely small and can manufacture devices having uniform characteristics, and which is suitable for manufacturing composite devices in which completely different devices are arranged by changing processes.

【0002】[0002]

【従来の技術】たとえば、ショットキーバリアを利用し
たリング接続型のミキサー、ダブルバランスタイプのミ
キサーや、PN接合でのC(容量)−V(電圧)特性カ
ーブの揃ったバリキャップダイオードなどの複合素子に
おいては、それぞれの素子がチップ毎に形成されてい
る。
2. Description of the Related Art For example, a ring connection type mixer using a Schottky barrier, a double balance type mixer, and a composite such as a varicap diode having a uniform C (capacitance) -V (voltage) characteristic curve at a PN junction. In the element, each element is formed for each chip.

【0003】なお、このようなPN接合またはショット
キーバリアを用いたダイオードに関する技術としては、
たとえば社団法人日本電子機械工業会、昭和59年5月
20日発行の「総合電子部品ハンドブック」P174〜
P211などに記載されている。
As a technique relating to a diode using such a PN junction or Schottky barrier,
For example, "Electronic Components Handbook", published by the Japan Electronic Machinery Manufacturers Association, May 20, 1984, P174-
P211 and the like.

【0004】[0004]

【発明が解決しようとする課題】ところが、前記のよう
な技術においては、各素子がチップ毎に形成される場合
が多く、そのために複合素子は1チップ上ではあまり作
られず、2チップを1パッケージに入れたりしているた
め、チップ間の特性ばらつきが生じる他に、コスト的に
アップしたり、パッケージが大きくなってしまうなどの
問題が生じる。
However, in the above-mentioned technique, each element is often formed for each chip, and therefore, a composite element is not often formed on one chip and two chips are packaged in one package. However, in addition to variations in characteristics between chips, there are problems such as cost increase and package size increase.

【0005】そこで、本発明の目的は、複合素子を1チ
ップ上に全て配設して、チップ面積を極めて小さくする
ことができ、また接合間の接続を配線で極めて短く、か
つ正確に作ることができ、これによって複合素子のばら
つきを極めて小さくすることができる半導体装置を提供
することにある。
Therefore, it is an object of the present invention to dispose all the composite elements on one chip so that the chip area can be made extremely small, and the connection between the junctions can be made extremely short and accurate by wiring. Therefore, it is an object of the present invention to provide a semiconductor device in which variations in composite elements can be extremely reduced.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0008】すなわち、本発明の半導体装置は、1個の
半導体チップ上に複数個の接合を有する半導体装置に適
用されるものであり、半絶縁状の基板にそれぞれの接合
毎に高濃度層および低濃度層を形成し、カソード側に相
当する高濃度層よりオーミック電極を取り出して複数個
のダイオードを1個の半導体チップ上に形成するもので
ある。
That is, the semiconductor device of the present invention is applied to a semiconductor device having a plurality of junctions on one semiconductor chip, and a semi-insulating substrate is provided with a high concentration layer and a high concentration layer for each junction. The low-concentration layer is formed, and the ohmic electrode is taken out from the high-concentration layer corresponding to the cathode side to form a plurality of diodes on one semiconductor chip.

【0009】この場合に、これらのダイオードの接合形
成ソースおよびプロセスを変えて、ショットキーバリア
またはPN接合を用いた種類の異なるダイオードを形成
するようにしたものである。
In this case, the junction forming source and process of these diodes are changed to form different types of diodes using Schottky barriers or PN junctions.

【0010】特に、これらの複数個のダイオードをリン
グ接続形式とするようにしたものである。
In particular, the plurality of diodes are of a ring connection type.

【0011】[0011]

【作用】前記した半導体装置によれば、複数個のダイオ
ードが1個の半導体チップ上に形成され、1チップ上に
全てのダイオード、たとえばショットキーバリアを用い
た複数個のダイオード、PN接合による複数個のダイオ
ード、さらにこれらの複数種類のダイオードが配設され
るため、チップ面積を極めて小さくすることができる。
According to the above-described semiconductor device, a plurality of diodes are formed on one semiconductor chip, and all the diodes are formed on one chip, for example, a plurality of diodes using a Schottky barrier and a plurality of PN junctions. Since a single diode and a plurality of these types of diodes are arranged, the chip area can be made extremely small.

【0012】また、チップ間の接続は、ボンディングワ
イヤなどにより行われる従来のように、ワイヤが長くな
ること、およびAu線の太さによりばらつきが発生する
ことなどがないので、接合間をAlなどの配線で極めて
短く、また正確に作ることができ、これによって複数個
のダイオードのばらつきを極めて小さくすることができ
る。
Further, the connection between chips is not made long by the bonding wire or the like, and the variation in the thickness of the Au wire does not occur. The wiring can be made extremely short and can be made accurately, so that the dispersion of the plurality of diodes can be made extremely small.

【0013】すなわち、本発明の半導体装置は、1チッ
プ上に特性の同じもの、あるいは違うものが配設できる
ものであり、これらの接合を3つの多層によって解決し
ている。つまり、通常、他の接合との配線は表面上のA
lやボンディングワイヤなどにより行うが、本発明はチ
ップの第2層目に高濃度層を設置することにより解決し
ている。
That is, in the semiconductor device of the present invention, the same characteristics or different characteristics can be arranged on one chip, and these junctions are solved by three multilayers. That is, the wiring with other joints is usually A on the surface.
However, the present invention has been solved by providing a high-concentration layer as the second layer of the chip.

【0014】この半導体装置の製造プロセスにおいて
は、半絶縁状の基板と、その上に配設された高濃度層お
よび特性を得るための層が必要になり、この構造はエピ
タキシャル層の3段積層により解決され、積層の切り換
えは現在のエピタキシャル技術で行っている通常のプロ
セス技術で対応でき、また高濃度層へオーミックな電極
を導くには、通常のエッチングで行うことができる。
In the manufacturing process of this semiconductor device, a semi-insulating substrate, a high-concentration layer disposed thereon and a layer for obtaining characteristics are required. This structure has a three-stage epitaxial layer stack. The stacking can be switched by a normal process technique used in the present epitaxial technique, and a normal etching can be performed to lead an ohmic electrode to a high concentration layer.

【0015】これにより、チップ上に形成されるダイオ
ード間の特性偏差が極めて少なくなり、特性の揃ったダ
イオードの製造ができ、特に複数個のダイオードをリン
グ接続形式にして半導体装置の特性を向上させることが
でき、またプロセスを変えることによって異なる種類の
ダイオードを配設した半導体装置を製造することができ
る。
As a result, the characteristic deviation between the diodes formed on the chip is extremely reduced, and diodes having uniform characteristics can be manufactured. Particularly, the characteristics of the semiconductor device are improved by forming a plurality of diodes into a ring connection type. Further, it is possible to manufacture a semiconductor device in which diodes of different types are arranged by changing the process.

【0016】[0016]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0017】図1は本発明の一実施例である半導体装置
の要部を示す断面図、図2は本実施例の半導体装置を示
す接続図、図3〜図9は本実施例の半導体装置における
製造フローを説明する断面図、図10は半導体装置をリ
ング接続形式とする場合の概略構成図、図11は本実施
例の半導体装置における変形例を示す要部断面図であ
る。
FIG. 1 is a sectional view showing a main part of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a connection diagram showing a semiconductor device according to the present embodiment, and FIGS. 3 to 9 are semiconductor devices according to the present embodiment. 10 is a cross-sectional view for explaining the manufacturing flow in FIG. 10, FIG. 10 is a schematic configuration diagram when the semiconductor device is of a ring connection type, and FIG. 11 is a cross-sectional view of essential parts showing a modification of the semiconductor device of the present embodiment.

【0018】まず、図1により本実施例の半導体装置の
要部構成を説明する。
First, the main structure of the semiconductor device of this embodiment will be described with reference to FIG.

【0019】本実施例の半導体装置は、たとえば1チッ
プ上に2個のショットキーバリアダイオードが形成さ
れ、半絶縁状のSub層(基板)1上に、高濃度層2お
よび低濃度層3のエピタキシャル層、SiO2 による酸
化膜4が積層され、Al配線5による2つのオーミック
電極6,7および2つの接合8,9が形成され、それぞ
れのオーミック電極6,7および接合8,9がアイソレ
ーション層10により分離され、2個のショットキーバ
リアダイオードが配設された半導体チップ11となって
いる。
In the semiconductor device of this embodiment, for example, two Schottky barrier diodes are formed on one chip, and a high concentration layer 2 and a low concentration layer 3 are formed on a semi-insulating Sub layer (substrate) 1. The epitaxial layer and the oxide film 4 made of SiO 2 are laminated, two ohmic electrodes 6, 7 and two junctions 8, 9 are formed by the Al wiring 5, and the ohmic electrodes 6, 7 and the junctions 8, 9 are isolated. The semiconductor chip 11 is separated by the layer 10 and has two Schottky barrier diodes.

【0020】この半導体装置は、カソード側に相当する
高濃度層2よりオーミック電極6,7を取り出し、たと
えば図2に示すように2個のショットキーバリアダイオ
ード12,13が順方向に直列接続され、一方のショッ
トキーバリアダイオード12のアノード電極、他方のシ
ョットキーバリアダイオード13のカソード電極、一方
のショットキーバリアダイオード12のカソード電極と
他方のショットキーバリアダイオード13のアノード電
極の接続点から外部端子がそれぞれ取り出されている。
In this semiconductor device, the ohmic electrodes 6 and 7 are taken out from the high concentration layer 2 corresponding to the cathode side, and for example, as shown in FIG. 2, two Schottky barrier diodes 12 and 13 are connected in series in the forward direction. , The anode electrode of one Schottky barrier diode 12, the cathode electrode of the other Schottky barrier diode 13, the external terminal from the connection point of the cathode electrode of one Schottky barrier diode 12 and the anode electrode of the other Schottky barrier diode 13. Are taken out respectively.

【0021】次に、本実施例の作用について、半導体装
置の製造フローの一例を図3〜図9により説明する。
Next, the operation of this embodiment will be described with reference to FIGS. 3 to 9 as an example of a semiconductor device manufacturing flow.

【0022】まず、Sub層1上に表面酸化によりSi
2 などの酸化膜14を形成する。その後、メサエッチ
ングにより酸化膜14、Sub層1をエッチングする。
この場合に、中央部の酸化膜14およびSub層1を残
すようにエッチングを行う(図3)。
First, Si is formed on the Sub layer 1 by surface oxidation.
An oxide film 14 such as O 2 is formed. Then, the oxide film 14 and the Sub layer 1 are etched by mesa etching.
In this case, etching is performed so as to leave the oxide film 14 and the Sub layer 1 in the central portion (FIG. 3).

【0023】さらに、メサエッチング後の表面に、高濃
度層2のエピタキシャル層、低濃度層3のエピタキシャ
ル層を順次形成する(図4)。その後、エッチングのた
めのフォトレジスト15を塗布する(図5)。
Further, an epitaxial layer of the high concentration layer 2 and an epitaxial layer of the low concentration layer 3 are sequentially formed on the surface after the mesa etching (FIG. 4). Then, a photoresist 15 for etching is applied (FIG. 5).

【0024】そして、中央部の酸化膜14上の高濃度層
2および低濃度層3をエッチングしてフラット化する。
その後、CVDによりSiO2 などの酸化膜16を形成
し、中央部をエッチングした後、リンなどのN形不純物
を高温で拡散することにより、アイソレーション層10
を形成する(図6)。
Then, the high concentration layer 2 and the low concentration layer 3 on the central oxide film 14 are etched and flattened.
After that, an oxide film 16 such as SiO 2 is formed by CVD, the central portion is etched, and then an N-type impurity such as phosphorus is diffused at a high temperature to isolate the isolation layer 10.
Are formed (FIG. 6).

【0025】続いて、CVDによる酸化膜16をエッチ
ングした後、再度CVDにより酸化膜4を形成し、接合
8,9に位置する部分をエッチングする。そして、接合
8,9に位置する部分にタングステンなどの金属膜17
を形成する(図7)。
Subsequently, after etching the oxide film 16 by CVD, the oxide film 4 is formed again by CVD and the portions located at the junctions 8 and 9 are etched. Then, a metal film 17 of tungsten or the like is formed on the portions located at the joints 8 and 9.
Are formed (FIG. 7).

【0026】さらに、フォトレジスト18によって、オ
ーミック電極6,7に位置する部分を高濃度層2に到達
する深さまでエッチングする(図8)。そして、フォト
レジスト18を剥離した後、オーミック電極6,7、接
合8,9の位置にAl配線5による電極をひく(図
9)。
Further, the photoresist 18 is used to etch the portions located at the ohmic electrodes 6 and 7 to a depth reaching the high concentration layer 2 (FIG. 8). Then, after the photoresist 18 is peeled off, electrodes made of Al wiring 5 are drawn at the positions of the ohmic electrodes 6 and 7 and the junctions 8 and 9 (FIG. 9).

【0027】これにより、2個のショットキーバリアダ
イオード12,13が順方向に直列接続され、一方のシ
ョットキーバリアダイオード12のアノード電極、他方
のショットキーバリアダイオード13のカソード電極、
これらのショットキーバリアダイオード12,13の接
続点から外部端子をそれぞれ取り出すことができる。
As a result, the two Schottky barrier diodes 12 and 13 are connected in series in the forward direction, and the anode electrode of one Schottky barrier diode 12 and the cathode electrode of the other Schottky barrier diode 13,
External terminals can be taken out from the connection points of these Schottky barrier diodes 12 and 13, respectively.

【0028】以上のように、この半導体装置の構造は、
半絶縁状のSub層1と、その上に配設されたエピタキ
シャル層の3段積層により得られ、この積層の切り換え
は現在のエピタキシャル技術で行っている通常のプロセ
ス技術で対応することができ、また高濃度層2へオーミ
ック電極6,7を導くには通常のエッチング技術で行う
ことができる。
As described above, the structure of this semiconductor device is
It is obtained by a three-stage lamination of the semi-insulating Sub layer 1 and the epitaxial layers arranged on the Sub layer 1. Switching of this lamination can be handled by a normal process technique performed by the present epitaxial technique, Further, in order to guide the ohmic electrodes 6 and 7 to the high concentration layer 2, a usual etching technique can be used.

【0029】次に、実際に電流を印加した場合の動作に
ついて説明する。
Next, the operation when current is actually applied will be described.

【0030】たとえば、一方のショットキーバリアダイ
オード12のアノード電極に信号が加わり、接合8でシ
ョットキーバリアダイオード12として作用する。次
に、高濃度層2へ作用後の信号が入り、カソード電極で
あるオーミック電極6により取り出される。
For example, a signal is applied to the anode electrode of one Schottky barrier diode 12, and the junction 8 acts as the Schottky barrier diode 12. Next, a signal after the action is input to the high concentration layer 2 and is taken out by the ohmic electrode 6 which is the cathode electrode.

【0031】そして、他方のショットキーバリアダイオ
ード13のアノード電極である接合9へ導かれ、同様に
ショットキーバリアダイオード13として作用し、高濃
度層2へ作用後の信号が入り、他方のショットキーバリ
アダイオード13のカソード電極であるオーミック電極
7により取り出される。
Then, the Schottky barrier diode 13 is led to the junction 9 which is the anode electrode of the other Schottky barrier diode 13 and acts as the Schottky barrier diode 13 in the same manner. It is taken out by the ohmic electrode 7 which is the cathode electrode of the barrier diode 13.

【0032】これにより、2個のショットキーバリアダ
イオード12,13が順方向に直列接続され、その両端
と接続点から外部端子を取り出すことができる。なお、
アイソレーション層10は、ショットキーバリアダイオ
ード12,13の接合のアイソレーションを強化するも
のである。
Thus, the two Schottky barrier diodes 12 and 13 are connected in series in the forward direction, and the external terminals can be taken out from both ends and the connection point. In addition,
The isolation layer 10 enhances the isolation of the junction between the Schottky barrier diodes 12 and 13.

【0033】従って、本実施例の半導体装置によれば、
半絶縁状のSub層1上に積層される高濃度層2、低濃
度層3および酸化膜4により、2個のショットキーバリ
アダイオード12,13を1個の半導体チップ11上に
配設することができるので、チップ面積を極めて小さく
することができ、さらに2個のショットキーバリアダイ
オード12,13の接続において、接合間を配線で極め
て短く、また正確に作ることができるので、2個のショ
ットキーバリアダイオード12,13のばらつきを極め
て小さくすることができる。
Therefore, according to the semiconductor device of this embodiment,
Disposing the two Schottky barrier diodes 12, 13 on one semiconductor chip 11 by the high-concentration layer 2, the low-concentration layer 3, and the oxide film 4 stacked on the semi-insulating Sub layer 1. Therefore, the chip area can be made extremely small, and in the connection of the two Schottky barrier diodes 12 and 13, the wiring between the junctions can be made extremely short and the two shots can be accurately formed. The variation of the key barrier diodes 12 and 13 can be made extremely small.

【0034】なお、このような半導体装置は、たとえば
2つ以上の接合を必要とする素子に必要とされ、全波整
流用の2個または4個入りのマッチングがとれたダイオ
ード、ダブルバランスドミキサー、バッテリーバックア
ップ保護用などに用いられ、プロセス的には全て従来の
仕様で対応することができる。
Such a semiconductor device is required, for example, for an element that requires two or more junctions, and two or four matched diodes or double balanced mixers for full-wave rectification are used. It is used for battery backup protection, etc., and it is possible to comply with all conventional specifications in terms of process.

【0035】たとえば、全波整流用に用いる場合には、
図10に示すように4個のダイオードをリング接続形式
とすることにより、特性のばらつきを少なくして特性の
揃ったダイオードによる半導体装置を製造することがで
きる。
For example, when using for full-wave rectification,
As shown in FIG. 10, by using four diodes in a ring connection type, it is possible to manufacture a semiconductor device using diodes having uniform characteristics with reduced variations in characteristics.

【0036】さらに、ダイオード間の特性偏差を極めて
少なくすることができるので、高周波的に見た場合のイ
ンピーダンスマッチングの不具合なども解消することが
できる。
Further, since the characteristic deviation between the diodes can be made extremely small, it is possible to eliminate the problem of impedance matching when viewed from a high frequency.

【0037】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0038】たとえば、本実施例の半導体装置について
は、ショットキーバリアを用いたショットキーバリアダ
イオード12,13を1個の半導体チップ11上に配設
する場合について説明したが、本発明は前記実施例に限
定されるものではなく、図11に示すように接合部がP
形層19とN形層20によるPN接合によるダイオード
についても広く適用可能である。
For example, with respect to the semiconductor device of this embodiment, the case where the Schottky barrier diodes 12 and 13 using the Schottky barrier are arranged on one semiconductor chip 11 has been described. The present invention is not limited to the example, and as shown in FIG.
It is also widely applicable to a diode having a PN junction formed by the N-type layer 19 and the N-type layer 20.

【0039】また、1個の半導体チップ上には、ショッ
トキーバリアを用いたダイオード、PN接合によるダイ
オードが混在して形成される場合にも適用可能であり、
たとえばショットキーバリアダイオード、Pinダイオ
ード、スイッチングダイオード、バリキャップダイオー
ド、ツェナーダイオードなどを所望に組み合わせて、接
合形成ソースおよびプロセスを変えることによって種類
の異なる複数種類のダイオードを形成することができ
る。
The present invention is also applicable to a case where a diode using a Schottky barrier and a diode using a PN junction are mixedly formed on one semiconductor chip.
For example, a Schottky barrier diode, a Pin diode, a switching diode, a varicap diode, a Zener diode, and the like can be combined as desired, and a plurality of different types of diodes can be formed by changing the junction forming source and process.

【0040】さらに、前記実施例においては、N形不純
物を高温で拡散することによってアイソレーション層1
0を形成する場合について説明したが、たとえばN形イ
オンのインプランテーションによって形成する場合など
についても適用可能であり、この半導体装置の製造プロ
セスについては何等制限されるものではない。
Further, in the above embodiment, the isolation layer 1 is formed by diffusing N-type impurities at high temperature.
Although the case of forming 0 has been described, the present invention is also applicable to the case of forming by implantation of N-type ions and the manufacturing process of this semiconductor device is not limited in any way.

【0041】[0041]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0042】(1).半絶縁状の基板に複数個の接合のそれ
ぞれに高濃度層および低濃度層を形成し、カソード側に
相当する高濃度層よりオーミック電極を取り出すことに
より、複数個のダイオードを1個の半導体チップ上に形
成することができるので、チップ面積を極めて小さくす
ることが可能となる。
(1). A high-concentration layer and a low-concentration layer are formed on each of a plurality of junctions on a semi-insulating substrate, and an ohmic electrode is taken out from the high-concentration layer corresponding to the cathode side. Since the diode can be formed on one semiconductor chip, the chip area can be made extremely small.

【0043】(2).前記(1) により、複数個のダイオード
間の接続を、Alなどの配線で極めて短く、また正確に
作ることができるので、複数個のダイオード間のばらつ
きを極めて小さくすることが可能となる。
(2) Due to the above (1), the connection between the plurality of diodes can be made extremely short and accurately by wiring such as Al, so that the variation between the plurality of diodes can be made extremely small. It becomes possible.

【0044】(3).前記(1) において、種類の異なるダイ
オードを形成する場合にも、ダイオードの接合形成ソー
スおよびプロセスを変えることによってショットキーバ
リアまたはPN接合を用いた複数種類のダイオードを容
易に形成することが可能となる。
(3) In the above (1), even when different types of diodes are formed, a plurality of types of diodes using a Schottky barrier or a PN junction can be easily formed by changing the diode junction formation source and process. It is possible to form

【0045】(4).前記(1) において、複数個のダイオー
ドをリング接続形式とすることにより、ダイオード間の
特性偏差を極めて少なくすることができるので、半導体
装置の特性の向上が可能となる。
(4) In the above item (1), since the plurality of diodes are of the ring connection type, the characteristic deviation between the diodes can be extremely reduced, so that the characteristics of the semiconductor device can be improved. .

【0046】(5).前記(1) 〜(4) により、チップ有効面
積の向上、素子の小型化および極小化による特性ばらつ
きの軽減、また高周波的に見た場合のインピーダンスマ
ッチングの不具合解消に効果が期待できる半導体装置を
得ることができる。
(5) Due to the above (1) to (4), it is possible to improve the effective area of the chip, reduce the characteristic variations due to the miniaturization and miniaturization of the element, and eliminate the problem of impedance matching when viewed at high frequencies. It is possible to obtain a semiconductor device that can expect the effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体装置の要部を示
す断面図である。
FIG. 1 is a sectional view showing a main part of a semiconductor device according to an embodiment of the present invention.

【図2】本実施例の半導体装置を示す接続図である。FIG. 2 is a connection diagram showing a semiconductor device of this embodiment.

【図3】本実施例の半導体装置における製造フローを示
す断面図である。
FIG. 3 is a cross-sectional view showing the manufacturing flow of the semiconductor device of this embodiment.

【図4】本実施例の半導体装置における製造フロー(図
3に続く)を示す断面図である。
FIG. 4 is a cross-sectional view showing the manufacturing flow (continued from FIG. 3) in the semiconductor device of this embodiment.

【図5】本実施例の半導体装置における製造フロー(図
4に続く)を示す断面図である。
FIG. 5 is a cross-sectional view showing the manufacturing flow (continued from FIG. 4) in the semiconductor device of this embodiment.

【図6】本実施例の半導体装置における製造フロー(図
5に続く)を示す断面図である。
FIG. 6 is a cross-sectional view showing the manufacturing flow (continued from FIG. 5) in the semiconductor device of this embodiment.

【図7】本実施例の半導体装置における製造フロー(図
6に続く)を示す断面図である。
FIG. 7 is a cross-sectional view showing the manufacturing flow (continued from FIG. 6) in the semiconductor device of the present embodiment.

【図8】本実施例の半導体装置における製造フロー(図
7に続く)を示す断面図である。
FIG. 8 is a cross-sectional view showing the manufacturing flow (continued from FIG. 7) in the semiconductor device of this embodiment.

【図9】本実施例の半導体装置における製造フロー(図
8に続く)を示す断面図である。
FIG. 9 is a cross-sectional view showing the manufacturing flow (continued from FIG. 8) in the semiconductor device of the present embodiment.

【図10】本実施例の半導体装置をリング接続形式とす
る場合の概略構成図である。
FIG. 10 is a schematic configuration diagram in the case where the semiconductor device of this embodiment is of a ring connection type.

【図11】本実施例の半導体装置における変形例を示す
要部断面図である。
FIG. 11 is a main-portion cross-sectional view showing a modification of the semiconductor device of this embodiment.

【符号の説明】[Explanation of symbols]

1 Sub層(基板) 2 高濃度層 3 低濃度層 4 酸化膜 5 Al配線 6,7 オーミック電極 8,9 接合 10 アイソレーション層 11 半導体チップ 12,13 ショットキーバリアダイオード 14 酸化膜 15 フォトレジスト 16 酸化膜 17 金属膜 18 フォトレジスト 19 P形層 20 N形層 1 Sub layer (substrate) 2 High concentration layer 3 Low concentration layer 4 Oxide film 5 Al wiring 6,7 Ohmic electrode 8,9 Junction 10 Isolation layer 11 Semiconductor chip 12,13 Schottky barrier diode 14 Oxide film 15 Photoresist 16 Oxide film 17 Metal film 18 Photoresist 19 P-type layer 20 N-type layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 1個の半導体チップ上に複数個の接合を
有する半導体装置であって、半絶縁状の基板に前記複数
個の接合のそれぞれに高濃度層および低濃度層を形成
し、カソード側に相当する前記高濃度層よりオーミック
電極を取り出して複数個のダイオードを1個の半導体チ
ップ上に形成することを特徴とする半導体装置。
1. A semiconductor device having a plurality of junctions on one semiconductor chip, wherein a high concentration layer and a low concentration layer are formed on each of the plurality of junctions on a semi-insulating substrate, and a cathode is formed. A semiconductor device, wherein an ohmic electrode is taken out from the high concentration layer corresponding to a side, and a plurality of diodes are formed on one semiconductor chip.
【請求項2】 前記複数個のダイオードを形成する場合
に、前記ダイオードの接合形成ソースおよびプロセスを
変えることによりショットキーバリアまたはPN接合を
用いた種類の異なる複数種類のダイオードを形成するこ
とを特徴とする請求項1記載の半導体装置。
2. When forming the plurality of diodes, a plurality of different types of diodes using a Schottky barrier or a PN junction are formed by changing a junction forming source and a process of the diode. The semiconductor device according to claim 1.
【請求項3】 前記複数個のダイオードをリング接続形
式とすることを特徴とする請求項1または2記載の半導
体装置。
3. The semiconductor device according to claim 1, wherein the plurality of diodes are of a ring connection type.
JP15402294A 1994-07-06 1994-07-06 Semiconductor device Pending JPH0823107A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15402294A JPH0823107A (en) 1994-07-06 1994-07-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15402294A JPH0823107A (en) 1994-07-06 1994-07-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0823107A true JPH0823107A (en) 1996-01-23

Family

ID=15575199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15402294A Pending JPH0823107A (en) 1994-07-06 1994-07-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0823107A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1072767A (en) * 1996-08-28 1998-03-17 N C Ee:Kk Device for matching pattern of cloth
WO2020137931A1 (en) * 2018-12-27 2020-07-02 京セラ株式会社 Tandem diode, electrical circuit, and electrical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1072767A (en) * 1996-08-28 1998-03-17 N C Ee:Kk Device for matching pattern of cloth
WO2020137931A1 (en) * 2018-12-27 2020-07-02 京セラ株式会社 Tandem diode, electrical circuit, and electrical device
CN113196502A (en) * 2018-12-27 2021-07-30 京瓷株式会社 Series diode, circuit and electric device

Similar Documents

Publication Publication Date Title
JPS6336566A (en) Semiconductor device
JP3369391B2 (en) Dielectric separated type semiconductor device
EP0385450B1 (en) Semiconductor device with MIS capacitor
KR920003438B1 (en) Programmable bonding pad with sandwitched wilicon oxide and silicon nitride layers
US4524376A (en) Corrugated semiconductor device
US5880517A (en) Microwave power transistor having matched impedance with integrated DC blocking capacitor and manufacturing method therefor
US4949150A (en) Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
US10263093B2 (en) Optoelectronic semiconductor device and fabrication method thereof
JPH0823107A (en) Semiconductor device
US5610434A (en) Mesa semiconductor structure
US4238763A (en) Solid state microwave devices with small active contact and large passive contact
CN112420630B (en) Stacked bonding IGBT device
CN111933744B (en) Schottky diode packaging structure and preparation method thereof
KR20230065144A (en) A semiconductor device and process for making same
JPH104100A (en) Electronic part
JP2850766B2 (en) Semiconductor device
JP2001257211A (en) Method of manufacturing diode
JP2007227711A (en) Semiconductor resistive element, and module having this semiconductor resistive element
KR100518059B1 (en) switching diode and its manufacturing method
KR100278424B1 (en) Thin active layer semiconductor device with high breakdown voltage
JP2737654B2 (en) Manufacturing method of integrated circuit
CN112151601A (en) Semiconductor device and method for manufacturing the same
CN114695278A (en) Semiconductor device and preparation method thereof
JP2005340484A (en) Semiconductor device and manufacturing method thereof
CN112071899A (en) Semiconductor structure and manufacturing method thereof