JPH08223131A - データ多重分離装置 - Google Patents

Abstract

(57)【要約】 【目的】 ビデオ信号又は音声信号に対して、チャネル
間で遅延補償を行う必要のないＬＳＤやＨＳＤなどを遅
延補償せずに多重・分離出力する。 【構成】 分離回路１０は入力ＣＨ１受信データＨから
プロセッサ１によって設定されたデータの分離仕様情報
Ｃに従いデータの分離を行いＬＳＤ（Ｕ２）とＭＬＰ
（Ｖ２）とを選択回路１２に与える。分離回路１１は入
力ＣＨ２受信データＫからプロセッサ１によって設定さ
れた情報Ｃに従いデータの分離を行いＨＳＤ（Ｗ２）と
Ｈ−ＭＬＰ（Ｘ２）とを選択回路１２に与える。選択回
路１２はプロセッサ１からの遅延選択制御信号Ｙが０の
場合には分離回路１０、１１からのＬＳＤ（Ｕ２）とＭ
ＬＰ（Ｖ２）とＨＳＤ（Ｗ２）とＨ−ＭＬＰ（Ｘ２）と
を選択出力する。一方信号Ｙが１の場合には遅延補償後
ＬＳＤ（Ｕ１）と補償後ＭＬＰ（Ｖ１）と補償後ＨＳＤ
（Ｗ１）と補償後Ｈ−ＭＬＰ（Ｘ１）とを選択出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ多重分離装置に関
し、例えば、テレビ電話システムやテレビ会議システム
などにおける装置に適用し得るものである。

【０００２】

【従来の技術】テレビ電話システムやテレビ会議システ
ムの実現において、マルチメディアの多重・分離に関す
る仕様がＩＴＵ−Ｔ勧告Ｈ．２２１で勧告されている。
このＩＴＵ−Ｔ勧告Ｈ．２２１では、次のようなメディ
アが定義されている。このメディアとしては、例えば、
音声、映像、低速データ（ＬＳＤ：Ｌｏｗ Ｓｐｅｅｄ
Ｄａｔａ）（３００ｂｐｓ〜６４ｋｂｐｓ、固定速度又
は可変速度）、高速データ（ＨＳＤ：Ｈｉｇｈ Ｓｐｅ
ｅｄ Ｄａｔａ）（６４ｋｐｓ〜３８４ｋｂｐｓ、固定
速度又は可変速度）、低速ＭＬＰ（Ｍｕｌｔｉ Ｌａｙ
ｅｒｅｄ Ｐｒｔｏｃｏｌ）データ（４ｋｂｐｓ〜６．
４ｋｂｐｓ、固定速度又は可変速度）、高速ＭＬＰ（Ｈ
−ＭＬＰ）データ（６２．４ｋｂｐｓ〜３８４ｋｂｐ
ｓ、固定速度又は可変速度）などが定義されている。

【０００３】上記Ｈ．２２１に従い６４ｋｂｐｓのＢチ
ャネルをＡＶ（オーディオ・ビジュアル）システムに用
いる場合のフレーム構成には、ＦＡＳ（Ｆｒａｍｅ Ａ
ｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）、ＢＡＳ（Ｂｉｔｒ
ａｔｅ ＡｌｉｇｎｍｅｎｔＳｉｇｎａｌ）などの信号
が含まれている。このＦＡＳはフレーム及びマルチフレ
ーム同期をとるための信号である。ＢＡＳは多重方法を
表す信号である。

【０００４】図２はＩＳＤＮ回線からマルチメディアデ
ータを取り込んで多重分離出力する装置の機能構成図で
ある。この図２において、ＩＳＤＮ回線のチャネル１回
線部からのデータと、チャネル２回線部からのデータと
は同期回路１００に取り込まれると、フレーム同期が取
られると共に、それぞれのデータからＢＡＳとＦＡＳと
が抽出すると共に、受信データは遅延補償回路２００に
与えられる。この抽出によって得られた信号からチャネ
ル間の遅延量が算出される。一般にはネットワーク上で
はチャネル間の相対遅延時間は０に保たれていないの
で、遅延を補償するために、このような遅延量の算出を
行うものである。

【０００５】遅延補償回路２００は求めたチャネル間の
遅延量から、チャネル間の遅延をなくすように補償し、
遅延補償したチャネル１のデータとチャネル２のデータ
とを多重・分離回路３００に与える。多重・分離回路３
００は遅延補償されたチャネル１のデータとチャネル２
のデータとを多重し、内部の分離回路で音声信号とビデ
オデータと、ＬＳＤデータと、ＭＬＰデータと、ＨＳＤ
データと、Ｈ−ＭＬＰデータとに分離して出力するもの
である。

【０００６】この図２のような構成で従来のＨ．２２１
を適用したマルチメディア端末装置はマルチメディアデ
ータを多重・分離していた。

【０００７】

【発明が解決しようとする課題】ところで、音声データ
やビデオデータなどはチャネル間の遅延補償を行う必要
がある。これは映像と音声とが同期した状態で視聴する
必要があるからである。しかしながら、チャネル１受信
データやチャネル２受信データに含まれているＬＳＤ
や、ＨＳＤや、ＭＬＰデータや、Ｈ−ＭＬＰデータなど
は、ビデオデータや音声データに同期させる必要がある
データに対しては、遅延補償をする必要があるが、ビデ
オデータや音声データに同期させる必要がなければ、一
般に遅延補償を行う必要がない。

【０００８】つまり、ビデオデータ又は音声データに対
して、ＬＳＤや、ＨＳＤや、ＭＬＰデータや、Ｈ−ＭＬ
Ｐデータなどを遅延補償する必要がないにも関わらず、
従来はそのような配慮で処理する装置は実現されていな
かった。

【０００９】このため、遅延補償をする必要がないＬＳ
Ｄや、ＨＳＤや、ＭＬＰデータや、Ｈ−ＭＬＰデータな
どに対して、遅延補償を行うことによって最大１２８０
ｍｓｅｃ程度の遅延を生じ、受信データの多重・分離出
力が遅れるという問題があった。

【００１０】以上のようなことから、ビデオデータ又は
音声データに対して、チャネル間で遅延補償を行う必要
のないＬＳＤや、ＨＳＤや、ＭＬＰデータや、Ｈ−ＭＬ
Ｐデータなどを遅延補償しないように多重・分離出力す
るデータ多重分離装置の提供が要請されていた。

【００１１】

【課題を解決するための手段】そこで、本発明は、音声
信号又はビデオ信号と、データ又は制御信号と、データ
多重分離仕様情報とがフレーム化されたフレーム信号を
受信しフレーム同期をとって受信データを出力する同期
回路を複数チャネル分備え、複数の同期回路の出力デー
タに対するチャネル間の遅延補償を行いチャネル間の同
期をとる遅延補償回路と、チャネル間の同期をとった後
のデータに対してチャネル間のデータ多重とデータ分離
とを行って、音声信号又はビデオ信号と、データ又は制
御信号とをパラレル出力する多重・分離回路とを備えた
データ多重分離装置において、以下の特徴的な構成で上
述の課題を解決するものである。

【００１２】つまり、本発明は、上記各同期回路の出力
データからデータ又は制御信号を抽出する抽出手段と、
この抽出手段によって抽出されたデータ又は制御信号
と、上記多重・分離回路から出力されるデータ又は制御
信号とのいずれかを選択出力する選択出力手段と、上記
各同期回路で検出されるデータ多重分離仕様情報と、受
信データの内容から判断して、上記音声信号又はビデオ
信号に同期させたデータ又は信号を出力させる場合は、
上記多重・分離回路から出力される遅延補償処理後のデ
ータ又は制御信号を選択出力させる制御を上記選択出力
手段に対して行い、上記音声信号又はビデオ信号には無
関係にデータ又は信号を出力させる場合には、上記抽出
手段から出力される遅延補償処理を行っていないデータ
又は制御信号を選択出力させる制御を上記選択出力手段
に対して行う制御手段とを備えたものである。

【００１３】

【作用】本発明の構成によれば、制御手段の判断によっ
て、音声信号又はビデオ信号に同期させた遅延補償処理
後のデータ又は制御信号を選択出力させたい場合は、選
択出力手段を制御して多重・分離回路から出力されるデ
ータ又は制御信号を選択出力することができる。

【００１４】また、制御手段の判断によって、音声信号
又はビデオ信号には無関係にデータ又は信号を出力させ
たい場合は、選択出力手段を制御して抽出手段から出力
される遅延補償処理を行っていないデータ又は制御信号
を選択出力させることができるのである。

【００１５】このような構成によって、遅延補償を行う
必要のない場合のデータ又は制御信号を短時間に選択出
力することができる。

【００１６】

【実施例】次に本発明の好適な実施例を図面を用いて説
明する。図１は本発明の一実施例のマルチメディアデー
タ多重・分離装置の機能構成図である。この図１におい
て、マルチメディアデータ多重・分離装置は、プロセッ
サ１と、チャネル（ＣＨ）１同期回路２と、チャネル
（ＣＨ）２同期回路３と、チャネル（ＣＨ）１メモリコ
ントローラ４と、チャネル（ＣＨ）１メモリ回路５と、
チャネル（ＣＨ）２メモリコントローラ６と、チャネル
（ＣＨ）メモリ回路７と、多重回路８と、分離回路９〜
１１と、選択回路１２とから構成されている。

【００１７】このマルチメディアデータ多重・分離装置
において特徴的な構成は、分離回路１０〜１１と、選択
回路１２とを備えることである。

【００１８】プロセッサ１は、通信速度情報Ａと、使用
するチャネル数情報Ｂとをチャネル（ＣＨ）１同期回路
２と、チャネル（ＣＨ）２同期回路３と、多重回路８と
に与える。更に、プロセッサ１は、受信データに含まれ
るＢＡＳとＦＡＳとから求めたデータの分離仕様情報Ｃ
と、通信速度情報Ａと、使用するチャネル数情報Ｂとを
分離回路９、１０、１１とに与える。更にまた、プロセ
ッサ１は、チャネル（ＣＨ）１書込み／読出し開始信号
Ｄをチャネル（ＣＨ）１メモリコントローラ４に与え、
チャネル（ＣＨ）２書込み／読出し開始信号Ｅをチャネ
ル（ＣＨ）２メモリコントローラ６に与える。

【００１９】また、プロセッサ１は、ＬＳＤ、ＨＳＤ、
ＭＬＰデータ、Ｈ−ＭＬＰデータなどを遅延させる必要
があるものであるか否かを、ビデオデータ、音声データ
などとの関係から判断して、必要に応じて遅延選択制御
信号Ｙを生成して選択回路１２に与える。即ち、ビデオ
データ又は音声データに対して同期させるべきデータで
あるか、それとも同期させる必要のないものであるか否
かを判断して遅延選択制御信号Ｙを出力するものであ
る。

【００２０】チャネル（ＣＨ）１同期回路２は、プロセ
ッサ１によって設定された通信速度及びチャネル数に従
って、チャネル（ＣＨ）１回線受信データ（ＲＤ１）入
力からフレーム同期をとり、チャネル（ＣＨ）１のＦＡ
Ｓ、ＢＡＳ（Ｆ）とを抽出し、更にチャネル（ＣＨ）１
受信割り込み信号Ｇを生成してプロセッサ１に与えるも
のである。更に、チャネル（ＣＨ）１受信データＨを抽
出し、チャネル（ＣＨ）１メモリコントローラ４と、分
離回路１０とに与えるものである。

【００２１】チャネル（ＣＨ）２同期回路３は、プロセ
ッサ１によって設定された通信速度及びチャネル数に従
って、チャネル（ＣＨ）２回線受信データ（ＲＤ２）入
力からフレーム同期をとり、チャネル（ＣＨ）２のＦＡ
Ｓ、ＢＡＳ（Ｉ）とを抽出し、更にチャネル（ＣＨ）２
受信割り込み信号Ｊを生成してプロセッサ２に与えるも
のである。更に、チャネル（ＣＨ）２受信データＫを抽
出し、チャネル（ＣＨ）２メモリコントローラ７と、分
離回路１１とに与えるものである。

【００２２】チャネル（ＣＨ）１メモリコントローラ４
は、プロセッサ１によって設定されたチャネル（ＣＨ）
１書込み／読出し開始信号Ｄがイネーブル状態の場合に
は、チャネル（ＣＨ）１受信データＨを書き込みデータ
Ｌとしてチャネル（ＣＨ）１メモリ５に書き込む。ま
た、チャネル１とチャネル２とがイネーブル状態の場合
は、チャネル（ＣＨ）１メモリ５からデータＭを読み出
させて、このデータに対して遅延補償を行い、遅延補償
後チャネル（ＣＨ）１受信データＮを出力して多重回路
８に与えるものである。

【００２３】チャネル（ＣＨ）２メモリコントローラ７
は、プロセッサ２によって設定されたチャネル（ＣＨ）
書込み／読出し開始信号Ｅがイネーブル状態の場合に
は、チャネル（ＣＨ）２受信データＫを書き込みデータ
Ｏとしてチャネル（ＣＨ）２メモリ７に書き込む。ま
た、チャネル１とチャネル２とがイネーブル状態の場合
は、チャネル（ＣＨ）２メモリ７からデータＰを読み出
させて、このデータに対して遅延補償を行い、遅延補償
後チャネル（ＣＨ）２受信データＱを出力して多重回路
８に与えるものである。

【００２４】多重回路８は、遅延補償後チャネル（Ｃ
Ｈ）１受信データＮと、遅延補償後チャネル（ＣＨ）２
受信データＱとを多重して、遅延補償後多重データＲを
生成して分離回路９に与えるものである。尚、この遅延
補償後多重データＲは、プロセッサ１によって設定され
たチャネル数が１の場合には、遅延補償後多重データＮ
となるが、プロセッサ１によって設定されたチャネル数
が２の場合には、遅延補償後チャネル（ＣＨ）１受信デ
ータＮと、遅延補償後チャネル（ＣＨ）２受信データＱ
とを多重したものとなる。

【００２５】分離回路９は、遅延補償後多重データＲを
与えられると、プロセッサ１によって設定されたデータ
の分離仕様情報Ｃに従いデータの分離を行い、受信音声
データＳと、受信ビデオデータＴと、遅延補償後ＬＳＤ
（Ｕ１）と、遅延補償後ＭＬＰデータ（Ｖ１）、遅延補
償後ＨＳＤ（Ｗ１）と、遅延補償後Ｈ−ＭＬＰデータ
（Ｘ１）とを出力し、しかも遅延補償後ＬＳＤ（Ｕ１）
と、遅延補償後ＭＬＰデータ（Ｖ１）、遅延補償後ＨＳ
Ｄ（Ｗ１）と、遅延補償後Ｈ−ＭＬＰデータ（Ｘ１）と
は選択回路１２に与えるものである。

【００２６】分離回路１０は、入力チャネル（ＣＨ）１
受信データＨからプロセッサ１によって設定されたデー
タの分離仕様情報Ｃに従いデータの分離を行い、ＬＳＤ
（Ｕ２）と、ＭＬＰデータ（Ｖ２）とを出力して選択回
路１２に与えるものである。この点は本発明の特徴的な
ところの一つであり、遅延補償をする必要の無い場合、
即ち、チャネル１又は２だけの受信の場合は遅延補償を
する必要がないので、遅延補償をすることなく、即座に
選択回路１２に与えることができるものである。

【００２７】分離回路１１は、入力チャネル（ＣＨ）２
受信データＫからプロセッサ１によって設定されたデー
タの分離仕様情報Ｃに従いデータの分離を行い、ＨＳＤ
（Ｗ２）と、Ｈ−ＭＬＰデータ（Ｘ２）とを出力して選
択回路１２に与えるものである。この点も本発明の特徴
的なところの一つであり、遅延補償をする必要の無い場
合、即ち、チャネル１又は２だけの受信の場合は遅延補
償をする必要がないので、遅延補償をすることなく、即
座に選択回路１２に与えることができるものである。

【００２８】選択回路１２は、遅延補償後ＬＳＤ（Ｕ
１）と、遅延補償後ＭＬＰデータ（Ｖ１）、遅延補償後
ＨＳＤ（Ｗ１）と、遅延補償後Ｈ−ＭＬＰデータ（Ｘ
１）と、ＬＳＤ（Ｕ２）と、ＭＬＰデータ（Ｖ２）と、
ＨＳＤ（Ｗ２）と、Ｈ−ＭＬＰデータ（Ｘ２）とを与え
られると、プロセッサ１から与えられる遅延選択制御信
号Ｙが０（遅延補償無し制御）の場合には、分離回路１
０、１１からのＬＳＤ（Ｕ２）と、ＭＬＰデータ（Ｖ
２）と、ＨＳＤ（Ｗ２）と、Ｈ−ＭＬＰデータ（Ｘ２）
とを選択して出力する。一方、プロセッサ１から与えら
れる遅延選択制御信号Ｙが１（遅延補償有り制御）の場
合には、遅延補償後ＬＳＤ（Ｕ１）と、遅延補償後ＭＬ
Ｐデータ（Ｖ１）、遅延補償後ＨＳＤ（Ｗ１）と、遅延
補償後Ｈ−ＭＬＰデータ（Ｘ１）とを選択出力するもの
である。

【００２９】以上のような構成によって、ビデオデータ
又は音声データに対して、チャネル間で遅延補償を行う
必要のないＬＳＤや、ＨＳＤや、ＭＬＰデータや、Ｈ−
ＭＬＰデータなどを遅延補償しないように多重・分離出
力するものである。

【００３０】（装置の動作）： 次に図１の装置の動
作を説明する。先ず最初は１チャネルで受信を開始する
ときの開始動作を説明する。そこで、プロセッサ１は通
信速度情報Ａと、使用するチャネル数情報Ｂと、データ
の分離仕様情報Ｃと、チャネル（ＣＨ）１書込み／読出
し開始信号Ｄと、チャネル（ＣＨ）２書込み／読出し開
始信号Ｅと、遅延選択制御信号Ｙとが必要な各回路に与
えられて、初期設定が行われる。これらの設定によっ
て、まもなくチャネル（ＣＨ）１回線受信データ（ＲＤ
１）入力からチャネル（ＣＨ）１同期回路２でフレーム
同期をとられる。

【００３１】このフレーム同期が確立されると、チャネ
ル（ＣＨ）１受信割り込み信号Ｇが生成され、プロセッ
サ１に対してチャネル（ＣＨ）１のＦＡＳ、ＢＡＳ
（Ｆ）が与えられる。この後に順次発生する割り込み信
号Ｇによって得たＦＡＳ、ＢＡＳ（Ｆ）を参照して、プ
ロセッサ１でデータの分離仕様情報Ｃが生成され、分離
回路９〜１１に与えられる。

【００３２】チャネル（ＣＨ）１受信データＨの供給に
よってチャネル（ＣＨ）１メモリコントローラ４はチャ
ネル（ＣＨ）１書込み／読出し開始信号Ｄがイネーブル
状態で与えられると、チャネル（ＣＨ）１受信データＨ
はチャネル（ＣＨ）１メモリ６に順次書き込まれる。こ
こで、今は１チャネル通信が選択されているのであるか
ら、チャネル（ＣＨ）１書込み／読出し開始信号Ｄのチ
ャネル（ＣＨ）１メモリコントローラ４への供給に連動
して、チャネル（ＣＨ）１メモリ５からデータＭが読み
出されて、遅延補償後チャネル（ＣＨ）１受信データＮ
が出力され、多重回路８に与えられる。

【００３３】この多重回路８では遅延補償後チャネル
（ＣＨ）１受信データＮが遅延補償後多重データＲとし
て出力され、分離回路９に与えられると分離仕様情報Ｃ
の仕様に従って、音声データＳ、ビデオデータＴ、遅延
補償後ＬＳＤ（Ｕ１）と、遅延補償後ＭＬＰデータ（Ｖ
１）、遅延補償後ＨＳＤ（Ｗ１）と、遅延補償後Ｈ−Ｍ
ＬＰデータ（Ｘ１）とが出力される。遅延補償後ＬＳＤ
（Ｕ１）と、遅延補償後ＭＬＰデータ（Ｖ１）、遅延補
償後ＨＳＤ（Ｗ１）と、遅延補償後Ｈ−ＭＬＰデータ
（Ｘ１）とは、選択回路１２に与えられると、ＬＳＤ
（Ｕ）、ＭＬＰ（Ｖ）、ＨＳＤ（Ｗ）、Ｈ−ＭＬＰ
（Ｘ）が出力されるのである。

【００３４】（２チャネルによる通信）： 次に通信
中に、ＢＡＳの監視によってプロセッサ１においてチャ
ネル数が１から２チャネルに変更がされることが検出さ
れると、使用するチャネル数情報Ｂが変更され、この情
報が各回路に与えられる。次いでチャネル（ＣＨ）２同
期回路３でチャネル（ＣＨ）２回線受信データ（ＲＤ
２）入力からフレーム同期がとられ、このフレーム同期
が確立されると、チャネル（ＣＨ）２受信割り込み信号
Ｊが生成され、プロセッサ１に対してチャネル（ＣＨ）
２のＦＡＳ、ＢＡＳ（Ｉ）が与えられる。この後に順次
発生する割り込み信号Ｇによって得たＦＡＳ、ＢＡＳ
（Ｆ）が参照されて、プロセッサ１でチャネル１、２間
のデータの遅延差が求められる。

【００３５】これによってプロセッサ１はチャネル（Ｃ
Ｈ）１書込み／読出し開始信号Ｄを解除し、プロセッサ
１は先行するチャネルの書込み／読出し開始信号Ｅ又は
Ｄをイネーブル状態にしてチャネル（ＣＨ）２メモリコ
ントローラ６又はチャネル（ＣＨ）１メモリコントロー
ラ４に与える。更に、これによって、先行するチャネル
１又は２の回線受信データＬ又はＯはチャネル（ＣＨ）
１メモリ５又はチャネル（ＣＨ）２メモリ７に書き込ま
れる。

【００３６】また、遅れているチャネルのフレーム番号
をＦＡＳによって判断し、先行するチャネルの書込み／
読出し開始信号Ｄ又はＥをイネーブル状態にしたフレー
ム番号と一致したときに、遅れているチャネルの書込み
／読出し開始信号Ｄ又はＥをイネーブル状態にさせる。
これによって遅れているチャネルのデータＬ又はＯはチ
ャネル（ＣＨ）１メモリ又はチャネル（ＣＨ）２メモリ
７に書き込まれる。

【００３７】次にチャネル１及び２の書込み／読出し開
始信号Ｄ及びＥがイネーブル状態になると、チャネル
（ＣＨ）１メモリコントローラ４及びチャネル（ＣＨ）
２メモリコントローラ６はチャネル（ＣＨ）１メモリ５
及びチャネル（ＣＨ）２メモリ７に対してデータＭ、Ｐ
を読み出させて、これらのデータから遅延補償後チャネ
ル（ＣＨ）１受信データＮと遅延補償後チャネル（Ｃ
Ｈ）２受信データＱとを多重回路８へ出力するものであ
る。

【００３８】遅延補償後チャネル（ＣＨ）１受信データ
Ｎと遅延補償後チャネル（ＣＨ）２受信データＱとは、
多重回路８で多重され、遅延補償後多重データＲが得ら
れ、分離回路９に与えられる。この遅延補償後多重デー
タＲは分離回路９でデータの分離仕様情報Ｃに従いデー
タの分離を行い、音声データＳとビデオデータＴとを出
力すると共に、ＬＳＤ（Ｕ１）と、ＭＬＰデータ（Ｖ
１）と、ＨＳＤ（Ｗ１）と、Ｈ−ＭＬＰデータ（Ｘ１）
とも分離出力され、選択回路１２に与えられる。

【００３９】一方、分離回路１０でも入力チャネル（Ｃ
Ｈ）１受信データＨからプロセッサ１によって設定され
たデータの分離仕様情報Ｃに従ってデータの分離が行わ
れ、ＬＳＤ（Ｕ２）と、ＭＬＰデータ（Ｖ２）とが出力
され選択回路１２に与えられる。これらのＬＳＤ（Ｕ
２）と、ＭＬＰデータ（Ｖ２）とは遅延補償されていな
いデータとして選択回路１２に与えられるものである。

【００４０】更に、分離回路１１でも入力チャネル（Ｃ
Ｈ）２受信データＫからプロセッサ１によって設定され
たデータの分離仕様情報Ｃに従ってデータの分離が行わ
れ、ＨＳＤ（Ｗ２）と、Ｈ−ＭＬＰデータ（Ｘ２）とが
分離出力されて選択回路１２に与えられる。これらのＨ
ＳＤ（Ｗ２）と、Ｈ−ＭＬＰデータ（Ｘ２）とは遅延補
償されていないデータとして選択回路１２に与えられる
ものである。

【００４１】選択回路１２ではプロセッサ１から与えら
れる遅延選択制御信号Ｙが０（遅延補償無し制御）の場
合、即ち、ビデオデータや音声データなどに同期させる
必要が無い場合には、分離回路１０、１１からのＬＳＤ
（Ｕ２）と、ＭＬＰデータ（Ｖ２）と、ＨＳＤ（Ｗ２）
と、Ｈ−ＭＬＰデータ（Ｘ２）とが選択されて、ＬＳＤ
（Ｕ）とＭＬＰデータ（Ｖ）とＨＳＤ（Ｗ）とＨ−ＭＬ
Ｐデータ（Ｘ）とが出力される。これによって、遅延補
償処理による遅延無しで出力することができるのであ
る。

【００４２】また、プロセッサ１から選択回路１２に与
えられる遅延選択制御信号Ｙが１（遅延補償有り制御）
の場合、ビデオデータや音声データなどに同期したデー
タとして取り出す場合には、遅延補償後ＬＳＤ（Ｕ１）
と、遅延補償後ＭＬＰデータ（Ｖ１）、遅延補償後ＨＳ
Ｄ（Ｗ１）と、遅延補償後Ｈ−ＭＬＰデータ（Ｘ１）と
が選択出力される。これによって、ビデオデータや音声
データなどに同期したデータを選択出力することができ
るのである。

【００４３】（実施例の効果）： 以上の実施例によ
れば、ビデオデータや音声データなどに同期し、遅延補
償したＬＳＤ、ＨＳＤ、ＭＬＰデータ、Ｈ−ＭＬＰデー
タなどを得たいときにはプロセッサ１が遅延選択制御信
号Ｙとして０を選択回路１２に与えれば選択出力するこ
とができ、また、ビデオデータや音声データなどに同期
しない、遅延補償を必要としない場合は、プロセッサ１
が遅延選択制御信号Ｙとして１を選択回路１２に与えれ
ば選択出力することができるのである。この場合には、
遅延時間０で出力することができるのである。

【００４４】このような構成によって、遅延補償を行う
必要のない場合のデータを短時間に選択出力することが
できる。

【００４５】（他の実施例）： （１）尚、以上の実
施例においては、ＩＳＤＮ回線から２チャネルの信号を
受信して多重分離する装置において説明したが、このチ
ャネル数は３以上のチャネル数であっても適用すること
ができる。即ち、チャネル信号ごとに同期回路、メモリ
コントローラ、メモリなどを備えることで実現すること
ができる。

【００４６】（２）また、ＩＴＵ−Ｔ勧告Ｈ．２２１の
仕様による、ＬＳＤ、ＨＳＤ、ＭＬＰデータ、Ｈ−ＭＬ
Ｐデータなどのデータに限るものではなく、他に受信側
の動作を制御するための制御信号であってもよい。

【００４７】（３）更に、マルチメディアデータ多重・
分離装置への適用だけでなく、送信と受信機能を備える
伝送装置へも適用することができる。

【００４８】（４）更にまた、プロセッサ１は、具体的
には、ＣＰＵや、ＲＯＭ、ＲＡＭなどから構成され、チ
ャネル間の遅延量の算出や、通信速度情報Ａの生成・制
御と、使用するチャネル数情報Ｂの生成・制御と、デー
タの分離仕様情報Ｃの生成・制御と、書込み／読出し開
始信号Ｄ、Ｅの生成・制御と、遅延選択制御信号Ｙの生
成・制御などを行うことが、小形化を図り、機能性を高
める上で好ましい。

【００４９】（５）また、メモリ５、７は、マルチポー
トメモリを使用することが書き込み、読み出し性能を高
め、遅延補償速度性能を高める上で好ましい。

【００５０】

【発明の効果】以上述べた様に本発明は、抽出手段で複
数の同期回路の出力データからデータ又は制御信号を抽
出し、選択出力手段で抽出手段によって抽出されたデー
タ又は制御信号と、上記多重・分離回路から出力される
データ又は制御信号とのいずれかを選択出力するため
に、制御手段で、各同期回路で検出されるデータ多重分
離仕様情報と、受信データの内容から判断して、上記音
声信号又はビデオ信号に同期させたデータ又は信号を出
力させる場合は、上記多重・分離回路から出力される遅
延補償処理後のデータ又は制御信号を選択出力させる制
御を上記選択出力手段に対して行い、上記音声信号又は
ビデオ信号には無関係にデータ又は信号を出力させる場
合には、上記抽出手段から出力される遅延補償処理を行
っていないデータ又は制御信号を選択出力させる制御を
上記選択出力手段に対して行うように構成したのでもの
である。

【００５１】このような構成を採ることによって、ビデ
オ信号又は音声信号に対して、チャネル間で遅延補償を
行う必要のないデータ又は制御信号を遅延無しに短時間
で多重分離出力することができるデータ多重分離装置を
実現することができる。

【図面の簡単な説明】

【図１】本発明の実施例のマルチメディア多重・分離装
置の機能構成図である。

【図２】従来例のマルチメディア多重・分離装置の機能
構成図である。

【符号の説明】

１…プロセッサ、２…チャネル（ＣＨ）１同期回路、３
…チャネル（ＣＨ）２同期回路、４…チャネル（ＣＨ）
１メモリコントローラ、５…チャネル（ＣＨ）１メモ
リ、６…チャネル（ＣＨ）２メモリコントローラ、７…
チャネル（ＣＨ）２メモリ、８…多重回路、９、１０、
１１…分離回路、１２…選択回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/081

Claims (2)

【特許請求の範囲】
1. 【請求項１】 音声信号又はビデオ信号と、データ又は
   制御信号と、データ多重分離仕様情報とがフレーム化さ
   れたフレーム信号を受信しフレーム同期をとって受信デ
   ータを出力する同期回路を複数チャネル分備え、複数の
   同期回路の出力データに対するチャネル間の遅延補償を
   行いチャネル間の同期をとる遅延補償回路と、チャネル
   間の同期をとった後のデータに対してチャネル間のデー
   タ多重とデータ分離とを行って、音声信号又はビデオ信
   号と、データ又は制御信号とをパラレル出力する多重・
   分離回路とを備えたデータ多重分離装置において、 上記各同期回路の出力データからデータ又は制御信号を
   抽出する抽出手段と、 この抽出手段によって抽出されたデータ又は制御信号
   と、上記多重・分離回路から出力されるデータ又は制御
   信号とのいずれかを選択出力する選択出力手段と、 上記各同期回路で検出されるデータ多重分離仕様情報
   と、受信データの内容から判断して、上記音声信号又は
   ビデオ信号に同期させたデータ又は信号を出力させる場
   合は、上記多重・分離回路から出力される遅延補償処理
   後のデータ又は制御信号を選択出力させる制御を上記選
   択出力手段に対して行い、上記音声信号又はビデオ信号
   には無関係にデータ又は信号を出力させる場合には、上
   記抽出手段から出力される遅延補償処理を行っていない
   データ又は制御信号を選択出力させる制御を上記選択出
   力手段に対して行う制御手段とを備えたことを特徴とす
   るデータ多重分離装置。
2. 【請求項２】 上記データ多重分離仕様情報は、ビット
   レートアロケーション信号であり、上記データは、低速
   データ又は高速データと、マルチレイヤードプロトコル
   データとであり、 上記遅延補償回路は、メモリ回路とメモリコントロール
   回路とから構成されていることを特徴とする請求項１記
   載のデータ多重分離装置。