JPH06303552A - 多重化・分離制御回路 - Google Patents

多重化・分離制御回路

Info

Publication number
JPH06303552A
JPH06303552A JP5085948A JP8594893A JPH06303552A JP H06303552 A JPH06303552 A JP H06303552A JP 5085948 A JP5085948 A JP 5085948A JP 8594893 A JP8594893 A JP 8594893A JP H06303552 A JPH06303552 A JP H06303552A
Authority
JP
Japan
Prior art keywords
audio
video
delay
signal
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5085948A
Other languages
English (en)
Inventor
Kazuhiko Nakamura
和彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5085948A priority Critical patent/JPH06303552A/ja
Priority to DE69321558T priority patent/DE69321558T2/de
Priority to EP93118046A priority patent/EP0598295B1/en
Priority to US08/149,944 priority patent/US5351090A/en
Priority to CA002102928A priority patent/CA2102928C/en
Publication of JPH06303552A publication Critical patent/JPH06303552A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 映像信号に対する音声信号の遅延を0に保つ
多重化・分離回路を実現する。 【構成】 映像信号の特定のラインにおいて、映像信号
aと音声信号bの遅延が規定値になるように映像遅延器
101、音声遅延器103にて調整した上で音声信号デ
ータを映像信号に多重化回路102にて多重化し、ま
た、分離制御装置においては前記特定ラインにおける映
像信号と音声信号の遅延量を基準にして映像信号と音声
信号の遅延量を映像遅延器108、音声遅延器109に
て調整し、両者の同時性を回復する。あらかじめこの特
定のラインもしくは遅延量を固定することが困難な場合
には、前記特定映像ラインと規定遅延量の少なくとも一
方を音声データとは別に映像信号に多重化して伝送し、
これらを用いて、映像信号と音声信号との遅延量を調整
し、両者の同時性を回復する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタル映像信号の同
期期間にデジタル音声信号を多重化して伝送する伝送方
式に於ける多重化及び分離回路に関するものである。
【0002】
【従来の技術】デジタル映像信号にデジタル音声信号を
多重化して伝送する伝送方式として、デジタル映像信号
の水平及び垂直同期期間にデジタル音声信号を時間軸多
重して伝送する方法があり、デジタル映像機器間のイン
タフェースとして規格化作業が進んでいる(SMPTE
259M)。
【0003】このような伝送方式においては、映像信号
1ライン間に入力した音声信号を次あるいはそれ以降の
水平同期期間に多重化して伝送するため、音声信号のバ
ッファRAMが必要になる。コンポジット映像信号に於
いては、同期信号期間のシンクチップレベル部分に音声
信号データの多重化を行うが、シンクチップレベル部分
が狭い等価パルス期間が存在し、この期間では一般的に
音声信号データの多重化を行わず、この期間に伝される
べき音声信号データを垂直同期期間にまとめて伝送する
為、図3に示すようにバッファRAM内の音声信号デー
タ量が大きく変動する。さらに、24ビットの音声を伝
送する場合には、各水平同期期間には音声1チャンネル
につき3サンプルの音声データしか伝送するスペースが
なく、1水平ラインでの平均入力音声データ量が約3.
05サンプルである事から、20ラインに1サンプル分
の音声データがバッファRAMに蓄えられ、これが垂直
同期期間にまとめて送られ、バッファRAMのデータ量
変動はさらに大きくなる。また、コンポーネント映像信
号に於いても、映像信号のスイッチングを行うライン付
近では音声信号の多重化を行わないのが一般的であり、
やはりバッファRAM内の音声信号データ量に変動が生
じる。
【0004】従来、このバッファRAM内の音声データ
量の変動に対して、受信側では大きめのバッファRAM
を用意して図2に示す様な制御回路を用いていた。音声
の多重化されたデジタル映像信号Aは、音声データ分離
回路1及び同期信号分離回路2に入力され、音声データ
分離回路1では音声データBが、同期信号分離回路2で
は同期信号Cがそれぞれ検出分離される。音声データB
は音声データデフォーマッタ3で通常のパラレルデータ
Dにデフォーマットされ、書き込みクロックEと共にバ
ッファRAM4に入力される。バッファRAM4はライ
トアドレスカウンタ4a、リードアドレスカウンタ4
b、及びリード用とライト用の2つのポートを持つRA
M4cとから構成され、書き込みクロックEによってラ
イトアドレスカウンタ4aが、また、読み出しクロック
Fによってリードアドレスカウンタ4bがそれぞれイン
クリメントされる。音声出力回路5は音声クロックIに
同期してバッファRAM4からパラレル音声データGを
読み出しクロックFによって読み出し、AES/EBU
等のフォーマットに変換してシリアルデジタル音声信号
Hとして出力する。
【0005】一方同期信号Cは、フィールドタイミング
検出生回路6に入力され、映像信号のライン、フィール
ド、フレーム等が検出され、例えば音声フレーム周期
毎、即ち音声サンプリング数が正に整数となる映像フィ
ールド周期毎に1つのパルスがフィールドタイミング信
号Jとして出力される。アドレス差計算回路7では、リ
ードアドレスカウンタ4aからのリードアドレスKとラ
イトアドレスカウンタ4bからのライトアドレスLのア
ドレス差(L−K)を計算し、バッファRAMデータ量
検査回路8では、フィールドタイミングJのタイミング
でアドレス差(L−K)が外部より設定された規定値P
と異なる場合には、リードアドレスカウンタ4bにプリ
セットパルスMを出力する。これにより、リードアドレ
ス設定回路9にて計算されたライトアドレスLから規定
値Pを引いたリードアドレスプリセット値Nが、リード
アドレスカウンタ4bにプリセットされる。これによっ
て、バッファRAM4内の有効音声信号データ量は規定
値に等しくなる。音声信号が映像信号に同期している限
り、以降の検査タイミングにおける音声信号データ量は
規定値に等しくなる。また、映像信号もしくは音声信号
のスイッチングが発生した場合には、スイッチング直後
の検査タイミングにてリードアドレスへのプリセットが
発生し、やはり以降の検査タイミングでは、バッファR
AM内の音声信号データ量は規定値に等しくなる。
【0006】
【発明が解決しようとする課題】このような構成の多重
化分離制御回路では、どの映像ラインにどれだけのサン
プル数の音声データが多重化されているかという音声デ
ータの多重化のマッピングによって、送信側と受信側を
合わせたトータルでの遅延時間に変動が生じてしまう。
【0007】例えば、ある映像ラインの先頭にてバッフ
ァRAM容量検査を行った場合を考える。図4に、垂直
同期期間以外の各映像ラインに各々3サンプルずつの音
声データを多重化したマッピングにてデータが送られて
きたときのバッファRAM容量の変化の様子をA、同じ
く垂直同期期間以外の各映像ラインに各々3サンプルま
たは4サンプルずつの音声データを多重化したマッピン
グにてデータが送られてきたときのバッファRAM容量
の変化の様子をBで示した。
【0008】このようにマッピングによって、バッファ
RAM容量の変化の山と谷の高低や位置がかわってしま
うため、受信側の分離装置にてある映像ラインにおける
遅延時間を一定にしたとしても送受信トータルでの遅延
時間は未知数のままである。
【0009】また、ライトアドレスとリードアドレスと
の衝突のみを検出し、衝突時にリードアドレスをライト
アドレスより遅らせる通常のバッファRAM制御では、
バッファRAMを有効に使用することができるが、バッ
ファRAM内の音声データ量は不定となってしまい、従
って、映像信号と音声信号の遅延時間は接続の度毎に変
化してしまう。
【0010】本発明は上記の問題を鑑みてなされたもの
で、映像信号と音声信号の同時性の回復を容易にするこ
とを目的とする。
【0011】
【課題を解決するための手段】この目的を達成するため
に本発明では、デジタル映像信号の同期信号期間に映像
信号に同期したデジタル音声信号を多重化して伝送する
伝送装置に於いて、映像信号の特定のラインにおいて、
映像信号と音声信号の遅延が規定値になるように音声信
号データを多重化し、また、分離制御装置においては前
記特定ラインにおける映像信号と音声信号の遅延量を基
準にして映像信号と音声信号の遅延量を調整し、両者の
同時性を回復する。
【0012】あらかじめこの特定のラインもしくは遅延
量を固定する事が困難な場合には、前記特定映像ライン
と規定遅延量の少なくとも一方を音声データとは別に映
像信号に多重化して伝送し、これらを用いて、映像信号
と音声信号との遅延量を調整し、両者の同時性を回復す
る。
【0013】
【作用】上記の手段により、本発明によれば、音声デー
タのマッピングに関わらず映像信号に対する音声信号の
遅れを一定に保つことができ、映像信号と音声信号の同
時性の回復を容易にすることができる。
【0014】
【実施例】以下、本発明の実施例を説明する。
【0015】図1は本発明の一実施例に係る多重化・分
離制御回路のブロック図である。送信側に於いては、映
像信号aは一定の遅延量を持つ映像遅延器101を通っ
て、映像音声多重化回路102に入力される。一方、音
声信号bは遅延量を可変出来る音声遅延器103を通っ
て、映像音声多重化回路102に入力され、映像信号に
多重化される。また、遅延量を規定すべき映像ライン位
置データcは、映像音声多重化回路102に入力され
る。さらに、規定遅延量dは音声遅延器103及び映像
音声多重化回路102に入力される。
【0016】映像音声多重化回路102では、例えば図
2に示した従来例と同様の方法によって、即ち、映像ラ
イン位置データcによって規定された映像ラインにおけ
るバッファRAM内の音声データ量を一定に保つという
方法によって、このラインにおける音声遅延時間をある
一定値に保ちながら、音声信号b’を映像信号a’に多
重化する。音声遅延器103では、多重化後の伝送デー
タgの映像ライン位置データcによって規定された映像
ラインにおける音声信号の映像信号に対する遅延時間が
規定遅延量dになるように音声遅延量を可変する。つま
り、映像遅延器101による遅延量と規定遅延量dとの
和が、音声遅延器103による遅延と映像音声多重化回
路102による特定ラインでの遅延との和に等しくなる
ように音声遅延器103の遅延量を設定するわけであ
る。
【0017】遅延データフォーマッタ104では、映像
ライン位置データc及び規定遅延量dを映像信号に多重
化できるようなフォーマットに変換し、遅延データ多重
化回路105によってこの遅延データfが音声信号の多
重化された映像信号eに多重化され、伝送データgとな
る。
【0018】受信側では、伝送データgは映像音声分離
回路106に入力され、映像信号hと音声信号iに分離
される。映像信号hは一定の遅延量をもつ映像遅延器1
08にて一定時間の遅延を受けた後映像信号h’として
出力される。また、伝送データgから遅延データ分離回
路107において、映像ライン位置データc’と規定遅
延量d’を分離する。映像ライン位置データc’は映像
音声分離回路106に入力され、例えば、この映像ライ
ン位置データc’にて規定されたライン位置におけるバ
ッファRAM内の音声データ量を一定とする、従来例に
て説明した方法等によって、このライン位置における映
像信号に対する音声遅延量を一定に保つ。
【0019】規定遅延量d’は遅延量の可変可能な音声
遅延器109に入力され、この規定遅延量d’をもとに
映像信号h’と音声信号i’との同時性が回復できるよ
うに遅延量が設定される。つまり、規定遅延量d’に映
像音声分離回路106における映像ライン位置データ
c’で規定された映像ラインでの遅延量と音声遅延器1
09での遅延量を加えたものが、映像遅延器108にお
ける遅延量と等しくなる様に音声遅延器109の遅延量
が設定される。
【0020】以上の構成によって、映像信号h’と音声
信号i’との同時性が、送信側の音声信号の多重化の仕
方によらずに確実に回復できる。
【0021】上記の説明では、送信側・受信側双方に映
像信号の遅延器を設けたが、映像信号の遅延器はどちら
か一方でもよく、音声信号の先読み等を行った場合な
ど、映像信号が音声信号より遅れるので有れば、必ずし
も遅延器は必要でない。また、音声遅延器102は必ず
しも必要ではなく、もちろん固定の遅延量でも良い。こ
れの場合には、伝送する規定遅延量fをそれに合わせて
変更すれば良い。
【0022】また、映像音声多重化回路・映像音声分離
回路の構成を、従来例と同様の方法によるものと説明し
たが、特定ラインにおける遅延量が一定となればこれに
限るものではない。さらに、特定ラインにおける遅延量
が一定にならない場合にも、特定ラインでの遅延量、即
ち、バッファRAM内の音声データ量が検出可能であれ
ば、この遅延量によっても音声遅延器109の遅延量を
可変させれば、即ち、映像音声分離回路にて検出された
遅延量と伝送された規定遅延量と音声遅延器による遅延
が映像遅延器による遅延と等しくなるように音声遅延器
による遅延を設定すれば、本発明は実現可能である。
【0023】さらに、送信側、受信側であらかじめ特定
映像ライン位置、規定遅延量について規定しておけば、
映像ライン位置データc及び規定遅延量dの伝送は不要
であり、音声遅延器の可変も必要でなくなる。
【0024】
【発明の効果】以上のように、本発明では、映像信号の
特定のラインにおいて、映像信号と音声信号の遅延が規
定値になるように音声信号データを多重化し、また、分
離制御装置においては前記特定ラインにおける映像信号
と音声信号の遅延量を基準にして映像信号と音声信号の
遅延量を調整することにより、映像信号と音声信号との
同時性を回復することができる。
【0025】あらかじめこの特定のラインもしくは遅延
量を固定することが困難な場合には、前記特定映像ライ
ン、または、規定遅延量、或いはこの両方を音声データ
とは別に映像信号に多重化して伝送し、映像信号と音声
信号との遅延量を調整することにより、両者の同時性を
回復することができる。
【0026】これにより、音声信号の映像信号への多重
化のマッピングが異なったとしても、映像信号と音声信
号との同時性の回復が容易となる。
【図面の簡単な説明】
【図1】本発明の一実施例における多重化・分離制御回
路のブロック図
【図2】従来の多重化・分離制御回路のブロック図
【図3】多重化分離制御回路のバッファRAM内音声信
号データ量の変動を示す図
【図4】従来の多重化分離制御回路におけるバッファR
AM内音声信号データ量の変動を示す図
【符号の説明】
1 音声データ分離回路 2 同期信号分離回路 3 音声データデフォーマッタ 4 バッファRAM 5 音声出力回路 6 フィールドタイミング検出回路 7 アドレス差計算回路 8 バッファRAMデータ量検査回路 9 リードアドレス設定回路 101 映像遅延器 102 映像音声多重化回路 103 音声遅延器 104 遅延データフォーマッタ 105 多重化回路 106 音声映像分離回路 107 遅延データ分離回路 108 映像遅延器 109 音声遅延器

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】デジタル映像信号の同期信号期間に映像信
    号に同期したデジタル音声信号を多重化して伝送する伝
    送装置に用いられる多重化制御回路であって、映像信号
    の特定のラインにおいて、映像信号と音声信号の遅延が
    規定値になるように音声信号データを多重化したことを
    特徴とする多重化制御回路。
  2. 【請求項2】デジタル映像信号の同期信号期間に映像信
    号に同期したデジタル音声信号が多重化された信号を受
    信する受信装置に用いられる分離制御回路であって、映
    像信号の特定ラインにおける映像信号と音声信号の遅延
    量を基準にして、映像信号と音声信号との遅延量を調整
    することを特徴とする分離制御回路。
  3. 【請求項3】遅延の規定値を0とすることを特徴とする
    請求項1記載の多重化制御回路。
  4. 【請求項4】遅延の規定値を0とすることを特徴とする
    請求項2記載の分離制御回路。
  5. 【請求項5】特定映像ラインと規定遅延量の少なくとも
    一方を音声データとは別に映像信号に多重化して伝送す
    ることを特徴とする請求項1または請求項3記載の多重
    化制御回路。
  6. 【請求項6】特定映像ラインと規定遅延量の少なくとも
    一方を音声データとは別に映像信号に多重化して伝送す
    ることを特徴とする請求項2または請求項4記載の分離
    制御回路。
  7. 【請求項7】映像信号とは別に伝送された前記特定映像
    ライン位置と規定遅延量の少なくとも一方を用いて、映
    像信号と音声信号との遅延量を調整することを特徴とす
    る請求項2または請求項4記載の分離制御回路。
JP5085948A 1992-11-17 1993-04-13 多重化・分離制御回路 Pending JPH06303552A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5085948A JPH06303552A (ja) 1993-04-13 1993-04-13 多重化・分離制御回路
DE69321558T DE69321558T2 (de) 1992-11-17 1993-11-08 Video- und Audiosignalmultiplex- und -trennvorrichtungen
EP93118046A EP0598295B1 (en) 1992-11-17 1993-11-08 Video and audio signal multiplexing apparatus and separating apparatus
US08/149,944 US5351090A (en) 1992-11-17 1993-11-10 Video and audio signal multiplexing apparatus and separating apparatus
CA002102928A CA2102928C (en) 1992-11-17 1993-11-12 Video and audio signal multiplexing apparatus and separating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5085948A JPH06303552A (ja) 1993-04-13 1993-04-13 多重化・分離制御回路

Publications (1)

Publication Number Publication Date
JPH06303552A true JPH06303552A (ja) 1994-10-28

Family

ID=13872991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5085948A Pending JPH06303552A (ja) 1992-11-17 1993-04-13 多重化・分離制御回路

Country Status (1)

Country Link
JP (1) JPH06303552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009443A1 (fr) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Dispositif emetteur de signaux, et dispositif recepteur de signaux
JP2002125207A (ja) * 2000-07-21 2002-04-26 Matsushita Electric Ind Co Ltd 信号送信装置及び信号受信装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009443A1 (fr) * 2000-07-21 2002-01-31 Matsushita Electric Industrial Co., Ltd. Dispositif emetteur de signaux, et dispositif recepteur de signaux
JP2002125207A (ja) * 2000-07-21 2002-04-26 Matsushita Electric Ind Co Ltd 信号送信装置及び信号受信装置
US7379121B2 (en) 2000-07-21 2008-05-27 Matsushita Electric Industrial Co., Ltd. Signal transmitting device and signal receiving device
US7843514B2 (en) 2000-07-21 2010-11-30 Panasonic Corporation Signal transmitter and signal receiver
US8345169B2 (en) 2000-07-21 2013-01-01 Panasonic Corporation Signal transmitter and signal receiver
US8451385B2 (en) 2000-07-21 2013-05-28 Panasonic Corporation Signal transmitter and signal receiver
US8681276B2 (en) 2000-07-21 2014-03-25 Panasonic Corporation Signal transmitter and signal receiver

Similar Documents

Publication Publication Date Title
US6069902A (en) Broadcast receiver, transmission control unit and recording/reproducing apparatus
US7356051B2 (en) Digital visual interface with audio and auxiliary data cross reference to related applications
US5131013A (en) Asynchronous-synchronous digital transmission signal conversion
EP0598295A1 (en) Video and audio signal multiplexing apparatus and separating apparatus
CA2582680C (en) Audio/video router
JP3644995B2 (ja) 符号化伝送方式におけるタイムスタンプ値演算方法
KR101388945B1 (ko) 비동기 복수의 디지털 신호의 전송방법
EP1284578A1 (en) Data separation and decoding device
JPH06303552A (ja) 多重化・分離制御回路
US5923710A (en) Synchronous switching of digital audio while maintaining block alignment
JP2002369163A (ja) マルチストリーム出力時刻制御方法及びその制御装置
KR100240331B1 (ko) 디코더 시스템의 비디오/오디오 동기화 장치
JP4357070B2 (ja) デジタル放送信号同期切替送出装置
JP3139180B2 (ja) 多重化制御装置
JPH1188847A (ja) 映像・音声同期方式
JP2002171495A (ja) 信号伝送システム、信号送信装置、及び信号受信装置
JP2002290969A (ja) 同期制御装置
JPH06303585A (ja) 多重化・分離制御回路
JPH114433A (ja) 画像受信装置
JPH04291892A (ja) 多地点テレビ会議制御装置
JP2848608B2 (ja) 映像デジタル伝送方式
JP3497676B2 (ja) Avコンバイン受信機
JPH08223131A (ja) データ多重分離装置
JP2921477B2 (ja) 映像・音声多重装置
JPH05167995A (ja) ディジタル信号の伝送装置