JPH08221301A - ウォッチドックタイマ回路 - Google Patents
ウォッチドックタイマ回路Info
- Publication number
- JPH08221301A JPH08221301A JP7047765A JP4776595A JPH08221301A JP H08221301 A JPH08221301 A JP H08221301A JP 7047765 A JP7047765 A JP 7047765A JP 4776595 A JP4776595 A JP 4776595A JP H08221301 A JPH08221301 A JP H08221301A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- comparator
- mpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ウォッチドックタイマ回路に於いて、ＭＰＵ
の異常を高い精度で検出する。 【構成】 比較器４が、ＭＰＵ１からのアクセス時に送
出されたデータとレジスタ８に設定されているデータと
を比較して一致した場合には比較一致信号ａを出力し、
ホールド回路５が、比較一致信号ａが出力されてから所
定時間だけ比較アクティブ信号ｂを有効にし、比較器６
が、比較アクティブ信号ｂが有効になっている期間だけ
動作し、ＭＰＵからのアクセス時に送出されたデータと
レジスタ９に設定されているデータとを比較して両者が
一致したときにカウンタ７に対してクリア信号ｃを出力
する。従って、ＭＰＵ１は、比較器４をアクセスして所
定のデータを送出し、その後の所定時間内に比較器６を
アクセスして所定のデータを送出しなければ、カウンタ
７をクリアすることはできず、ＭＰＵ１に対してカウン
タ７からリセット信号ｅが出力される。
の異常を高い精度で検出する。 【構成】 比較器４が、ＭＰＵ１からのアクセス時に送
出されたデータとレジスタ８に設定されているデータと
を比較して一致した場合には比較一致信号ａを出力し、
ホールド回路５が、比較一致信号ａが出力されてから所
定時間だけ比較アクティブ信号ｂを有効にし、比較器６
が、比較アクティブ信号ｂが有効になっている期間だけ
動作し、ＭＰＵからのアクセス時に送出されたデータと
レジスタ９に設定されているデータとを比較して両者が
一致したときにカウンタ７に対してクリア信号ｃを出力
する。従って、ＭＰＵ１は、比較器４をアクセスして所
定のデータを送出し、その後の所定時間内に比較器６を
アクセスして所定のデータを送出しなければ、カウンタ
７をクリアすることはできず、ＭＰＵ１に対してカウン
タ７からリセット信号ｅが出力される。
Description
【０００１】
【産業上の利用分野】本発明はＭＰＵの異常検出に用い
るウォッチドックタイマ回路に関する。
るウォッチドックタイマ回路に関する。
【０００２】
【従来の技術】ＭＰＵの異常を検出する方法としては種
々の方法があり、その１つとしてウォッチドックタイマ
を用いる方法がある。
々の方法があり、その１つとしてウォッチドックタイマ
を用いる方法がある。
【０００３】従来のウォッチドックタイマは、一般に、
クロック信号とＭＰＵから一定時間以内毎に出力される
クリア信号とを入力とし、クロック信号のカウント値が
上記一定時間に対応する所定値に達した時、ＭＰＵに対
してリセット信号を出力するカウンタによって構成され
ている。ＭＰＵが正常なときには、ＭＰＵから一定時間
以内毎にクリア信号が出力され、クロック信号のカウン
ト値がクリア信号によってクリアされるので、カウント
値が上記所定値に達することはないが、ＭＰＵに異常が
発生して暴走しクリア信号が出力されなくなると、カウ
ント値が上記所定値を越えるので、ＭＰＵに対するリセ
ット信号が出力される。
クロック信号とＭＰＵから一定時間以内毎に出力される
クリア信号とを入力とし、クロック信号のカウント値が
上記一定時間に対応する所定値に達した時、ＭＰＵに対
してリセット信号を出力するカウンタによって構成され
ている。ＭＰＵが正常なときには、ＭＰＵから一定時間
以内毎にクリア信号が出力され、クロック信号のカウン
ト値がクリア信号によってクリアされるので、カウント
値が上記所定値に達することはないが、ＭＰＵに異常が
発生して暴走しクリア信号が出力されなくなると、カウ
ント値が上記所定値を越えるので、ＭＰＵに対するリセ
ット信号が出力される。
【０００４】しかし、ＭＰＵの暴走中においても、確率
は低いが、ランダムに実行される命令によってクリア信
号が出力される可能性があるので、暴走中にもカウンタ
がクリアされることがあり、上述したような従来のウォ
ッチドックタイマでは、ＭＰＵの異常を検出できない場
合がある。
は低いが、ランダムに実行される命令によってクリア信
号が出力される可能性があるので、暴走中にもカウンタ
がクリアされることがあり、上述したような従来のウォ
ッチドックタイマでは、ＭＰＵの異常を検出できない場
合がある。
【０００５】そこで、このような問題点を解決するた
め、特開昭６３−１８１０３８号公報には、ＭＰＵによ
って所定値が書き込まれるロックレジスタと、ロックレ
ジスタに上記所定値が書き込まれている間、ウォッチド
ックタイマのクリアを許可する信号を出力するゲート回
路と、このゲート回路から許可信号が出力されている状
態に於いて、ＭＰＵが所定のアドレスに所定の値を書き
込むという動作を行ったとき、ウォッチドックタイマに
対してクリア信号を出力すると共にロックレジスタをク
リアする手段とを設け、ＭＰＵがロックレジスタに対す
る書き込み動作と、所定アドレスに対する書き込み動作
とをその順番で行ったときのみ、ウォッチドックタイマ
をクリアする技術が記載されている。
め、特開昭６３−１８１０３８号公報には、ＭＰＵによ
って所定値が書き込まれるロックレジスタと、ロックレ
ジスタに上記所定値が書き込まれている間、ウォッチド
ックタイマのクリアを許可する信号を出力するゲート回
路と、このゲート回路から許可信号が出力されている状
態に於いて、ＭＰＵが所定のアドレスに所定の値を書き
込むという動作を行ったとき、ウォッチドックタイマに
対してクリア信号を出力すると共にロックレジスタをク
リアする手段とを設け、ＭＰＵがロックレジスタに対す
る書き込み動作と、所定アドレスに対する書き込み動作
とをその順番で行ったときのみ、ウォッチドックタイマ
をクリアする技術が記載されている。
【０００６】
【発明が解決しようとする課題】上述した従来の技術に
よれば、ＭＰＵの暴走中に上記した２つの動作が決めら
れた順番で行われる確率は十分に低いので、ＭＰＵの異
常を高い確率で検出することが可能になる。
よれば、ＭＰＵの暴走中に上記した２つの動作が決めら
れた順番で行われる確率は十分に低いので、ＭＰＵの異
常を高い確率で検出することが可能になる。
【０００７】しかしながら、例えば、ＭＰＵがロックレ
ジスタに所定値を書き込んだ後、所定アドレスに所定値
を書き込む前にＭＰＵが暴走した場合は、ゲート回路
は、ウォッチドックタイマのクリアを許可する信号を出
力し続けているため、暴走したＭＰＵがその後に所定ア
ドレスに所定値を書き込むという１つの動作を行うだけ
で、ウォッチドックタイマに対してクリア信号が出力さ
れてしまうことになる。即ち、この場合はＭＰＵがクリ
ア信号を出力するだけの従来の技術と同程度の確率でし
かＭＰＵの異常を検出することができない。
ジスタに所定値を書き込んだ後、所定アドレスに所定値
を書き込む前にＭＰＵが暴走した場合は、ゲート回路
は、ウォッチドックタイマのクリアを許可する信号を出
力し続けているため、暴走したＭＰＵがその後に所定ア
ドレスに所定値を書き込むという１つの動作を行うだけ
で、ウォッチドックタイマに対してクリア信号が出力さ
れてしまうことになる。即ち、この場合はＭＰＵがクリ
ア信号を出力するだけの従来の技術と同程度の確率でし
かＭＰＵの異常を検出することができない。
【０００８】また、ロックレジスタに対する書き込み動
作と、所定アドレスに対する書き込み動作とがその順番
で現れる限り、その２つの動作の間に他の動作が介在し
ていてもウォッチドックタイマがクリアされてしまうた
め、例えば暴走中に、ロックレジスタに対する書き込み
動作が発生し、その後に別の動作が行われた後、所定ア
ドレスに対する書き込み動作が行われると、ウォッチド
ックタイマがクリアされてしまう。
作と、所定アドレスに対する書き込み動作とがその順番
で現れる限り、その２つの動作の間に他の動作が介在し
ていてもウォッチドックタイマがクリアされてしまうた
め、例えば暴走中に、ロックレジスタに対する書き込み
動作が発生し、その後に別の動作が行われた後、所定ア
ドレスに対する書き込み動作が行われると、ウォッチド
ックタイマがクリアされてしまう。
【０００９】このように従来の技術は、ウォッチドック
タイマをクリアするための手順を複雑化することにより
暴走中の誤ったクリアを防止しているが、各手順間の連
続性について全く考慮されていないために、ＭＰＵの異
常検出を高い精度で要求される場合には不向きであっ
た。
タイマをクリアするための手順を複雑化することにより
暴走中の誤ったクリアを防止しているが、各手順間の連
続性について全く考慮されていないために、ＭＰＵの異
常検出を高い精度で要求される場合には不向きであっ
た。
【００１０】そこで、本発明の目的は、複数の手順間の
連続性にも制約を与えることにより、ＭＰＵの異常を更
に高い精度で検出することができるウォッチドックタイ
マ回路を提供することにある。
連続性にも制約を与えることにより、ＭＰＵの異常を更
に高い精度で検出することができるウォッチドックタイ
マ回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するため、クリアされずに一定時間が経過したときにＭ
ＰＵに対してリセット信号を出力するカウンタと、前記
ＭＰＵからのアクセス時に送出されたデータと予め設定
されているデータとを比較して比較一致信号を出力する
第１の比較器と、該第１の比較器から比較一致信号が出
力されてから所定時間だけ比較アクティブ信号を有効に
するホールド回路と、該ホールド回路の比較アクティブ
信号が有効になっている期間だけ動作し、前記ＭＰＵか
らのアクセス時に送出されたデータと予め設定されてい
るデータとを比較し、両者が一致したときに前記カウン
タに対してクリア信号を出力する第２の比較器とを備え
ている。
するため、クリアされずに一定時間が経過したときにＭ
ＰＵに対してリセット信号を出力するカウンタと、前記
ＭＰＵからのアクセス時に送出されたデータと予め設定
されているデータとを比較して比較一致信号を出力する
第１の比較器と、該第１の比較器から比較一致信号が出
力されてから所定時間だけ比較アクティブ信号を有効に
するホールド回路と、該ホールド回路の比較アクティブ
信号が有効になっている期間だけ動作し、前記ＭＰＵか
らのアクセス時に送出されたデータと予め設定されてい
るデータとを比較し、両者が一致したときに前記カウン
タに対してクリア信号を出力する第２の比較器とを備え
ている。
【００１２】また、本発明は上記目的を達成するため、
前記ホールド回路に代えて、前記第１の比較器から比較
一致信号が出力されたときに比較アクティブ信号を有効
にし、前記第２の比較器以外が前記ＭＰＵによってアク
セスされたときに前記比較アクティブ信号を無効にする
ホールド回路を備えている。
前記ホールド回路に代えて、前記第１の比較器から比較
一致信号が出力されたときに比較アクティブ信号を有効
にし、前記第２の比較器以外が前記ＭＰＵによってアク
セスされたときに前記比較アクティブ信号を無効にする
ホールド回路を備えている。
【００１３】また、本発明の好ましい実施例では、ホー
ルド回路と比較器とから構成される組を複数直列に接続
することにより、更に、高い精度でＭＰＵの異常を検出
できるようにしている。
ルド回路と比較器とから構成される組を複数直列に接続
することにより、更に、高い精度でＭＰＵの異常を検出
できるようにしている。
【００１４】
【作用】本発明のウォッチドックタイマ回路に於いて
は、第１の比較器が、ＭＰＵからのアクセス時に送出さ
れたデータと予め設定されているデータとを比較して一
致した場合には比較一致信号を出力し、ホールド回路が
この比較一致信号が出力されてから所定時間だけ比較ア
クティブ信号を有効にし、第２の比較器が、この比較ア
クティブ信号が有効になっている期間だけ動作し、ＭＰ
Ｕからのアクセス時に送出されたデータと予め設定され
ているデータとを比較して両者が一致したときにカウン
タに対してクリア信号を出力する。従って、ＭＰＵは、
第１の比較器をアクセスして所定のデータを送出し、そ
の後の所定時間内に第２の比較器をアクセスして所定の
データを送出しなければ、カウンタをクリアすることは
できなくなり、ＭＰＵに対してカウンタからリセット信
号が出力される。
は、第１の比較器が、ＭＰＵからのアクセス時に送出さ
れたデータと予め設定されているデータとを比較して一
致した場合には比較一致信号を出力し、ホールド回路が
この比較一致信号が出力されてから所定時間だけ比較ア
クティブ信号を有効にし、第２の比較器が、この比較ア
クティブ信号が有効になっている期間だけ動作し、ＭＰ
Ｕからのアクセス時に送出されたデータと予め設定され
ているデータとを比較して両者が一致したときにカウン
タに対してクリア信号を出力する。従って、ＭＰＵは、
第１の比較器をアクセスして所定のデータを送出し、そ
の後の所定時間内に第２の比較器をアクセスして所定の
データを送出しなければ、カウンタをクリアすることは
できなくなり、ＭＰＵに対してカウンタからリセット信
号が出力される。
【００１５】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１６】図１は本発明の一実施例のブロック図であ
り、ＭＰＵ１と、アドレスバス２と、データバス３と、
第１の比較器４と、ホールド回路５と、第２の比較器６
と、カウンタ７と、レジスタ８，９と、アドレスデコー
ダ１０，１１とから構成されている。
り、ＭＰＵ１と、アドレスバス２と、データバス３と、
第１の比較器４と、ホールド回路５と、第２の比較器６
と、カウンタ７と、レジスタ８，９と、アドレスデコー
ダ１０，１１とから構成されている。
【００１７】第１の比較器４は、レジスタ８に予め設定
されているデータとＭＰＵ１からデータバス３を介して
送られてくるデータとを比較し、両者が一致した時にホ
ールド回路５に対して比較一致信号ａを出力する機能を
有する。
されているデータとＭＰＵ１からデータバス３を介して
送られてくるデータとを比較し、両者が一致した時にホ
ールド回路５に対して比較一致信号ａを出力する機能を
有する。
【００１８】ホールド回路５は第１の比較器４から比較
一致信号ａが出力されてから所定時間Ｔ２だけ比較アク
ティブ信号ｂを有効にする機能を有する。
一致信号ａが出力されてから所定時間Ｔ２だけ比較アク
ティブ信号ｂを有効にする機能を有する。
【００１９】図２は、ホールド回路５の構成例を示すブ
ロック図であり、フリップフロップ５１と、カウンタ５
２とから構成されている。
ロック図であり、フリップフロップ５１と、カウンタ５
２とから構成されている。
【００２０】第１の比較器４から比較一致信号ａが出力
されると、フリップフロップ５１はセットされ、そのＱ
出力である比較アクティブ信号ｂを有効（“１”）に
し、カウンタ５２はカウント動作を開始する。そして、
カウント値が所定値ＣＮＴ２になると、カウンタ５２は
フリップフロップ５１に対してリセット信号を出力す
る。これにより、フリップフロップ５１は比較アクティ
ブ信号ｂを無効（“０”）にする。従って、ホールド回
路５は、第１の比較器４から比較一致信号ａが出力され
てから、カウント値ＣＮＴ２に見合った時間Ｔ２が経過
するまでの間、比較アクティブ信号ｂを有効にすること
になる。
されると、フリップフロップ５１はセットされ、そのＱ
出力である比較アクティブ信号ｂを有効（“１”）に
し、カウンタ５２はカウント動作を開始する。そして、
カウント値が所定値ＣＮＴ２になると、カウンタ５２は
フリップフロップ５１に対してリセット信号を出力す
る。これにより、フリップフロップ５１は比較アクティ
ブ信号ｂを無効（“０”）にする。従って、ホールド回
路５は、第１の比較器４から比較一致信号ａが出力され
てから、カウント値ＣＮＴ２に見合った時間Ｔ２が経過
するまでの間、比較アクティブ信号ｂを有効にすること
になる。
【００２１】第２の比較器６は、ホールド回路５の出力
信号である比較アクティブ信号ｂが有効なっている期間
だけ動作し、レジスタ９に予め設定されているデータと
ＭＰＵ１からデータバス３を介して送られてくるデータ
とを比較し、両者が一致したときクリア信号ｃを出力す
る機能を有する。
信号である比較アクティブ信号ｂが有効なっている期間
だけ動作し、レジスタ９に予め設定されているデータと
ＭＰＵ１からデータバス３を介して送られてくるデータ
とを比較し、両者が一致したときクリア信号ｃを出力す
る機能を有する。
【００２２】カウンタ７は、クリア信号ｃとクロック信
号ｄとを入力とし、クリア信号ｃによってクリアされず
にクロック信号ｄのカウント値が所定時間Ｔ１に見合っ
た値ＣＮＴ１に達したとき、ＭＰＵ１に対してリセット
信号ｅを出力する機能を有する。
号ｄとを入力とし、クリア信号ｃによってクリアされず
にクロック信号ｄのカウント値が所定時間Ｔ１に見合っ
た値ＣＮＴ１に達したとき、ＭＰＵ１に対してリセット
信号ｅを出力する機能を有する。
【００２３】アドレスデコーダ１０，１１は、それぞれ
ＭＰＵ１からアドレスバス２に第１，第２の比較器４，
６のアドレスが出力されたとき、第１，第２の比較器
４，６に対して選択信号を出力する機能を有する。
ＭＰＵ１からアドレスバス２に第１，第２の比較器４，
６のアドレスが出力されたとき、第１，第２の比較器
４，６に対して選択信号を出力する機能を有する。
【００２４】レジスタ８，９には、それぞれ予め定めら
れたデータＤ１，Ｄ２が設定されている。ここで、デー
タＤ１，Ｄ２は任意のものとすることができるが、ＭＰ
Ｕ１の暴走時にＭＰＵ１から出力されやすいデータ（例
えば、オール“０”やオール“１”）は避けるようにし
た方が好ましい。このような条件を満たすデータとし
て、例えば、自己相関関数に於いて鋭いピーク値を持ち
且つ自己以外の符号系列との相互相関関数に於いては十
分に小さい値を持つ符号系列を用いるようにすることも
できる。
れたデータＤ１，Ｄ２が設定されている。ここで、デー
タＤ１，Ｄ２は任意のものとすることができるが、ＭＰ
Ｕ１の暴走時にＭＰＵ１から出力されやすいデータ（例
えば、オール“０”やオール“１”）は避けるようにし
た方が好ましい。このような条件を満たすデータとし
て、例えば、自己相関関数に於いて鋭いピーク値を持ち
且つ自己以外の符号系列との相互相関関数に於いては十
分に小さい値を持つ符号系列を用いるようにすることも
できる。
【００２５】次にこのように構成された本実施例の動作
を説明する。
を説明する。
【００２６】ＭＰＵ１は、正常時には所定時間Ｔ１以内
毎に次の２つの動作（１），（２）を連続して行ってい
る。
毎に次の２つの動作（１），（２）を連続して行ってい
る。
【００２７】（１）アドレスバス２に第１の比較器４の
アドレスを出力し、データバス３にデータＰ１として、
レジスタ８に設定されているデータＤ１を出力し、更に
ライト信号Ｗを出力する。 （２）アドレスバス２に第２の比較器６のアドレスを出
力し、データバス３にデータＰ２として、レジスタ９に
設定されているデータＤ２を出力し、更にライト信号Ｗ
を出力する。
アドレスを出力し、データバス３にデータＰ１として、
レジスタ８に設定されているデータＤ１を出力し、更に
ライト信号Ｗを出力する。 （２）アドレスバス２に第２の比較器６のアドレスを出
力し、データバス３にデータＰ２として、レジスタ９に
設定されているデータＤ２を出力し、更にライト信号Ｗ
を出力する。
【００２８】従って、ＭＰＵ１が正常に動作している場
合には、以下の動作が行われることになる。
合には、以下の動作が行われることになる。
【００２９】ＭＰＵ１に於いて、上記した（１）の動作
が行われると、アドレスデコーダ１０が第１の比較器４
に対して選択信号を出力する。第１の比較器４では、イ
ネーブル端子ＥＮにアドレスデコーダ１０から選択信号
が加えられると、ＭＰＵ１からライト信号Ｗが与えられ
ている期間に於いて、レジスタ８に設定されているデー
タＤ１とＭＰＵ１から送られてきたデータＰ１とを比較
し、両者が一致したとき、比較一致信号ａを出力する。
が行われると、アドレスデコーダ１０が第１の比較器４
に対して選択信号を出力する。第１の比較器４では、イ
ネーブル端子ＥＮにアドレスデコーダ１０から選択信号
が加えられると、ＭＰＵ１からライト信号Ｗが与えられ
ている期間に於いて、レジスタ８に設定されているデー
タＤ１とＭＰＵ１から送られてきたデータＰ１とを比較
し、両者が一致したとき、比較一致信号ａを出力する。
【００３０】ここで、ＭＰＵ１が正常に動作している場
合は、ＭＰＵ１が出力するデータＰ１とレジスタ８に設
定されているデータＤ１とは一致するので、第１の比較
器４は比較一致信号ａを出力する。
合は、ＭＰＵ１が出力するデータＰ１とレジスタ８に設
定されているデータＤ１とは一致するので、第１の比較
器４は比較一致信号ａを出力する。
【００３１】ホールド回路５は、第１の比較器４から比
較一致信号ａが出力されると、その時点から一定時間だ
け比較アクティブ信号ｂを有効にし、第２の比較器６を
動作させる。
較一致信号ａが出力されると、その時点から一定時間だ
け比較アクティブ信号ｂを有効にし、第２の比較器６を
動作させる。
【００３２】また、ＭＰＵ１に於いて、上記した（１）
の動作に引き続き（２）の動作が行われると、アドレス
デコーダ１１が第２の比較器６に対して選択信号を出力
する。第２の比較器６は、イネーブル端子ＥＮ１に選択
信号が加えられたとき、ホールド回路５からイネーブル
端子ＥＮ２に与えられている比較アクティブ信号ｂが有
効になっているので、ＭＰＵ１からライト信号Ｗが与え
られている期間に於いて、レジスタ９に設定されている
データＤ２とＭＰＵ１からデータバス３を介して送られ
てきたデータＰ２とを比較し、両者が一致したとき、カ
ウンタ７に対してクリア信号ｃを出力する。これによ
り、カウンタ７はクロック信号のカウント値をクリアす
る。
の動作に引き続き（２）の動作が行われると、アドレス
デコーダ１１が第２の比較器６に対して選択信号を出力
する。第２の比較器６は、イネーブル端子ＥＮ１に選択
信号が加えられたとき、ホールド回路５からイネーブル
端子ＥＮ２に与えられている比較アクティブ信号ｂが有
効になっているので、ＭＰＵ１からライト信号Ｗが与え
られている期間に於いて、レジスタ９に設定されている
データＤ２とＭＰＵ１からデータバス３を介して送られ
てきたデータＰ２とを比較し、両者が一致したとき、カ
ウンタ７に対してクリア信号ｃを出力する。これによ
り、カウンタ７はクロック信号のカウント値をクリアす
る。
【００３３】従って、ＭＰＵ１が正常に動作している場
合には、カウンタ７からＭＰＵ１に対してリセット信号
ｅが出力されることはない。
合には、カウンタ７からＭＰＵ１に対してリセット信号
ｅが出力されることはない。
【００３４】次に、ＭＰＵ１に異常が発生した場合の動
作を説明する。
作を説明する。
【００３５】ＭＰＵ１に異常が発生し、上記した
（１），（２）の動作が全く行われなくなった場合は、
第２の比較器６からクリア信号ｃが出力されることはな
いので、カウンタ７のカウント値が所定値ＣＮＴ１に達
し、ＭＰＵ１に対してリセット信号ｅが出力される。こ
こで、上記所定値ＣＮＴ１は、ＭＰＵ１が上記（１），
（２）の動作を行ってから再び上記（１），（２）の動
作を行うまでの時間間隔Ｔ１に見合う値である。
（１），（２）の動作が全く行われなくなった場合は、
第２の比較器６からクリア信号ｃが出力されることはな
いので、カウンタ７のカウント値が所定値ＣＮＴ１に達
し、ＭＰＵ１に対してリセット信号ｅが出力される。こ
こで、上記所定値ＣＮＴ１は、ＭＰＵ１が上記（１），
（２）の動作を行ってから再び上記（１），（２）の動
作を行うまでの時間間隔Ｔ１に見合う値である。
【００３６】また、ＭＰＵ１が上記（１）の動作を行っ
た後、上記（２）の動作を行う前に異常が発生し、ＭＰ
Ｕ１が暴走した場合は、第１の比較器４から比較一致信
号ａが出力されるので、ホールド回路５は、所定時間Ｔ
２だけ比較アクティブ信号ｂを有効にし、第２の比較器
６を動作させる。しかし、ＭＰＵ１が暴走した場合は、
上記（１）の動作が行われた後、上記所定時間Ｔ２が経
過する前に上記（２）の動作が行われる確率は極めて低
い。従って、もし、暴走中のＭＰＵ１が上記（２）の動
作を行ったとしても、その時には、既に比較アクティブ
信号ｂは無効になっている確率が極めて高く、第２の比
較器６がクリア信号ｃを出力する確率は極めて低い。従
って、ＭＰＵ１に上記したような異常が発生した場合で
も、高い確率でＭＰＵ１に対してリセット信号ｅを出力
することができる。
た後、上記（２）の動作を行う前に異常が発生し、ＭＰ
Ｕ１が暴走した場合は、第１の比較器４から比較一致信
号ａが出力されるので、ホールド回路５は、所定時間Ｔ
２だけ比較アクティブ信号ｂを有効にし、第２の比較器
６を動作させる。しかし、ＭＰＵ１が暴走した場合は、
上記（１）の動作が行われた後、上記所定時間Ｔ２が経
過する前に上記（２）の動作が行われる確率は極めて低
い。従って、もし、暴走中のＭＰＵ１が上記（２）の動
作を行ったとしても、その時には、既に比較アクティブ
信号ｂは無効になっている確率が極めて高く、第２の比
較器６がクリア信号ｃを出力する確率は極めて低い。従
って、ＭＰＵ１に上記したような異常が発生した場合で
も、高い確率でＭＰＵ１に対してリセット信号ｅを出力
することができる。
【００３７】次に本発明の他の実施例について説明す
る。本実施例は、図１に於いて、図２の構成を有するホ
ールド回路５に代えて、第１の比較器４から比較一致信
号ａが出力されたときに比較アクティブ信号ｂを有効に
し、第２の比較器６以外がＭＰＵ１によってアクセスさ
れたときに比較アクティブ信号ｂを無効にする、図３に
示す構成を有するホールド回路５’を用いることにより
実現される。
る。本実施例は、図１に於いて、図２の構成を有するホ
ールド回路５に代えて、第１の比較器４から比較一致信
号ａが出力されたときに比較アクティブ信号ｂを有効に
し、第２の比較器６以外がＭＰＵ１によってアクセスさ
れたときに比較アクティブ信号ｂを無効にする、図３に
示す構成を有するホールド回路５’を用いることにより
実現される。
【００３８】このホールド回路５’は、フリップフロッ
プ５１と、第２の比較器６以外のアドレスがＭＰＵ１か
らアドレスバス２に出力されたとき、その出力信号を
“１”とするアドレスデコーダ５３と、アンドゲート５
４とから構成される。
プ５１と、第２の比較器６以外のアドレスがＭＰＵ１か
らアドレスバス２に出力されたとき、その出力信号を
“１”とするアドレスデコーダ５３と、アンドゲート５
４とから構成される。
【００３９】第１の比較器４から比較一致信号ａが出力
されると、フリップフロップ５１はセットされてそのＱ
出力である比較アクティブ信号ｂを有効（“１”）にす
る。この状態に於いて、ＭＰＵ１がアドレスバス２に第
２の比較器６以外のアドレスを出力したとすると、アド
レスデコーダ５３の出力信号が“１”となり、アンドゲ
ート５４の出力信号が“１”となる。この結果、フリッ
プフロップ５１がリセットされ、比較アクティブ信号ｂ
が無効（“０”）となる。従って、ホールド回路５’
は、第１の比較４から比較一致信号ａが出力されたとき
に比較アクティブ信号ｂを有効にし、第２の比較器６以
外がＭＰＵ１によってアクセスされたときに比較アクテ
ィブ信号ｂを無効にすることになる。
されると、フリップフロップ５１はセットされてそのＱ
出力である比較アクティブ信号ｂを有効（“１”）にす
る。この状態に於いて、ＭＰＵ１がアドレスバス２に第
２の比較器６以外のアドレスを出力したとすると、アド
レスデコーダ５３の出力信号が“１”となり、アンドゲ
ート５４の出力信号が“１”となる。この結果、フリッ
プフロップ５１がリセットされ、比較アクティブ信号ｂ
が無効（“０”）となる。従って、ホールド回路５’
は、第１の比較４から比較一致信号ａが出力されたとき
に比較アクティブ信号ｂを有効にし、第２の比較器６以
外がＭＰＵ１によってアクセスされたときに比較アクテ
ィブ信号ｂを無効にすることになる。
【００４０】ＭＰＵ１が正常に動作している場合は、Ｍ
ＰＵ１に於いて上記（１），（２）の動作が連続して行
われる。上記（１）の動作が行われることにより、比較
一致信号ａが出力され、ホールド回路５’の出力信号で
ある比較アクティブ信号ｂが有効になる。更に、上記
（１）の動作に連続して上記（２）の動作が行われる
と、比較アクティブ信号ｂは有効のままになるので、第
２の比較器６からカウンタ７に対してクリア信号ｃが出
力される。従って、ＭＰＵ１が正常に動作している場合
には、カウンタ７からＭＰＵ１に対してリセット信号ｅ
が出力されることはない。
ＰＵ１に於いて上記（１），（２）の動作が連続して行
われる。上記（１）の動作が行われることにより、比較
一致信号ａが出力され、ホールド回路５’の出力信号で
ある比較アクティブ信号ｂが有効になる。更に、上記
（１）の動作に連続して上記（２）の動作が行われる
と、比較アクティブ信号ｂは有効のままになるので、第
２の比較器６からカウンタ７に対してクリア信号ｃが出
力される。従って、ＭＰＵ１が正常に動作している場合
には、カウンタ７からＭＰＵ１に対してリセット信号ｅ
が出力されることはない。
【００４１】また、ＭＰＵ１に異常が発生し、上記した
（１），（２）の動作が全く行われなくなった場合は、
第２のカウンタ６からクリア信号ｃが出力されることは
ないので、カウンタ７のカウント値が所定値ＣＮＴ１に
達し、ＭＰＵ１に対してリセット信号ｅが出力される。
（１），（２）の動作が全く行われなくなった場合は、
第２のカウンタ６からクリア信号ｃが出力されることは
ないので、カウンタ７のカウント値が所定値ＣＮＴ１に
達し、ＭＰＵ１に対してリセット信号ｅが出力される。
【００４２】また、ＭＰＵ１が上記（１）の動作を行っ
た後、上記（２）の動作を行う前にＭＰＵ１が暴走した
場合は、第１の比較器４から比較一致信号ａが出力され
るので、ホールド回路５’は、一旦は比較アクティブ信
号ｂを有効にし、第２の比較器６を動作させる。しか
し、ＭＰＵ１が暴走した場合には、上記（１）の動作が
行われた直後に上記（２）の動作が行われる確率は極め
て低く、若し上記（２）の動作が行われるにしても第２
の比較器６以外がアクセスされた後に上記（２）の動作
が行われる確率が非常に高い。従って、もし、暴走中の
ＭＰＵ１が上記（２）の動作を行ったとしても、その時
には、比較アクティブ信号ｂが無効になっている確率が
極めて高いため、第２の比較器６がクリア信号ｃを出力
する確率は極めて低い。従って、上記したように異常が
発生した場合に於いても、極めて高い確率でＭＰＵ１に
対してリセット信号ｅを出力することができる。
た後、上記（２）の動作を行う前にＭＰＵ１が暴走した
場合は、第１の比較器４から比較一致信号ａが出力され
るので、ホールド回路５’は、一旦は比較アクティブ信
号ｂを有効にし、第２の比較器６を動作させる。しか
し、ＭＰＵ１が暴走した場合には、上記（１）の動作が
行われた直後に上記（２）の動作が行われる確率は極め
て低く、若し上記（２）の動作が行われるにしても第２
の比較器６以外がアクセスされた後に上記（２）の動作
が行われる確率が非常に高い。従って、もし、暴走中の
ＭＰＵ１が上記（２）の動作を行ったとしても、その時
には、比較アクティブ信号ｂが無効になっている確率が
極めて高いため、第２の比較器６がクリア信号ｃを出力
する確率は極めて低い。従って、上記したように異常が
発生した場合に於いても、極めて高い確率でＭＰＵ１に
対してリセット信号ｅを出力することができる。
【００４３】図４は本発明のその他の実施例のブロック
図である。本実施例は、図１に示したホールド回路５と
第２の比較器６とから構成される組に、ホールド回路１
２と第３の比較器１３とから構成される組を直列に接続
することにより、更に高い精度でＭＰＵ１の異常を検出
できるようにしたものである。尚、ホールド回路１２は
ホールド回路５と同様の機能を有し、第３の比較器１３
は第１，第２の比較器４，６と同様の機能を有する。ま
た、アドレスデコーダ１５は、アドレスバス２に第３の
比較器１３のアドレスが出力された時、第３の比較器１
３対して選択信号を出力し、レジスタ１４は、第３の比
較器１３が使用する比較基準となるデータＤ３を保持す
る。また、ホールド回路と比較器とから構成される組の
段数は、本実施例では２段であるが、更に多くの段数で
あっても良い。
図である。本実施例は、図１に示したホールド回路５と
第２の比較器６とから構成される組に、ホールド回路１
２と第３の比較器１３とから構成される組を直列に接続
することにより、更に高い精度でＭＰＵ１の異常を検出
できるようにしたものである。尚、ホールド回路１２は
ホールド回路５と同様の機能を有し、第３の比較器１３
は第１，第２の比較器４，６と同様の機能を有する。ま
た、アドレスデコーダ１５は、アドレスバス２に第３の
比較器１３のアドレスが出力された時、第３の比較器１
３対して選択信号を出力し、レジスタ１４は、第３の比
較器１３が使用する比較基準となるデータＤ３を保持す
る。また、ホールド回路と比較器とから構成される組の
段数は、本実施例では２段であるが、更に多くの段数で
あっても良い。
【００４４】また、ウォッチドックタイマを本実施例の
ように構成した場合には、ＭＰＵ１は一定時間Ｔ１以内
毎に、上記（１），（２）の動作を行うと共に、上記
（２）の動作の直後に以下に示す（３）の動作も行う。
ように構成した場合には、ＭＰＵ１は一定時間Ｔ１以内
毎に、上記（１），（２）の動作を行うと共に、上記
（２）の動作の直後に以下に示す（３）の動作も行う。
【００４５】（３）アドレスバス２に第３の比較器１３
のアドレスを出力し、データバス３にデータＰ３とし
て、レジスタ８に設定されているデータＤ３を出力し、
更にライト信号Ｗを出力する。
のアドレスを出力し、データバス３にデータＰ３とし
て、レジスタ８に設定されているデータＤ３を出力し、
更にライト信号Ｗを出力する。
【００４６】従って、本実施例によれば、ＭＰＵ１に於
いて上記（１），（２），（３）の動作が連続して行わ
れたときだけ、カウンタ７がクリアされ、それ以外のと
きは、カウンタ７がクリアされないので、図１，図３に
示した実施例に比較して更に高い精度でＭＰＵ１の異常
を検出することができる。
いて上記（１），（２），（３）の動作が連続して行わ
れたときだけ、カウンタ７がクリアされ、それ以外のと
きは、カウンタ７がクリアされないので、図１，図３に
示した実施例に比較して更に高い精度でＭＰＵ１の異常
を検出することができる。
【００４７】尚、図４に示した実施例に於いては、前段
の比較器から比較一致信号が出力されてから所定時間だ
け、後段の比較器に対する比較アクティブ信号を有効に
するホールド回路５，１２を使用したが、これらに代え
て、前段の比較器から比較一致信号が出力されたときに
後段の比較器に対する比較アクティブ信号を有効にし、
比較アクティブ信号を有効にしている時に後段の比較器
以外がアクセスされたときに比較アクティブ信号を無効
にする図３に示すようになホールド回路５’を使用する
ようにしても良い。
の比較器から比較一致信号が出力されてから所定時間だ
け、後段の比較器に対する比較アクティブ信号を有効に
するホールド回路５，１２を使用したが、これらに代え
て、前段の比較器から比較一致信号が出力されたときに
後段の比較器に対する比較アクティブ信号を有効にし、
比較アクティブ信号を有効にしている時に後段の比較器
以外がアクセスされたときに比較アクティブ信号を無効
にする図３に示すようになホールド回路５’を使用する
ようにしても良い。
【００４８】
【発明の効果】以上説明したように本発明によれば以下
のような効果が得られる。
のような効果が得られる。
【００４９】第１の比較器から比較一致信号が出力され
てから所定時間だけ第２の比較器を働かせるホールド回
路を備えたことにより、ＭＰＵは、第１の比較器をアク
セスして所定のデータを送出し、且つその後の所定時間
内に第２の比較器をアクセスして所定のデータを送出し
なければ、カウンタをクリアすることはできなくなる。
第１の比較器をアクセスしてデータを送った後にＭＰＵ
が暴走した場合、それから所定時間以内に第２の比較器
をアクセスして所定のデータを送る確率は極めて低い。
また、暴走中に第１の比較器をアクセスし且つその後の
所定時間内に第２の比較器をアクセスする確率も極めて
低い。よって、暴走中にカウンタが誤ってクリアされて
しまう確率を極めて低くすることができ、ＭＰＵの異常
を更に高い精度で検出することができる。
てから所定時間だけ第２の比較器を働かせるホールド回
路を備えたことにより、ＭＰＵは、第１の比較器をアク
セスして所定のデータを送出し、且つその後の所定時間
内に第２の比較器をアクセスして所定のデータを送出し
なければ、カウンタをクリアすることはできなくなる。
第１の比較器をアクセスしてデータを送った後にＭＰＵ
が暴走した場合、それから所定時間以内に第２の比較器
をアクセスして所定のデータを送る確率は極めて低い。
また、暴走中に第１の比較器をアクセスし且つその後の
所定時間内に第２の比較器をアクセスする確率も極めて
低い。よって、暴走中にカウンタが誤ってクリアされて
しまう確率を極めて低くすることができ、ＭＰＵの異常
を更に高い精度で検出することができる。
【００５０】第１の比較器から比較一致信号が出力され
たときに比較アクティブ信号を有効にし、第２の比較器
以外がＭＰＵによってアクセスされたときに前記比較ア
クティブ信号を無効にするホールド回路を備えたことに
より、ＭＰＵは、第１の比較器をアクセスして所定のデ
ータを送出した直後に第２の比較器をアクセスして所定
のデータを送出しなければ、カウンタをクリアすること
はできなくなる。第１の比較器をアクセスしてデータを
送った後にＭＰＵが暴走した場合、その直後に第２の比
較器をアクセスして所定のデータを送る確率は極めて低
い。また、暴走中に第１の比較器をアクセスし且つその
直後に第２の比較器をアクセスする確率も極めて低い。
よって、暴走中にカウンタが誤ってクリアされてしまう
確率を極めて低くすることができ、ＭＰＵの異常を更に
高い精度で検出することができる。
たときに比較アクティブ信号を有効にし、第２の比較器
以外がＭＰＵによってアクセスされたときに前記比較ア
クティブ信号を無効にするホールド回路を備えたことに
より、ＭＰＵは、第１の比較器をアクセスして所定のデ
ータを送出した直後に第２の比較器をアクセスして所定
のデータを送出しなければ、カウンタをクリアすること
はできなくなる。第１の比較器をアクセスしてデータを
送った後にＭＰＵが暴走した場合、その直後に第２の比
較器をアクセスして所定のデータを送る確率は極めて低
い。また、暴走中に第１の比較器をアクセスし且つその
直後に第２の比較器をアクセスする確率も極めて低い。
よって、暴走中にカウンタが誤ってクリアされてしまう
確率を極めて低くすることができ、ＭＰＵの異常を更に
高い精度で検出することができる。
【００５１】ホールド回路と比較器とから構成される組
を複数直列に接続したので、更に高い精度でＭＰＵの異
常を検出することができる。
を複数直列に接続したので、更に高い精度でＭＰＵの異
常を検出することができる。
【図１】本発明の一実施例のブロック図である。
【図２】ホールド回路５の構成例を示すブロック図であ
る。
る。
【図３】本発明の他の実施例の要部ブロック図である。
【図４】本発明のその他の実施例のブロック図である。
１…ＭＰＵ ２…アドレスバス ３…データバス ４，６，１３…比較器 ５，５’，１２…ホールド回路 ５１…フリップフロップ ５２…カウンタ ５３…アドレスデコーダ ５４…アンドゲート ７…カウンタ ８，９，１４…レジスタ １０，１１，１５…アドレスデコーダ
Claims (4)
- 【請求項１】 クリアされずに一定時間が経過したとき
にＭＰＵに対してリセット信号を出力するカウンタと、 前記ＭＰＵからのアクセス時に送出されたデータと予め
設定されているデータとを比較して比較一致信号を出力
する第１の比較器と、 該第１の比較器から比較一致信号が出力されてから所定
時間だけ比較アクティブ信号を有効にするホールド回路
と、 該ホールド回路の比較アクティブ信号が有効になってい
る期間だけ動作し、前記ＭＰＵからのアクセス時に送出
されたデータと予め設定されているデータとを比較し、
両者が一致したときに前記カウンタに対してクリア信号
を出力する第２の比較器とを備えたことを特徴とするウ
ォッチドックタイマ回路。 - 【請求項２】 前記ホールド回路に代えて、前記第１の
比較器から比較一致信号が出力されたときに比較アクテ
ィブ信号を有効にし、前記第２の比較器以外が前記ＭＰ
Ｕによってアクセスされたときに前記比較アクティブ信
号を無効にするホールド回路を備えたことを特徴とする
請求項１記載のウォッチドックタイマ回路。 - 【請求項３】 クリアされずに一定時間が経過したとき
にＭＰＵに対してリセット信号を出力するカウンタと、 前記ＭＰＵからのアクセス時に送出されたデータと予め
設定されているデータとを比較して比較一致信号を出力
する第１の比較器とを備えると共に、 比較一致信号が入力されてから所定時間だけ比較アクテ
ィブ信号を有効にするホールド回路と、該ホールド回路
の比較アクティブ信号が有効になっている期間だけ動作
し、前記ＭＰＵからのアクセス時に送出されたデータと
予め設定されているデータとを比較し、両者が一致した
ときに比較一致信号を出力する比較器とから構成される
組が直列に複数接続され、且つ、 前記第１の比較器からの比較一致信号が前記第１段目の
組のホールド回路の入力とされ、前記最終段の組の比較
器の比較一致信号が前記カウンタに対するクリア信号と
されることを特徴とするウォッチドックタイマ回路。 - 【請求項４】 クリアされずに一定時間が経過したとき
にＭＰＵに対してリセット信号を出力するカウンタと、 前記ＭＰＵからのアクセス時に送出されたデータと予め
設定されているデータとを比較して比較一致信号を出力
する第１の比較器とを備えると共に、 比較一致信号が入力されたときに比較アクティブ信号を
有効にし、該比較アクティブ信号を入力としている比較
器以外が前記ＭＰＵによってアクセスされたときに前記
比較アクティブ信号を無効にするホールド回路と、該ホ
ールド回路の比較アクティブ信号が有効になっている期
間だけ動作し、前記ＭＰＵからのアクセス時に送出され
たデータと予め設定されているデータとを比較し、両者
が一致したときに比較一致信号を出力する比較器とから
構成される組が直列に複数接続され、且つ、 前記第１の比較器からの比較一致信号が前記第１段目の
組のホールド回路の入力とされ、前記最終段の組の比較
器の比較一致信号が前記カウンタに対するクリア信号と
されることを特徴とするウォッチドックタイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7047765A JP2658943B2 (ja) | 1995-02-13 | 1995-02-13 | ウォッチドックタイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7047765A JP2658943B2 (ja) | 1995-02-13 | 1995-02-13 | ウォッチドックタイマ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08221301A true JPH08221301A (ja) | 1996-08-30 |
| JP2658943B2 JP2658943B2 (ja) | 1997-09-30 |
Family
ID=12784472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7047765A Expired - Lifetime JP2658943B2 (ja) | 1995-02-13 | 1995-02-13 | ウォッチドックタイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658943B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277012A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体集積回路 |
-
1995
- 1995-02-13 JP JP7047765A patent/JP2658943B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006277012A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658943B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519718B1 (en) | Method and apparatus implementing error injection for PCI bridges | |
| US6298394B1 (en) | System and method for capturing information on an interconnect in an integrated circuit | |
| JP2658943B2 (ja) | ウォッチドックタイマ回路 | |
| JP3082721B2 (ja) | タイマ装置 | |
| JPH01130615A (ja) | パルス出力装置 | |
| US5182754A (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JPH01175045A (ja) | アドレスマッチ検出方法 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JP2003316662A (ja) | 内容アドレスメモリシステム | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| SU1636847A2 (ru) | Устройство обмена данными | |
| SU1156082A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с накопител ми на магнитных носител х | |
| SU1001103A1 (ru) | Устройство дл прерывани программ | |
| JPH03209523A (ja) | 命令データエラー検出方式 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH05165710A (ja) | 増設メモリバンク自動設定方式 | |
| JPS605364A (ja) | 記憶装置の実装識別方式 | |
| JPH0434629A (ja) | メモリアクセス制御装置のビジーチェック方式 | |
| JPH0553692A (ja) | マルチプロセツサシステム | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPS6224348A (ja) | Ｄｍａ処理方式 | |
| JPS61145655A (ja) | スレ−ブ異常監視装置 | |
| JPH0580889A (ja) | リアルタイムプロセツサ装置のユニツト初期化装置 | |
| JPH0414151A (ja) | ストアバッファ制御方法およびその機構 | |
| JPH04277844A (ja) | キャッシュメモリ制御回路 |