JPH08213296A

JPH08213296A - 薄膜製造装置及び半導体装置

Info

Publication number: JPH08213296A
Application number: JP25496694A
Authority: JP
Inventors: Hideo Miura; 英生三浦; Takashi Nakajima; 中島　　隆; Koichi Tsuzuki; 浩一都築; Asao Nishimura; 朝雄西村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-10-20
Filing date: 1994-10-20
Publication date: 1996-08-20

Abstract

(57)【要約】【目的】薄膜製造装置内部に付着した薄膜がひび割れを
生じる、あるいは内壁界面からはく離脱落することによ
る塵埃発生を予測し、装置内部及び薄膜堆積用基板の塵
埃汚染を未然に防止する手段及びこの手段を搭載した薄
膜製造装置構造を提供する。【構成】薄膜製造装置に、装置内壁に付着する薄膜の内
部応力をモニタし、応力が薄膜の割れあるいははがれを
生じる限界値に到達する直前に信号を発する制御装置を
設ける。制御装置は次の薄膜堆積条件を遂行した場合に
付着膜の応力が所定の値を越えるか否かを判定し、越え
ると予測された場合に信号を発し、装置の洗浄あるいは
部品の交換を指示する。薄膜の内部応力を測定する方法
には、半導体ひずみゲージを内蔵させたセンサを装置内
部に設置する、付着薄膜の応力に起因した所定の基板の
反り変形を測定するセンサを装置内に設ける、付着薄膜
内部の超音波の伝搬速度測定から応力を測定するセンサ
を装置内に設ける等がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜製造装置構造及び薄
膜の堆積方法に関する。

【０００２】

【従来の技術】薄膜を使用して製造する半導体関連ある
いは光，磁気関連製品では、薄膜堆積過程で、異物等の
塵埃が膜堆積基板上に付着すると、塵埃が付着した部分
に正常な膜堆積を行うことができなくなるために精度の
高い微細加工を行うことができなくなり、製品の信頼性
や製造歩留りが大幅に低下してしまう。このため、膜堆
積過程における塵埃除去が重要な課題となる。しかし、
従来のＣＶＤ(Chemical-Vapor-deposition）法やスパッ
タ法を使用した薄膜堆積装置では、本来基板上のみに堆
積したい薄膜が、装置内壁等の装置構成要素内面上にも
堆積されてしまう。こうして基板以外の装置構成要素内
面に付着した膜は、膜堆積終了時点で除去されることが
望ましいが、膜堆積終了毎に清掃を行うと製品製造のス
ループットが低下するため、通常は装置構成要素内表面
の清掃は所定の間隔（時間あるいは処理数）をおいてな
される。しかし、付着した薄膜は一般に有限の値の内部
応力を持つため、付着が繰り返されて膜厚が増加すると
膜内部の発生力が増加し、膜表面に割れが入ったり膜が
装置構成要素内面から脱落するなどの現象が発生しやす
くなる。膜表面にひび割れが入った場合にはひび割れ周
辺から微小な膜構成粒子が飛散して塵埃の原因となり、
膜の脱落はそれ自身が塵埃となる。このような塵埃発生
は先に述べた問題を生じさせるため、装置内部の清掃は
少なくても塵埃発生前に行わなければならない。この塵
埃発生をモニタする方法は、例えば、特開平4−204039
号公報に記載されているレーザブレイクダウン法が知ら
れている。本公知例では、光学的に装置内部の塵埃を検
知する方法、あるいはアコースティックエミッションセ
ンサを利用して装置内部に付着した薄膜がひび割れる際
に発生する高周波弾性波を検知する方法等が開示されて
いる。このような方法を応用した塵埃の発生検知の効果
は非常に大きいが、塵埃が検知された時点では、装置内
部あるいは薄膜形成用基板が発生した塵埃に既に汚染さ
れている可能性が高いという問題があり、塵埃発生を未
然に防止することができないという欠点があった。

【０００３】

【発明が解決しようとする課題】従来技術では、薄膜製
造装置内部の塵埃発生を事前に検知することができなか
った。本発明の目的は、薄膜製造装置内部に付着した薄
膜がひび割れを生じる、あるいは内壁界面からはく離脱
落することによる塵埃発生を予測し、装置内部及び薄膜
堆積用基板の塵埃汚染を未然に防止する手段及び手段を
搭載した薄膜製造装置構造を提供することにある。

【０００４】

【課題を解決するための手段】上記目的を達成するため
に、本発明では薄膜製造装置に、装置内壁に付着する薄
膜の内部応力をモニタし、前記応力が薄膜の割れあるい
ははがれを生じる限界値に到達する直前に信号を発する
制御装置を設ける。制御装置は次の薄膜堆積条件を遂行
した場合に付着膜の応力が所定の値を越えるか否かを判
定し、越えると予測された場合に信号を発し、装置の洗
浄あるいは部品の交換を指示する。薄膜の内部応力を測
定する方法は、半導体ひずみゲージを内蔵させたセンサ
を装置内部に設置する、付着薄膜の応力に起因した所定
の基板の反り変形を測定するセンサを装置内に設ける、
付着薄膜内部の超音波の伝搬速度測定から応力を測定す
るセンサを装置内に設ける等がある。

【０００５】

【作用】半導体ひずみゲージは、通常の半導体素子製造
技術を使用して、シリコン単結晶基板あるいは多結晶基
板あるいはアモルファス基板の表面近くにシリコンを電
気的に活性化する、Ｐ（燐），Ｂ（ほう素）あるいはＡ
ｓ（砒素）等を拡散させ、例えば、図２，図３に示した
ような抵抗パターンを形成することができる。このひず
みゲージの抵抗値は、ピエゾ抵抗効果で変動し、ひずみ
量は拡散抵抗の抵抗率あるいは抵抗値変動を測定するこ
とで決定することができる。本半導体ひずみゲージを有
した基板表面に、内部応力を有した薄膜が付着すると、
基板にも応力が発生し、応力値に応じてひずみゲージの
抵抗値が変動する。この抵抗値変動の検出方法は、ゲー
ジに定電流を流して電圧降下の変動を測定する方法，ブ
リッヂ回路を形成してブリッヂバランス変動を検出する
方法等通常の抵抗値検出に使用される方法のいずれかを
採用すればよい。なお、半導体ひずみゲージの特性は温
度に対して敏感に変動してしまうので、ひずみゲージ近
くには温度センサを設けることが不可欠となる。簡易温
度センサは、半導体ｐｎ接合ダイオードの順方向電圧の
温度依存性を利用するのが容易である。半導体ｐｎ接合
ダイオードは、ひずみゲージと同様に不純物の拡散で形
成することが可能である。本半導体ひずみゲージにおけ
る各拡散抵抗の応力起因の抵抗率変動は次式で表され
る。

【０００６】

【数１】 δＲ１／Ｒ１＝πｘσｘ＋πｙσｙ＋πｚσｚ（数１）

【０００７】

【数２】 δＲ２／Ｒ２＝πｙσｘ＋πｘσｙ＋πｚσｚ（数２）ここで、Ｒ１，Ｒ２は抵抗１７−１，１７−２の抵抗
率、πｘ，πｙ，πｚはそれぞれ独立したピエゾ抵抗係
数、σｘ，σｙ，σｚは図中に示した直交三軸方向の垂
直応力成分である。表１に不純物としてＰとＢを使用し
て作製した拡散抵抗のピエゾ抵抗係数測定例を示す。

【０００８】

【表１】

【０００９】本センサ表面に薄膜が付着する場合は、ｚ
方向すなわち膜厚方向には拘束が無いため、σｚの存在
は無視することができる。この場合には、数１，数２は
近似的に、

【００１０】

【数３】 δＲ１／Ｒ１＝πｘσｘ＋πｙσｙ（数３）

【００１１】

【数４】 δＲ２／Ｒ２＝πｙσｘ＋πｘσｙ（数４）と表されるため、各応力成分σｘ，σｙは抵抗率変動の
測定結果を用いると、数３，数４を算術的に解くことで
一意的に決定することができる。

【００１２】また、温度センサに使用するｐｎ接合ダイ
オードに順方向電圧を加えた場合、一定電流条件での接
合電圧Ｖｊは近似的に次式で表される。

【００１３】

【数５】Ｖｊ＝Ｖｊ０−γ(Ｔ−Ｔ０) （数５）ここでＶｊ０は基準温度Ｔ０における電圧、γは温度係
数である。このように、接合電圧は温度に比例して変化
するので、γの値が較正されていれば、電圧変化を測定
することで温度を決定することができる。

【００１４】次に制御装置の動作について図４を使用し
て説明する。本ひずみゲージの出力（温度及び抵抗値変
動量）は薄膜の堆積中及び堆積終了時点で制御装置に入
力される。制御装置は入力データから現在の応力値とと
もに薄膜堆積一回毎の堆積膜厚と応力増加量を決定し、
記憶する。堆積膜厚が一定の場合には膜厚を記録する必
要はない。堆積中の応力値あるいは堆積後の応力値が膜
はがれあるいはクラック発生に対する所定の値を越えた
場合には危険信号を発し、装置のクリーニングあるいは
部品の交換を行う。また、次回の膜堆積条件（膜厚）に
よる応力増加量が生じると仮定した場合に応力値が膜堆
積中あるいは後に所定の値を越える可能性がある場合も
危険信号を発する。これにより薄膜製造装置内におけ基
板以外に付着した膜のはがれやクラックの発生を未然に
予測し、防止することが可能となり、装置内部における
異物（塵埃）発生を防止することができる。

【００１５】装置内部における付着膜の応力測定方法は
ひずみゲージの応用に限定されるものではない。平板状
の基板表面に膜を付着させ、付着膜の内部応力に起因し
て発生する基板の反り変形を測定することで、付着膜の
内部応力を測定することができる。例えば、短冊状に加
工した平板表面に薄膜が付着し、応力が発生した場合に
は図４に示したように基板には反り変形が発生する。こ
の基板の反り変形状態を図に示したようなレーザ光を応
用した側長センサを使用して測定する、あるいは基板の
曲率半径を測定する。これにより、反り量δを決定し、
付着膜の内部応力σを次式を用いて決定することができ
る。

【００１６】

【数６】 σ＝｛４Ｅｓｔｓ²｝δ／｛３Ｌ²(１−υｓ)ｔｆ｝（数６）ここで、Ｅｓ，νｓは基板のヤング率及びポアッソン
比、Ｌは基板測定領域長さ、ｔｓ，ｔｆは基板及び薄膜
の厚さである。

【００１７】センサの出力結果は制御装置に取り込ま
れ、制御装置は先に述べたように図４に示した動作フロ
ーに従い危険信号を発することで薄膜製造装置内におけ
基板以外に付着した膜のはがれやクラックの発生を未然
に予測し、防止することが可能となり、装置内部におけ
る異物（塵埃）発生を防止することができる。

【００１８】

【実施例】本発明の一実施例を図１，図２，図３，図
４，図５を使用して説明する。図１は本発明を使用した
薄膜製造装置の構成図、図５は薄膜製造装置としてスパ
ッタ装置に適用した場合の装置構成図、図２及び図３は
付着膜の内部応力を測定するピエゾ抵抗効果を応用した
応力センサの断面及び平面構造をそれぞれ示したもの
で、図４は図１あるいは図５に示した制御装置の動作フ
ローを示したものである。

【００１９】まず、図１及び図５を使用して本発明の装
置構成を説明する。図１に示したように、本発明の薄膜
製造装置は、薄膜堆積室２，薄膜堆積室内に設置された
装置内壁に付着した薄膜の内部応力を測定する応力セン
サ１，薄膜の堆積条件を制御する制御装置４，応力セン
サの入出力系及び装置全体の入出力装置５との情報をや
りとりする制御装置３からなる。薄膜の堆積装置とし
て、具体的にスパッタ装置に本発明を適用した場合の装
置構成を示したのが図５である。なお、本発明は薄膜の
堆積方法に関するものではないので、薄膜の堆積に関す
る装置の詳細構造は以下の実施例を含めて省略し、簡易
表現とするものとする。本発明のスパッタ装置は、主と
してスパッタ室６，ターゲット保持治具７，薄膜堆積用
のターゲット８，薄膜堆積用基板９，基板保持治具１
０，薄膜堆積に関するガスの入出力系１５，スパッタ室
内壁に付着した薄膜の内部応力を測定する応力センサ
１，センサとの入出力制御及び装置全体の入出力装置５
との情報のやりとりを行う制御装置３，薄膜の堆積条件
を制御する制御装置４からなる。応力センサ１はシリコ
ンのピエゾ抵抗効果を応用したもので、図２及び図３に
示した構造である。シリコン基板１６表面近傍に拡散抵
抗層からなる抵抗体１７を形成する。本実施例では抵抗
体１７−１，１７−２はシリコンの（１００）単結晶基
板上に、シリコンの＜１１０＞結晶軸方向に平行となる
ように二本設けてある。本半導体ひずみゲージにおける
各拡散抵抗の応力起因の抵抗率変動は数１，数２で表さ
れる。

【００２０】本センサ表面に薄膜が付着する場合は、ｚ
方向、すなわち、膜厚方向には拘束が無いため、σｚの
存在は無視することができる。この場合には、数１，数
２は近似的に、数３，数４と表されるため、各応力成分
σｘ，σｙは抵抗率変動の測定結果を用いると、数３，
数４を算術的に解くことで一意的に決定することができ
る。この構成で基板１６の表面に平行垂直応力成分を検
出することが可能となる。また拡散層１８は温度測定を
目的としてｐｎ接合ダイオードを作製するために設けて
ある。各拡散層からの電気信号の入出力は電極引き出し
部２０を通して行われる。本拡散抵抗層を形成した表面
側が装置内部に向くようにセンサを配置する。本応力セ
ンサ表面に内部応力を有した薄膜が付着すると、ピエゾ
抵抗効果によって拡散層の抵抗率（値）が変動する。拡
散層の初期抵抗率（値）を何らかの方法で記憶してお
き、この初期値からの変動量を検出することで発生応力
を測定することができる。なお、本実施例で示した拡散
層あるいは基板の伝動型（ｐ型あるいはｎ型）は、必ず
しも本実施例の組み合わせに限定されるものではなく、
必要に応じて変更すること（ｐ型とｎ型を入れ換える）
ことが可能である。また、抵抗体の本数も二本に限定さ
れるものではなく、場合によっては一本あるいは三本以
上設けてもよいし、三本以上設ける場合には、全てをｐ
型あるいはｎ型の拡散抵抗に統一する必要はなく、両者
の組み合わせであってもよい。さらに、本実施例では、
応力センサ１は、薄膜堆積室２あるいは６内部に突出し
た形で設けてあるが、センサ表面に薄膜が直接付着する
ようになっておれば、装置内壁内部に埋め込まれた構造
となっていてもよい。センサの取付け位置あるいは取付
け個数に関しても、本実施例で示した位置に限定される
ものではなく、個数も複数個設けてもよい。抵抗値の変
動量測定は各拡散層の抵抗値を直接測定してもよいし、
ブリッヂ回路を構成して変動分だけを検出してもよい。

【００２１】以下、本応力センサ１を有した薄膜製造装
置の運転方法（制御装置３の動作手順）を図４を使用し
て説明する。薄膜の堆積開始（装置使用開始）時点でセ
ンサの初期状態（初期抵抗値及び初期値として応力σ＝
０，単位膜厚当たりの応力増加分σＵ＝０）を設定す
る。次に入出力装置５から成膜条件を入力し、装置の動
作が開始する。薄膜の堆積が開始されると制御装置３は
応力センサから信号（抵抗値変動，温度）を検出し表面
に付着した薄膜の応力状態を測定する。付着膜の内部応
力が膜のはく離あるいは割れ発生に対する限界値σｃ
（この場合、σｃの値は直接の限界値に安全率を考慮し
た値を使用してもよい）以下である場合には薄膜の堆積
を続行するよう制御装置４に信号を伝達する。この場合
には必ずしも信号を伝達する必要はなく、信号が入力さ
れない場合には制御装置４は成膜を継続するシステムに
してもよい。成膜中に付着膜の内部応力が限界値を越え
た場合には、制御装置３は警報出力を発生する。この警
報発生は入出力装置５を通して行ってもよいし、音，
光，振動，電気信号等の伝達手段で装置外に直接信号が
伝達されてもよい。また、警報出力とともにただちに成
膜を中止してもよいし、そうしなくてもよい。この条件
は運転者側で決定すればよい。ただし、異物発生を防止
するという観点からは、ただちに成膜を中止するシステ
ムとすることが好ましい。成膜中に発生応力が限界値を
越えなかった場合には、成膜は無事終了する。この場
合、制御装置は残留応力値を記憶するとともに、成膜過
程で生じた応力の変動（増加）量を単位膜厚当たりの値
に換算して記憶する。単位膜厚当たりの応力変動量が従
来の値より大きかった場合には、異物発生を抑えるとい
う観点から、安全を確保するため、最大値を記憶するこ
とにする。成膜を継続して行う場合には、次回堆積する
膜厚から応力増加量を算出し、現状の残留応力に応力増
加予測量を加えた値が限界応力値を越えるか否かの判定
を行う。越える可能性がある場合にはやはり警報を出力
する。予測値が限界値を越えない場合には、再び成膜を
開始する。成膜を行わない場合には装置は動作を終了す
る。なお、成膜を再開する場合に、抵抗値検出部がブリ
ッヂ回路を構成している場合には、ブリッヂをバランス
状態に調整しなおしてもよいがしなくてもよい。

【００２２】警報出力が発生した場合には、装置内部の
洗浄あるいは部品交換を行う。この場合、応力センサ１
も洗浄して再使用してもよいし、新品と交換してもよ
い。あるいは継続使用してもよい。また、一台の装置で
複数の材料の堆積を行う場合には、各材料毎に複数のセ
ンサ１を使い分けてもよいし、特定のセンサを継続使用
してもよい。

【００２３】以上、本実施例では、薄膜製造に使用する
スパッタ装置で、装置内部に付着する薄膜の内部応力状
態を直接測定することが可能となり、応力値が異物発生
の原因となる付着膜のはがれや割れに対する限界値に達
する前に警報を発生することができるので、装置内部に
おける異物発生を防止できる。

【００２４】次に本発明の第二の実施例を、図１，図
２，図３，図４，図６を使用して説明する。本実施例
は、第一の実施例とは、薄膜製造装置がＣＶＤ法を応用
しているという構成部分のみが異なるものである。ＣＶ
Ｄ装置は主としてＣＶＤ装置外管１１，ＣＶＤ装置内管
１２，基板支持ボート１３，支持台１４，ガス入出力系
１５，装置内壁に付着した薄膜の内部応力を測定する応
力センサ１，該センサとの入出力制御及び装置全体の入
出力装置５との情報のやりとりを行う制御装置３，薄膜
の堆積条件を制御する制御装置４からなる。応力センサ
及び制御装置３あるいは４の動作内容あるいは構成要件
に関しては第一の実施例と同様である。

【００２５】このため、本実施例では、薄膜製造に使用
するＣＶＤ装置で、装置内部に付着する薄膜の内部応力
状態を直接測定することが可能となり、応力値が異物発
生の原因となる付着膜のはがれや割れに対する限界値に
達する前に警報を発生することができるので、装置内部
における異物発生を防止できる。

【００２６】次に本発明の第三の実施例を図１，図７，
図８，図９を使用して説明する。本実施例では、応力セ
ンサ１及びその制御装置３，薄膜の堆積室２及び薄膜の
堆積条件制御装置４，入出力装置５からなる薄膜製造装
置で、応力センサ１が図７あるいは図８に示したカンチ
レバー構造からなることを特徴とする。図７は片持ちは
り構造のカンチレバーからなる応力センサを示したもの
である。カンチレバー２１に内部応力を有する薄膜２４
が付着すると、カンチレバー２１に図示したようにたわ
みが発生する。このたわみ量を測長センサ２３を使用し
て測定する。たわみ量の測定は一個のセンサを使用して
一箇所の値を測定してもよいし、複数個のセンサを使用
して全体のたわみ変形状態(曲率)を測定して決定しても
よい。あるいはセンサ数は一個で走査してたわみ状態を
測定してもよい。付着した膜の内部応力状態は、このた
わみ量から材料力学の基本式（例えばσ＝{４Ｅsts２}
δ／｛３Ｌ２(１−υｓ)ｔｆ）、ここで、Ｅｓ，νｓは
基板のヤング率及びポアッソン比、Ｌは基板測定領域長
さ、ｔｓ，ｔｆは基板及び薄膜の厚さである。）を適用
して決定することができる。本応力センサでは、カンチ
レバー表面以外には膜が付着しないように、保護カバー
２５、あるいは２６が設けられている。カンチレバーの
構造は、必ずしも片持ちはり構造である必要はなく、図
８に示したような中央支持構造であってもよい。本応力
センサを使用することで付着膜の内部応力を測定するこ
とが可能となる。図９は本応力センサを内蔵した薄膜製
造装置における、応力センサ１及び制御装置３の動作フ
ローを示したものである。全体の構成及び動作手順は図
４に示したものと同一であるが、付着膜の内部応力測定
原理が図４の抵抗値変動測定からカンチレバーのたわみ
変形測定に変更した点が異なっている。

【００２７】なお、薄膜製造装置の具体例は、第一の実
施例で示したスパッタ装置あるいは第二の実施例で示し
たＣＶＤ装置が考えられる。それぞれの具体例に本実施
例の応力センサを適用した場合の構成要件あるいは使用
方法等は第一の実施例あるいは第二の実施例で述べたも
のが全て適用可能である。

【００２８】したがって、本実施例でも、薄膜製造に使
用するスパッタ装置あるいはＣＶＤ装置で、装置内部に
付着する薄膜の内部応力状態を直接測定することが可能
となり、応力値が異物発生の原因となる付着膜のはがれ
や割れに対する限界値に達する前に警報を発生すること
ができるので、装置内部における異物発生を防止でき
る。

【００２９】

【発明の効果】本発明によれば、薄膜製造に使用するス
パッタ装置あるいはＣＶＤ装置で、装置内部に付着する
薄膜の内部応力状態を直接測定することが可能となり、
応力値が異物発生の原因となる付着膜のはがれや割れに
対する限界値に達する前に警報を発生することができる
ので、装置内部における異物発生を防止できる。

【図面の簡単な説明】

【図１】薄膜製造装置のブロック図。

【図２】ひずみゲージ断面図。

【図３】ひずみゲージ平面構造の説明図。

【図４】制御装置の動作フローチャート。

【図５】スパッタ法成膜装置のブロック図。

【図６】ＣＶＤ法成膜装置のブロック図。

【図７】反り変形測定方法の説明図。

【符号の説明】

１…応力センサ、３…応力センサ制御装置、４…薄膜堆
積制御装置、５…入出力装置、６…スパッタ室、７…タ
ーゲット保持治具、８…スパッタターゲット、９…基
板、１０…基板保持治具、１５…ガス入出力系。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年６月６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図８

【補正方法】追加

【補正内容】

【図８】反り変形測定方法の説明図。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図９

【補正方法】追加

【補正内容】

【図９】薄膜製造のフロー図。

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/31 Ｆ 21/66 Ｙ (72)発明者西村朝雄茨城県土浦市神立町502番地株式会社日立製作所機械研究所内

Claims

【特許請求の範囲】

【請求項１】薄膜製造装置において、薄膜堆積室内部に
薄膜堆積用基板以外の装置内に付着する薄膜の内部応力
を測定するセンサと、前記センサとの信号あるいは計測
用電力の伝達及び異常が発生した場合の警報信号を発す
る制御装置を設けたことを特徴とする薄膜製造装置。
【請求項２】請求項１において、前記付着膜の応力を測
定するセンサがシリコン基板表面近傍に形成した拡散抵
抗体からなる薄膜製造装置。
【請求項３】請求項１において、前記付着膜の応力を測
定するセンサがカンチレバー構造と、前記カンチレバー
のたわみ変形を測定する測長センサからなる薄膜製造装
置。
【請求項４】付着膜の内部応力が膜のはく離あるいは割
れで規定される所定の応力値を越えた場合に警報を発し
て薄膜の堆積を中止する制御装置を有したことを特徴と
する薄膜の製造装置及び薄膜の堆積方法及び薄膜の堆積
装置を使用して製造した半導体装置。
【請求項５】請求項１において、前記薄膜の製造装置が
スパッタ装置である薄膜製造装置。
【請求項６】請求項１において、前記薄膜の製造装置が
ＣＶＤ装置である薄膜製造装置。
【請求項７】付着膜の内部応力が膜のはく離あるいは割
れで規定される所定の応力値を越えた場合あるいは次の
膜の堆積途中に限界値を越える可能性がある場合に警報
を発し、膜の堆積を中止することを特徴とする薄膜の堆
積方法。