JPH08203935A - Ceramic semiconductor device and manufacture thereof - Google Patents

Ceramic semiconductor device and manufacture thereof

Info

Publication number
JPH08203935A
JPH08203935A JP1312595A JP1312595A JPH08203935A JP H08203935 A JPH08203935 A JP H08203935A JP 1312595 A JP1312595 A JP 1312595A JP 1312595 A JP1312595 A JP 1312595A JP H08203935 A JPH08203935 A JP H08203935A
Authority
JP
Japan
Prior art keywords
ceramic package
semiconductor element
ceramic
paste material
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1312595A
Other languages
Japanese (ja)
Other versions
JP2643895B2 (en
Inventor
Eiji Omori
英治 大森
Tetsuo Tanda
哲夫 反田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1312595A priority Critical patent/JP2643895B2/en
Publication of JPH08203935A publication Critical patent/JPH08203935A/en
Application granted granted Critical
Publication of JP2643895B2 publication Critical patent/JP2643895B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE: To prevent the generation of a crack in a semiconductor element or a ceramic package when the element is bonded to the package with a bonding layer and the bonding layer is cured by a method wherein a plurality of bubble-like voids are provided in the bonding layer between the element and the package. CONSTITUTION: A ceramic semiconductor device is provided with a prescribed semiconductor element 1, a ceramic package 3 for housing the element 1, a multitude of internal electrodes arranged in the interior of the package 3 and a plurality of outer leads 5, which are connected electrically with the internal electrodes and are provided under the lower surface of the package 3 into a terminal shape, and moreover, is provided with metal wires 4, which connect electrically the element 1 with the internal electrodes, and a metal cap 6 for sealing the element 1 which is mounted in the interior of the package 3. A plurality of bubble-like voids 9 are provided in a bonding layer between the element 1 and the package 3. For example, as a paste material 2 constituting the bonding layer, a plate material containing a filler (Au, Al or the like) is used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はセラミック半導体装置お
よびその製造方法に関する。The present invention relates to a ceramic semiconductor device and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】従来のセラミック半導体装置の一例の縦
断面図が図４に示される。図４に示されるように、本従
来例は、半導体素子１、ベースト材２と、セラミックパ
ッケージ３と、金属ワイヤ４と、外部リード５と、金属
キャップ６とを備えて構成されており、半導体素子１
は、ペースト材２を介してセラミックパッケージ３に接
着され、金属ワイヤ４により、半導体素子１と、セラミ
ックパッケージ３内に多数配列されている内部リードと
が電気的に接続されている。また、当該内部リードには
外部リード５が電気的に接続され、セラミックパッケー
ジ３には金属キャップ６が溶接されており、これによ
り、半導体素子１は、セラミックパッケージ３の内部に
密閉された構造となっている。このような構造において
は、半導体素子１にかかる残留応力が大きい場合には、
半導体素子１にクラックまたは剥離が生じるという惧れ
がある。2. Description of the Related Art FIG. 4 is a longitudinal sectional view of an example of a conventional ceramic semiconductor device. As shown in FIG. 4, the conventional example includes a semiconductor element 1, a base material 2, a ceramic package 3, a metal wire 4, an external lead 5, and a metal cap 6. Element 1
Are bonded to a ceramic package 3 via a paste material 2, and the semiconductor element 1 and a large number of internal leads arranged in the ceramic package 3 are electrically connected by a metal wire 4. An external lead 5 is electrically connected to the internal lead, and a metal cap 6 is welded to the ceramic package 3, so that the semiconductor element 1 has a structure sealed inside the ceramic package 3. Has become. In such a structure, when the residual stress applied to the semiconductor element 1 is large,
There is a concern that cracks or peeling may occur in the semiconductor element 1.

【０００３】ここにおいて、半導体素子１にかかる残留
応力について説明する。半導体素子１とセラミックパッ
ケージ３とを、熱硬化型のペース材２により接着する場
合に発生する残留応力の状態が、図６（ａ）、（ｂ）お
よび（ｃ）に示される。図６は、セラミックパッケージ
３の上部に、ペースト材２を介して半導体素子１を接着
した構造の部分断面図であり、ペースト材の熱硬化後に
おける半導体素子１とセラミックパッケージ３に、残留
応力１０１による反りが発生している状況が示されてい
る。図６（ａ）は接着による硬化前の状態であり、図６
（ｂ）は硬化中の状態、図６（ｃ）は硬化後の状態であ
る。なお、図６（ｂ）および（ｃ）においては、残留応
力１０１の作用する方向が示されている。図６（ｃ）に
示される残留応力による反りが大きい場合には、半導体
素子１にはクラックまたは剥離が発生し、或はまたセラ
ミックパッケージ３が薄型セラミックパッケージの場合
には、当該セラミックパッケージ自身にクラックが発生
する。Here, the residual stress applied to the semiconductor element 1 will be described. The state of residual stress generated when the semiconductor element 1 and the ceramic package 3 are bonded by the thermosetting pace material 2 is shown in FIGS. 6 (a), 6 (b) and 6 (c). FIG. 6 is a partial cross-sectional view of a structure in which the semiconductor element 1 is adhered to the upper part of the ceramic package 3 via the paste material 2, and the residual stress 101 is applied to the semiconductor element 1 and the ceramic package 3 after the paste material is thermally cured. The situation in which the warpage is occurring due to is shown. FIG. 6A shows a state before curing by bonding, and FIG.
FIG. 6B shows a state during curing, and FIG. 6C shows a state after curing. 6 (b) and 6 (c), the direction in which the residual stress 101 acts is shown. When the warpage due to the residual stress shown in FIG. 6C is large, cracks or peeling occur in the semiconductor element 1 or, when the ceramic package 3 is a thin ceramic package, the ceramic package itself is damaged. Cracks occur.

【０００４】半導体素子１にかかる上記の残留応力δ
は、下記の式（１）に示されるとうりである。The above residual stress δ applied to the semiconductor element 1
Is as shown in the following equation (1).

【０００５】 δ＝Ｋ△α△Ｔ（Ｅa ・Ｅs ・Ｌ／Ｘ）1/2 ……………（１） δ：残留応力［kg／mm2 ］ Ｋ：定数 △α：熱膨張係数差［１／°Ｃ］ △Ｔ：温度差［°Ｃ］ Ｅa ：ペースト材の弾性率［kg／mm2 ］ Ｅs ：セラミックパッケージの弾性率［kg／mm2 ］ Ｌ：半導体素子の長さ［mm］ Ｘ：接着層の厚さ［mm］ 以上の説明より、半導体素子１のクラックまたは剥離、
或はまた薄型セラミックパッケージの場合におけるパッ
ケージ自身に発生するクラックは、残留応力が大きい程
発生し易いと云うことが理解される。ここにおいて、残
留応力を低減させる方法としては、式（１）を参照する
ことにより次のことが考えられる。Δ = K △ α △ T (Ea · Es · L / X) 1/2 (1) δ: Residual stress [kg / mm 2 ] K: Constant Δα: Difference in thermal expansion coefficient [1 / ° C] ΔT: Temperature difference [° C] Ea: Elastic modulus of paste material [kg / mm 2 ] Es: Elastic modulus of ceramic package [kg / mm 2 ] L: Length of semiconductor element [mm] X: thickness of adhesive layer [mm] From the above description, cracking or peeling of semiconductor element 1
Alternatively, it is understood that cracks that occur in the package itself in the case of a thin ceramic package are more likely to occur as the residual stress increases. Here, as a method of reducing the residual stress, the following can be considered by referring to equation (1).

【０００６】方法１：半導体素子とセラミックパッケー
ジの熱膨張係数差を低減する。Method 1: Reduce the difference in thermal expansion coefficient between the semiconductor element and the ceramic package.

【０００７】方法２：低熱硬化型のペースト材を使用す
る。Method 2: A low heat-curable paste material is used.

【０００８】方法３：半導体素子のサイズを縮小化す
る。Method 3: Reduce the size of the semiconductor device.

【０００９】方法４：接着層の厚さを厚くする。 しかしながら、最近の半導体装置の動向を考慮すると、
上記の方法３および方法４は、共に不適である。従っ
て、残留応力を低減させる方法としては、上記の方法１
および方法２について検討を行うことが求められる。Method 4: Increasing the thickness of the adhesive layer. However, considering recent trends in semiconductor devices,
Methods 3 and 4 above are both unsuitable. Therefore, as a method of reducing the residual stress, the above-mentioned method 1
It is necessary to consider the method 2 and the method 2.

【００１０】上記の方法１および方法２の内の、方法１
の検討に基づいて提案されている半導体装置の従来例が
図５に示される。本従来例は、特開昭６４−８００２９
号公報に記載されている半導体装置例であり、図５に示
されるように、搭載すべき半導体素子よりも大きい面積
の領域に、複数の分割されたモリブデン板７が、溶融し
たロウ材によりセラミックパッケージ３の中央部に固定
され、その周囲に内部配線用として使用する内部リード
８を設けて配置するという構造を特徴としている。この
ように半導体素子を固着する領域に分割された大きさの
モリブデン板７を用いることにより、急激な加熱による
ペースト材の硬化にによって生じる残留応力が低減さ
れ、セラミックパッケージにクラックが発生することを
防止することができるものとしている。Method 1 of Method 1 and Method 2 above
FIG. 5 shows a conventional example of a semiconductor device proposed based on the above-mentioned study. This conventional example is disclosed in JP-A-64-80029.
As shown in FIG. 5, a plurality of divided molybdenum plates 7 are formed on a region having an area larger than a semiconductor element to be mounted by a molten brazing material, as shown in FIG. It is characterized in that it is fixed to the center of the package 3 and is provided with an internal lead 8 used for internal wiring around it. By using the molybdenum plate 7 having a size divided into the region where the semiconductor element is fixed as described above, the residual stress caused by the hardening of the paste material due to rapid heating can be reduced, and cracks can be generated in the ceramic package. It can be prevented.

【００１１】[0011]

【発明が解決しようとする課題】上述した従来のセラミ
ック半導体装置およびその製造方法において、前述の特
開昭６４−８００２９号公報による場合には、半導体素
子とセラミックパッケージとを接着する際に発生するク
ラックの要因となる残留応力を緩和するために、半導体
素子とセラミックパッケージの熱膨張係数の中間値を有
するモリブデン板を、セラミックパッケージの中央部に
固定して介在させている。しかしながら、このために、
半導体素子とセラミックパッケージとを接着する前段階
において、予めセラミックパッケージに対してモリブデ
ン板を接着しておく必要があり、これによる製造工程が
余分に付加されるという欠点があり、更には、当該モリ
ブデン板を使用することにより、セラミック半導体装置
の１個当りの製造コストが割高になるという欠点があ
る。In the above-mentioned conventional ceramic semiconductor device and the method of manufacturing the same, in the case of the above-mentioned Japanese Patent Application Laid-Open No. 64-80029, it occurs when the semiconductor element and the ceramic package are bonded. In order to alleviate the residual stress which causes a crack, a molybdenum plate having an intermediate value of the coefficient of thermal expansion between the semiconductor element and the ceramic package is fixed and interposed at the center of the ceramic package. However, for this,
At the stage before bonding the semiconductor element and the ceramic package, it is necessary to bond a molybdenum plate to the ceramic package in advance, which has the disadvantage that an extra manufacturing process is added. The use of a plate has the disadvantage that the manufacturing cost per ceramic semiconductor device is relatively high.

【００１２】[0012]

【課題を解決するための手段】第１の発明のセラミック
半導体装置は、所定の半導体素子と、当該半導体素子を
収容するセラミックパッケージと、当該セラミックパッ
ケージの内部に多数配列される内部電極と、当該内部電
極と電気的に接続されて前記セラミックパッケージに端
子状に設けられている複数の外部リードと、前記半導体
素子と前記内部電極とを電気的に接続する金属ワイヤ
と、前記セラミックパッケージの内部に搭載される前記
半導体素子を密閉する金属キャップと、を少なくとも備
えて構成され、前記半導体素子と前記セラミックパッケ
ージとの間の接着層に、複数個の気泡状の空隙を設けて
いることを特徴としている。A ceramic semiconductor device according to a first aspect of the present invention includes a predetermined semiconductor element, a ceramic package for housing the semiconductor element, a plurality of internal electrodes arranged inside the ceramic package, and A plurality of external leads electrically connected to the internal electrodes and provided in the ceramic package in a terminal shape, metal wires electrically connecting the semiconductor element and the internal electrodes, and inside the ceramic package. And a metal cap for sealing the semiconductor element to be mounted, wherein a plurality of voids are provided in the adhesive layer between the semiconductor element and the ceramic package. There is.

【００１３】また第２の発明のセラミック半導体装置
は、所定の半導体素子と、当該半導体素子を収容するセ
ラミックパッケージと、当該セラミックパッケージの内
部に多数配列される内部電極と、当該内部電極と電気的
に接続されて前記セラミックパッケージの向かい合う２
辺に対として設けられている外部リードと、前記半導体
素子と前記内部電極とを電気的に接続する金属ワイヤ
と、前記セラミックパッケージの内部に搭載される前記
半導体素子を密閉する金属キャップと、を少なくとも備
えるフラット型半導体装置として構成され、前記半導体
素子と前記セラミックパッケージとの間の接着層に、複
数個の気泡状の空隙を設けていることを特徴としてい
る。The ceramic semiconductor device of the second invention is such that a predetermined semiconductor element, a ceramic package that accommodates the semiconductor element, a large number of internal electrodes arranged inside the ceramic package, and the internal electrodes are electrically connected to each other. Face to face of the ceramic package connected to 2
An external lead provided as a pair on a side, a metal wire for electrically connecting the semiconductor element and the internal electrode, and a metal cap for sealing the semiconductor element mounted inside the ceramic package. The semiconductor device is configured as at least a flat type semiconductor device, and is characterized in that a plurality of air gaps are provided in an adhesive layer between the semiconductor element and the ceramic package.

【００１４】更に、第１の発明のセラミック半導体装置
の製造方法は、半導体素子とセラミックパッケージとを
接着する製造工程として、ジャーに入っている無溶剤タ
イプのペースト材を、攪拌棒を用いて３０秒乃至１５分
間程度攪拌する第１の工程と、当該攪拌後のペースト材
を前記セラミックパッケージに塗布する第２の工程と、
第２の工程において、ペースト材を塗布した前記セラミ
ックパッケージの上に前記半導体素子を搭載する第３の
工程と、前記半導体素子が搭載されたセラミックパッケ
ージに対応して、前記ペースト材を所定の温度条件、継
続時間条件および昇温レート条件を含む適切な条件下に
おいて熱硬化させることにより前記半導体素子と前記セ
ラミックパッケージとを接着し、当該ペースト材内部に
空隙を形成する第４の工程と、を少なくとも有すること
を特徴としている。Further, in the method of manufacturing a ceramic semiconductor device according to the first invention, as a manufacturing step of bonding a semiconductor element and a ceramic package, a non-solvent type paste material contained in a jar is mixed with a stirring rod by using a stirring bar. A first step of stirring for about seconds to 15 minutes, a second step of applying the paste material after the stirring to the ceramic package,
In a second step, a third step of mounting the semiconductor element on the ceramic package on which the paste material has been applied, and, corresponding to the ceramic package on which the semiconductor element is mounted, the paste material is heated to a predetermined temperature. A fourth step of bonding the semiconductor element and the ceramic package by thermosetting under appropriate conditions including conditions, duration conditions and temperature raising rate conditions to form a void inside the paste material. It is characterized by having at least.

【００１５】また、第２の発明のセラミック半導体装置
の製造方法は、半導体素子とセラミックパッケージとを
接着する製造工程として、溶剤入りペースト材を前記セ
ラミックパッケージに塗布する第１の工程と、第１の工
程において、ペースト材を塗布した前記セラミックパッ
ケージの上に前記半導体素子を搭載する第２の工程と、
前記半導体素子が搭載されたセラミックパッケージに対
応して、前記ペースト材を所定の温度条件、継続時間条
件および昇温レート条件を含む適切な条件下において熱
硬化させることにより前記半導体素子と前記セラミック
パッケージとを接着し、当該ペースト材内部に空隙を形
成する第３の工程と、を少なくとも有することを特徴と
している。Further, in the method of manufacturing a ceramic semiconductor device according to a second aspect of the present invention, as a manufacturing step of bonding a semiconductor element and a ceramic package, a first step of applying a paste material containing a solvent to the ceramic package, A second step of mounting the semiconductor element on the ceramic package coated with a paste material,
In response to the ceramic package on which the semiconductor element is mounted, the semiconductor element and the ceramic package are obtained by thermally curing the paste material under appropriate conditions including predetermined temperature conditions, duration conditions, and temperature raising rate conditions. And a third step of forming a void inside the paste material.

【００１６】[0016]

【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.

【００１７】図１は本発明のセラミック半導体装置の第
１の実施例を示す縦断面図である。図１に示されるよう
に、本実施例は、半導体素子１と、ペースト材２と、セ
ラミックパッケージ３と、金属ワイヤ４と、外部リード
５と、金属キャップ６と、空隙９とを備えて構成されて
おり、ペースト材２としては、フィラー（ＡｇまたはＡ
ｌ等）を含んだペースト材を用いて、半導体素子１とセ
ラミックパッケージ３とを接着させ、且つ硬化させたペ
ースト材２の内部に、特に空隙９を設けたことを特徴と
している。FIG. 1 is a longitudinal sectional view showing a first embodiment of the ceramic semiconductor device of the present invention. As shown in FIG. 1, the present embodiment includes a semiconductor element 1, a paste material 2, a ceramic package 3, a metal wire 4, an external lead 5, a metal cap 6, and a gap 9. The paste material 2 includes a filler (Ag or A
1 and the like) is used to bond the semiconductor element 1 and the ceramic package 3 to each other, and the cured paste material 2 is provided with voids 9 in particular.

【００１８】図１に示されるように、本実施例において
は、外部リード５が格子状に配列されたセラミックパッ
ケージ３に対して、ペースト材２を用いて半導体素子１
が接着され、金属ワイヤ４により半導体素子１と内部電
極が電気的に接続されており、なお且つセラミックパッ
ケージ３に対して端子状に設けられている外部リード５
も内部電極に対して電気的に接続されて、金属キャップ
６により半導体素子１がセラミックパッケージ３の内部
に密閉された構造としてセラミック半導体装置が形成さ
れている。本実施例は、ペースト材２として、Ａｇペー
ストを使用した半導体装置の一例を示しており、図１に
見られるように、ペースト材２の内部に複数個の空隙９
が設けられている。この空隙９を設けることによりペー
スト材２が変形し易くなり、これにより硬化時における
半導体素子１の反りが緩和され、半導体素子１のクラッ
クおよび剥離を防止することが可能となる。As shown in FIG. 1, in this embodiment, a semiconductor element 1 is mounted on a ceramic package 3 in which external leads 5 are arranged in a lattice pattern by using a paste material 2.
Are bonded, the semiconductor element 1 and the internal electrode are electrically connected by the metal wire 4, and the external lead 5 is provided in a terminal shape with respect to the ceramic package 3.
Also, the ceramic semiconductor device is formed as a structure in which the semiconductor element 1 is electrically connected to the internal electrodes and the semiconductor element 1 is sealed inside the ceramic package 3 by the metal cap 6. The present embodiment shows an example of a semiconductor device using an Ag paste as the paste material 2, and as shown in FIG.
Is provided. By providing the gap 9, the paste material 2 is easily deformed, whereby the warpage of the semiconductor element 1 at the time of curing is reduced, and cracking and peeling of the semiconductor element 1 can be prevented.

【００１９】この空隙９を形成する方法としては、本実
施例においては下記に示す方法が採られている。ペース
ト材として無溶剤タイプのペースト材、例えばＡｇペー
ストなどを用いる場合には、ジャーに入っているペース
ト材２を、ガラス棒等による攪拌棒を用いて３０秒乃至
１５分程度攪拌することによりペースト材２に空気を十
分含ませて、その後にセラミックパッケージ３に塗布す
る。そして、その上に半導体素子１を載せて、ペースト
材２を適切な条件（例えば、Ａｇペーストの場合には、
１５０°Ｃ、１．５時間、昇温レート３〜３０°Ｃ／分
の条件下）において熱硬化させることにより、半導体素
子１とセラミックパッケージ３とを接着し、且つペース
ト材２の内部に空隙９を形成する方法である。As a method for forming the voids 9, the following method is adopted in this embodiment. When a non-solvent type paste material such as an Ag paste is used as the paste material, the paste material 2 contained in the jar is stirred for about 30 seconds to 15 minutes using a stirring rod such as a glass rod. The material 2 is sufficiently filled with air and then applied to the ceramic package 3. Then, the semiconductor element 1 is placed thereon, and the paste material 2 is applied under appropriate conditions (for example, in the case of Ag paste,
The semiconductor element 1 and the ceramic package 3 are adhered by thermosetting at a temperature of 150 ° C. for 1.5 hours at a temperature increase rate of 3 to 30 ° C./min. 9 is formed.

【００２０】次に、本発明の第２の実施例について説明
する。図２は本実施例を示す縦断面図である。図２に示
されるように、本実施例は、第１の実施例の場合と同様
に、半導体素子１と、ペースト材２と、セラミックパッ
ケージ３と、金属ワイヤ４と、外部リード５と、金属キ
ャップ６と、空隙９とを備えて構成されている。本実施
例は、ペースト材２の一例としてＡｌペーストを使用し
た場合のセラミック半導体装置例であり、半導体素子１
とセラミックパッケージ３とをペースト材２を介して接
着し、金属ワイヤ４を用いて外部リード５と半導体素子
１とを電気的に接続して、金属キャップ６を用いて半導
体素子１をセラミックパッケージ３の内部に密閉した構
造となっており、セラミックパッケージ３の向かい合う
２辺に外部リード５が設けられている。そして、ペース
ト材２の内部には、第１の実施例の場合と同様に複数個
の空隙９が形成されている。この空隙９を設けることに
よりペースト材２が変形し易くなり、これにより硬化時
における半導体素子１の反りが緩和され、半導体素子１
のクラックおよび剥離を防止することができる。Next, a second embodiment of the present invention will be described. FIG. 2 is a longitudinal sectional view showing the present embodiment. As shown in FIG. 2, this embodiment is similar to the first embodiment, except that the semiconductor element 1, the paste material 2, the ceramic package 3, the metal wires 4, the external leads 5, and the metal It is provided with a cap 6 and a gap 9. The present embodiment is an example of a ceramic semiconductor device in the case where an Al paste is used as an example of the paste material 2, and the semiconductor element 1
And the ceramic package 3 are adhered to each other via the paste material 2, the external lead 5 and the semiconductor element 1 are electrically connected using the metal wire 4, and the semiconductor element 1 is attached to the ceramic package 3 using the metal cap 6. The structure is hermetically sealed inside, and external leads 5 are provided on two opposite sides of the ceramic package 3. A plurality of voids 9 are formed inside the paste material 2 as in the case of the first embodiment. By providing the gap 9, the paste material 2 is easily deformed, whereby the warpage of the semiconductor element 1 during curing is reduced, and the semiconductor element 1
Can be prevented from cracking and peeling.

【００２１】本実施例に対応して、空隙９を形成する方
法としては下記の方法が採られている。溶剤入りのペー
スト材（例えば、本実施例のようにＡｌペースト等）を
用いる場合には、当該溶剤除去の手順を省略し、有機成
分をペースト材２の内部に含有させたままの状態で、適
切な条件（Ａｌペーストの場合には、約３５０°Ｃ、所
定時間、昇温レート３〜３０°Ｃ／分の条件下）におい
て熱硬化させることにより、半導体素子１とセラミック
パッケージ３とを接着し、且つペースト材２の内部に空
隙９を形成する方法である。ここにおいて、セラミック
薄型パッケージ（半導体素子サイズ：縦×横×厚さ＝
８．７２ｍｍ×５．５０ｍｍ×０．３００ｍｍ、パッケ
ージサイズ：縦×横×厚さ＝２０．３ｍｍ×１１．１ｍ
ｍ×０．２５ｍｍ、接着層厚＝２０〜４０μｍ）の応力
解析結果によると、接着層に空隙がない場合における残
留応力が４０．６ｋｇ／ｍｍ2 であるのに対比して、本
実施例においては、接着層に体積比５５％の空隙を設け
た場合における残留応力は２８．４ｋｇ／ｍｍ2 であ
り、約３０％の残留応力の低減が実現されている。Corresponding to the present embodiment, the following method is adopted as a method for forming the void 9. When a paste material containing a solvent (for example, an Al paste or the like as in this embodiment) is used, the procedure for removing the solvent is omitted, and the organic component is kept contained in the paste material 2. The semiconductor element 1 and the ceramic package 3 are bonded together by thermosetting under appropriate conditions (in the case of Al paste, about 350 ° C., for a predetermined time, at a temperature increase rate of 3 to 30 ° C./min). In this method, a void 9 is formed inside the paste material 2. Here, ceramic thin package (semiconductor element size: vertical × horizontal × thickness =
8.72 mm x 5.50 mm x 0.300 mm, package size: length x width x thickness = 20.3 mm x 11.1 m
According to the stress analysis result of (m × 0.25 mm, adhesive layer thickness = 20 to 40 μm), the residual stress in the case where there is no void in the adhesive layer is 40.6 kg / mm 2 , whereas in this example, The residual stress in the case where a void having a volume ratio of 55% is provided in the adhesive layer is 28.4 kg / mm 2 , and a reduction of the residual stress of about 30% is realized.

【００２２】以上、本発明によるセラミック半導体装置
の第１および第２の実施例について、その構造ならびに
製造手順の要旨について説明したが、本発明により実現
される効果は、セラミックパッケージ３およびペースト
材２の種類ならびに組合わせには関係なく有効である。
次に、半導体素子１をペースト材２を介してセラミック
パッケージ３に接着した構造を有するセラミック半導体
装置全般についての本発明による効果の要点について説
明する。The structure and manufacturing procedure of the ceramic semiconductor device according to the first and second embodiments of the present invention have been described above. The effects realized by the present invention are the ceramic package 3 and the paste material 2. It is effective regardless of the type and combination.
Next, a description will be given of the main points of the effects of the present invention for a general ceramic semiconductor device having a structure in which the semiconductor element 1 is bonded to the ceramic package 3 via the paste material 2.

【００２３】図３は半導体素子１とセラミックパッケー
ジ３の接着部の部分拡大断面図である。本発明によるセ
ラミック半導体装置においては、図３に示されるよう
に、当該接着部には、半導体素子１とセラミックパッケ
ージ３を接着しているペースト材２の内部に、気泡状の
複数個（ペースト材に対して体積比１０〜６５％を示め
る程度）の空隙９が、ランダムな位置関係において設け
られている。このように接着層に設けられている空隙に
より、半導体素子とセラミックパッケージとの間の熱膨
張係数の差に起因する残留応力が緩和されるために、当
該残留応力によるシリコンチップまたはパッケージのク
ラックが発生しない半導体装置の提供を可能にする。ま
た、シリコンチップとセラミックパッケージとの間に生
じる残留応力を緩和させる手段として、モリブデン板等
の部材を使用する従来技術に比較して、本発明において
は、モリブデン板等の部材を用いることを必要とせず、
また、当該モリブデン板をパッケージに固着させる工程
も不必要となり、これにより、従来よりも短工期、低コ
ストにて、シリコンチップまたはセラミックパッケージ
のクラックを防止することのできるセラミック半導体装
置を実現することができる。FIG. 3 is a partially enlarged cross-sectional view of the bonded portion between the semiconductor element 1 and the ceramic package 3. In the ceramic semiconductor device according to the present invention, as shown in FIG. 3, a plurality of bubble-like (paste materials) are provided inside the paste material 2 that bonds the semiconductor element 1 and the ceramic package 3 to the bonding portion. The gaps 9 having a volume ratio of about 10 to 65% with respect to the gaps 9 are provided in a random positional relationship. Since the voids provided in the adhesive layer alleviate the residual stress due to the difference in the coefficient of thermal expansion between the semiconductor element and the ceramic package, cracks in the silicon chip or package due to the residual stress are reduced. It is possible to provide a semiconductor device which does not cause any problem. Further, in the present invention, it is necessary to use a member such as a molybdenum plate as a means for relaxing the residual stress generated between the silicon chip and the ceramic package, as compared with the conventional technology using a member such as a molybdenum plate. Without
Further, the step of fixing the molybdenum plate to the package becomes unnecessary, thereby realizing a ceramic semiconductor device capable of preventing cracks in a silicon chip or a ceramic package with a shorter construction period and lower cost than before. Can be.

【００２４】[0024]

【発明の効果】以上説明したように、本発明は、半導体
素子とセラミックパッケージとの間の接着層内部に複数
個の空隙を設けることにより、当該半導体素子とセラミ
ックパッケージとの間の残留応力を緩和することが可能
となり、これにより、接着硬化時における半導体素子ま
たはセラミックパッケージのクラックの発生を防止する
ことができるという効果がある。As described above, the present invention reduces the residual stress between the semiconductor element and the ceramic package by providing a plurality of gaps inside the adhesive layer between the semiconductor element and the ceramic package. As a result, cracks in the semiconductor element or the ceramic package at the time of bonding and curing can be prevented.

【００２５】また、上記のように半導体素子の接着層内
部に複数個の空隙を設けることにより、残留応力が大き
いと予想される大型チップ搭載半導体装置における半導
体素子のクラックおよび剥離の防止、ならびに薄型パッ
ケージを使用した半導体装置におけるパッケージクラッ
クの防止をも可能とすることができるという効果があ
る。Further, by providing a plurality of voids inside the adhesive layer of the semiconductor element as described above, cracking and peeling of the semiconductor element in a large chip-mounted semiconductor device which is expected to have a large residual stress can be prevented. There is an effect that it is also possible to prevent a package crack in a semiconductor device using a package.

【００２６】そして、更に、従来例に見られるようにモ
リブデン板を使用することが不必要であり、これによ
り、モリブデン板という余分な部材の使用が排除される
とともに、当該モリブデン板をパッケージに取付ける工
程も不要となり、従来例よりも短工期、低コストにて、
半導体素子またはパッケージのクラックの発生しない半
導体装置を実現することができるという効果がある。Further, it is unnecessary to use a molybdenum plate as seen in the conventional example. This eliminates the use of an extra member such as a molybdenum plate and attaches the molybdenum plate to a package. The process is unnecessary, and the construction period is shorter and the cost is lower than the conventional example.
There is an effect that a semiconductor device free from cracks in a semiconductor element or a package can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例を示す縦断面図である。FIG. 1 is a vertical cross-sectional view showing a first embodiment of the present invention.

【図２】本発明の第２の実施例を示す縦断面図である。FIG. 2 is a vertical cross-sectional view showing a second embodiment of the present invention.

【図３】本発明における半導体素子とセラミックパッケ
ージの接着部を示す部分縦断面図である。FIG. 3 is a partial longitudinal sectional view showing a bonding portion between a semiconductor element and a ceramic package according to the present invention.

【図４】従来例を示す縦断面図である。FIG. 4 is a vertical sectional view showing a conventional example.

【図５】他の従来例のセラミックパッケージを示す平面
図である。FIG. 5 is a plan view showing another conventional ceramic package.

【図６】ペースト材硬化時における半導体素子接着部の
部分縦断面図である。FIG. 6 is a partial longitudinal sectional view of a semiconductor element bonding portion when a paste material is cured.

【符号の説明】[Explanation of symbols]

１ 半導体素子 ２ ペースト材 ３ セラミックパッケージ ４ 金属ワイヤ ５ 外部リード ６ 金属キャップ ７ モリブデン板 ８ 内部リード ９ 空隙 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Paste material 3 Ceramic package 4 Metal wire 5 External lead 6 Metal cap 7 Molybdenum plate 8 Internal lead 9 Void

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 所定の半導体素子と、当該半導体素子を
収容するセラミックパッケージと、当該セラミックパッ
ケージの内部に多数配列される内部電極と、当該内部電
極と電気的に接続されて前記セラミックパッケージに端
子状に設けられている複数の外部リードと、前記半導体
素子と前記内部電極とを電気的に接続する金属ワイヤ
と、前記セラミックパッケージの内部に搭載される前記
半導体素子を密閉する金属キャップと、を少なくとも備
えて構成され、前記半導体素子と前記セラミックパッケ
ージとの間の接着層に、複数個の気泡状の空隙を設けて
いることを特徴とするセラミック半導体装置。A predetermined semiconductor element; a ceramic package accommodating the semiconductor element; a plurality of internal electrodes arranged inside the ceramic package; and terminals electrically connected to the internal electrodes and connected to the ceramic package. A plurality of external leads provided in a shape, a metal wire for electrically connecting the semiconductor element and the internal electrode, and a metal cap for hermetically sealing the semiconductor element mounted inside the ceramic package. A ceramic semiconductor device comprising at least a plurality of air gaps in an adhesive layer between the semiconductor element and the ceramic package. 【請求項２】 所定の半導体素子と、当該半導体素子を
収容するセラミックパッケージと、当該セラミックパッ
ケージの内部に多数配列される内部電極と、当該内部電
極と電気的に接続されて前記セラミックパッケージの向
かい合う２辺に対として設けられている外部リードと、
前記半導体素子と前記内部電極とを電気的に接続する金
属ワイヤと、前記セラミックパッケージの内部に搭載さ
れる前記半導体素子を密閉する金属キャップと、を少な
くとも備えるフラット型半導体装置として構成され、前
記半導体素子と前記セラミックパッケージとの間の接着
層に、複数個の気泡状の空隙を設けていることを特徴と
するセラミック半導体装置。2. A predetermined semiconductor element, a ceramic package that houses the semiconductor element, a large number of internal electrodes arranged inside the ceramic package, and the ceramic package that is electrically connected to the internal electrodes and faces the ceramic package. External leads provided as a pair on two sides,
The semiconductor device is configured as a flat-type semiconductor device including at least a metal wire for electrically connecting the semiconductor element and the internal electrode, and a metal cap for sealing the semiconductor element mounted inside the ceramic package. A ceramic semiconductor device, wherein a plurality of air gaps are provided in an adhesive layer between an element and the ceramic package. 【請求項３】 半導体素子とセラミックパッケージとを
接着する製造工程として、ジャーに入っている無溶剤タ
イプのペースト材を、攪拌棒を用いて３０秒乃至１５分
間程度攪拌する第１の工程と、当該攪拌後のペースト材
を前記セラミックパッケージに塗布する第２の工程と、
第２の工程において、ペースト材を塗布した前記セラミ
ックパッケージの上に前記半導体素子を搭載する第３の
工程と、前記半導体素子が搭載されたセラミックパッケ
ージに対応して、前記ペースト材を所定の温度条件、継
続時間条件および昇温レート条件を含む適切な条件下に
おいて熱硬化させることにより前記半導体素子と前記セ
ラミックパッケージとを接着し、当該ペースト材内部に
空隙を形成する第４の工程と、を少なくとも有すること
を特徴とするセラミック半導体装置の製造方法。3. A first step of agitating the solvent-free paste material in the jar for about 30 seconds to 15 minutes using a stirring rod as a manufacturing step of bonding the semiconductor element and the ceramic package; A second step of applying the paste material after the stirring to the ceramic package;
In a second step, a third step of mounting the semiconductor element on the ceramic package on which the paste material has been applied, and, corresponding to the ceramic package on which the semiconductor element is mounted, the paste material is heated to a predetermined temperature. A fourth step of bonding the semiconductor element and the ceramic package by thermosetting under appropriate conditions including conditions, duration conditions and temperature raising rate conditions to form a void inside the paste material. A method for manufacturing a ceramic semiconductor device, comprising at least: 【請求項４】 半導体素子とセラミックパッケージとを
接着する製造工程として、溶剤入りペースト材を前記セ
ラミックパッケージに塗布する第１の工程と、第１の工
程において、ペースト材を塗布した前記セラミックパッ
ケージの上に前記半導体素子を搭載する第２の工程と、
前記半導体素子が搭載されたセラミックパッケージに対
応して、前記ペースト材を所定の温度条件、継続時間条
件および昇温レート条件を含む適切な条件下において熱
硬化させることにより前記半導体素子と前記セラミック
パッケージとを接着し、当該ペースト材内部に空隙を形
成する第３の工程と、を少なくとも有することを特徴と
するセラミック半導体装置の製造方法。4. A first step of applying a paste material containing a solvent to the ceramic package as a manufacturing step of adhering a semiconductor element and a ceramic package, and a ceramic package coated with the paste material in the first step. A second step of mounting the semiconductor element on the top,
In response to the ceramic package on which the semiconductor element is mounted, the semiconductor element and the ceramic package are obtained by thermally curing the paste material under appropriate conditions including predetermined temperature conditions, duration conditions, and temperature raising rate conditions. And a third step of forming a void inside the paste material.
JP1312595A 1995-01-30 1995-01-30 Ceramic semiconductor device and method of manufacturing the same Expired - Lifetime JP2643895B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1312595A JP2643895B2 (en) 1995-01-30 1995-01-30 Ceramic semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1312595A JP2643895B2 (en) 1995-01-30 1995-01-30 Ceramic semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08203935A true JPH08203935A (en) 1996-08-09
JP2643895B2 JP2643895B2 (en) 1997-08-20

Family

ID=11824448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312595A Expired - Lifetime JP2643895B2 (en) 1995-01-30 1995-01-30 Ceramic semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2643895B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940180B1 (en) 1996-09-05 2005-09-06 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940180B1 (en) 1996-09-05 2005-09-06 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit
US7084517B2 (en) 1996-09-05 2006-08-01 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit

Also Published As

Publication number Publication date
JP2643895B2 (en) 1997-08-20

Similar Documents

Publication Publication Date Title
JP3123477B2 (en) Mounting structure and mounting method of surface acoustic wave device
US5900581A (en) Resin sealing structure for elements
JP2973792B2 (en) Resin-sealed semiconductor device
JP3440824B2 (en) Semiconductor device
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
JP2643895B2 (en) Ceramic semiconductor device and method of manufacturing the same
JP2002353763A (en) Manufacturing method for piezoelectric element device
JPH09129823A (en) Semiconductor device
JP3132458B2 (en) Semiconductor device mounting structure and mounting method
JPH08115993A (en) Semiconductor device
JP2003142972A (en) Manufacturing method for electronic component device
JPH0745754A (en) Ic sealing resin
JPH05183076A (en) Semiconductor package
KR102371636B1 (en) Method for fabricating semiconductor having double-sided substrate
JPS60100443A (en) Structure for mounting semiconductor device
JP3049410B2 (en) Semiconductor package
JPH11176882A (en) Electronic circuit device including semiconductor element
JPH0936119A (en) Semiconductor device, its manufacture and semiconductor unit using the semiconductor device
JP2580779B2 (en) Semiconductor device
JPS6360533B2 (en)
JPH0493052A (en) Semiconductor integrated circuit device
JPH09298254A (en) Semiconductor device and manufacture thereof
JPS62202544A (en) Semiconductor device
JPH0582567A (en) Structure for mounting electronic part
JPS5946051A (en) Insulated type semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970401