JPH08195382A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device

Info

Publication number
JPH08195382A
JPH08195382A JP460195A JP460195A JPH08195382A JP H08195382 A JPH08195382 A JP H08195382A JP 460195 A JP460195 A JP 460195A JP 460195 A JP460195 A JP 460195A JP H08195382 A JPH08195382 A JP H08195382A
Authority
JP
Japan
Prior art keywords
wafer
ashing
plasma etching
processing chamber
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP460195A
Other languages
Japanese (ja)
Inventor
Shinichi Suzuki
慎一 鈴木
Toyoshige Noritomi
豊茂 乗富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP460195A priority Critical patent/JPH08195382A/en
Publication of JPH08195382A publication Critical patent/JPH08195382A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE: To provide a technique for removing unnecessary substances adhering to the rear of a wafer after an etching operation is finished. CONSTITUTION: An ashing chamber 2 coupled to a plasma etching chamber 1 in one piece is provided with a pushing pin 30 which pushes up a wafer 17 subjected to plasma etching to a second position from a first position. By this setup, the wafer 17 is pushed up by the pushing pin 30 to a second position so as to be kept separate from an ashing electrode 27, whereby the rear of the wafer 17 is exposed to a plasma, so that unnecessary substances adhering to the rear of the wafer 17 is removed after a plasma etching operation is finished.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造装置に関
し、特に、半導体基板の裏面に付着した不要物を除去す
る半導体製造装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a technique effectively applied to a semiconductor manufacturing apparatus for removing unnecessary substances attached to the back surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】LSIで代表される半導体装置を製造す
るためのプロセス処理手段として、ドライエッチングプ
ロセスが広範囲に利用されている。このドライエッチン
グプロセスの中で、プラズマエッチングは各種絶縁膜、
導電膜等を選択的に除去する上で欠かせなくなってきて
いる。
2. Description of the Related Art A dry etching process is widely used as a process processing means for manufacturing a semiconductor device represented by an LSI. In this dry etching process, plasma etching is used for various insulating films,
It is becoming indispensable for selectively removing the conductive film and the like.

【0003】このプラズマエッチングによって絶縁膜等
を選択的に除去するには、予め絶縁膜を半導体基板(ウ
エハ)表面の全面に付着した後、不要部分を残してフォ
トレジストでマスクした状態で、ウエハをプラズマエッ
チング処理室内に配置してプラズマ雰囲気に晒すことに
より、マスクされていない絶縁膜の不要部分を除去する
ことが行われている。次に、このウエハはアッシング処
理室内に搬送されて、アッシング処理されることによ
り、フォトレジストは灰化されて除去されるようになっ
ている。
In order to selectively remove the insulating film and the like by this plasma etching, after the insulating film is adhered to the entire surface of the semiconductor substrate (wafer) in advance, the wafer is masked with a photoresist while leaving unnecessary portions. Is placed in a plasma etching chamber and exposed to a plasma atmosphere to remove unnecessary portions of the unmasked insulating film. Next, this wafer is transferred into an ashing chamber and subjected to ashing, whereby the photoresist is ashed and removed.

【0004】最近、このようなプラズマエッチング処理
室をアッシング処理室と一体化するように構成した、い
わゆるインラインタイプに構成して処理効率の向上を図
るようにした半導体製造装置が普及してきている。例え
ば、(株)工業調査会発行、「最新 LSIプロセス技
術」、1991年1月20日発行、P481〜P482
には、プロセス製造装置におけるそのようなインライン
方式の考えが示されている。
Recently, a semiconductor manufacturing apparatus has been widely used in which such a plasma etching processing chamber is integrated with an ashing processing chamber, that is, a so-called in-line type is provided to improve processing efficiency. For example, "Latest LSI Process Technology", published by Industrial Research Institute, January 20, 1991, P481 to P482.
Describes the idea of such an in-line method in a process manufacturing apparatus.

【0005】[0005]

【発明が解決しようとする課題】前記のようなプラズマ
エッチング処理室内にウエハを配置してプラズマエッチ
ング処理を行うと、プラズマエッチング処理が終了した
ウエハの裏面には、エッチング反応生成物あるいはプラ
ズマエッチング処理室内の異物が付着して不要物が形成
されて、この不要物が除去不可能になるという問題があ
る。
When the wafer is placed in the plasma etching chamber as described above and the plasma etching process is performed, an etching reaction product or a plasma etching process is formed on the back surface of the wafer after the plasma etching process is completed. There is a problem that foreign matter in the room adheres to form unnecessary substances, and the unnecessary substances cannot be removed.

【0006】すなわち、プラズマエッチング処理終了後
には、マスクであるフォトレジストの成分やエッチング
された材料の成分が混合されて反応生成物としてウエハ
の表面及び裏面に付着するようになる。さらに、プラズ
マエッチング処理室の内壁や治具に付着していた異物
も、剥がれて反応生成物とともにウエハの表面及び裏面
に付着するようになる。
That is, after the plasma etching process, the components of the photoresist as the mask and the components of the etched material are mixed and adhere to the front and back surfaces of the wafer as reaction products. Further, the foreign matter attached to the inner wall of the plasma etching processing chamber or the jig is also peeled off and attached to the front and back surfaces of the wafer together with the reaction products.

【0007】そしてこれらの不要物のうち、ウエハの表
面に付着していたものは、プラズマエッチング処理室に
おけるプラズマエッチング処理によって、あるいはアッ
シング処理室におけるアッシング処理によって除去され
るようになるが、ウエハの裏面に付着していたものは、
ウエハ裏面がエッチング電極やアッシング電極に支持さ
れた状態になるため、除去するのが不可能になる。
[0007] Among these unnecessary substances, those attached to the surface of the wafer are removed by plasma etching processing in the plasma etching processing chamber or by ashing processing in the ashing processing chamber. What was attached to the back is
Since the back surface of the wafer is supported by the etching electrode and the ashing electrode, it becomes impossible to remove it.

【0008】特に、プラズマエッチング処理室がウエハ
裏面とエッチング電極との接触性を向上させるために静
電吸着板を用いている半導体製造装置においては、その
ような不要物の付着が著しくなる。
Particularly, in a semiconductor manufacturing apparatus in which the plasma etching processing chamber uses an electrostatic attraction plate to improve the contact between the back surface of the wafer and the etching electrode, the deposition of such unwanted substances becomes significant.

【0009】このようにウエハの裏面に不要物が残って
いると、後の工程においてこの不要物が同じウエハの表
面に、あるいは他のウエハの表面に再付着するようにな
るので、パターン欠陥を生ずるおそれがある。
Thus, if the unwanted matter remains on the back surface of the wafer, the unwanted matter will be redeposited on the surface of the same wafer or on the surface of another wafer in a later process, so that pattern defects are caused. May occur.

【0010】本発明の目的は、エッチング処理終了後に
ウエハの裏面に付着した不要物を除去することが可能な
技術を提供することにある。
An object of the present invention is to provide a technique capable of removing unnecessary substances attached to the back surface of a wafer after the etching process is completed.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
Among the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

【0013】(1)本発明の半導体製造装置は、所望の
処理が終了した半導体基板を収容し、この半導体基板の
裏面に付着した不要物を除去する処理室を備えている。
(1) The semiconductor manufacturing apparatus of the present invention is provided with a processing chamber for accommodating a semiconductor substrate on which desired processing has been completed and for removing unnecessary substances attached to the back surface of this semiconductor substrate.

【0014】(2)本発明の半導体製造装置は、半導体
基板を収容してプラズマエッチング処理するプラズマエ
ッチング処理室と、このプラズマエッチング処理室に一
体に結合されて、前記プラズマエッチング処理が終了し
た半導体基板を搬入してこの半導体基板の裏面に付着し
た不要物を除去するアッシング処理室と、を備えてい
る。
(2) In the semiconductor manufacturing apparatus of the present invention, a plasma etching processing chamber for accommodating a semiconductor substrate and performing plasma etching processing, and a semiconductor which is integrally connected to the plasma etching processing chamber and has completed the plasma etching processing. And an ashing processing chamber that carries in the substrate and removes unnecessary substances attached to the back surface of the semiconductor substrate.

【0015】[0015]

【作用】上述した(1)の手段によれば、本発明の半導
体製造装置は、所望の処理が終了した半導体基板を収容
し、この半導体基板の裏面に付着した不要物を除去する
処理室を備えているので、エッチング処理終了後にウエ
ハの裏面に付着した不要物を除去することが可能とな
る。
According to the above-mentioned means (1), the semiconductor manufacturing apparatus of the present invention has a processing chamber for accommodating the semiconductor substrate on which the desired processing has been completed and for removing unnecessary substances adhering to the back surface of the semiconductor substrate. Since it is provided, it is possible to remove the unnecessary substances attached to the back surface of the wafer after the etching process is completed.

【0016】上述した(2)の手段によれば、本発明の
半導体製造装置は、半導体基板を収容してプラズマエッ
チング処理するプラズマエッチング処理室と、このプラ
ズマエッチング処理室に一体に結合されて、前記プラズ
マエッチング処理が終了した半導体基板を搬入してこの
半導体基板の裏面に付着した不要物を除去するアッシン
グ処理室と、を備えているので、エッチング処理終了後
にウエハの裏面に付着した不要物を除去することが可能
となる。
According to the above-mentioned means (2), the semiconductor manufacturing apparatus of the present invention has a plasma etching treatment chamber for accommodating a semiconductor substrate and performing a plasma etching treatment, and a plasma etching treatment chamber integrally connected to the plasma etching treatment chamber. Since an ashing processing chamber is provided for carrying in the semiconductor substrate after the plasma etching process and removing the unwanted matter attached to the back surface of the semiconductor substrate, the unwanted matter attached to the back surface of the wafer after the etching process is removed. Can be removed.

【0017】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings together with embodiments.

【0018】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
In all the drawings for explaining the embodiments, parts having the same functions are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0019】[0019]

【実施例】【Example】

(実施例1)図1は本発明の実施例1による半導体製造
装置を示す構成図である。本実施例の半導体製造装置
は、ウエハを収容してプラズマエッチング処理するプラ
ズマエッチング処理室1と、このプラズマエッチング処
理室1に一体に結合されてプラズマエッチング処理が終
了したウエハを搬入して、このウエハの裏面に付着した
不要物を除去するアッシング処理室2とを備えている。
(Embodiment 1) FIG. 1 is a block diagram showing a semiconductor manufacturing apparatus according to Embodiment 1 of the present invention. The semiconductor manufacturing apparatus according to the present embodiment carries in a plasma etching processing chamber 1 that accommodates a wafer and performs plasma etching processing, and a wafer that is integrally coupled to the plasma etching processing chamber 1 and that has undergone the plasma etching processing, An ashing processing chamber 2 for removing unnecessary substances attached to the back surface of the wafer.

【0020】プラズマエッチング処理室1は、容器3を
有し、この容器3内の上方にはアノード電極4が配置さ
れているとともに、上板3Aからは反応ガス導入管5が
導入され、この反応ガス導入管5には調整バルブ6が設
けられている。プラズマエッチング処理室1とアッシン
グ処理室2とに共通の底板7には排管8が設けられ、こ
の排管8内には圧力調整バルブ9が設けられている。
The plasma etching processing chamber 1 has a container 3, an anode electrode 4 is arranged above the container 3, and a reaction gas introducing pipe 5 is introduced from the upper plate 3A to carry out this reaction. A regulating valve 6 is provided in the gas introduction pipe 5. A discharge pipe 8 is provided in the bottom plate 7 common to the plasma etching processing chamber 1 and the ashing processing chamber 2, and a pressure adjusting valve 9 is provided in the discharge pipe 8.

【0021】容器3の側板3Bにはウエハの受け渡しを
行うゲート10が設けられ、このゲート10はゲートバ
ルブ11によって開閉可能になっている。底板7には絶
縁版12を介してエッチング電極13が設けられ、この
エッチング電極13とアース間にはブロッキングコンデ
ンサ14を通じて高周波電源15が接続されている。エ
ッチング電極13上には静電吸着板16を介して、プラ
ズマエッチング処理すべきウエハ17が配置される。静
電吸着板16には静電吸着を行わせるための直流電源1
8が接続されている。底板7からはヘリウム冷却管19
が導入され、また、温度計20が設けられている。
A gate 10 for transferring a wafer is provided on the side plate 3B of the container 3, and the gate 10 can be opened and closed by a gate valve 11. An etching electrode 13 is provided on the bottom plate 7 via an insulating plate 12, and a high frequency power supply 15 is connected between the etching electrode 13 and ground through a blocking capacitor 14. A wafer 17 to be plasma-etched is arranged on the etching electrode 13 via an electrostatic attraction plate 16. A DC power supply 1 for electrostatic attraction on the electrostatic attraction plate 16.
8 are connected. Helium cooling pipe 19 from bottom plate 7
Is introduced, and a thermometer 20 is provided.

【0022】アッシング処理室2は、凸形状の容器21
を有し、この容器21の凸部21Aの周囲には電極22
が設けられて、この電極22とアース間には高周波電源
23が接続されている。22Aはグランド電極である。
底板7には排管24が設けられ、この排管24は真空ポ
ンプ25に接続され、排管24内には圧力調整バルブ2
6が設けられている。5Aは反応ガス導入管、6Aは調
整バルブである。
The ashing chamber 2 has a convex container 21.
And has an electrode 22 around the convex portion 21A of the container 21.
A high frequency power supply 23 is connected between the electrode 22 and the ground. 22A is a ground electrode.
An exhaust pipe 24 is provided on the bottom plate 7, and the exhaust pipe 24 is connected to a vacuum pump 25.
6 is provided. 5A is a reaction gas introducing pipe, and 6A is a regulating valve.

【0023】このアッシング処理室2はゲート10を通
じてウエハ17の受け渡しが可能になっており、これに
よってプラズマエッチング処理室1においてプラズマエ
ッチング処理が終了したウエハ17が搬入されるように
なっている。
The wafer 17 can be transferred to and from the ashing processing chamber 2 through the gate 10, so that the wafer 17 after the plasma etching processing in the plasma etching processing chamber 1 can be carried in.

【0024】底板7にはアッシング電極27が設けら
れ、このアッシング電極27の下方にはヒータ28が設
けられるとともに、温度計29が設けられている。アッ
シング電極27上にはプラズマエッチング処理室1から
搬入されてきたウエハ17が配置される。
An ashing electrode 27 is provided on the bottom plate 7, and a heater 28 and a thermometer 29 are provided below the ashing electrode 27. On the ashing electrode 27, the wafer 17 loaded from the plasma etching processing chamber 1 is placed.

【0025】また、ウエハ17は押し上げピン30によ
って支持されており、この押し上げピン30は押し上げ
機構31によって昇降可能に構成されている。これによ
って、ウエハ17は、アッシング電極27に接触してい
る第1の段階と、押し上げピン30によって破線の位置
に押し上げられた第2の段階との、2段階の高さ位置に
切り替え可能になっている。ウエハ17は、第2の段階
の高さ位置においては、裏面から不要物のアッシング処
理が可能になっている。
The wafer 17 is supported by push-up pins 30, and the push-up pins 30 can be moved up and down by a push-up mechanism 31. As a result, the wafer 17 can be switched between two height positions, the first stage being in contact with the ashing electrode 27 and the second stage being pushed up to the position indicated by the broken line by the push-up pin 30. ing. At the height position of the second stage, the wafer 17 can be subjected to the ashing process of the unwanted matter from the back surface.

【0026】次に、本実施例の動作を説明する。一例と
して、ウエハ17上に付着した絶縁膜にコンタクトホー
ルを形成する処理例で説明する。
Next, the operation of this embodiment will be described. As an example, a processing example of forming a contact hole in an insulating film attached on the wafer 17 will be described.

【0027】まず、図2に示すように、表面全面に付着
した酸化膜のような絶縁膜32の不要部分を残してフォ
トレジスト33でマスクしたウエハ17を、ウエハ搬送
装置によって搬送してきて、ゲートバルブ11を解放し
てゲート10を通じてプラズマエッチング処理室1内に
搬入して、エッチング電極13上の静電吸着板16上に
配置する。次に、反応ガス導入管5からフレオンガスの
ような反応ガスを導入して、アノード電極4とエッチン
グ電極13との間でプラズマを発生させる。
First, as shown in FIG. 2, a wafer 17 masked with a photoresist 33 leaving an unnecessary portion of an insulating film 32 such as an oxide film attached to the entire surface is transferred by a wafer transfer device to a gate. The valve 11 is opened, the gate 11 is carried into the plasma etching processing chamber 1 and the electrostatic chucking plate 16 on the etching electrode 13 is placed. Next, a reaction gas such as Freon gas is introduced from the reaction gas introduction pipe 5 to generate plasma between the anode electrode 4 and the etching electrode 13.

【0028】このプラズマには、エッチングに寄与する
イオンやラジカルが含まれる他に、反応生成物の成分と
なる炭素、水素、フッ素等が含まれている。これらの成
分はプラズマエッチング処理終了後、ウエハ17の表面
及び裏面に反応生成物として付着する。さらに、プラズ
マエッチング処理室1の内壁や治具に付着していた異物
も、剥がれて反応生成物とともにウエハ17の表面及び
裏面に付着して、両者は不要物を形成する。また、これ
らの不要物は静電吸着板16上にも残るので、次に処理
するウエハに対して影響を与える。
This plasma contains not only ions and radicals that contribute to etching, but also carbon, hydrogen, fluorine, etc., which are the components of the reaction product. These components adhere to the front and back surfaces of the wafer 17 as reaction products after the plasma etching process is completed. Further, the foreign matter attached to the inner wall of the plasma etching processing chamber 1 or the jig is also peeled off and attached to the front surface and the back surface of the wafer 17 together with the reaction product, and both of them form an unnecessary material. Further, since these unnecessary substances also remain on the electrostatic attraction plate 16, they affect the wafer to be processed next.

【0029】プラズマ圧力は圧力調整バルブ9によって
調整され、反応ガスは排管8を通じて排出される。
The plasma pressure is adjusted by the pressure adjusting valve 9, and the reaction gas is exhausted through the exhaust pipe 8.

【0030】このようにしてプラズマエッチング処理が
終了したウエハ17は、図3に示すように、フォトレジ
スト33でマスクされない不要部分の絶縁膜3が除去さ
れてコンタクトホール34が形成されるとともに、表面
及び裏面には不要物35が付着したままで残っている。
As shown in FIG. 3, the wafer 17 which has been subjected to the plasma etching process in this manner has contact holes 34 formed by removing the unnecessary portions of the insulating film 3 which are not masked by the photoresist 33, and the surface of the wafer 17. Also, the unnecessary material 35 remains attached to the back surface.

【0031】続いて、ゲートバルブ11を解放してゲー
ト10を通じてウエハ17をアッシング処理室2内に搬
入して、アッシング電極27上に配置する。次に、高周
波電源23から電極22を通じてプラズマを発生させ
て、アッシング処理を行う。これによって、図6に示す
ように、アッシング電極27上のウエハ17は第1の段
階の位置においてアッシング処理が行われて、その表面
の不要物35は、図4に示すように除去される。しか
し、裏面の不要物35は付着したままである。
Subsequently, the gate valve 11 is opened and the wafer 17 is loaded into the ashing processing chamber 2 through the gate 10 and placed on the ashing electrode 27. Next, plasma is generated from the high frequency power supply 23 through the electrode 22 to perform an ashing process. As a result, as shown in FIG. 6, the wafer 17 on the ashing electrode 27 is subjected to the ashing process at the position of the first stage, and the unnecessary material 35 on the surface is removed as shown in FIG. However, the unnecessary material 35 on the back surface remains attached.

【0032】この第1の段階の位置では、ウエハ17は
ヒータ28によって加熱されるため不要物35の除去す
る速度はアップする。ヒータ28の温度は、温度計29
によって測定される。
At the position of the first stage, the wafer 17 is heated by the heater 28, so that the removal speed of the unnecessary material 35 is increased. The temperature of the heater 28 is measured by a thermometer 29.
Is measured by

【0033】次に、押し上げ機構31を駆動して押し上
げピン30によってウエハ17を破線の位置に押し上げ
る。これによって、図7に示すように、押し上げピン3
0上のウエハ17は第2の段階の位置においてアッシン
グ処理が行われて、その裏面の不要物35は、図5に示
すように除去される。すなわち、第2の段階の位置で
は、ウエハ17は、アッシング電極27から離間した状
態に支持されるので、その裏面もプラズマに晒されるよ
うになるため、裏面の不要物35が除去される。
Next, the push-up mechanism 31 is driven to push the wafer 17 up to the position indicated by the broken line by the push-up pin 30. As a result, as shown in FIG.
The wafer 17 on 0 is subjected to the ashing process at the position of the second stage, and the unnecessary material 35 on the back surface thereof is removed as shown in FIG. That is, at the second stage position, since the wafer 17 is supported in a state of being separated from the ashing electrode 27, the back surface of the wafer 17 is also exposed to the plasma, so that the unnecessary material 35 on the back surface is removed.

【0034】これによって、特に、プラズマエッチング
処理室1がウエハ17裏面とエッチング電極13との接
触性を向上させるために静電吸着板16を用いている場
合においても、その裏面に付着している不要物35をほ
ぼ除去することができるので、静電吸着板16の特長を
そのまま生かすことができる。
As a result, even when the plasma etching chamber 1 uses the electrostatic attraction plate 16 to improve the contact between the back surface of the wafer 17 and the etching electrode 13, it is attached to the back surface thereof. Since the unnecessary substances 35 can be almost removed, the features of the electrostatic attraction plate 16 can be utilized as they are.

【0035】アッシング処理が終了したウエハ17はゲ
ート10を通じて、アッシング処理室2の外部に移送さ
れる。アッシング圧力は圧力調整バルブ26によって調
整され、排ガスは排管24を通じて排出される。
The wafer 17 for which the ashing process has been completed is transferred to the outside of the ashing process chamber 2 through the gate 10. The ashing pressure is adjusted by the pressure adjusting valve 26, and the exhaust gas is exhausted through the exhaust pipe 24.

【0036】このような実施例1によれば次のような効
果が得られる。
According to the first embodiment, the following effects can be obtained.

【0037】プラズマエッチング処理室1と一体に結合
されているアッシング処理室2は、プラズマエッチング
処理終了後のウエハ17を第1の段階の位置と第2の段
階の位置とに切り替える押し上げピン30を有している
ので、ウエハ17をこの押し上げピン30によって第2
の段階の位置に押し上げてアッシング電極27から離間
させることにより、その裏面をプラズマに晒すことがで
きるため、プラズマエッチング処理終了後にウエハ17
の裏面に付着した不要物35を除去することが可能にな
る。
The ashing process chamber 2 integrally connected to the plasma etching process chamber 1 has push-up pins 30 for switching the wafer 17 after the plasma etching process to the first stage position and the second stage position. Since the wafer 17 is held by the push-up pin 30,
The back surface of the wafer 17 can be exposed to the plasma by pushing it up to the position of the above step and separating it from the ashing electrode 27.
It becomes possible to remove the unwanted matter 35 attached to the back surface of the.

【0038】(実施例2)図8は本発明の実施例2によ
る半導体製造装置示す構成図である。本実施例の半導体
製造装置は、プラズマエッチング処理が終了したウエハ
17をプラズマエッチング処理室から搬入するアッシン
グ処理室2が、搬入されたウエハ17の表裏面を予め反
転させてからアッシング処理室2に移送する反転室37
を備えている。
(Embodiment 2) FIG. 8 is a block diagram showing a semiconductor manufacturing apparatus according to Embodiment 2 of the present invention. In the semiconductor manufacturing apparatus according to the present embodiment, the ashing processing chamber 2 for loading the wafer 17 after the plasma etching processing from the plasma etching processing chamber into the ashing processing chamber 2 after the front and back surfaces of the loaded wafer 17 are inverted in advance. Inversion chamber 37 for transfer
It has.

【0039】反転室37は容器38を有し、この容器3
8内にはプラズマエッチング処理室からゲート10を通
じて搬入されるウエハ17を反転するウエハ反転ステー
ジ39が設けられている。このウエハ反転ステージ39
はウエハ17を保持した状態で、回転軸40を中心にし
て矢印方向に回転することにより、ウエハ17の裏面を
上方向に向ける。
The inversion chamber 37 has a container 38, and the container 3
A wafer reversing stage 39 for reversing the wafer 17 carried in from the plasma etching processing chamber through the gate 10 is provided in the inside 8. This wafer reversal stage 39
In the state where the wafer 17 is held, the wafer 17 is rotated about the rotation axis 40 in the direction of the arrow so that the back surface of the wafer 17 is directed upward.

【0040】このように表裏面が反転されたウエハ17
はゲート10を通じて、アッシング処理室2内に移送さ
れる。アッシング処理室2内では、ウエハ17をクラン
パ41を介してアッシング電極27上に配置する。図9
に示すように、ウエハ17はその裏面を上方に向けるよ
うにして周囲をクランパ41によって保持された状態
で、アッシング処理を受ける。クランパ41の材料は、
ウエハ17に対して悪影響を与えないものが選ばれ、例
えばアルミニウム、セラミックスのような材料が望まし
い。
The wafer 17 whose front and back surfaces are thus inverted
Is transferred into the ashing processing chamber 2 through the gate 10. In the ashing processing chamber 2, the wafer 17 is placed on the ashing electrode 27 via the clamper 41. Figure 9
As shown in FIG. 5, the wafer 17 is subjected to the ashing process while the back surface of the wafer 17 is held upward by the clamper 41. The material of the clamper 41 is
A material that does not adversely affect the wafer 17 is selected, and materials such as aluminum and ceramics are desirable.

【0041】このような実施例2によれば次のような効
果が得られる。
According to the second embodiment, the following effects can be obtained.

【0042】プラズマエッチング処理が終了したウエハ
17をプラズマエッチング処理室から搬入するアッシン
グ処理室2が、搬入されたウエハ17の表裏面を予め反
転させてからアッシング処理室2に移送する反転室37
を備えているので、アッシング処理室2内にはエハ17
がその裏面を上方に向けた状態で搬入されるようにな
り、その裏面をプラズマに晒すことができるため、プラ
ズマエッチング処理終了後にウエハ17の裏面に付着し
た不要物35を除去することが可能になる。
The ashing processing chamber 2 for loading the wafer 17 after the plasma etching processing into the plasma etching processing chamber reverses the front and back surfaces of the loaded wafer 17 in advance and then transfers it to the ashing processing chamber 2.
Since the ashing chamber 2 is equipped with
Can be carried in with the back surface thereof facing upward, and the back surface can be exposed to plasma, so that it is possible to remove the unwanted material 35 attached to the back surface of the wafer 17 after the plasma etching process is completed. Become.

【0043】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0044】例えば、前記実施例1においては第1の段
階の位置でウエハ表面の不要物を除去した後、第2の段
階の位置でウエハ裏面の不要物を除去する例で説明した
が、先に第2の段階の位置でウエハ裏面の不要物を除去
した後に、第1の段階の位置でウエハ表面の不要物を除
去するようにしても良い。
For example, in the first embodiment, the example in which the unwanted matter on the front surface of the wafer is removed at the position of the first step and then the unwanted matter on the back surface of the wafer is removed at the position of the second step has been described. In addition, after removing the unwanted matter on the back surface of the wafer at the second stage position, the unwanted matter on the wafer front surface may be removed at the first stage position.

【0045】また、前記実施例ではプラズマエッチング
処理する対象は一例を示したが、これに限らず他の材料
に対しても適用することができる。
Further, in the above-mentioned embodiment, an example of the object to be subjected to the plasma etching treatment is shown, but the present invention is not limited to this and can be applied to other materials.

【0046】さらに、ウエハ裏面の不要物を除去する手
段はアッシング処理に限らず、真空吸引と不活性ガスの
パージとを交互に繰り返すような手段によって行うこと
もできる。
Further, the means for removing the unnecessary substances on the back surface of the wafer is not limited to the ashing process, and it is also possible to use a means for alternately repeating vacuum suction and purging with an inert gas.

【0047】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるプラズ
マエッチングに適用した場合について説明したが、それ
に限定されるものではない。本発明は、少なくともウエ
ハ裏面に付着した不要物を除去する条件のものには適用
できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the plasma etching which is the field of application which is the background of the invention has been described, but the invention is not limited thereto. The present invention can be applied at least under the condition of removing unnecessary substances attached to the back surface of the wafer.

【0048】[0048]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0049】所望の処理が終了した半導体基板を収容
し、この半導体基板の裏面に付着した不要物を除去する
処理室を備えているので、エッチング処理終了後にウエ
ハの裏面に付着した不要物を除去することが可能とな
る。
Since a processing chamber for accommodating the semiconductor substrate on which the desired processing has been completed and removing the unwanted matter attached to the back surface of this semiconductor substrate is provided, the unwanted matter attached to the back surface of the wafer is removed after the etching processing is completed. It becomes possible to do.

【0050】エッチング処理が終了した半導体基板を搬
入してこの半導体基板の裏面に付着した不要物を除去す
るアッシング処理室を備えているので、エッチング処理
終了後にウエハの裏面に付着した不要物を除去すること
が可能となる。
Since the ashing chamber is provided for carrying in the semiconductor substrate after the etching process and removing the unwanted matter attached to the back surface of the semiconductor substrate, the unwanted matter attached to the back surface of the wafer is removed after the etching process is completed. It becomes possible to do.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1による半導体製造装置を示す
構成図である。
FIG. 1 is a configuration diagram showing a semiconductor manufacturing apparatus according to a first embodiment of the present invention.

【図2】本発明の実施例1による半導体製造装置による
エッチング処理の一工程を示す断面図である。
FIG. 2 is a cross-sectional view showing a step in the etching process by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図3】本発明の実施例1による半導体製造装置による
エッチング処理の他の工程を示す断面図である。
FIG. 3 is a cross-sectional view showing another step of the etching process by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図4】本発明の実施例1による半導体製造装置による
アッシング処理の一工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a step in the ashing process performed by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図5】本発明の実施例1による半導体製造装置による
アッシング処理の他の工程を示す断面図である。
FIG. 5 is a sectional view showing another step of the ashing process by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図6】本発明の実施例1による半導体製造装置による
アッシング処理工程の第1の段階を示す概略図である。
FIG. 6 is a schematic view showing a first stage of an ashing process by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図7】本発明の実施例1による半導体製造装置による
アッシング処理工程の第2の段階を示す概略図である。
FIG. 7 is a schematic view showing a second stage of the ashing process step by the semiconductor manufacturing apparatus according to the first embodiment of the present invention.

【図8】本発明の実施例2による半導体製造装置を示す
構成図である。
FIG. 8 is a configuration diagram showing a semiconductor manufacturing apparatus according to a second embodiment of the present invention.

【図9】本発明の実施例2による半導体製造装置の主要
部を示す概略図である。
FIG. 9 is a schematic diagram showing a main part of a semiconductor manufacturing apparatus according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…プラズマエッチング処理室、2…アッシング処理
室、3、21、38…容器、4…アノード電極、5、5
A…反応ガス導入管、6、6A…調整バルブ、7…底
板、8、24…排管、9、26…圧力調整バルブ、10
…ゲート、11…ゲートバルブ、12…絶縁版、13…
エッチング電極、14…ブロッキングコンデンサ、1
5、23…高周波電源、16…静電吸着板、17…ウエ
ハ、18…直流電源、19…ヘリウム冷却管、20…温
度計、22…電極、25…真空ポンプ、27…アッシン
グ電極、28…ヒータ、29…温度計、30…押し上げ
ピン、31…押し上げ機構、32…絶縁膜、33…フォ
トレジスト、34…コンタクトホース、35…不要物、
37…反転室、39…ウエハ反転ステージ、40…回転
軸、41…クランパ。
1 ... Plasma etching processing chamber, 2 ... Ashing processing chamber, 3, 21, 38 ... Container, 4 ... Anode electrode, 5, 5
A ... Reactant gas introducing pipe, 6, 6A ... Adjusting valve, 7 ... Bottom plate, 8, 24 ... Exhaust pipe, 9, 26 ... Pressure adjusting valve, 10
… Gate, 11… Gate valve, 12… Insulation plate, 13…
Etching electrode, 14 ... Blocking capacitor, 1
5, 23 ... High frequency power supply, 16 ... Electrostatic adsorption plate, 17 ... Wafer, 18 ... DC power supply, 19 ... Helium cooling tube, 20 ... Thermometer, 22 ... Electrode, 25 ... Vacuum pump, 27 ... Ashing electrode, 28 ... Heater, 29 ... Thermometer, 30 ... Push-up pin, 31 ... Push-up mechanism, 32 ... Insulating film, 33 ... Photoresist, 34 ... Contact hose, 35 ... Unnecessary object,
37 ... Inversion chamber, 39 ... Wafer inversion stage, 40 ... Rotation axis, 41 ... Clamper.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 所望の処理が終了した半導体基板を収容
し、この半導体基板の裏面に付着した不要物を除去する
処理室を備えたことを特徴とする半導体製造装置。
1. A semiconductor manufacturing apparatus comprising a processing chamber for accommodating a semiconductor substrate on which desired processing has been completed and for removing unnecessary substances adhering to the back surface of the semiconductor substrate.
【請求項2】 半導体基板を収容してプラズマエッチン
グ処理するプラズマエッチング処理室と、このプラズマ
エッチング処理室に一体に結合されて、前記プラズマエ
ッチング処理が終了した半導体基板を搬入してこの半導
体基板の裏面に付着した不要物を除去するアッシング処
理室と、を備えたことを特徴とする半導体製造装置。
2. A plasma etching processing chamber for accommodating a semiconductor substrate and performing a plasma etching process, and a semiconductor substrate which is integrally coupled to the plasma etching processing chamber and has undergone the plasma etching process and which is carried in to the semiconductor substrate. A semiconductor manufacturing apparatus, comprising: an ashing processing chamber that removes unnecessary substances attached to the back surface.
【請求項3】 前記プラズマエッチング処理室は、前記
半導体基板を支持する静電吸着板を有することを特徴と
する請求項2に記載の半導体製造装置。
3. The semiconductor manufacturing apparatus according to claim 2, wherein the plasma etching processing chamber has an electrostatic attraction plate that supports the semiconductor substrate.
【請求項4】 前記アッシング処理室は、前記半導体基
板を支持するアッシング電極と、このアッシング電極か
ら半導体基板を離間させるピン部材とを有することを特
徴とする請求項2または3に記載の半導体製造装置。
4. The semiconductor manufacturing according to claim 2, wherein the ashing processing chamber has an ashing electrode that supports the semiconductor substrate, and a pin member that separates the semiconductor substrate from the ashing electrode. apparatus.
【請求項5】 前記アッシング処理室は、前記半導体基
板を搬入してこの半導体基板の表裏面を予め反転させ
て、反転させた半導体基板をアッシング処理室に移送す
る反転室を備えたことを特徴とする請求項2または3に
記載の半導体製造装置。
5. The ashing processing chamber includes a reversing chamber that carries in the semiconductor substrate, inverts the front and back surfaces of the semiconductor substrate in advance, and transfers the inverted semiconductor substrate to the ashing processing chamber. The semiconductor manufacturing apparatus according to claim 2 or 3.
JP460195A 1995-01-17 1995-01-17 Semiconductor manufacturing device Pending JPH08195382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP460195A JPH08195382A (en) 1995-01-17 1995-01-17 Semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP460195A JPH08195382A (en) 1995-01-17 1995-01-17 Semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
JPH08195382A true JPH08195382A (en) 1996-07-30

Family

ID=11588573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP460195A Pending JPH08195382A (en) 1995-01-17 1995-01-17 Semiconductor manufacturing device

Country Status (1)

Country Link
JP (1) JPH08195382A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (en) * 1998-11-19 2000-06-06 Sony Corp Method of forming cvd film
JP2004281528A (en) * 2003-03-13 2004-10-07 Tokyo Electron Ltd Plasma processing method and device thereof
JP2006093558A (en) * 2004-09-27 2006-04-06 Tokyo Electron Ltd Method and apparatus for plasma treatment, and storage medium
JP2008199010A (en) * 2007-01-30 2008-08-28 Applied Materials Inc Process for wafer backside polymer removal with wafer front side gas purge
JP2008227466A (en) * 2007-01-30 2008-09-25 Applied Materials Inc Process for wafer backside polymer removal, and wafer front side scavenger plasma
JP2010263244A (en) * 2010-08-11 2010-11-18 Tokyo Electron Ltd Plasma processing method
JP2011035240A (en) * 2009-08-04 2011-02-17 Ulvac Japan Ltd Plasma treatment method for plasma treatment apparatus, and the plasma treatment apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (en) * 1998-11-19 2000-06-06 Sony Corp Method of forming cvd film
JP2004281528A (en) * 2003-03-13 2004-10-07 Tokyo Electron Ltd Plasma processing method and device thereof
JP4656364B2 (en) * 2003-03-13 2011-03-23 東京エレクトロン株式会社 Plasma processing method
JP2006093558A (en) * 2004-09-27 2006-04-06 Tokyo Electron Ltd Method and apparatus for plasma treatment, and storage medium
JP4616605B2 (en) * 2004-09-27 2011-01-19 東京エレクトロン株式会社 Plasma processing method, plasma processing apparatus, and storage medium
JP2008199010A (en) * 2007-01-30 2008-08-28 Applied Materials Inc Process for wafer backside polymer removal with wafer front side gas purge
JP2008227466A (en) * 2007-01-30 2008-09-25 Applied Materials Inc Process for wafer backside polymer removal, and wafer front side scavenger plasma
JP2011035240A (en) * 2009-08-04 2011-02-17 Ulvac Japan Ltd Plasma treatment method for plasma treatment apparatus, and the plasma treatment apparatus
JP2010263244A (en) * 2010-08-11 2010-11-18 Tokyo Electron Ltd Plasma processing method

Similar Documents

Publication Publication Date Title
KR100809126B1 (en) Processed object processing apparatus
KR100267698B1 (en) Device and method for posttreatment of etching
US20030213561A1 (en) Atmospheric pressure plasma processing reactor
WO1994028578A1 (en) Plasma processing method
JPH0547712A (en) Plasma processing method and apparatus therefor
US20040200244A1 (en) Remote plasma enhanced cleaning apparatus
TWI756424B (en) Method of cleaming plasma processing
JPH08195382A (en) Semiconductor manufacturing device
US20070272270A1 (en) Single-wafer cleaning procedure
KR20020081730A (en) Semiconductor production device for removing hume
JP2000286243A (en) Substrate cooling stand for vacuum treatment apparatus
JPH06236864A (en) Etching method, processing method after etching, and etching equipment
JP3886621B2 (en) Resist removal method
JPH11354514A (en) Cluster tool device and film formation method
US20050284572A1 (en) Heating system for load-lock chamber
JPH09129611A (en) Etching
JP5001388B2 (en) Pressure control method for workpiece processing apparatus
JP2003174014A (en) Dry etching system and its plasma cleaning method
JPH0239523A (en) Method of forming film on semiconductor substrate
JP2626782B2 (en) Vacuum processing equipment
US20020124962A1 (en) Atmospheric pressure plasma etching reactor
JP3265047B2 (en) Dry etching equipment
JP3286563B2 (en) Flattening method and processing apparatus by plasma etching
JP2776921B2 (en) Plasma etching method and plasma etching apparatus
JPH09162173A (en) Method and system for ashing