JPH09162173A - Method and system for ashing - Google Patents

Method and system for ashing

Info

Publication number
JPH09162173A
JPH09162173A JP32416695A JP32416695A JPH09162173A JP H09162173 A JPH09162173 A JP H09162173A JP 32416695 A JP32416695 A JP 32416695A JP 32416695 A JP32416695 A JP 32416695A JP H09162173 A JPH09162173 A JP H09162173A
Authority
JP
Japan
Prior art keywords
wafer
chamber
ashing
plasma
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32416695A
Other languages
Japanese (ja)
Inventor
Takashi Kurimoto
孝志 栗本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP32416695A priority Critical patent/JPH09162173A/en
Publication of JPH09162173A publication Critical patent/JPH09162173A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a method and a system for ashing in which a deteriorated layer formed on a resist through the use of a high dosage ion implantation mask can be removed through dry ashing in one chamber while protecting the substrate against damage, suppressing adhesion of particles and enhancing the throughput. SOLUTION: A wafer 30 having surface with a deposited deterioration film and covered with a resist is mounted on a wafer table 28 in a chamber 21 of an ashing system and kept at a low temperature. A high frequency plasma is generated in then generated in the chamber 21 and the deterioration film is removed from the surface of the resist. Subsequently, the wafer 30 is kept at a high temperature in the chamber 21 and the resist is removed by down flow using a microwave plasma.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、イオン注入を行っ
た際にマスクとして用いた為、表面に変質膜が生成され
たレジスト膜を除去するのに好適なアッシング方法及び
アッシング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ashing method and an ashing apparatus suitable for removing a resist film having an altered film formed on its surface since it is used as a mask when performing ion implantation.

【0002】現在、半導体集積回路は微細化及び高集積
化が急速に進展しつつあり、用いるウエハも大口径化し
ている。
At present, miniaturization and high integration of semiconductor integrated circuits are rapidly progressing, and the diameter of wafers used is also increasing.

【0003】半導体集積回路を製造する場合、リソグラ
フィ技術は不可欠であり、そこで用いたレジスト膜の除
去について、前記進展に対応できるドライ・アッシング
技術が必要とされ、例えば均一性の向上、各種膜の薄膜
化に起因する高選択性、基板への低ダメージ化、クリー
ン化、高スルー・プット化などが希求されている。
When manufacturing a semiconductor integrated circuit, a lithographic technique is indispensable, and a dry ashing technique capable of coping with the above-mentioned progress is required for removing the resist film used therein. There is a demand for high selectivity due to thinning, low damage to substrates, cleanliness, and high throughput.

【0004】本発明に依れば、前記諸々の希求に応える
ことが可能な一手段を提供することができる。
According to the present invention, it is possible to provide one means capable of meeting the above-mentioned various demands.

【0005】[0005]

【従来の技術】一般に、高ドーズ量のイオン注入を行っ
た際、使用したレジスト膜の表面には変質層が生成さ
れ、その変質層の除去は、その下側に在る非変質層、即
ち、通常のレジスト膜そのものとは、別の手段を採らな
いと除去することは困難である。
2. Description of the Related Art Generally, when a high-dose ion implantation is performed, an altered layer is formed on the surface of a resist film used, and the altered layer is removed by a non-altered layer located below it. However, it is difficult to remove the resist film from the normal resist film unless another means is adopted.

【0006】ウエット・アッシング処理は、基板へのダ
メージを与える虞が少ないので、その面では好ましい手
段であるが、処理を行う度に薬液槽が汚れ、基板へのパ
ーティクル再付着が問題となっている。
The wet ashing process is a preferable means in that respect because it is less likely to damage the substrate, but the chemical solution tank is contaminated every time the process is performed, and reattachment of particles to the substrate becomes a problem. There is.

【0007】ドライ・アッシング処理、例えば基板をプ
ラズマに直接曝すドライ・アッシング処理を行えば、前
記高ドーズ量のイオン注入に起因する変質層を除去する
ことができる。
By performing a dry ashing process, for example, a dry ashing process in which the substrate is directly exposed to plasma, the altered layer caused by the high dose ion implantation can be removed.

【0008】図2は基板をプラズマに直接曝す構成のド
ライ・アッシング装置を表す要部説明図である。
FIG. 2 is a principal part explanatory view showing a dry ashing device having a structure in which a substrate is directly exposed to plasma.

【0009】図に於いて、1はチャンバ、2Aは例えば
2 +H2 Oを供給する反応ガス供給管、2Bは排気
口、3は冷却ステージ、4は高周波発生源、9はウエハ
をそれぞれ示している。
In the figure, 1 is a chamber, 2A is a reaction gas supply pipe for supplying, for example, H 2 + H 2 O, 2B is an exhaust port, 3 is a cooling stage, 4 is a high frequency source, and 9 is a wafer. ing.

【0010】このドライ・エッチング装置を用いてレジ
スト膜のアッシングを行った場合、高ドーズ量のイオン
注入を行ったことで生成された変質層を除去することが
できるので、レジスト膜全体を容易にアッシングするこ
とができるのであるが、基板にダメージを与えてしまう
旨の問題がある。
When the resist film is ashed by using this dry etching apparatus, the deteriorated layer generated by the high dose ion implantation can be removed, so that the entire resist film can be easily formed. Although ashing can be performed, there is a problem in that the substrate is damaged.

【0011】また、変質層の除去を図2に見られドライ
・アッシング装置で行った後、非変質層である通常のレ
ジスト膜をダウン・フロー・アッシングで除去すること
が行われている。
Further, after removing the deteriorated layer by the dry ashing apparatus shown in FIG. 2, the normal resist film which is the non-altered layer is removed by the down flow ashing.

【0012】図3はダウン・フロー・アッシングを行う
ドライ・アッシング装置を表す要部説明図であり、図2
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
FIG. 3 is a main part explanatory view showing a dry ashing device for performing down flow ashing.
The same symbols as those used in the above denote the same parts or have the same meanings.

【0013】図に於いて、5はマイクロ波の導波管、6
はマイクロ波透過窓、7はプラズマ発生室、8はシャワ
ー・ヘッド、10は高温ステージをそれぞれ示してい
る。
In the figure, 5 is a microwave waveguide and 6
Is a microwave transmitting window, 7 is a plasma generating chamber, 8 is a shower head, and 10 is a high temperature stage.

【0014】このドライ・アッシング装置を用いてレジ
スト膜のアッシングを行う場合、プラズマ発生室7で発
生させたプラズマは、高温ステージ10上のウエハ9に
直接触れることはないから、基板へのダメージは少ない
が、勿論、高ドーズ量のイオン注入を行ったことで生成
された変質層を除去することはできない。
When the resist film is ashed by using this dry ashing apparatus, the plasma generated in the plasma generation chamber 7 does not directly contact the wafer 9 on the high temperature stage 10, so that the substrate is not damaged. Although it is small, of course, it is not possible to remove the deteriorated layer generated by the high dose ion implantation.

【0015】図2及び図3について説明したドライ・ア
ッシング装置を用いて変質層の除去と非変質層の除去を
行った場合、基板にダメージを与えることなく、目的を
達成できる。
When the altered layer and the non-altered layer are removed by using the dry ashing apparatus described with reference to FIGS. 2 and 3, the object can be achieved without damaging the substrate.

【0016】然しながら、処理の途中に於いて、第一の
ドライ・アッシング装置から第二のドライ・アッシング
装置へ基板を移動させなければならないから、当然のこ
とながらスルー・プットは低下し、しかも、パーティク
ルの付着が多くなる旨の欠点がある。
However, since the substrate must be moved from the first dry ashing device to the second dry ashing device during the processing, the through-put is naturally lowered, and There is a drawback that particles are often attached.

【0017】また、第一のドライ・アッシング装置と第
二のドライ・アッシング装置を連結した構成のものも提
案(要すれば「特開平6−349786号公報」を参
照)されているが、これとても、スルー・プットやパー
ティクル付着の面で見れば、影響を少なくすることがで
きる程度であって、根本的な解決にはなっていない。
A structure in which the first dry ashing device and the second dry ashing device are connected has also been proposed (see, for example, Japanese Patent Laid-Open No. 6-349786, if necessary). In terms of through-put and particle adhesion, it is possible to reduce the effect, and it is not a fundamental solution.

【0018】[0018]

【発明が解決しようとする課題】本発明に於いては、高
ドーズ量のイオン注入のマスクとして使用した為、表面
に変質層が生成されたレジスト膜を一つのチャンバ内で
ドライ・アッシング処理して除去することが可能である
ように、しかも、基板がダメージを受けることがなく、
また、パーティクルの付着が少なく、更にまた、スルー
・プットが向上できるようにする。
In the present invention, since it is used as a mask for ion implantation with a high dose, a resist film having an altered layer formed on its surface is dry-ashed in one chamber. It is possible to remove it, and the substrate is not damaged,
In addition, the adhesion of particles is reduced, and the throughput can be improved.

【0019】[0019]

【課題を解決するための手段】本発明では、ドライ・ア
ッシング装置に於ける同一チャンバ内で高周波プラズマ
を発生させて反応性イオン・エッチング(reacti
ve ion etching:RIE)を実施できる
ようにすると共にマイクロ波プラズマを発生させてダウ
ン・フロー・アッシングを実施できるようにしたことが
基本になっている。
SUMMARY OF THE INVENTION According to the present invention, a high frequency plasma is generated in the same chamber in a dry ashing apparatus to generate reactive ion etching.
The basic principle is to make it possible to carry out down flow ashing by generating microwave plasma.

【0020】前記したところから、本発明に依るアッシ
ング方法及びアッシング装置に於いては、(1)アッシ
ング装置に於けるチャンバ(例えばチャンバ21)内の
ウエハ載置台(例えばウエハ載置台28)に表面に変質
膜が生成されたレジスト膜で覆われたウエハ(例えばウ
エハ30)を載置して低温に維持する工程と、次いで、
該チャンバ内に高周波プラズマを生成して該レジスト膜
表面の変質層を除去する工程と、次いで、同一チャンバ
内に於いてウエハを高温に維持しマイクロ波プラズマを
用いたダウン・フローに依ってレジスト膜を除去する工
程とが含まれてなることを特徴とするか、或いは、
From the above, in the ashing method and the ashing apparatus according to the present invention, (1) the surface of the wafer mounting table (eg, wafer mounting table 28) in the chamber (eg, chamber 21) of the ashing apparatus is A step of placing a wafer (for example, the wafer 30) covered with a resist film having an altered film formed on it to maintain it at a low temperature, and then,
A step of generating high frequency plasma in the chamber to remove the deteriorated layer on the surface of the resist film, and then a high temperature plasma of the wafer in the same chamber and down flow using microwave plasma And a step of removing the film, or

【0021】(2)前記(1)に於いて、ウエハ(例え
ばウエハ30)を低温或いは高温に維持する為にウエハ
載置台(例えばウエハ載置台28)の冷却ステージのみ
でウエハを支持するか或いは高温ステージのみでウエハ
を支持するかによって切り替えることを特徴とするか、
(2) In above (1), the wafer is supported only by the cooling stage of the wafer mounting table (eg, wafer mounting table 28) in order to keep the wafer (eg, wafer 30) at a low temperature or a high temperature, or Is it characterized by switching depending on whether the wafer is supported only by the high temperature stage?

【0022】(3)チャンバ(例えばチャンバ21)内
に配設されウエハ(例えばウエハ30)を独立して支持
可能であると共に高周波発生源(例えば高周波発生源2
9)と結ばれた冷却ステージ(例えば冷却ステージ28
A)及びウエハを独立して支持可能な高温ステージ(例
えば高温ステージ28B)をもつウエハ載置台(例えば
ウエハ載置台28)と、該チャンバの上部にシャワー・
ヘッド(例えばシャワー・ヘッド27)で隔離され且つ
反応ガス及びマイクロ波が供給されるプラズマ発生室
(例えばプラズマ発生室26)と、該ウエハ載置台に於
ける冷却ステージに高周波エネルギを供給する為に接続
された高周波発生源とを備えてなることを特徴とする
か、或いは、
(3) A wafer (for example, the wafer 30) which is provided in the chamber (for example, the chamber 21) can be independently supported, and a high frequency source (for example, the high frequency source 2) is provided.
9) a cooling stage (for example, cooling stage 28) connected to
A) and a wafer mounting table (for example, wafer mounting table 28) having a high temperature stage (for example, high temperature stage 28B) capable of independently supporting the wafer, and a shower unit above the chamber.
In order to supply high-frequency energy to a plasma generation chamber (for example, plasma generation chamber 26) separated by a head (for example, shower head 27) and supplied with a reaction gas and a microwave, and a cooling stage on the wafer mounting table. Or a connected high-frequency source, or

【0023】(4)前記(3)に於いて、冷却ステージ
及び高温ステージは何れか一方が内側に且つ他方が外側
に在って二重構造をなすと共に何れか一方が他方に対し
て高さ方向に可動であって載置されたウエハを他方から
離隔させ得ることを特徴とする。
(4) In the above (3), one of the cooling stage and the high temperature stage is inside and the other is outside, forming a double structure, and one of them is higher than the other. It is characterized in that it is movable in one direction and can separate a mounted wafer from the other.

【0024】前記手段を採ることに依り、本発明のアッ
シング方法及びアッシング装置に依れば、高ドーズ量の
イオン注入のマスクとして使用した為に表面に変質層が
生成されたレジスト膜を除去する場合、変質層の除去に
は、高周波プラズマを利用したRIE法でアッシングを
行い、そして、変質層が除去された後の通常のレジスト
膜の除去には、プラズマに曝さないダウン・フロー・ア
ッシングを行うようにしているので、基板にダメージを
与えることがなく、また、アッシングは同一チャンバ内
で実施している為、パーティクルの付着を少なく抑え、
しかも、高い効率をもって除去することが可能でなる。
According to the ashing method and the ashing apparatus of the present invention by adopting the above-mentioned means, the resist film having the altered layer formed on the surface is removed because it is used as a mask for ion implantation with a high dose amount. In this case, the RIE method using high-frequency plasma is used to remove the deteriorated layer, and the downflow ashing that is not exposed to plasma is used to remove the normal resist film after the deteriorated layer is removed. Since it is done, it does not damage the substrate, and since ashing is performed in the same chamber, adhesion of particles is suppressed to a small level,
In addition, it is possible to remove with high efficiency.

【0025】[0025]

【発明の実施の形態】図1は本発明の実施の形態を説明
する為のアッシング装置を表す要部説明図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of the essential parts of an ashing device for explaining an embodiment of the present invention.

【0026】図に於いて、21はチャンバ、22は反応
ガス送入管、23は排気口、24はマイクロ波導波管、
25はマイクロ波透過窓、26はプラズマ発生室、27
はシャワー・ヘッド、28はウエハ載置台、28Aは冷
却ステージ、28Bは高温ステージ、29は高周波発生
源、30はウエハをそれぞれ示している。
In the figure, 21 is a chamber, 22 is a reaction gas inlet pipe, 23 is an exhaust port, 24 is a microwave waveguide,
25 is a microwave transparent window, 26 is a plasma generating chamber, 27
Is a shower head, 28 is a wafer mounting table, 28A is a cooling stage, 28B is a high temperature stage, 29 is a high frequency generation source, and 30 is a wafer.

【0027】図示のアッシング装置に於いては、ウエハ
載置台28が冷却ステージ28Aと高温ステージ28B
とに分割された二重構造になっていて、高温ステージ2
8Bは上下に可動であり、例えば、高温ステージ28B
を冷却ステージ28Aよりも下降させた場合、ウエハ3
0は冷却ステージ28Aのみに支持された状態にするこ
とができる。
In the illustrated ashing apparatus, the wafer mounting table 28 has a cooling stage 28A and a high temperature stage 28B.
The high temperature stage 2 has a double structure divided into
8B is movable up and down, for example, high temperature stage 28B
When the temperature of the wafer 3 is lowered below the cooling stage 28A, the wafer 3
0 can be supported only by the cooling stage 28A.

【0028】高温ステージ28Bを冷却ステージ28A
よりも上昇させた場合、ウエハ30を冷却ステージ28
Aから引き離し、高温ステージ28Bのみに支持された
状態にすることができる。
The high temperature stage 28B is replaced with the cooling stage 28A.
If the wafer 30 is raised above the
It can be separated from A and can be supported only by the high temperature stage 28B.

【0029】反応ガス送入管22から、反応ガスをプラ
ズマ発生室26並びにシャワー・ヘッド27を介してチ
ャンバ21内に送り込み、高周波発生源29から高周波
エネルギを供給すると、チャンバ21内には高周波プラ
ズマを発生させることができる。
When the reaction gas is sent from the reaction gas inlet pipe 22 into the chamber 21 through the plasma generation chamber 26 and the shower head 27 and the high frequency energy is supplied from the high frequency generation source 29, the high frequency plasma enters the chamber 21. Can be generated.

【0030】反応ガス送入管22から、反応ガスをプラ
ズマ発生室26内に送り込み、マイクロ波をマイクロ波
導波管24及びマイクロ波透過窓25を介してプラズマ
発生室26に供給してプラズマを発生させ、プラズマ中
の活性種のみをシャワー・ヘッド27を介してウエハ3
0に供給することができる。
A reaction gas is fed into the plasma generation chamber 26 from the reaction gas inlet pipe 22, and microwaves are supplied to the plasma generation chamber 26 through the microwave waveguide 24 and the microwave transmission window 25 to generate plasma. Then, only the active species in the plasma are transferred to the wafer 3 through the shower head 27.
0 can be supplied.

【0031】前記説明したアッシング装置を用い、変質
層をもつレジスト膜を除去する為のドライ・アッシング
を行う場合について説明する。
A case will be described in which dry ashing for removing the resist film having the altered layer is performed using the ashing apparatus described above.

【0032】(1)ウエハ載置台28に表面に変質層が
生成されたレジスト膜をもつウエハ30をセットする。
ここで、最初、変質層の除去を行うので、高温ステージ
28Bは下降させ、ウエハ30は冷却ステージ28Aの
みで支持する状態にする。
(1) A wafer 30 having a resist film having an altered layer formed on its surface is set on the wafer mounting table 28.
Here, since the deteriorated layer is first removed, the high temperature stage 28B is lowered and the wafer 30 is supported only by the cooling stage 28A.

【0033】(2)チャンバ21内を排気口23から排
気して真空にする。
(2) The inside of the chamber 21 is evacuated from the exhaust port 23 to create a vacuum.

【0034】(3)反応ガス送入管22から反応ガスを
チャンバ21内に導入して、内部ガス圧を0.5〔To
rr〕とする。変質層を除去するには、反応ガスとして
2 +H2 Oを用いる。
(3) The reaction gas is introduced into the chamber 21 through the reaction gas inlet pipe 22, and the internal gas pressure is adjusted to 0.5 [To.
rr]. To remove the deteriorated layer, H 2 + H 2 O is used as a reaction gas.

【0035】(4)ウエハ30を支持している冷却ステ
ージ28Aは温度10〔℃〕に水冷されていて、この冷
却ステージ28Aに高周波発生源29からの高周波を供
給するとプラズマが発生し、RIEに依ってレジスト膜
表面の変質層を高速でアッシングすることができる。
尚、変質層は、プラズマに直接曝されないダウン・フロ
ーに依ってアッシングすることはできない。
(4) The cooling stage 28A supporting the wafer 30 is water-cooled to a temperature of 10 ° C. When a high frequency is supplied from the high frequency generation source 29 to this cooling stage 28A, plasma is generated and RIE is performed. Therefore, the deteriorated layer on the surface of the resist film can be ashed at high speed.
The altered layer cannot be ashed by the down flow which is not directly exposed to the plasma.

【0036】RIE中に於いては、ウエハ30の温度を
約10〔℃〕程度に保つことが必要であり、高温、例え
ば100〔℃〕以上になると、レジストのポンピングと
呼ばれる現象が起こって、レジスト膜が爆発する。
During the RIE, it is necessary to keep the temperature of the wafer 30 at about 10 [° C.], and at a high temperature, for example, 100 [° C.] or higher, a phenomenon called resist pumping occurs, The resist film explodes.

【0037】(5)変質層の除去が終了したら、RIE
を実施した条件を元に戻し、次のステップとして、高温
ステージ28Bを上昇させ、ウエハ30を冷却ステージ
28Aから引き離す。
(5) After removing the deteriorated layer, RIE is performed.
Then, the high temperature stage 28B is raised and the wafer 30 is separated from the cooling stage 28A as the next step.

【0038】このようにすることで、ウエハ30は、温
度200〔℃〕の高温ステージ28Bのみで支持された
状態になる。
By doing so, the wafer 30 is supported only by the high temperature stage 28B having a temperature of 200 ° C.

【0039】(6)反応ガス送入管22から反応ガスを
プラズマ発生室26内に導入し、ガス圧力を1.0〔T
orr〕とする。通常のレジスト層を除去するには、反
応ガスとしてO2 +H2 Oを用いる。
(6) The reaction gas is introduced into the plasma generation chamber 26 through the reaction gas inlet pipe 22, and the gas pressure is set to 1.0 [T
orr]. To remove the usual resist layer, O 2 + H 2 O is used as a reaction gas.

【0040】(7)マイクロ波導波管24から送入され
るマイクロ波をマイクロ波透過窓25を介してプラズマ
発生室26に導入してプラズマを発生させ、ダウン・フ
ローに依るアッシングを行う。
(7) Microwaves sent from the microwave waveguide 24 are introduced into the plasma generation chamber 26 through the microwave transmission window 25 to generate plasma, and ashing by down flow is performed.

【0041】この際、レジスト膜はシャワー・ヘッド2
7を通過してくる活性種のみに依ってアッシングされ、
プラズマ発生室26で生成されたイオンや電子はシャワ
ー・ヘッド27でトラップされるからプラズマが直接作
用することはないのであるが、ウエハ30は温度200
〔℃〕の高温になっているので、レジスト膜は高速でア
ッシングされる。尚、O2 +H2 Oのダウン・フロー・
アッシングを常温で行ったのでは、アッシング・レート
が低くて実用にならない。
At this time, the resist film is the shower head 2
It is ashed only by the active species passing through 7,
Ions and electrons generated in the plasma generation chamber 26 are trapped by the shower head 27, so that the plasma does not act directly, but the wafer 30 has a temperature of 200.
Since the temperature is as high as [° C.], the resist film is ashed at a high speed. In addition, down flow of O 2 + H 2 O
If the ashing is performed at room temperature, the ashing rate will be too low to be practical.

【0042】以上説明したように、変質層をもったレジ
スト膜を2ステップのアッシングを行って除去した場
合、変質層のアッシング・レートは1〔μm/分〕であ
り、そして、変質層除去後のレジスト膜のアッシング・
レートは4〔μm/分〕であることが確認され、大変、
高速なアッシングを行うことができた。
As described above, when the resist film having the deteriorated layer is removed by performing the two-step ashing, the ashing rate of the deteriorated layer is 1 [μm / min], and after the deteriorated layer is removed. Resist film ashing
It was confirmed that the rate was 4 [μm / min],
I was able to perform high-speed ashing.

【0043】また、2ステップ目のアッシングは、O2
+H2 Oのダウン・フロー・アッシングであるから、下
地が酸化膜である場合の選択比は無限大であり、また、
ウエハ30に与えるダメージも皆無である。
The second step of ashing is O 2
Since it is + H 2 O down flow ashing, the selection ratio when the underlying layer is an oxide film is infinite.
There is no damage given to the wafer 30.

【0044】また、同一チャンバ内での2ステップ・ア
ッシング処理であるから、チャンバ間移動に起因するパ
ーティクル付着や、処理途中のステップ時に於けるパー
ティクル再付着は極めて少なく、0.2〔μm〕以上の
パーティクルは10個以下であった。因みに、第一チャ
ンバでRIEを、そして、第二チャンバでダウン・フロ
ー・アッシングを行った場合、0.2〔μm〕以上のパ
ーティクルは50個以上になる。
Further, since it is a two-step ashing process in the same chamber, particle adhesion due to movement between chambers and particle re-adhesion during steps in the process are extremely small, 0.2 [μm] or more. The number of particles was 10 or less. By the way, when RIE is performed in the first chamber and down flow ashing is performed in the second chamber, the number of particles of 0.2 [μm] or more is 50 or more.

【0045】また、同じく同一チャンバ内での2ステッ
プ・アッシング処理に於けるスルー・プットは、ウエハ
60枚/時間であった。因みに、第一チャンバでRIE
を、そして、第二チャンバでダウン・フロー・アッシン
グを行った場合、ウエハ30枚/時間である。これは、
第二チャンバでダウン・フロー・アッシングを終了した
ウエハを取り出し、次に、第一チャンバでRIEを終了
したウエハを第二チャンバにセットし、次に、新しいウ
エハを第一チャンバにセットするといったインライン処
理であることから、スルー・プットが低くならざるを得
ないことに起因する。
Similarly, the through-put in the two-step ashing process in the same chamber was 60 wafers / hour. By the way, RIE in the first chamber
And when down-flow ashing is performed in the second chamber, 30 wafers / hour. this is,
An in-line method in which a wafer that has undergone down flow ashing in the second chamber is taken out, then a wafer that has undergone RIE in the first chamber is set in the second chamber, and then a new wafer is set in the first chamber. This is due to the fact that the throughput is inevitably low because it is processing.

【0046】本発明は前記説明した実施の形態に限られ
ることなく、他に多くの改変を実現することができる。
The present invention is not limited to the embodiment described above, and many other modifications can be realized.

【0047】例えば、前記実施の形態では、二重構造を
なすウエハ載置台の内側に冷却ステージを、また、外側
に高温ステージをそれぞれ配設してあるが、これは、内
側に高温ステージを、また、外側に冷却ステージを配設
したり、或いは、内側のステージを上下可動とし、外側
のステージを固定にするなどは任意である。
For example, in the above-described embodiment, the cooling stage and the high temperature stage are arranged inside and outside the wafer mounting table having a double structure, respectively. Further, it is optional to dispose a cooling stage on the outer side, or to move the inner stage up and down and fix the outer stage.

【0048】[0048]

【発明の効果】本発明に依るアッシング方法及びアッシ
ング装置に於いては、アッシング装置に於けるチャンバ
内のウエハ載置台に表面に変質膜が生成されたレジスト
膜で覆われたウエハを載置して低温に維持し、該チャン
バ内に高周波プラズマを生成して該レジスト膜表面の変
質層を除去し、同一チャンバ内に於いてウエハを高温に
維持しマイクロ波プラズマを用いたダウン・フローに依
ってレジスト膜を除去する。
In the ashing method and the ashing apparatus according to the present invention, the wafer covered with the resist film having the altered film formed on the surface thereof is placed on the wafer mounting table in the chamber of the ashing apparatus. Temperature is maintained at a low temperature, high-frequency plasma is generated in the chamber to remove the deteriorated layer on the resist film surface, the wafer is maintained at a high temperature in the same chamber, and a down flow using microwave plasma is performed. To remove the resist film.

【0049】前記構成を採ることに依り、本発明のアッ
シング方法及びアッシング装置に依れば、高ドーズ量の
イオン注入のマスクとして使用した為に表面に変質層が
生成されたレジスト膜を除去する場合、変質層の除去に
は、高周波プラズマを利用したRIE法でアッシングを
行い、そして、変質層が除去された後の通常のレジスト
膜の除去には、プラズマに曝さないダウン・フロー・ア
ッシングを行うようにしているので、基板にダメージを
与えることがなく、また、アッシングは同一チャンバ内
で実施している為、パーティクルの付着を少なく抑え、
しかも、高い効率をもって除去することが可能である。
According to the ashing method and the ashing apparatus of the present invention by adopting the above structure, the resist film having the altered layer formed on the surface thereof is removed because it is used as a mask for ion implantation with a high dose amount. In this case, the RIE method using high frequency plasma is used to remove the deteriorated layer, and the normal resist film is removed after the deteriorated layer is removed by down flow ashing that is not exposed to plasma. Since it is done, it does not damage the substrate, and since ashing is performed in the same chamber, adhesion of particles is suppressed to a small level,
Moreover, it can be removed with high efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を説明する為のアッシング
装置を表す要部説明図である。
FIG. 1 is a principal part explanatory view showing an ashing device for explaining an embodiment of the present invention.

【図2】基板をプラズマに直接曝す構成のドライ・アッ
シング装置を表す要部説明図である。
FIG. 2 is an explanatory view of a main part of a dry ashing device configured to directly expose a substrate to plasma.

【図3】ダウン・フロー・アッシングを行うドライ・ア
ッシング装置を表す要部説明図である。
FIG. 3 is a principal part explanatory view showing a dry ashing device for performing down flow ashing.

【符号の説明】[Explanation of symbols]

21 チャンバ 22 反応ガス送入管 23 排気口 24 マイクロ波導波管 25 マイクロ波透過窓 26 プラズマ発生室 27 シャワー・ヘッド 28 ウエハ載置台 28A 冷却ステージ 28B 高温ステージ 29 高周波発生源 30 ウエハ Reference Signs List 21 chamber 22 reaction gas inlet pipe 23 exhaust port 24 microwave waveguide 25 microwave transmission window 26 plasma generation chamber 27 shower head 28 wafer mounting table 28A cooling stage 28B high temperature stage 29 high frequency generation source 30 wafer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】アッシング装置に於けるチャンバ内のウエ
ハ載置台に表面に変質膜が生成されたレジスト膜で覆わ
れたウエハを載置して低温に維持する工程と、 次いで、該チャンバ内に高周波プラズマを生成して該レ
ジスト膜表面の変質層を除去する工程と、 次いで、同一チャンバ内に於いてウエハを高温に維持し
マイクロ波プラズマを用いたダウン・フローに依ってレ
ジスト膜を除去する工程とが含まれてなることを特徴と
するアッシング方法。
1. A step of placing a wafer covered with a resist film having an altered film formed on its surface on a wafer mounting table in a chamber of an ashing apparatus to maintain the wafer at a low temperature, and then, in the chamber. A step of generating high-frequency plasma to remove the deteriorated layer on the surface of the resist film, and then removing the resist film by a down flow using microwave plasma while keeping the wafer at a high temperature in the same chamber An ashing method comprising the steps of:
【請求項2】ウエハを低温或いは高温に維持する為にウ
エハ載置台の冷却ステージのみでウエハを支持するか或
いは高温ステージのみでウエハを支持するかによって切
り替えることを特徴とする請求項1記載のアッシング方
法。
2. The method according to claim 1, wherein in order to keep the wafer at a low temperature or a high temperature, the switching is performed depending on whether the wafer is supported only by the cooling stage of the wafer mounting table or the wafer is supported only by the high temperature stage. Ashing method.
【請求項3】チャンバ内に配設されウエハを独立して支
持可能であると共に高周波発生源と結ばれた冷却ステー
ジ及びウエハを独立して支持可能な高温ステージをもつ
ウエハ載置台と、 該チャンバの上部にシャワー・ヘッドで隔離され且つ反
応ガス及びマイクロ波が供給されるプラズマ発生室と、 該ウエハ載置台に於ける冷却ステージに高周波エネルギ
を供給する為に接続された高周波発生源とを備えてなる
ことを特徴とするアッシング装置。
3. A wafer mounting table provided in a chamber, capable of independently supporting a wafer, having a cooling stage connected to a high-frequency generation source, and a high temperature stage capable of independently supporting the wafer, and the chamber. A plasma generation chamber which is isolated by a shower head and to which a reaction gas and a microwave are supplied, and a high frequency generation source connected to supply high frequency energy to a cooling stage on the wafer mounting table. An ashing device characterized by the following.
【請求項4】冷却ステージ及び高温ステージは何れか一
方が内側に且つ他方が外側に在って二重構造をなすと共
に何れか一方が他方に対して高さ方向に可動であって載
置されたウエハを他方から離隔させ得ることを特徴とす
る請求項3記載のアッシング装置。
4. A cooling stage and a high-temperature stage, one of which is inside and the other of which is outside so as to form a double structure, and one of them is mounted so as to be movable in the height direction with respect to the other. 4. The ashing device according to claim 3, wherein the other wafer can be separated from the other wafer.
JP32416695A 1995-12-13 1995-12-13 Method and system for ashing Withdrawn JPH09162173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32416695A JPH09162173A (en) 1995-12-13 1995-12-13 Method and system for ashing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32416695A JPH09162173A (en) 1995-12-13 1995-12-13 Method and system for ashing

Publications (1)

Publication Number Publication Date
JPH09162173A true JPH09162173A (en) 1997-06-20

Family

ID=18162847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32416695A Withdrawn JPH09162173A (en) 1995-12-13 1995-12-13 Method and system for ashing

Country Status (1)

Country Link
JP (1) JPH09162173A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090269A1 (en) * 2002-04-19 2003-10-30 Psk Inc. Method for ashing
JP2020047499A (en) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090269A1 (en) * 2002-04-19 2003-10-30 Psk Inc. Method for ashing
JP2020047499A (en) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
WO2020059273A1 (en) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus

Similar Documents

Publication Publication Date Title
US10629473B2 (en) Footing removal for nitride spacer
US8057603B2 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
US4938839A (en) Method of removing photoresist on a semiconductor wafer
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US6767698B2 (en) High speed stripping for damaged photoresist
US6299722B1 (en) Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object
US8444869B1 (en) Simultaneous front side ash and backside clean
EP0938134A2 (en) Plasma processing method
JPH0547712A (en) Plasma processing method and apparatus therefor
US20030213561A1 (en) Atmospheric pressure plasma processing reactor
JP3277394B2 (en) Method for manufacturing semiconductor device
KR100648329B1 (en) Reduction of metal oxide in dual frequency plasma etch chamber
KR100845453B1 (en) Method for manufacturing semiconductor device
US20070059933A1 (en) Plasma ashing method
US20070272270A1 (en) Single-wafer cleaning procedure
US7608544B2 (en) Etching method and storage medium
JPH09162173A (en) Method and system for ashing
JP2001156041A (en) Method for manufacturing semiconductor device and manufacturing apparatus for the same
JPH07201792A (en) Removing method of photoresist
JPH08195382A (en) Semiconductor manufacturing device
JPH04171918A (en) Manufacture of semiconductor device
JP3351003B2 (en) Method for manufacturing semiconductor device
WO2001070517A1 (en) High speed stripping for damaged photoresist
JP2004327507A (en) Method of manufacturing semiconductor device
JPH05109702A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304