JPH08194455A - 複数の表示ユニット及び１つの制御回路からなる表示装置 - Google Patents
複数の表示ユニット及び１つの制御回路からなる表示装置Info
- Publication number
- JPH08194455A JPH08194455A JP7204574A JP20457495A JPH08194455A JP H08194455 A JPH08194455 A JP H08194455A JP 7204574 A JP7204574 A JP 7204574A JP 20457495 A JP20457495 A JP 20457495A JP H08194455 A JPH08194455 A JP H08194455A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- display device
- shift register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 表示制御により一時期にほとんど負荷をかけ
られず、それによりそれはまた多数の更なるタスクを実
行しうるマイクロコントローラにより制御される適切な
表示装置を提供する。 【解決手段】 本発明の表示装置は、 ａ） 表示装置を介して出力される情報がその中に記憶
されるメモリーと、 ｂ） 少なくとも１つの同期シリアルインターフェイス
と、メモリーからインターフェイスへ表示ユニットの同
じ表示区域に各回毎に意図されたデータを転送する周期
的に作動される手段とからなるマイクロコントローラ
と、 ｃ） シリアルインターフェイスに接続され、パラレル
出力からなるシフトレジスタ配置と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバーを制御するシフトレジスタ配置のパラレル
出力に接続された記憶メンバーとを設けられる。
られず、それによりそれはまた多数の更なるタスクを実
行しうるマイクロコントローラにより制御される適切な
表示装置を提供する。 【解決手段】 本発明の表示装置は、 ａ） 表示装置を介して出力される情報がその中に記憶
されるメモリーと、 ｂ） 少なくとも１つの同期シリアルインターフェイス
と、メモリーからインターフェイスへ表示ユニットの同
じ表示区域に各回毎に意図されたデータを転送する周期
的に作動される手段とからなるマイクロコントローラ
と、 ｃ） シリアルインターフェイスに接続され、パラレル
出力からなるシフトレジスタ配置と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバーを制御するシフトレジスタ配置のパラレル
出力に接続された記憶メンバーとを設けられる。
Description
【０００１】
【発明の属する技術分野】本発明は複数の表示ユニット
からなり、各表示ユニットは多数の多重操作される表示
区域からなり、それらは各々同時にではあるが独立に切
換えられうる複数の表示要素からなり、それらは各々そ
れぞれ表示ドライバー及び表示装置を制御する回路配置
からなる表示装置に関する。
からなり、各表示ユニットは多数の多重操作される表示
区域からなり、それらは各々同時にではあるが独立に切
換えられうる複数の表示要素からなり、それらは各々そ
れぞれ表示ドライバー及び表示装置を制御する回路配置
からなる表示装置に関する。
【０００２】
【従来の技術】この種の表示装置は例えばＸ線発生器内
で限定された長さの英数字テキストの表示に用いられ得
る。適切な表示ユニットは例えば２０の表示区域をそれ
ぞれ有する適切な真空蛍光表示器である。表示ユニット
の表示区域は多重に操作される。各表示区域はマトリッ
クスの形で配置される通常５ｘ７ドット型の表示要素の
マトリックスからなる。
で限定された長さの英数字テキストの表示に用いられ得
る。適切な表示ユニットは例えば２０の表示区域をそれ
ぞれ有する適切な真空蛍光表示器である。表示ユニット
の表示区域は多重に操作される。各表示区域はマトリッ
クスの形で配置される通常５ｘ７ドット型の表示要素の
マトリックスからなる。
【０００３】
【発明が解決しようとする課題】本発明の目的は表示制
御により一時期にほとんど負荷をかけられず、それによ
りそれはまた多数の更なるタスクを実行しうるマイクロ
コントローラにより制御される適切な表示装置を提供す
ることにある。
御により一時期にほとんど負荷をかけられず、それによ
りそれはまた多数の更なるタスクを実行しうるマイクロ
コントローラにより制御される適切な表示装置を提供す
ることにある。
【０００４】
【課題を解決するための手段】上記の表示装置に基づい
て、本発明のこの目的は ａ） 表示装置を介して出力されるべき情報がその中に
記憶されるメモリーと、 ｂ） 少なくとも１つの同期シリアルインターフェイス
と、メモリーからインターフェイスへ表示ユニットの同
じ表示区域に各回毎に意図されたデータを転送する周期
的に作動される手段とからなるマイクロコントローラ
と、 ｃ） シリアルインターフェイスに接続され、パラレル
出力からなるシフトレジスタ配置と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバーを制御するシフトレジスタ配置のパラレル
出力に接続された記憶部とを設けられることにより達成
される。
て、本発明のこの目的は ａ） 表示装置を介して出力されるべき情報がその中に
記憶されるメモリーと、 ｂ） 少なくとも１つの同期シリアルインターフェイス
と、メモリーからインターフェイスへ表示ユニットの同
じ表示区域に各回毎に意図されたデータを転送する周期
的に作動される手段とからなるマイクロコントローラ
と、 ｃ） シリアルインターフェイスに接続され、パラレル
出力からなるシフトレジスタ配置と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバーを制御するシフトレジスタ配置のパラレル
出力に接続された記憶部とを設けられることにより達成
される。
【０００５】本発明により表示装置を介して出力される
全ての情報はメモリー内に記憶され、即ち好ましくはこ
のメモリー内の連続するアドレスで全ての表示ユニット
内の同じ表示区域に対して予定されているデータは所定
のシーケンス内に記憶される。各多重の周期でそのよう
なデータセットはメモリーからマイクロコントローラの
同期シリアルインターフェイスに転送され、それにより
メモリー内でパラレルに存在するデータはシリアルデー
タストリームに変換される。このデータストリームはパ
ラレル出力からなり、その内容は表示要素に対して表示
ドライバーを制御する記憶メンバーに周期的に転送され
るシフトレジスタ配置に印加される。
全ての情報はメモリー内に記憶され、即ち好ましくはこ
のメモリー内の連続するアドレスで全ての表示ユニット
内の同じ表示区域に対して予定されているデータは所定
のシーケンス内に記憶される。各多重の周期でそのよう
なデータセットはメモリーからマイクロコントローラの
同期シリアルインターフェイスに転送され、それにより
メモリー内でパラレルに存在するデータはシリアルデー
タストリームに変換される。このデータストリームはパ
ラレル出力からなり、その内容は表示要素に対して表示
ドライバーを制御する記憶メンバーに周期的に転送され
るシフトレジスタ配置に印加される。
【０００６】本発明の好ましい実施例はデータを転送す
る手段はＤＭＡコントローラ（３）からなる。ＤＭＡコ
ントローラはマイクロコントローラから転送されたデー
タを引き継ぎ、それをマイクロコントローラよりも非常
に速く実行する。同じチップ上に集積されたＤＭＡコン
トローラと共に利用可能なマイクロコントローラは既に
利用可能である。
る手段はＤＭＡコントローラ（３）からなる。ＤＭＡコ
ントローラはマイクロコントローラから転送されたデー
タを引き継ぎ、それをマイクロコントローラよりも非常
に速く実行する。同じチップ上に集積されたＤＭＡコン
トローラと共に利用可能なマイクロコントローラは既に
利用可能である。
【０００７】本発明の更なる実施例では表示ユニットは
その表示区域がマトリックス要素のマトリックスのよう
な配置により形成される真空蛍光表示ユニットである。
真空蛍光表示器が表示区域当たり比較的大きな数の表示
要素からなる故に本発明の利点は特に明白である。本発
明の他の実施例は表示区域のデューティーサイクルを制
御する手段を供する。デューティーサイクルに従って表
示ユニットは適切な周期の部分のみに対してスイッチさ
れ、それにより輝度はデューティーサイクルに従って制
御される。種々のマイクロコントローラではデューティ
ーサイクルのそのような制御は適切なタイマー回路手段
により可能である。
その表示区域がマトリックス要素のマトリックスのよう
な配置により形成される真空蛍光表示ユニットである。
真空蛍光表示器が表示区域当たり比較的大きな数の表示
要素からなる故に本発明の利点は特に明白である。本発
明の他の実施例は表示区域のデューティーサイクルを制
御する手段を供する。デューティーサイクルに従って表
示ユニットは適切な周期の部分のみに対してスイッチさ
れ、それにより輝度はデューティーサイクルに従って制
御される。種々のマイクロコントローラではデューティ
ーサイクルのそのような制御は適切なタイマー回路手段
により可能である。
【０００８】
【発明の実施の形態】以下に図を参照して実施例に基づ
き本発明を詳細に説明する。図に複数の表示ユニットＤ
1 、Ｄ2 ．．．Ｄn からなる表示装置を示す。真空蛍光
表示器が表示ユニットとして用いられる。知られている
ように真空蛍光表示器（ＶＦＤ）では１以上の陰極によ
り放出された電子はそれに（正の）電圧が印加されたと
きに多数の点状の陽極上にグリッド制御方式で入射す
る。陽極は電子がその上に入射するときに発光する蛍光
層を設けられる。各ＶＦＤ表示ユニットＤ1 、
Ｄ2 ．．．Ｄn は常にそのうちの１つが作動される（図
には他の表示区域の斜線により示される）２０の表示区
域（図にはそれの３つのみを破線により示す）からな
る。各表示区域はマトリックスの形で配置され、別々に
制御可能な５＊７の陽極により画成される。例えば左上
のような別の表示区域内の同じ位置に配置された陽極は
相互に接続され、それによりそれらは接続リード手段３
５により制御されうる。各表示区域はまた制御グリッド
からなり、それらの制御グリッドの１つのみが常に電子
を関連する表示区域の陽極に放射するための電圧を伝導
する。
き本発明を詳細に説明する。図に複数の表示ユニットＤ
1 、Ｄ2 ．．．Ｄn からなる表示装置を示す。真空蛍光
表示器が表示ユニットとして用いられる。知られている
ように真空蛍光表示器（ＶＦＤ）では１以上の陰極によ
り放出された電子はそれに（正の）電圧が印加されたと
きに多数の点状の陽極上にグリッド制御方式で入射す
る。陽極は電子がその上に入射するときに発光する蛍光
層を設けられる。各ＶＦＤ表示ユニットＤ1 、
Ｄ2 ．．．Ｄn は常にそのうちの１つが作動される（図
には他の表示区域の斜線により示される）２０の表示区
域（図にはそれの３つのみを破線により示す）からな
る。各表示区域はマトリックスの形で配置され、別々に
制御可能な５＊７の陽極により画成される。例えば左上
のような別の表示区域内の同じ位置に配置された陽極は
相互に接続され、それによりそれらは接続リード手段３
５により制御されうる。各表示区域はまた制御グリッド
からなり、それらの制御グリッドの１つのみが常に電子
を関連する表示区域の陽極に放射するための電圧を伝導
する。
【０００９】各表示ユニットＤ1 、Ｄ2 ．．．Ｄn に対
してグリッド制御回路Ｇ1 ，Ｇ2 ．．．Ｇn と同様に陽
極制御回路Ａ1 ，Ａ2 ．．．Ａn が設けられる。陽極制
御回路及びグリッド制御回路はＳＡＢ８０Ｃ１６６（シ
ーメンス）のマイクロコントローラＭＣにより制御され
る。この目的のためにマイクロコントローラＭＣは表示
装置Ｄ1 、Ｄ2 ．．．Ｄn を介して出力される情報が記
憶されるメモリーＭをアクセスする。このタスクに加え
てマイクロコントローラは図には示されていない複数の
更なるタスクを達成する。この目的のために表示制御の
ために非常に多くの時間を負担することはできないこと
が重要である。マイクロコントローラは中央処理器１に
加えて、チップマウントされた高速シリアル同期インタ
ーフェイス２、ＤＭＡコントローラ３、その機能はまだ
記載されていないユニット４からなる。ユニット１乃至
４は共通のバスにより相互接続される。
してグリッド制御回路Ｇ1 ，Ｇ2 ．．．Ｇn と同様に陽
極制御回路Ａ1 ，Ａ2 ．．．Ａn が設けられる。陽極制
御回路及びグリッド制御回路はＳＡＢ８０Ｃ１６６（シ
ーメンス）のマイクロコントローラＭＣにより制御され
る。この目的のためにマイクロコントローラＭＣは表示
装置Ｄ1 、Ｄ2 ．．．Ｄn を介して出力される情報が記
憶されるメモリーＭをアクセスする。このタスクに加え
てマイクロコントローラは図には示されていない複数の
更なるタスクを達成する。この目的のために表示制御の
ために非常に多くの時間を負担することはできないこと
が重要である。マイクロコントローラは中央処理器１に
加えて、チップマウントされた高速シリアル同期インタ
ーフェイス２、ＤＭＡコントローラ３、その機能はまだ
記載されていないユニット４からなる。ユニット１乃至
４は共通のバスにより相互接続される。
【００１０】シリアル同期インターフェイス２はそれの
入力にパラレルで印加された８ビットデータを２．５Ｍ
ｂａｕｄまでのシリアルデータストリームに変換する。
このデータストリームは出力リード５上に現れ、それは
シリアルデータ出力を構成する。更にまたシリアルイン
ターフェイスは出力リード６上でそれと共に同期するク
ロック信号を供する。ＤＭＡコントローラ３はまた「周
辺イベントコントローラ（ＰＥＲ）」と称され、データ
転送タスクの中央処理器１を軽減するために供される。
メモリーＭ内の所定のアドレスからそれは例えばシリア
ルインターフェイス２へ所定数の８ビットデータワード
を搬送することが可能である。
入力にパラレルで印加された８ビットデータを２．５Ｍ
ｂａｕｄまでのシリアルデータストリームに変換する。
このデータストリームは出力リード５上に現れ、それは
シリアルデータ出力を構成する。更にまたシリアルイン
ターフェイスは出力リード６上でそれと共に同期するク
ロック信号を供する。ＤＭＡコントローラ３はまた「周
辺イベントコントローラ（ＰＥＲ）」と称され、データ
転送タスクの中央処理器１を軽減するために供される。
メモリーＭ内の所定のアドレスからそれは例えばシリア
ルインターフェイス２へ所定数の８ビットデータワード
を搬送することが可能である。
【００１１】各陽極制御回路Ａ1 ，Ａ2 ．．．Ａn はそ
れぞれ４０ビットの長さを有するシフトレジスタＳ1 、
Ｓ2 ．．．Ｓn からなる。このシフトレジスタＳ1 、Ｓ
2 ．．．Ｓn は直列に接続され、斯くしてｎ＊４０ビッ
トの長さを有するシフトレジスタ配列を形成する。それ
ぞれの中間メモリー又はラッチＬ1 、Ｌ2 ．．．Ｌnは
各シフトレジスタＳ1 、Ｓ2 ．．．Ｓn のパラレル出力
に接続され、該ラッチはマイクロコントローラの出力７
上のラッチ信号に応答する関連するシフトレジスタの内
容を引き継ぐ。ラッチＬ1 、Ｌ2 ．．．Ｌn の４０の出
力はそれの３５はＶＦＤ表示ユニットＤ1 、Ｄ2 ．．．
Ｄn の陽極接続リードに接続される４０の表示ドライバ
ー（図にはシンボルとして反転回路の形で１つの表示ド
ライバーのみを示す）からなるそれぞれの表示ドライバ
ー回路Ｔ1 、Ｔ2 ．．．Ｔn に接続される。ラッチ
Ｌ1 、Ｌ2 ．．．Ｌn の内容は斯くして関連する表示ユ
ニット（Ｄ1 、Ｄ2 ．．．Ｄn ）のそれぞれの作動され
る表示区域内に表示されるものを決定する。
れぞれ４０ビットの長さを有するシフトレジスタＳ1 、
Ｓ2 ．．．Ｓn からなる。このシフトレジスタＳ1 、Ｓ
2 ．．．Ｓn は直列に接続され、斯くしてｎ＊４０ビッ
トの長さを有するシフトレジスタ配列を形成する。それ
ぞれの中間メモリー又はラッチＬ1 、Ｌ2 ．．．Ｌnは
各シフトレジスタＳ1 、Ｓ2 ．．．Ｓn のパラレル出力
に接続され、該ラッチはマイクロコントローラの出力７
上のラッチ信号に応答する関連するシフトレジスタの内
容を引き継ぐ。ラッチＬ1 、Ｌ2 ．．．Ｌn の４０の出
力はそれの３５はＶＦＤ表示ユニットＤ1 、Ｄ2 ．．．
Ｄn の陽極接続リードに接続される４０の表示ドライバ
ー（図にはシンボルとして反転回路の形で１つの表示ド
ライバーのみを示す）からなるそれぞれの表示ドライバ
ー回路Ｔ1 、Ｔ2 ．．．Ｔn に接続される。ラッチ
Ｌ1 、Ｌ2 ．．．Ｌn の内容は斯くして関連する表示ユ
ニット（Ｄ1 、Ｄ2 ．．．Ｄn ）のそれぞれの作動され
る表示区域内に表示されるものを決定する。
【００１２】グリッド制御回路Ｇ1 ，Ｇ2 ．．．Ｇn は
どの表示ユニットがどの時点で作動されるかを決定す
る。それらは陽極制御回路Ａ1 ，Ａ2 ．．．Ａn と同一
であり得る；何故ならば２０グリッドのみがそれにより
制御される必要があるがそれらは２０の制御チャンネル
のみからなる必要があるからである。適切な制御回路は
ＭＳＣ１１６４型（ＯＫＩ）の集積回路であり、それら
の回路の２つは陽極制御に用いられ、それらの回路の１
つはグリッド制御に用いられる。各グリッド制御回路Ｇ
1 ，Ｇ2 ．．．Ｇn はそれぞれ２０ビットシフトレジス
タからなり、それのパラレル出力はラッチを介して関連
する表示ユニットＤ1 、Ｄ2 ．．．Ｄn の２０グリッド
リードと、グリッド制御に対してそれ自体要求されない
ドライバー回路とに接続される。シフトレジスタは第一
のシフトレジスタ（Ｇ1 ）のデータ入力はマイクロコン
トローラの出力８に接続され、全てのシフトレジスタの
クロック入力はマイクロコントローラの出力９に接続さ
れるよう直列に接続される。各シフトレジスタはどの時
点でも単一の「１」のみを含み、それにより、関連する
ＶＤＦ表示ユニットＤ1 、Ｄ2 ．．．Ｄn の２０表示区
域の単一の１つのみが常に作動される。
どの表示ユニットがどの時点で作動されるかを決定す
る。それらは陽極制御回路Ａ1 ，Ａ2 ．．．Ａn と同一
であり得る；何故ならば２０グリッドのみがそれにより
制御される必要があるがそれらは２０の制御チャンネル
のみからなる必要があるからである。適切な制御回路は
ＭＳＣ１１６４型（ＯＫＩ）の集積回路であり、それら
の回路の２つは陽極制御に用いられ、それらの回路の１
つはグリッド制御に用いられる。各グリッド制御回路Ｇ
1 ，Ｇ2 ．．．Ｇn はそれぞれ２０ビットシフトレジス
タからなり、それのパラレル出力はラッチを介して関連
する表示ユニットＤ1 、Ｄ2 ．．．Ｄn の２０グリッド
リードと、グリッド制御に対してそれ自体要求されない
ドライバー回路とに接続される。シフトレジスタは第一
のシフトレジスタ（Ｇ1 ）のデータ入力はマイクロコン
トローラの出力８に接続され、全てのシフトレジスタの
クロック入力はマイクロコントローラの出力９に接続さ
れるよう直列に接続される。各シフトレジスタはどの時
点でも単一の「１」のみを含み、それにより、関連する
ＶＤＦ表示ユニットＤ1 、Ｄ2 ．．．Ｄn の２０表示区
域の単一の１つのみが常に作動される。
【００１３】フリッカーのない表示を確立するために２
０の表示区域は観察者が表示区域上の変化に気がつかな
いような速度で連続で周期的にスイッチオン及びオフさ
れなければならない。表示の繰り返し周波数の通常の値
は１００Ｈｚであり、即ち表示は１０ｍｓ毎に繰り返さ
れる。それで２０表示区域の場合には表示周期Ｔ＝０．
５ｍｓが表示区域毎に残る。１つの表示周期Ｔに対する
回路の機能を以下に説明する。周期の最初に割り込み信
号９がマイクロコントローラＭＣの内部タイマーにより
発生される。それから中央処理器１は以下の命令を実行
する： Ａ） 出力リード７上の信号を発生する。シフトレジス
タＳ1 、Ｓ2 ．．．Ｓnのその時点での内容は斯くして
ラッチＬ1 、Ｌ2 ．．．Ｌn に転送される。 Ｂ） 出力リード９上のグリッド制御回路Ｇ1 ，
Ｇ2 ．．．Ｇn のシフトレジスタに対するクロックパル
スを発生させ、それにより表示は次の表示区域に移る。 Ｃ） 次に第一の表示区域が再び作動されなければなら
ないように、表示ユニットＤ1 、Ｄ2 ．．．Ｄn の最後
の表示区域が前もって作動される場合には、毎２０周期
Ｔの後の場合の様に、出力８上で「１」を発生し、それ
をシフトレジスタＧ1 の第１の位置に書き込む。これは
この場合に「１」は各シフトレジスタの最後の位置から
続くシフトレジスタの最初の位置に進み、さもなければ
「１」は第一のシフトレジスタＧ1 内でもはや出現して
いない（故に全ての表示区域は作動しない）故に必要で
ある。 Ｄ） 中央処理器１により、ＤＭＡコントローラ３に表
示される情報の第一のバイトは次の周期Ｔ内で作動され
る表示区域に対して記憶されるメモリーＭ内の開始アド
レスと、開始アドレスで記憶されたバイトが転送される
べき場所への予定されたアドレスとを供する。これはシ
リアルインターフェイス２のアドレスである。最終的に
中央処理器１はメモリーＭから周期Ｔ内のシリアルイン
ターフェイス２に転送されるべきバイトの数をＤＭＡコ
ントローラ３にまた供し、このバイトは開始アドレスか
ら昇羃又は降羃でアドレスシーケンスと共にメモリーＭ
内に記憶される。
０の表示区域は観察者が表示区域上の変化に気がつかな
いような速度で連続で周期的にスイッチオン及びオフさ
れなければならない。表示の繰り返し周波数の通常の値
は１００Ｈｚであり、即ち表示は１０ｍｓ毎に繰り返さ
れる。それで２０表示区域の場合には表示周期Ｔ＝０．
５ｍｓが表示区域毎に残る。１つの表示周期Ｔに対する
回路の機能を以下に説明する。周期の最初に割り込み信
号９がマイクロコントローラＭＣの内部タイマーにより
発生される。それから中央処理器１は以下の命令を実行
する： Ａ） 出力リード７上の信号を発生する。シフトレジス
タＳ1 、Ｓ2 ．．．Ｓnのその時点での内容は斯くして
ラッチＬ1 、Ｌ2 ．．．Ｌn に転送される。 Ｂ） 出力リード９上のグリッド制御回路Ｇ1 ，
Ｇ2 ．．．Ｇn のシフトレジスタに対するクロックパル
スを発生させ、それにより表示は次の表示区域に移る。 Ｃ） 次に第一の表示区域が再び作動されなければなら
ないように、表示ユニットＤ1 、Ｄ2 ．．．Ｄn の最後
の表示区域が前もって作動される場合には、毎２０周期
Ｔの後の場合の様に、出力８上で「１」を発生し、それ
をシフトレジスタＧ1 の第１の位置に書き込む。これは
この場合に「１」は各シフトレジスタの最後の位置から
続くシフトレジスタの最初の位置に進み、さもなければ
「１」は第一のシフトレジスタＧ1 内でもはや出現して
いない（故に全ての表示区域は作動しない）故に必要で
ある。 Ｄ） 中央処理器１により、ＤＭＡコントローラ３に表
示される情報の第一のバイトは次の周期Ｔ内で作動され
る表示区域に対して記憶されるメモリーＭ内の開始アド
レスと、開始アドレスで記憶されたバイトが転送される
べき場所への予定されたアドレスとを供する。これはシ
リアルインターフェイス２のアドレスである。最終的に
中央処理器１はメモリーＭから周期Ｔ内のシリアルイン
ターフェイス２に転送されるべきバイトの数をＤＭＡコ
ントローラ３にまた供し、このバイトは開始アドレスか
ら昇羃又は降羃でアドレスシーケンスと共にメモリーＭ
内に記憶される。
【００１４】中央処理器１の制御タスクはそれらが表示
制御に関する限りは完了し、ＤＭＡコントローラ３は作
動され、メモリーＭからシリアルインターフェイス２へ
バイト毎に次の表示周期Ｔ内で表示されるべきデータを
転送する。この点での条件はこれらのｎ＊５バイト（５
バイトが各ｎ表示ユニットに対して要求される）がメモ
リーＭ内で順次のアドレスで記憶され、所定の開始アド
レスで開始し、最後の表示ユニットＤｎに対する予定さ
れたデータは最初に呼ばれねばならず、一方第一の表示
ユニットＤ1 に対する予定されたそれらは最後に呼ばれ
ねばならない。
制御に関する限りは完了し、ＤＭＡコントローラ３は作
動され、メモリーＭからシリアルインターフェイス２へ
バイト毎に次の表示周期Ｔ内で表示されるべきデータを
転送する。この点での条件はこれらのｎ＊５バイト（５
バイトが各ｎ表示ユニットに対して要求される）がメモ
リーＭ内で順次のアドレスで記憶され、所定の開始アド
レスで開始し、最後の表示ユニットＤｎに対する予定さ
れたデータは最初に呼ばれねばならず、一方第一の表示
ユニットＤ1 に対する予定されたそれらは最後に呼ばれ
ねばならない。
【００１５】シリアルインターフェイス２はパラレルに
それに印加されたデータをデータリード５上でシリアル
データストリームに変換され、このストリームはクロッ
クリード６上の同期クロックパルスを経由してシフトレ
ジスタに転送される。表示周期Ｔが経過する前に転送さ
れるべき全てのバイトがシリアルに変換され、シフトレ
ジスタ配列Ｓ1 、Ｓ2 ．．．Ｓn 内に記憶され、それに
よりそれらは次の表示周期中にラッチＬ1 、Ｌ2 ．．．
Ｌn に転送されうる。斯くして同期シリアルインターフ
ェイスを介して制御されうる表示ユニットの数は０．５
ｍｓの表示周期Ｔ内のシリアルインターフェイスにより
シリアルデータストリームに変換されうるバイトの数に
依存する。表示されたマイクロコントローラに対してこ
れは約１００バイトに達し、それにより２０の表示ユニ
ット（ｎ＝２０）がこの方法で制御されうる。
それに印加されたデータをデータリード５上でシリアル
データストリームに変換され、このストリームはクロッ
クリード６上の同期クロックパルスを経由してシフトレ
ジスタに転送される。表示周期Ｔが経過する前に転送さ
れるべき全てのバイトがシリアルに変換され、シフトレ
ジスタ配列Ｓ1 、Ｓ2 ．．．Ｓn 内に記憶され、それに
よりそれらは次の表示周期中にラッチＬ1 、Ｌ2 ．．．
Ｌn に転送されうる。斯くして同期シリアルインターフ
ェイスを介して制御されうる表示ユニットの数は０．５
ｍｓの表示周期Ｔ内のシリアルインターフェイスにより
シリアルデータストリームに変換されうるバイトの数に
依存する。表示されたマイクロコントローラに対してこ
れは約１００バイトに達し、それにより２０の表示ユニ
ット（ｎ＝２０）がこの方法で制御されうる。
【００１６】表示されるべきデータが表示期間全体の間
ＴでＶＦＤ表示ユニットＤ1 、Ｄ2．．．Ｄn に印加さ
れないときに観察者には減少された輝度の印象が形成さ
れる。これはマイクロコントローラ内のユニット４の手
段により表示ユニットＤ1 、Ｄ2 ．．．Ｄn の輝度の個
別の制御に対して用いられる。このユニットは相互に独
立で、それらの出力リード上で表示期間内にブロッキン
グパルスを発生する複数のタイマーを有し、それらの２
つのみが図示されており、即ち出力リード１０、１１で
ある。この出力リードはブロッキングパルスに応答して
この回路に関するドライバーをブロックする表示ユニッ
トＤ1 、Ｄ2 ．．．Ｄn の制御入力に接続され、それに
より続く全てのグリッドはブロックされ、表示は次の表
示期間の前及び次の表示区域で連続されない。
ＴでＶＦＤ表示ユニットＤ1 、Ｄ2．．．Ｄn に印加さ
れないときに観察者には減少された輝度の印象が形成さ
れる。これはマイクロコントローラ内のユニット４の手
段により表示ユニットＤ1 、Ｄ2 ．．．Ｄn の輝度の個
別の制御に対して用いられる。このユニットは相互に独
立で、それらの出力リード上で表示期間内にブロッキン
グパルスを発生する複数のタイマーを有し、それらの２
つのみが図示されており、即ち出力リード１０、１１で
ある。この出力リードはブロッキングパルスに応答して
この回路に関するドライバーをブロックする表示ユニッ
トＤ1 、Ｄ2 ．．．Ｄn の制御入力に接続され、それに
より続く全てのグリッドはブロックされ、表示は次の表
示期間の前及び次の表示区域で連続されない。
【００１７】中央処理器１は表示周期内に表示の制御に
対するわずかな命令のみを実行する。更にまたそれはＤ
ＭＡコントローラがメモリーＭからシリアルインターフ
ェイス２へ転送する間（しかしながらシリアルインター
フェイスがこれらパラレルデータをシリアルデータに変
換する間の期間中ではなく）の５＊ｎ命令周期（１００
ｎｓ毎の間を有する）間にブロックされる。斯くして中
央処理器１は各表示期間の２０％以下に対してブロック
され、又は影響を与えられる。故に表示期間の残りの間
にはそれは多数の更なる制御タスクを実行しうる。本発
明の表示装置はＸ線発生器内の英数字表示に対して特に
適切である。
対するわずかな命令のみを実行する。更にまたそれはＤ
ＭＡコントローラがメモリーＭからシリアルインターフ
ェイス２へ転送する間（しかしながらシリアルインター
フェイスがこれらパラレルデータをシリアルデータに変
換する間の期間中ではなく）の５＊ｎ命令周期（１００
ｎｓ毎の間を有する）間にブロックされる。斯くして中
央処理器１は各表示期間の２０％以下に対してブロック
され、又は影響を与えられる。故に表示期間の残りの間
にはそれは多数の更なる制御タスクを実行しうる。本発
明の表示装置はＸ線発生器内の英数字表示に対して特に
適切である。
【図１】複数の表示ユニットＤ1 、Ｄ2 ．．．Ｄn から
なる本発明の表示装置を示す図である。
なる本発明の表示装置を示す図である。
ＭＣ マイクロコントローラ １ 中央処理器 ２ 高速シリアル同期インターフェイス ３ ＤＭＡコントローラ ４ ユニット ５、６、７、８、９、１０ 出力リード Ｔ1 、Ｔ2 ．．．Ｔn 表示ドライバー回路 Ｄ1 、Ｄ2 ．．．Ｄn 表示ユニット Ｌ1 、Ｌ2 ．．．Ｌn ラッチ Ｓ1 、Ｓ2 ．．．Ｓn シフトレジスタ Ｇ1 、Ｇ2 ．．．Ｇn グリッド制御回路 Ａ1 、Ａ2 ．．．Ａn 陽極制御回路
Claims (6)
- 【請求項１】 複数の表示ユニット（Ｄ1 、Ｄ2 ．．．
Ｄn ）からなり、各表示ユニットは多数の多重操作され
る表示区域からなり、それらは各々同時にではあるが独
立に切換えられうる複数の表示要素からなり、それらは
各々それぞれ表示ドライバー（例えばＴ1 ）及び表示装
置を制御する回路配置からなる表示装置であって： ａ） 表示装置を介して出力されるべき情報がその中に
記憶されるメモリー（Ｍ）と、 ｂ） 少なくとも１つの同期シリアルインターフェイス
（２）と、メモリーからインターフェイスへ表示ユニッ
ト（Ｄ1 、Ｄ2 ．．．Ｄn ）の同じ表示区域に各回毎に
意図されたデータを転送する周期的に作動される手段
（３）とからなるマイクロコントローラ（ＭＣ）と、 ｃ） シリアルインターフェイス（２）に接続され、パ
ラレル出力からなるシフトレジスタ配置（Ｓ1 、
Ｓ2 ．．．Ｓn ）と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバー（Ｔ1 、Ｔ 2 ．．．Ｔn ）を制御するシフ
トレジスタ配置のパラレル出力に接続された記憶部（Ｌ
1 、Ｌ2 ．．．Ｌn ）とを設けられたことを特徴とする
表示装置。 - 【請求項２】 データを転送する手段はＤＭＡコントロ
ーラ（３）からなることを特徴とする請求項１記載の表
示装置。 - 【請求項３】 表示ユニットはその表示区域がマトリッ
クス要素のマトリックス状配置により形成される真空蛍
光表示ユニット（Ｄ1 、Ｄ2 ．．．Ｄn ）であることを
特徴とする請求項１記載の表示装置。 - 【請求項４】 それは表示区域のデューティーサイクル
を制御する手段（４）からなることを特徴とする請求項
１記載の表示装置。 - 【請求項５】 Ｘ線発生器における請求項１乃至４のう
ちのいずれか１項記載の表示装置。 - 【請求項６】 複数の表示ユニット（Ｄ1 、Ｄ2 ．．．
Ｄn ）からなり、各表示ユニットは多重操作される表示
区域からなり、それらは各々同時にではあるが独立に切
換えられうる複数の表示要素からなり、それらは各々そ
れぞれ表示ドライバー（例えばＴ1 ）からなる表示装置
を制御する回路配置であって： ａ） 表示装置を介して出力されるべき情報がその中に
記憶されるメモリー（Ｍ）と、 ｂ） 少なくとも１つの同期シリアルインターフェイス
（２）と、メモリーからインターフェイスへ表示ユニッ
ト（Ｄ1 、Ｄ2 ．．．Ｄn ）の同じ表示区域に各回毎に
意図されたデータを転送する周期的に作動される手段
（３）とからなるマイクロコントローラ（ＭＣ）と、 ｃ） シリアルインターフェイス（２）に接続され、パ
ラレル出力からなるシフトレジスタ配置（Ｓ1 、
Ｓ2 ．．．Ｓn ）と、 ｄ） シフトレジスタ配置の内容を周期的に収集し、表
示ドライバー（Ｔ1 、Ｔ 2 ．．．Ｔn ）を制御するシフ
トレジスタ配置のパラレル出力に接続された記憶部（Ｌ
1 、Ｌ2 ．．．Ｌn ）とを設けられたことを特徴とする
回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4428776A DE4428776A1 (de) | 1994-08-13 | 1994-08-13 | Schaltungsanordnung zur Steuerung einer aus mehreren Anzeigeeinheiten bestehenden Anzeigeanordnung |
| DE4428776:3 | 1994-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08194455A true JPH08194455A (ja) | 1996-07-30 |
Family
ID=6525652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204574A Withdrawn JPH08194455A (ja) | 1994-08-13 | 1995-08-10 | 複数の表示ユニット及び１つの制御回路からなる表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5977937A (ja) |
| EP (1) | EP0701199A3 (ja) |
| JP (1) | JPH08194455A (ja) |
| DE (1) | DE4428776A1 (ja) |
| TW (1) | TW276328B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59701135D1 (de) | 1996-03-12 | 2000-03-23 | Siemens Nixdorf Inf Syst | Betrieb mehrerer sichtgeräte an einer bildschirmsteuerung |
| US6657633B1 (en) | 2000-09-19 | 2003-12-02 | Garmin International, Inc | DMA computer system for driving an LCD display in a GPS receiver |
| US7129910B2 (en) * | 2002-07-10 | 2006-10-31 | Hewlett-Packard Development Company, L.P. | Active display system and method with optical addressing |
| US7561118B2 (en) * | 2004-11-12 | 2009-07-14 | Hewlett-Packard Development Company, L.P. | Multiplexing |
| DE102004057286A1 (de) * | 2004-11-26 | 2006-06-01 | Hasberg, Günter, Dr. | Elektronisches Steuerungssystem für die Automatisierungstechnik |
| CN113423648B (zh) | 2019-03-07 | 2022-12-30 | 日本山村硝子株式会社 | 合成树脂制盖 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3624901A1 (de) * | 1986-07-23 | 1988-01-28 | Picker Int Gmbh | Roentgenanlage zur roentgendiagnostik und/oder roentgenbehandlung |
| JPH01277889A (ja) * | 1988-04-30 | 1989-11-08 | Nippon Denso Co Ltd | 蛍光表示装置 |
| US5021775A (en) * | 1989-02-27 | 1991-06-04 | Motorola, Inc. | Synchronization method and circuit for display drivers |
| JP2894039B2 (ja) * | 1991-10-08 | 1999-05-24 | 日本電気株式会社 | 表示装置 |
| JP2770631B2 (ja) * | 1992-01-27 | 1998-07-02 | 日本電気株式会社 | 表示装置 |
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
-
1994
- 1994-08-13 DE DE4428776A patent/DE4428776A1/de not_active Withdrawn
-
1995
- 1995-08-09 EP EP95202163A patent/EP0701199A3/de not_active Withdrawn
- 1995-08-10 JP JP7204574A patent/JPH08194455A/ja not_active Withdrawn
- 1995-08-14 US US08/514,525 patent/US5977937A/en not_active Expired - Fee Related
- 1995-09-27 TW TW084110135A patent/TW276328B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0701199A3 (de) | 1997-06-11 |
| US5977937A (en) | 1999-11-02 |
| DE4428776A1 (de) | 1996-02-15 |
| TW276328B (ja) | 1996-05-21 |
| EP0701199A2 (de) | 1996-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5021775A (en) | Synchronization method and circuit for display drivers | |
| JP2004177918A (ja) | 駆動表示装置及び装置セット | |
| KR100315266B1 (ko) | 표시제어장치 | |
| US4737782A (en) | Liquid crystal display drive circuit with variable sequence of backplate scanning and variable duty factor | |
| US10762827B2 (en) | Signal supply circuit and display device | |
| KR100417838B1 (ko) | 발광다이오드(led)어레이인터페이스 | |
| JPH08194455A (ja) | 複数の表示ユニット及び１つの制御回路からなる表示装置 | |
| US4599613A (en) | Display drive without initial disturbed state of display | |
| JPH0237386A (ja) | 輝度切換システム | |
| JPH08286633A (ja) | ディスプレイ制御方法 | |
| US5952985A (en) | Update method for displaying highly dynamic events in multiplexed character displays | |
| CN109152128B (zh) | 脉宽调制模式发生器电路、对应的设备和方法 | |
| JP7490672B2 (ja) | Ｐｗｍ信号を生成するための方法、およびｐｗｍ信号を生成するための回路 | |
| JP2634794B2 (ja) | 液晶駆動装置 | |
| JP4040747B2 (ja) | 発光輝度制御系に特徴を有する表示装置およびランプユニット | |
| JPH0125982Y2 (ja) | ||
| JPS60180338A (ja) | 並直列変換方式 | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JP2506707B2 (ja) | 円筒型電光表示装置 | |
| JPH04398Y2 (ja) | ||
| CN115410516A (zh) | 发光二极管显示驱动装置及其运作方法 | |
| JPS5818687A (ja) | 螢光表示管の駆動方法 | |
| JPH04360189A (ja) | 蛍光表示装置の駆動回路及びこれを用いたデータ処理方法 | |
| JP2002040991A (ja) | 蛍光表示管用コントローラドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040910 |