JPH08191541A - 超低雑音プログラマブル直流電源 - Google Patents

Abstract

(57)【要約】 【目的】 低域濾波器を挿入せずに、超低雑音の直流電
圧を得る。 【構成】 基準電圧発生回路２１の出力はコンデンサ２
３、緩衡増幅器２６、抵抗選択回路２７、サミング増幅
器３３、誤差増幅器３８、出力増幅器４６、低域濾波器
４９、出力端子５０に順次に接続され、出力端子５０は
主帰還回路を介してサミング増幅器３３の入力端子に接
続されている。基準電圧発生回路２１で発生する雑音は
コンデンサ２３により除去され、抵抗選択回路２７、サ
ミング増幅器３３で発生する高域周波数における雑音
は、後方に接続された増幅器３８、４６、低域濾波器４
９により減衰される。なお、抵抗選択回路２７、サミン
グ増幅器３３で発生する低域周波数における雑音は、十
分に小さいため問題となることはない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動体通信用の電圧制
御発振器や、位相ロックループ回路の特性測定用の電源
として用いられる超低雑音プログラマブル直流電源に関
するものである。

【０００２】

【従来の技術】図６は第１の従来例の構成図であり、定
電圧ダイオード等の基準電圧発生素子を含むＤ／Ａ（デ
ジタルアナログ）変換器１には、図示しない外部回路か
らプログラムされた出力電圧値に相当するデジタル信号
D1、D2、…、Dnが印加されている。Ｄ／Ａ変換器１の出
力は抵抗２を介して、演算増幅器３の入力端子及び局部
帰還抵抗４の一端に接続されており、これらの抵抗２、
演算増幅器３、局部帰還抵抗４によりサミング増幅器５
が構成されている。なお、演算増幅器３の反転入力端子
は仮想接地点として作用するようになっている。

【０００３】演算増幅器３の出力は抵抗６を介して、演
算増幅器７の入力端子及び帰還コンデンサ８の一端に接
続されており、これらの抵抗６、演算増幅器７、帰還コ
ンデンサ８により誤差増幅器９が構成されている。この
誤差増幅器９は非常に大きなＤＣ利得を有すると共に、
帰還コンデンサ８により高域の周波数における利得を制
限するようにされている。なお、抵抗６の抵抗値及び帰
還コンデンサ８のリアクタンスは、通常では５００Ｈｚ
〜１０ｋＨｚ程度の周波数帯域において、誤差増幅器９
の利得が１となるように選択されている。演算増幅器７
の出力は電力用トランジスタ等から成る出力増幅器１０
に接続され、出力増幅器１０の出力は出力端子１１に接
続されると共に、負帰還抵抗１２を介して演算増幅器３
の入力端子に帰還されている。なお、増幅器５、９、１
０及び負帰還抵抗１２により負帰還増幅器１３が構成さ
れている。

【０００４】外部回路から印加されるデジタル信号D1、
D2、…、Dnは、先ずＤ／Ａ変換器１により対応するアナ
ログ電圧に変換される。このアナログ信号はサミング増
幅器５に入力され、Ｄ／Ａ変換器１からの電流と出力増
幅器１０から負帰還抵抗１２を介して入力される電流と
が、局部帰還抵抗４により出力電圧の誤差に比例した誤
差電圧に変換される。次に、この誤差電圧は誤差増幅器
９により増幅され、同時に帰還コンデンサ８により高域
の周波数における利得が制限される。これにより、高域
の周波数における負帰還増幅器１３のループ利得が小さ
くなり、抵抗２の動作が安定する。更に、誤差増幅器９
で増幅された誤差電圧は、出力増幅器１０により必要に
応じて電圧増幅された後に、出力端子１１に出力され
る。

【０００５】このようなプログラマブル電源を構成して
いるＤ／Ａ変換器１や増幅器５、９、１０は、それぞれ
固有の雑音電圧を発生している。これらの雑音電圧は次
に示すように出力端子１１に伝達される。

【０００６】(1) Ｄ／Ａ変換器１が発生する雑音 Ｄ／Ａ変換器１は定電圧ダイオード等の基準電圧発生素
子を含んでおり、この基準電圧発生素子は演算増幅器に
比較して数１０倍程度の大きな雑音を発生する。例え
ば、低雑音の演算増幅器の入力換算雑音はＦＥＴ（電界
効果型トランジスタ）入力型のもので３ｎＶ／√Ｈｚ程
度であるのに対し、定電圧ダイオードの雑音は低雑音の
ものでも１００ｎＶ／√Ｈｚ程度となっている。従っ
て、Ｄ／Ａ変換器１の基準電圧発生素子が発生する雑音
は、外部から加えられたデジタル信号D1〜Dnに対応した
係数により分圧された後に、アナログ信号としてＤ／Ａ
変換器１から出力され、変換されたアナログ信号が負帰
還増幅器１３により増幅されて、出力端子１１に伝達さ
れる。従って、Ｄ／Ａ変換器１でプログラムされた電圧
値がフルスケール値に近い程、出力端子１１には大きな
雑音が伝達されることになる。

【０００７】(2) 増幅器５、９、１０が発生する雑音 誤差増幅器９は周波数特性を有しているため、出力端子
１１に伝達される増幅器５、９、１０からの雑音は、周
波数帯域により状況がそれぞれ異なっている。先ず低い
周波数帯域では、誤差増幅器９の利得は十分に大きいた
め、負帰還増幅器１３のループ利得が大きな値となり、
増幅器９、１０が発生する雑音は小さな値に抑制され、
主にサミング増幅器５が発生する雑音が出力端子１１に
伝達される。この雑音の大きさは抵抗２、４、１２の抵
抗値に依存するが、通常では演算増幅器３に入力される
換算雑音の数倍〜１０倍程度の値となる。

【０００８】次に、高い周波数帯域では誤差増幅器９の
利得が低下し、誤差増幅器９が減衰器として作用するよ
うになるので、負帰還増幅器１３全体のループ利得は小
さくなり、負帰還回路としての雑音抑制効果はなくな
る。

【０００９】サミング増幅器５が発生する雑音は誤差増
幅器９により減衰されるが、誤差増幅器９からは演算増
幅器７の入力換算雑音と略同じレベルの雑音が出力され
る。この雑音は出力増幅器１０により増幅されて、この
出力増幅器１０が発生する雑音と共に出力端子１１に伝
達される。なお、出力増幅器１０は電力増幅用に設計さ
れているため、低雑音演算増幅器を用いた増幅器５、９
に比較して数倍〜数１０倍の大きさの雑音を発生し、こ
の雑音はそのまま出力端子１１に伝達される。

【００１０】このようにして、出力端子１１には広い周
波数帯域に渡って雑音が含まれ、その大きさは通常では
数１０μＶrms 程度に達しており、現在市販されている
プログラマブル直流電源の雑音の規格値は、低雑音のも
ので５０〜１００μＶrms となっている。なお、出力端
子１１には上述の半導体部品による雑音の他に、電源回
路からの雑音や電源トランスからの漏洩磁束による雑音
等も含まれるが、これらについては既知の方法により取
り除くことができるので、その説明は省略する。

【００１１】プログラマブル直流電源の雑音は、上述の
程度であれば通常の用途に対してはさほどの問題とはな
らないが、例えば移動体通信用として用いられる電圧制
御発振器や位相ロックループ回路等の特性測定用の電源
として使用する場合には、許容することができない値と
なる。

【００１２】電圧制御発振器はその制御端子に印加され
る直流電圧に応じて発振周波数を制御すると共に、印加
直流電圧に重畳した音声信号によって発振周波数をＦＭ
変調するものである。従って、制御端子に印加する直流
電圧に含まれている雑音により、電圧制御発振器の発振
周波数はＦＭ変調されることになるが、その値は電圧制
御発振器自体の残留ＦＭに対して十分小さな値でなけれ
ばならない。この条件を満たすためには、試験用電源の
雑音レベルは、５０Ｈｚ〜２０ｋＨｚの音声周波数帯域
において、０．３μＶrms 程度以下であることが必要と
されている。

【００１３】図７は第２の従来例であり、図６における
サミング増幅器５を省略したものである。この従来例で
は、サミング増幅器５を設けていないために、全体で発
生する雑音は第１の従来例よりも減少するが、他の雑音
に関しては第１の従来例と同様であるため、全体として
も雑音の大きさは第１の従来例と大きな差異はない。

【００１４】

【発明が解決しようとする課題】従来のプログラマブル
直流電源は上述のように雑音が大きく、そのままでは試
験用電源として使用することができないため、プログラ
マブル直流電源の出力端子１１と電圧制御発振器の制御
電圧入力端子の間に、時定数が例えば１００ｍＳと非常
に大きい低域濾波器を挿入して使用している。このた
め、電圧制御発振器の測定では制御電圧つまり発振周波
数を何回も変えて測定することがあり、このような場合
には電圧を変更する度に、低域濾波器の出力電圧が安定
するまでに長い測定待ち時間が必要であり、試験をする
際に多大な時間を要する。また、電圧制御発振器の制御
入力回路の入力抵抗が低い場合には、入力回路に流れる
電流により低域濾波器で電圧降下を発生し、正確な制御
電圧が得られない等の問題点がある。

【００１５】本発明の目的は、上述の問題点を解消し、
超低雑音の直流電圧を必要とする場合においても、低域
濾波器を挿入する必要がなく、出力を直接負荷に接続し
て使用することができる超低雑音プログラマブル直流電
源を提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
の本発明に係る超低雑音プログラマブル直流電源は、デ
ジタルアナログ変換器により外部から印加されたデジタ
ル信号に対応した直流電源を発生するプログラマブル直
流電源において、基準電圧発生回路と、時定数が十分に
大きい第１の低域濾波器と、雑音が問題となる周波数帯
域の下限付近の周波数以下の周波数において利得が１以
下となるような容量値を有する帰還コンデンサと高域で
の利得の低下を制限して位相の遅れを少なくするための
第１の位相調整用抵抗の直列回路による局部帰還回路と
を有する低雑音演算増幅器により構成した第１の誤差増
幅器と、低雑音高利得直流増幅器と電力増幅器とを直列
に接続した負荷に電力を供給するための出力増幅器と、
雑音が問題となる周波数帯域の下限の周波数付近におい
て前記出力増幅器の利得が１以下になるように周波数特
性を調整した局部帰還用コンデンサと、該局部帰還用コ
ンデンサと直列に接続した高域での利得の低下を制限し
て位相の遅れを少なくするための第２の位相調整用抵抗
と、雑音が問題となる周波数帯域の下限の周波数付近に
遮断周波数を有する第２の低域濾波器とを備えたことを
特徴とする。

【００１７】

【作用】上述の構成を有する本発明に係る超低雑音プロ
グラマブル直流電源は、基準電圧発生回路が発生する雑
音を第１の低域濾波器により除去し、デジタルアナログ
変換器が発生する高域の周波数帯域における雑音を第１
の誤差増幅器、出力増幅器、第２の低域濾波器により減
衰させる。

【００１８】

【実施例】本発明を図１〜図５に図示の実施例に基づい
て詳細に説明する。図１は第１の実施例の回路構成図で
あり、定電圧ダイオード等の基準電圧発生回路２１の出
力は、抵抗２２及びコンデンサ２３から成る低域濾波器
２４に接続されており、この低域濾波器２４の時定数が
例えば０．１秒〜数秒程度となるように、抵抗２２の抵
抗値R1及びコンデンサ２３のリアクタンスX1が決定され
ている。低域濾波器２４の後方には低雑音の演算増幅器
２５を用いた緩衡増幅器２６が接続され、更にその後方
には抵抗選択回路２７が接続されている。抵抗選択回路
２７は抵抗２８とスイッチ２９との対をｎ個並列した構
成とされ、外部から加えられるデジタル信号D1、D2、
…、Dnにより対応するスイッチ２９の開閉が制御される
ようになっている。なお、スイッチ２９はアナログスイ
ッチとすることが望ましい。また、これらの基準電圧発
生回路２１、低域濾波器２４、緩衡増幅器２６、抵抗選
択回路２７によりＤ／Ａ変換器３０が構成されている。

【００１９】抵抗選択回路２７の出力は、局部帰還抵抗
３１を有する低雑音の演算増幅器３２を用いたサミング
増幅器３３に接続されている。なお、局部帰還抵抗３１
の抵抗値R2は、抵抗選択回路２７の抵抗２８を全て並列
に接続した際の抵抗値RTと同等又は数倍程度とすること
が望ましい。

【００２０】サミング増幅器３３の出力は入力抵抗３４
を介して、帰還抵抗３５及び帰還コンデンサ３６を有す
る低雑音の演算増幅器３７に接続され、これらの入力抵
抗３４、帰還抵抗３５、帰還コンデンサ３６、演算増幅
器３７により、大きなＤＣ利得を有する誤差増幅器３８
が構成されている。なお、雑音が問題となる周波数帯域
において、誤差増幅器３８の利得が１以下となるよう
に、帰還コンデンサ３６のリアクタンスX2は決定され
る。また、抵抗３４、３５の抵抗値R3、R4は、抵抗値R4
が抵抗値R3の数分の１程度となるようにそれぞれ選択さ
れている。

【００２１】演算増幅器３７の出力は入力抵抗３９を介
して、低雑音の演算増幅器を好適とする高利得直流増幅
器４０、電力増幅器４１の直列回路に接続され、電力増
幅器４１の出力は、帰還抵抗４２と帰還抵抗４３及び帰
還コンデンサ４４とを並列に接続した局部帰還回路４５
を介して、高利得直流増幅器４０の入力端子に帰還され
ている。なお、これらの入力抵抗３９、高利得直流増幅
器４０、電力増幅器４１、局部帰還回路４５により出力
増幅器４６が構成されており、この出力増幅器４６の直
流電圧利得は抵抗３９、４２の抵抗値R5、R6により決定
されるが、増幅器３８、４６の双方の最大出力電圧を考
慮して、これらの抵抗値R5、R6の値はそれぞれ決定され
ている。

【００２２】また、雑音が問題となる周波数帯域の下限
の近傍又はそれ以下の周波数領域において、帰還コンデ
ンサ４４のリアクタンスX3は入力抵抗３９の抵抗値R5と
同等となるように選択され、帰還抵抗４３の抵抗値R7
は、帰還抵抗４２の抵抗値R6の数分の１〜１／２０程度
となるように選択される。これにより、通常では抵抗値
R7は入力抵抗３９の抵抗値R5の数分の１程度となる。

【００２３】更に、電力増幅器４１の出力は抵抗４７及
びコンデンサ４８から成る低域濾波器４９を介して、出
力端子５０に接続されている。低域濾波器４９において
は、負荷電流による電力損失を小さくする必要があるた
め、抵抗４７はできるだけ低い抵抗値S8のものが使用さ
れ、コンデンサ４８には大容量のリアクタンスX4を有す
るものが使用される。また、低域濾波器４９の出力は帰
還抵抗５１と帰還抵抗５２及び帰還コンデンサ５３とを
並列に接続した主帰還回路５４を介して、演算増幅器３
２の入力端子に帰還されている。なお、帰還抵抗５１の
抵抗値R9は帰還抵抗５２の抵抗値R10 の数倍から数１０
倍程度とすることが望ましい。また、増幅器３３、３
８、４６、低域濾波器４９、主帰還回路５４により主帰
還増幅器５５を構成している。

【００２４】基準電圧発生回路２１により印加された基
準電圧は、低域濾波器２４を介して演算増幅器２５に入
力され、演算増幅器２５により緩衡増幅された後に、抵
抗選択回路２７に入力される。このとき、基準電圧発生
回路２１に使用される定電圧ダイオードは、従来例と同
様に１００ｎＶ／√Ｈｚ程度の大きな雑音を発生する
が、この雑音は低域濾波器２４により減衰される。

【００２５】例えば、プログラマブル直流電源を使用す
る際に、雑音が問題となる周波数帯域の下限を５０Ｈｚ
とし、低域濾波器２４の時定数を０．３２秒とすると、
低域濾波器２４の減衰量は周波数が５０Ｈｚにおいて４
０ｄＢとなり、周波数が５０Ｈｚ以上の領域では周波数
に比例して減衰量が増加する。このため、基準電圧発生
回路２１の定電圧ダイオードの雑音が１００ｎＶ／√Ｈ
ｚであっても、低域濾波器２４の出力における雑音の大
きさは周波数が５０Ｈｚの場合に１ｎＶ／√Ｈｚとな
り、５０Ｈｚ以上の周波数では雑音は更に低い値とな
る。

【００２６】一方、緩衡増幅器２６は１００％の負帰還
が施されており、緩衡増幅器２６の出力における雑音レ
ベルは、演算増幅器２５の入力換算雑音と同じレベルと
なるため、従来例と同じ低雑音の演算増幅器を使用すれ
ば３ｎＶ／√Ｈｚ程度となる。つまり、基準電圧発生回
路２１が発生し緩衡増幅器２６に伝達される雑音の大き
さは、緩衡増幅器２６自体が発生する雑音よりも十分に
小さいため、無視することができる。

【００２７】次に、演算増幅器２５の出力は抵抗選択回
路２７により、外部から印加されるデジタル信号D1、D
2、…、Dnに対応するアナログ信号に変換された後に、
サミング増幅器３３により増幅される。ここで、抵抗選
択回路２７において選択された抵抗２８の抵抗値をＲと
すると、演算増幅器２５の出力は抵抗選択回路２７及び
サミング増幅器３３によりR2／Ｒ倍に増幅され、演算増
幅器３２の出力端子に伝達される。従って、スイッチ２
９を全てオフ状態として出力電圧を零にプログラムした
際には、出力雑音がサミング増幅器３３に伝達されるこ
とはないが、出力電圧をフルスケール値にプログラムし
た際には、サミング増幅器３３の出力雑音は緩衡増幅器
２６で発生する出力雑音のR2／RT倍となる。

【００２８】サミング増幅器３３の出力には、上述の緩
衡増幅器２６からの雑音に加えて、演算増幅器３２が発
生する雑音が含まれる。演算増幅器３２の入力換算雑音
をｅ_ni、この結果として生ずるサミング増幅器３３の出
力雑音をｅ_no、帰還容量５３のリアクタンスをX5とする
と、図２に示すような図１との等価回路を参照して、出
力雑音ｅ_noは次式(1) 、(2) で示すように表される。 ｅ_no＝ｅ_ni（１＋R2／Ｚ_in）…(1) Ｚ_in＝Ｒ//R9//（R10 −ｊX5）…(2)

【００２９】低域の周波数においてはＺ_in≒Ｒ//R9とな
り、回路設計や出力電圧のプログラム値によっても変化
するが、抵抗値R2は通常Ｒ//R9の数倍程度となるので、
低域の周波数におけるサミング増幅器３３の出力雑音ｅ
_noは、演算増幅器３２の入力換算雑音ｅ_niの数倍の大き
さとなる。

【００３０】一方、高域の周波数においてはＺ_in≒Ｒ//
R9//R10 となるが、帰還抵抗５２の抵抗値R10 は帰還抵
抗５１の抵抗値R9の数分の１〜１０分の１程度であるた
め、サミング増幅器３３の出力雑音ｅ_noは低雑音演算増
幅器３３の入力換算雑音ｅ_niの１０倍から数１０倍程度
の大きさとなる。

【００３１】次に、演算増幅器３２の出力は誤差増幅器
３８に入力され、演算増幅器３７により増幅されると共
に、帰還コンデンサ３６により高域の周波数における利
得が制限される。更に、帰還抵抗３５により高域の周波
数における利得の低下を制限し、結果として高域の周波
数での位相の遅れが少なくなり、誤差増幅器３８は安定
に動作する。従って、誤差増幅器３８は低域の周波数に
おける利得は略１、高域の周波数における利得は数分の
１となり、サミング増幅器３３からの出力雑音ｅ_noに対
しても同じ割合で減衰し、誤差増幅器３８は低域濾波器
として作用する。

【００３２】雑音が問題となる周波数帯域の下限におい
てはR3≒X2であるため、誤差増幅器３８は演算増幅器３
７の入力換算雑音に対して、＋３ｄＢ程度の大きさの出
力雑音を発生する。また、中域以上の周波数において
は、帰還抵抗３５の抵抗値R4は入力抵抗３４の抵抗値R3
の数分の１であり、R3＞＞X2となるため、誤差増幅器３
８の出力雑音は演算増幅器３７の入力換算雑音よりも僅
かに大きくなる。

【００３３】誤差増幅器３８の出力は出力増幅器４６に
入力され、高利得直流増幅器４０、電力増幅器４１によ
り増幅されると共に、帰還抵抗４３により高域の周波数
における位相の遅れが低減される。

【００３４】出力増幅器４６の利得は雑音が問題となる
周波数帯域の下限の周波数付近においては略１、中域以
上の周波数においてはR7／R5つまり数分の１程度となる
ため、出力増幅器４６は誤差増幅器３８からの雑音に対
しては低域濾波器として作用することになる。

【００３５】出力増幅器４６において、電力増幅器４１
は高利得直流増幅器４０に比較して大きな雑音を発生す
るが、高利得直流増幅器４０は非常に大きなオープンル
ープ利得を有しており、局部帰還回路４５のループ利得
は極めて大きな値となるため、電力増幅器４１の雑音は
問題のないレベルに抑制される。高利得直流増幅器４０
の入力換算雑音は、雑音が問題となる周波数帯域の下限
においてはR5≒X3であるため、出力増幅器４６の出力に
は誤差増幅器３８の出力雑音に対して＋３ｄＢ程度又は
それより若干小さい大きさの雑音が伝達される。中域以
上の周波数においてはR5＞＞X3となり、またR7＜＜R5で
あるため、出力増幅器４６の出力に伝達される雑音は、
高利得直流増幅器４０の入力換算雑音と同等又はそれよ
り僅かに大きい程度のレベルになる。

【００３６】低域濾波器４９は遮断周波数以上の周波数
の信号を減衰するが、その減衰量は周波数に比例して大
きくなるため、高域の雑音ほど良好に減衰される。な
お、低域濾波器４９は中域以上の周波数において、約９
０度の位相の遅れが生ずる。この位相の遅れは主帰還回
路５４の位相余裕度を少なくするため、コンデンサ４８
に直列に微小抵抗を挿入して、高域での位相の遅れが少
なくなるようにしてもよい。この場合には、高域での減
衰量は若干小さくなる。

【００３７】サミング増幅器３３の出力には高域での雑
音が大きなレベルで存在するが、後段に接続される増幅
器３８、４６、低域濾波器４９が、上述のように全て高
域の周波数における雑音を減衰するため、高域の雑音が
問題となることはない。

【００３８】主帰還増幅器５５においては、抵抗２８と
帰還抵抗５１の抵抗値Ｒ、R9の比により主帰還増幅器５
５の直流利得が決定される。なお、増幅器３８、４６及
び低域濾波器４９はそれぞれ位相の遅れを伴っているた
め、主帰還回路５４の位相余裕度が少なくなり、出力電
圧を変更した際に、オーバシュートやアンダシュートを
生じ易くなる。帰還抵抗５２及び帰還コンデンサ５３
は、帰還ループにおけるこのような位相の遅れを補償し
て出力の応答特性を改善する。

【００３９】以上の説明をまとめると次のようになる。 (1) 基準電圧発生回路２１の定電圧ダイオードにより発
生する雑音は、低域濾波器２４により取り除かれる。

【００４０】(2) 緩衝増幅器２６により発生する雑音
は、出力電圧をフルスケール値にプログラムした場合に
は、演算増幅器２５の入力換算雑音と同等から数倍程度
の大きさとなってサミング増幅器３３に伝達される。

【００４１】(3) サミング増幅器３３は低域において入
力換算雑音ｅ_niの数倍程度、高域においては１０倍〜数
１０倍の大きさの雑音を発生するが、後方に順次に接続
された増幅器３８、４６が共に低域濾波器として作用す
るため、低域濾波器４９を含めた伝送経路において、中
域以上の周波数帯域における雑音に対しては大きな減衰
を与える。

【００４２】 表１ 符号 品名 定数又は型番 備考 ２１ １０Ｖ基準電源 ＡＤ５８７ 演算増幅器付定電圧ダイオード ２２ 抵抗器 １５０ＫΩ ２３ コンデンサ １０μＦ ２５ 演算増幅器 ＡＤ７４３ ２８ 抵抗器 ∞ 出力０Ｖのとき １０ＫΩ 出力２０Ｖのとき ３１ 抵抗器 ５０ＫΩ ３２ 演算増幅器 ＡＤ７４３ ３４ 抵抗器 ４．７ＫΩ ３５ 抵抗器 １ＫΩ ３６ コンデンサ １μＦ ３７ 演算増幅器 ＡＤ７４３ ３９ 抵抗器 ２ＫΩ ４０ 演算増幅器 ＡＤ７４３ ４１ トランジスタ ２ＳＡ１４５２、２ＳＣ３７１０ ４２ 抵抗器 ５ＫΩ ４３ 抵抗器 ２００Ω ４４ コンデンサ １μＦ ４７ 抵抗器 １０Ω ４８ コンデンサ ２２０μＦ ５１ 抵抗器 １０ＫΩ ５２ 抵抗器 １５０Ω ５３ コンデンサ ０．１５μＦ

【００４３】例えば、表１に示すような定数及び規格を
用いてプログラマブル直流電源を構成した場合には、１
ｋＨｚ以上の周波数では減衰量は５６ｄＢ以上となる。
従って、中域以上の周波数の雑音は略完全に除去され
る。低域においては伝送経路における減衰量は大きくは
ならず、雑音は出力端子５０にそのまま伝達されるが、
低域の雑音は余り大きくはなく、また伝達される周波数
帯幅が狭いため、雑音のエネルギの実効値は僅かな値に
留まる。

【００４４】(4) 増幅器３８、４６が発生する雑音は、
低雑音演算増幅器の入力換算雑音とそれぞれ同程度の大
きさであり、これらの雑音は後方に配置された出力増幅
器４６又は低域濾波器４９により減衰されるので、出力
端子５０に伝達される雑音は僅かな値となる。

【００４５】このようにして、出力端子５０において発
生する雑音スペクトルは、雑音が問題となる周波数帯域
の下限では、低雑音の演算増幅器の入力換算雑音の数倍
程度であるが、周波数が高くなるに伴い周波数に反比例
して減少し、中域以上の周波数では演算増幅器の入力換
算雑音よりもかなり低い値になる。

【００４６】図３は図１に示す実施例において、表１に
示す定数及び規格を用いた場合の雑音スペクトルを実測
する際の構成図であり、上述のプログラマブル直流電源
を用いた被測定電源６１の出力は、高利得増幅器６２を
介してスペクトルアナライザ６３及び交流ボルトメータ
６４に接続されている。被測定電源６１から得られた電
圧は高利得増幅器６２により増幅された後に、スペクト
ルアナライザ６３により周波数ごとの出力を測定される
と共に、交流ボルトメータ６４により雑音の実効値を測
定される。

【００４７】図４はその測定結果のグラフ図であり、Ａ
は出力電圧を０Ｖにプログラムした場合、Ｂは出力電圧
を２０Ｖにプログラムした場合のグラフ図をそれぞれ示
している。また、Ｃは測定に使用した高利得増幅器６２
の入力換算雑音であり、Ａ、Ｂは共にこの入力換算雑音
を含む値を示している。交流ボルトメータ６４により求
めた雑音の実効値は、出力電圧を０Ｖにプログラムした
場合には約１００ｎＶrms 、また出力電圧を２０Ｖにプ
ログラムした場合には約１６０ｎＶrms である。なお、
何れの場合も高利得増幅器６２の雑音を差し引いた値で
ある。また、出力電圧を０〜＋２０Ｖまで変化させたと
きの応答時間つまり０．１％までのセトリング時間は約
２０ｍＳである。

【００４８】図５は第２の実施例の回路構成図であり、
図１と同一の符号は同一の部材を示している。抵抗選択
回路２７の後方には、サミング増幅器３３の代りに反転
型増幅器７１が挿入され、演算増幅器３７が第１の実施
例における高利得直流増幅器４０を兼ねており、この演
算増幅器３７と出力増幅器４６、主帰還回路５４とで誤
差増幅器７２が構成されている。

【００４９】この第２の実施例では、基準電圧発生回路
２１、演算増幅器２５、抵抗選択回路２７で発生する雑
音は第１の実施例と同様であり、反転型増幅器７１の出
力雑音は、入力回路にコンデンサが含まれず高域の周波
数まで負帰還が発生するため、第１の実施例におけるサ
ミング増幅器３３の出力雑音よりも小さい。

【００５０】また、誤差増幅器７２が低域濾波器として
作用するために反転型増幅器７１が発生する雑音は取り
除かれる。更に、電力増幅器４１が発生する雑音に対し
ては、演算増幅器３７が大きなオープンループ利得を有
しており、大きな負帰還が加わるため無視することがで
きる。そして、誤差増幅器７２が発生する雑音は、演算
増幅器３７の入力換算雑音よりも若干大きい程度に留ま
り、この雑音は低域濾波器４９により減衰される。従っ
て、第２の実施例においても、第１の実施例と同様の超
低雑音の直流出力電圧が得られる。

【００５１】

【発明の効果】以上説明したように本発明に係る超低雑
音プログラマブル直流電源は、超低雑音の直流電圧が必
要な場合においても、後方に低域濾波器を介さずに、直
接負荷に出力を接続することができるので、出力電圧を
変更した際の安定時間が短くなり、試験のスループット
が大幅に向上する。また、負荷電力による低域濾波器に
おける電圧降下がないため、負荷に正確な電圧を供給す
ることができる。

【図面の簡単な説明】

【図１】第１の実施例の回路構成図である。

【図２】サミング増幅器の等価回路図である。

【図３】雑音電圧を測定する際の構成図である。

【図４】周波数と雑音電圧の関係のグラフ図である。

【図５】第２の実施例の回路構成図である。

【図６】第１の従来例の回路構成図である。

【図７】第２の従来例の回路構成図である。

【符号の説明】

２１ 基準電圧発生回路 ２４、４９ 低域濾波器 ２６ 緩衡増幅器 ２７ 抵抗選択回路 ２９ スイッチ ３０ Ｄ／Ａ変換器 ３３ サミング増幅器 ３８、７２ 誤差増幅器 ４６ 出力増幅器 ５４ 主帰還回路 ７１ 反転型増幅器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタルアナログ変換器により外部から
   印加されたデジタル信号に対応した直流電源を発生する
   プログラマブル直流電源において、基準電圧発生回路
   と、時定数が十分に大きい第１の低域濾波器と、雑音が
   問題となる周波数帯域の下限付近の周波数以下の周波数
   において利得が１以下となるような容量値を有する帰還
   コンデンサと高域での利得の低下を制限して位相の遅れ
   を少なくするための第１の位相調整用抵抗の直列回路に
   よる局部帰還回路とを有する低雑音演算増幅器により構
   成した第１の誤差増幅器と、低雑音高利得直流増幅器と
   電力増幅器とを直列に接続した負荷に電力を供給するた
   めの出力増幅器と、雑音が問題となる周波数帯域の下限
   の周波数付近において前記出力増幅器の利得が１以下に
   なるように周波数特性を調整した局部帰還用コンデンサ
   と、該局部帰還用コンデンサと直列に接続した高域での
   利得の低下を制限して位相の遅れを少なくするための第
   ２の位相調整用抵抗と、雑音が問題となる周波数帯域の
   下限の周波数付近に遮断周波数を有する第２の低域濾波
   器とを備えたことを特徴とする超低雑音プログラマブル
   直流電源。
2. 【請求項２】 前記電力増幅器と前記低雑音演算増幅器
   とを直列に接続し、前記電力増幅器、前記低雑音演算増
   幅器に局部帰還を施して電力を供給する第２の誤差増幅
   器を備え、前記局部帰還は前記帰還コンデンサと前記第
   １の位相調整用抵抗の直列回路から構成した請求項１に
   記載の超低雑音プログラマブル直流電源。