JPH08191453A - 画像入力インターフェース装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 画像入力装置とパソコン間等とのインターフ
ェース回路を簡素化するために、固体撮像素子から出力
される画像信号を表示側のパソコン等に直接入力できる
タイミングで読出すことができる画像入力インターフェ
ース装置を得る。 【構成】 ＴＣ回路３８により画像表示装置から出力さ
れるＶＧＡ信号２５と同期させた水平及び垂直同期信号
をＴＧ回路で分周し、この結果得られる水平及び垂直タ
イミングパルスに応じて固体撮像素子５から画像信号を
読出す水平ＨＤ及び垂直読出駆動パルスＶＤが出力さ
れ、また画像信号がＳＳＧ回路３９でＶＧＡ信号２５に
同期されて画像表示装置へ出力されるように構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像入力装置とパソ
コン等の画像表示装置に設けられ、その画像入力装置か
らの画像信号を入力するインターフェース回路とを含ん
だ画像入力インターフェース装置に関するものである。

【０００２】

【従来の技術】図４は従来の画像入力装置の構成を示す
ブロック図であり、図において、１はアイリス、２はア
イリス駆動回路、３はレンズ、４はレンズ駆動回路、５
は固体撮像素子、６は固体撮像素子５から読出される画
像信号のＳ／Ｎ改善及び増幅用のＣＤＳ（相関二重サン
プリング）回路、７は１／γ補正回路、８は画像信号を
Ｙ及びＣ信号（輝度及び色差信号）処理するプロセス回
路である。１０は固体撮像素子５の水平方向の駆動を制
御するＨ（水平）ドライブ回路、１１は同じく固体撮像
素子５の垂直方向の駆動を制御するＶ（垂直）ドライブ
回路、１２はＨ／Ｖドライブ回路１０，１１へのタイミ
ングパルスを発生するタイミングジェネレータ（以下Ｔ
Ｇと略す）回路、１３はアイリス駆動回路２及びレンズ
駆動回路４の制御をするマイコン回路である。１５はシ
ンクシグナルジェネレータ（以下ＳＳＧと略す）回路、
１６はＮＴＳＣエンコーダ回路である。

【０００３】図５は図４に示した従来の画像入力装置が
接続されるパソコン側のビデオ入力インターフェース回
路の構成を示すブロック図であり、図において、２０は
ＲＧＢ(Red Green Blue)信号をＡ／Ｄ変換するＡ／Ｄコ
ンバータ回路、２１はメモリの読出し／書込みのタイミ
ング及び表示タイミングパルスを発生するタイミングコ
ントローラ（以下ＴＣと略す）回路、２２はデジタル信
号をＤ／Ａ変換するビデオＤ／Ａ回路、２３はビデオＤ
／Ａ回路２２から出力されるＲＧＢ信号をパソコン等の
外部のＶＧＡ(Video Graphic Array) 信号と重ねるため
のＭＩＸ回路である。２４は図示せぬＣＰＵと接続され
たＣＰＵバスライン、２５はウィンドウ表示するときの
ベース画面の信号となるＶＧＡ信号である。３０はＹ／
Ｃ分離回路、３１はバーストクロックジェネレータ回
路、９はＲＧＢデコーダ回路、３３はビデオフレームメ
モリ回路、３４はビデオフレームメモリ回路３３に読出
し／書込みのアドレスをマルチブレックスするメモリア
ドレス発生器である。

【０００４】次に動作について説明する。画像入力装置
であるカメラの画像をパソコン等の画像入力装置上にウ
ィンドウ表示する場合について説明する。アイリス１及
びレンズ３を通して入力され固体撮像素子５上に撮像さ
れた画像は、その固体撮像素子５によって光電変換さ
れ、この光電変換された画像信号がＨドライブ回路１０
及びＶドライブ回路１１から出力される読出駆動パルス
ＨＤ，ＶＤによって読出される。このときＴＧ回路１２
は、Ｈ／Ｖドライブ回路１０，１１が出力する読出駆動
パルスＨＤ，ＶＤのタイミングを制御するタイミングパ
ルスを発生する。またＴＧ回路１２は、ＳＳＧ回路１５
からのＮＴＳＣ（標準複合カラー映像）信号に同期した
水平同期信号ＨＳ及び垂直同期信号ＶＳが入力され、Ｎ
ＴＳＣ信号と同期したタイミングパルスを発生する。

【０００５】固体撮像素子５より読出された画像信号
は、ＣＤＳ回路６に入力され、ここで増幅及びＳ／Ｎ改
善が行われる。その後、１／γ補正回路７にて補正さ
れ、プロセス回路８にて、ＡＧＣ(Automatic Gain Cont
rol)，ＡＬＣ(Automatic Level Control) ，アパーチャ
ー補正，色分離及びホワイトバランス補正等の各種Ｙ／
Ｃ信号処理が実行される。

【０００６】ＮＴＳＣエンコーダ回路１６は、プロセス
回路８からのＹ／Ｃ信号をＮＴＳＣコンポジット信号へ
とエンコードし、これを映像信号（ＮＴＳＣ信号）とし
て出力する。このとき、ＮＴＳＣエンコーダ回路１６に
入力されるＮＴＳＣ同期信号及びバーストクロック信号
は、ＳＳＧ回路１５から出力される。マイコン回路１３
は、図示せぬ外部のコントロールユニットから送出され
てくるコントロール信号で制御されることによって、ア
イリス駆動回路２の駆動を制御し、この制御によってア
イリス１の絞りをコントロールして入射光量を調整し、
またレンズ駆動回路４の駆動を制御し、この制御に応じ
てレンズ３の位置をコントロールすることでフォーカス
及びズームを調整している。

【０００７】一方、図５に示すパソコン側のビデオ入力
インターフェース回路において、図４に示すＮＴＳＣエ
ンコーダ回路１６から送られてくるＮＴＳＣ信号は、Ｙ
／Ｃ分離回路３０及びバーストクロックジェネレータ回
路３１に入力され、そのバーストクロックジェネレータ
回路３１がＮＴＳＣ信号に同期して出力する４ｆｓｃク
ロックをＹ／Ｃ分離回路３０に供給することによってＹ
／Ｃ分離回路３０にてＹ／Ｃ分離された後、ＲＧＢデコ
ーダ回路９にてＲＧＢ信号へとデコードされる。

【０００８】このＲＧＢ信号は、Ａ／Ｄコンバータ回路
２０にてＡ／Ｄ変換され、これによって得られるデータ
はビデオフレームメモリ回路３３へ入力される。またＡ
／Ｄ変換に応じて得られるアドレス信号は、メモリアド
レス発生器３４にてマルチプレクスされ、ビデオフレー
ムメモリ回路３３へ入力され、この入力されたアドレス
信号に応じて先のデータのビデオフレームメモリ回路３
３への読出し／書込みが行われる。このとき、読出し／
書込みを制御するリード／ライト信号はＴＣ回路２１か
ら出力される。

【０００９】ＴＣ回路２１は、ＣＰＵバスライン２４を
介してＣＰＵからの制御データ及びアドレスデータ等が
入力されるようになっている。ビデオＤ／Ａ回路２２
は、ＣＰＵバスライン２４を介してＣＰＵから入力され
るカラーパレット（ルックアップテーブル）ＲＡＭデー
タを読取り、ビデオフレームメモリ回路３３から読出さ
れたＲＧＢデジタルデータをＤ／Ａ変換して出力する。
ＭＩＸ回路２３は、高速のスイッチング回路であり、Ｔ
Ｃ回路２１から出力される切替信号によってビデオＤ／
Ａ回路２２から出力されるＲＧＢ信号（カメラからの画
像信号）と重ねるベースとなるＶＧＡ信号２５とを切替
えることによりＲＧＢウィンドウ信号を出力しており、
この出力によってウィンドウ表示が行われる。

【００１０】

【発明が解決しようとする課題】従来の画像入力装置は
以上のように構成されているので、パソコン等に固体撮
像素子５から出力された画像信号を入力する場合、ＮＴ
ＳＣ信号を処理するためのインターフェース回路とし
て、図５に示すように、ＲＧＢ信号変換用のＹ／Ｃ分離
回路３０，バーストクロックジェネレータ回路３１及び
ビデオＤ／Ａ回路２２等が必要であり、更にビデオフレ
ームメモリ回路３３及びこのビデオフレームメモリ回路
３３への読出し／書込みを制御するためのＴＣ回路２１
等が必要であった。また、画像入力装置には、ＮＴＳＣ
エンコーダ回路１６等が必要であり、装置全体が大規模
となるなどの問題点があった。

【００１１】更には入力信号がＮＴＳＣ信号の場合、イ
ンターレース信号であることと、表示側の周波数によっ
てはビデオフレームメモリ回路３３への読出し／書込み
が非同期になるため、ビデオフレームメモリ回路３３へ
の読出し／書込みがフレーム単位となったり、追い出し
現象が発生したりして、同一フレームを再度読出すこと
があり、動解像度が低下するなどの問題点があった。

【００１２】この発明は上記のような問題点を解消する
ためになされたもので、画像入力装置とパソコン間等と
のインターフェース回路を簡素化するために、固体撮像
素子から出力される画像信号を表示側のパソコン等に直
接入力できるタイミングで読出すことができる画像入力
インターフェース装置を得ることを目的とする。

【００１３】

【課題を解決するための手段】請求項１の発明に係る画
像入力インターフェース装置は、固体撮像素子から読出
された画像信号をＲＧＢ信号に変換出力するＲＧＢデコ
ーダ回路と、そのＲＧＢ信号を画像表示装置に出力され
るベース画像となるＶＧＡ信号に同期させ、その画像表
示装置に出力するシンクシグナルジェネレータ回路と、
そのＶＧＡ信号に基づいて水平，垂直同期信号，画素周
波数であるピクセルクロック及び切替信号を出力するタ
イミングコントローラ回路と、それら水平及び垂直同期
信号をカウントし、このカウント値に応じた分周比でそ
れら水平及び垂直同期信号を分周して、水平及び垂直読
出駆動パルスの出力タイミングを制御する水平及び垂直
タイミングパルスを水平及び垂直ドライブ回路へ出力す
るタイミングジェネレータ回路とを備えたものである。

【００１４】請求項２の発明に係る画像入力インターフ
ェース装置は、請求項１に加え、水平及び垂直同期信号
の分周比を任意に可変するテーブル手段をタイミングジ
ェネレータ回路に備えたものである。

【００１５】請求項３の発明に係る画像入力インターフ
ェース装置は、請求項１に加え、水平及び垂直同期信号
に対応する水平及び垂直同期期間内のピクセルクロック
の発振期間を可変する期間設定回路をタイミングジェネ
レータ回路に備えたものである。

【００１６】請求項４の発明に係る画像入力インターフ
ェース装置は、請求項１に加え、ピクセルクロックの発
振期間の、水平及び垂直同期信号に対応する水平及び垂
直同期期間の相対的位置を可変する相対的位置設定回路
をタイミングコントローラ回路に備えたものである。

【００１７】

【作用】請求項１の発明における画像入力インターフェ
ース装置は、画像表示装置から出力されるＶＧＡ信号と
同期した水平及び垂直同期信号を分周し、この結果得ら
れる水平及び垂直タイミングパルスに応じて固体撮像素
子から画像信号を読み出す水平及び垂直読出駆動パルス
が出力され、また画像信号がＶＧＡ信号に同期されて画
像表示装置へ出力されるので、インターフェース回路に
従来必要であったビデオフレームメモリ回路，メモリア
ドレス発生器，ビデオＤ／Ａ回路が不用となり、また固
体撮像素子の出力側に接続されるＮＴＳＣエンコーダ回
路が不用となり、その分装置を簡素化でき、画像表示装
置との接続が容易となる。

【００１８】請求項２の発明における画像入力インター
フェース装置は、請求項１に加え、テーブル手段によ
り、水平及び垂直同期信号の分周比が可変されることに
よって、画像信号の画素の読出周波数が可変され、画像
表示装置でのウィンドウ表示の大きさが可変される。

【００１９】請求項３の発明における画像入力インター
フェース装置は、請求項１に加え、期間設定回路によ
り、水平及び垂直同期信号に対応する水平及び垂直同期
期間内のピクセルクロックの発振期間が可変されること
によって、画像信号の画素の読出範囲が可変され、画像
表示装置でのウィンドウ表示の範囲が可変される。

【００２０】請求項４の発明における画像入力装置は、
請求項１に加え、相対的位置設定回路により、ピクセル
クロックの発振期間の、水平及び垂直同期信号に対応す
る水平及び垂直同期期間の相対的位置が可変されること
によって、画像信号の画素の読出位置が可変され、画像
表示装置でのウィンドウ表示の位置が可変される。

【００２１】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による画像入力装置の
構成を示すブロック図、図２は図１に示す画像入力装置
が接続されるパソコン側のビデオ入力インターフェース
回路の構成を示すブロック図、図３は図１に示すタイミ
ングジェネレータ回路の構成を示すブロック図であり、
これらの図において従来技術である図４と図５に示した
相当部分には同一符号を付し、その説明を省略する。

【００２２】図１において、３５は図２に示すインター
フェース回路から送られてくる水平同期信号ＨＳ，垂直
同期信号ＶＳ及び画素周波数であるピクセルクロックに
応じてＨ／Ｖドライブ回路（水平／垂直ドライブ回路）
１０，１１のタイミングパルスを発生するタイミングジ
ェネレータ（以下ＴＧと略す）回路である。３６はプロ
セス回路８から出力される輝度及び色差信号のノンイン
ターレース補間用のラインメモリ回路、３７はそのライ
ンメモリ回路３６からのノンインターレース信号をデコ
ードしてＲＧＢ信号を得るＲＧＢデコーダ回路である。

【００２３】図２において、３８は図１に示すＴＧ回路
３５への水平同期信号ＨＳ，垂直同期信号ＶＳ，表示画
素周波数であるピクセルクロック，インターフェース回
路内で使用される基準クロック及び切替信号を発生する
タイミングコントローラ（以下ＴＣと略す）回路、３９
はＴＣ回路３８から出力される基準クロックに応じて図
１に示すＲＧＢデコーダ回路３７から送られてきたＲＧ
Ｂ信号を同期させるシンクシグナルジェネレータ（以下
ＳＳＧと略す）回路、２３はＭＩＸ回路（ミキサ回路）
である。

【００２４】図３において、４０は水平方向アドレスカ
ウンタ回路、４１は垂直方向アドレスカウンタ回路、４
２は分周比変換ルックアップテーブル回路（テーブル手
段）、４３は水平方向分周比切替回路、４４は垂直方向
分周比切替回路である。

【００２５】次に動作について説明する。図１におい
て、アイリス１及びレンズ３を通して入力され固体撮像
素子５上に撮像された画像は、その固体撮像素子５によ
って光電変換され、この光電変換された画像信号がＨド
ライブ回路１０及びＶドライブ回路１１から出力される
読出駆動パルスＨＤ，ＶＤによって読出される。この
時、Ｈ／Ｖドライブ回路１０，１１が読出駆動パルスＨ
Ｄ，ＶＤを出力するためのタイミングパルスＨＳ，ＶＳ
を発生するのがＴＧ回路３５である。

【００２６】ＴＧ回路３５には、図２に示すＴＣ回路３
８から送られてくるパソコン等表示側の外部同期信号で
ある水平同期信号ＨＳ，垂直同期信号ＶＳ及びピクセル
クロックが入力され、その同期信号ＨＳ及びＶＳをカウ
ントし、表示画素数及び固体撮像素子５の有効画素数又
は読出画素数に応じて分周することにより、外部同期信
号と同期したタイミングパルスを発生し、Ｈドライブ回
路１０及びＶドライブ回路１１へ出力する。

【００２７】固体撮像素子５より読出された画像信号
は、ＣＤＳ回路６に入力され、ここで増幅及びＳ／Ｎ改
善が行われる。その後、１／γ補正回路７にて補正さ
れ、プロセス回路８にて、ＡＧＣ，ＡＬＣ，アパーチャ
ー補正，色分離及びホワイトバランス補正等の各種Ｙ／
Ｃ信号処理が実行される。このとき、ラインメモリ回路
３６は、各種Ｙ／Ｃ信号処理が実行されたインターレー
スの読出信号を１ライン分メモリし、同一ラインを２度
読みすることによりノンインターレース信号に変換して
いる。このノンインターレース信号は、ＲＧＢデコーダ
回路３７でデコードされてＲＧＢ信号に変換され、画像
信号として図２に示すインターフェース回路のＳＳＧ回
路３９へ出力される。

【００２８】また、マイコン回路１３は、図示せぬ外部
のコントロールユニットから送出されてくるコントロー
ル信号で制御されることによって、アイリス駆動回路２
の駆動を制御し、この制御によってアイリス１の絞りを
コントロールして入射光量を調整し、更にレンズ駆動回
路４の駆動を制御し、この制御に応じてレンズ３の位置
をコントロールすることでフォーカス及びズームを調整
している。

【００２９】一方、図２において、図１に示すＲＧＢデ
コーダ回路３７から送られてくるＲＧＢ信号はＳＳＧ回
路３９に入力され、この入力されたＲＧＢ信号に、画面
表示のベース画像となるＶＧＡ信号２５と同期したタイ
ミングの水平及び垂直同期信号が付加され、ＭＩＸ回路
２３へ出力される。この際、水平及び垂直同期信号を発
生するためのＴＣ回路３８からＳＳＧ回路３９へ出力さ
れる基準クロックは、ＶＧＡ信号２５の同期信号がＴＣ
回路３８に入力されることによって作成される。この
時、ＴＣ回路３８がＶＧＡ信号２５と同期した水平同期
信号ＨＳ，垂直同期信号ＶＳ及びピクセルクロックを図
１に示すＴＧ回路３５へ出力することによって、ＲＧＢ
デコーダ回路３６から送られてくるＲＧＢ信号をＶＧＡ
信号２５と同期させている。

【００３０】またＴＣ回路３８は、ＣＰＵからＣＰＵバ
スライン２４を介して送られてくる制御データ及びアド
レスデータ等によって制御されている。ＭＩＸ回路２３
は、高速のスイッチング回路であり、ＴＣ回路３８から
出力される切替信号によってＳＳＧ回路３９から出力さ
れるＲＧＢ信号（カメラからの画像信号）とＶＧＡ信号
２５とを切替えることによりＲＧＢウィンドウ信号を出
力しており、この出力によってウィンドウ表示が行われ
る。

【００３１】ここで、図１に示すＴＧ回路３５の動作を
図３を参照して説明する。図２に示すＴＣ回路３８から
出力されたパソコン等表示側の外部同期信号である水平
同期信号ＨＳ及びピクセルクロックが水平方向アドレス
カウンタ回路４０に、垂直同期信号ＶＳ及び水平同期信
号ＨＳが垂直方向アドレスカウンタ回路４１に入力され
ると、各カウンタ回路４０，４１は各同期信号ＨＳ，Ｖ
Ｓを各々カウントし、このカウントによって得られるパ
ソコン等表示側のＨ／Ｖ画素数を分周比変換ルックアッ
プテーブル回路４２へ出力する。

【００３２】分周比変換ルックアップテーブル回路４２
においては、入力された表示側のＨ／Ｖ画素数をパラメ
ータとすることにより、表示画像のアスペクト比及び表
示総画素数が判るので、これらに対応した固体撮像素子
５のＨ／Ｖ有効画素数又は読出画素数に応じた最適な分
周比をデータ（分周比データ）としてテーブルに書き込
むことによってテーブル変換を行っている。そして、テ
ーブルに書込まれた分周比データに応じて、水平方向分
周比切替回路４３及び垂直方向分周比切替回路４４が、
水平同期信号ＨＳ及び垂直同期信号ＶＳを分周すること
によって、ＴＧ回路３５に入力される外部同期信号（水
平同期信号ＨＳ，垂直同期信号ＶＳ及びピクセルクロッ
ク）と同期したＨ／Ｖタイミングパルスを図１に示すＨ
／Ｖドライブ回路１０，１１へ出力する。

【００３３】従って、パソコン等表示側の外部同期信号
と同期したタイミングで、固体撮像素子５から画像信号
を画素毎に直接読出すことができるので、パソコン等表
示側の外部同期信号と同期の取れた画像信号（ＲＧＢ信
号）を図１に示す画像入力装置から得ることができる。
Ｖ周期の周波数をパソコン等表示側と同一にすれば、リ
アルタイムに画像信号を読出すことができ、動解像度を
落とさずに表示することができる。

【００３４】更に、ＴＧ回路３５の分周比変換ルックア
ップテーブル回路４２において、テーブルに書き込まれ
る分周比データを自由に書き替えることができるので、
その分周比率を変えることによって、Ｈ／Ｖドライブ回
路１０，１１へのタイミングパルスの周期を変え、これ
によって固体撮像素子５からの画像信号の読出周波数を
変えることができ、表示画面上の画面の大きさを変える
ことができる。また、テーブル回路４２において、Ｈ／
Ｖの分周比データの分周比率を独立にテーブルに書き込
んで設定できるので、アスペクト比も自由に変えること
ができる。

【００３５】また、ＴＣ回路３８から出力され、ＴＧ回
路３５に入力される表示側の外部同期信号である水平同
期信号ＨＳ，垂直同期信号ＶＳ及びピクセルクロックの
水平及び垂直同期信号期間内のスタートタイミング及び
エンドタイミングの期間を変えるように、ＴＧ回路３５
に水平アドレスカウンタ回路４０及び垂直アドレスカウ
ンタ回路４１を設定するカウント期間設定回路を設ける
ことにより、固体撮像素子５の画像信号の読出しのスタ
ートアドレス及びエンドアドレスを変えることができ
る。これによって、固体撮像素子５から読出す画像信号
の範囲を変えることができ、表示される画像信号の範囲
も変えることができる。

【００３６】更に、スタートタイミング及びエンドタイ
ミングのＨＳ／ＨＶとの相対的位置を変えることによっ
て、画像信号の表示位置も変えることができる。例え
ば、ＳＳＧ回路３９から出力されるＲＧＢ信号と水平及
び垂直同期信号のスタートタイミング及びエンドタイミ
ングとの相対的位置を可変にするように、ＴＣ回路３８
にＣＰＵからの制御データに基づいてＳＳＧ回路３９に
読出位置制御信号を出力する相対的位置設定回路を設け
ることにより、画像信号の表示位置を変えることができ
る。このとき、ＭＩＸ回路２３への切替信号は、表示画
素周波数であるピクセルクロックのスタートタイミング
及びエンドタイミングと同じタイミングで出力され、Ｖ
ＧＡ信号２５と切り替えられる。

【００３７】この実施例の構成によれば、画像入力装置
から出力されるＲＧＢ信号（画像信号）をパソコン等表
示側の信号に同期するように構成したので、図５に示す
パソコン等表示側のビデオ入力インターフェース回路の
ビデオフレームメモリ回路３３，メモリアドレス発生器
３４，ビデオＤ／Ａ回路２２及び図４に示す画像入力装
置のＮＴＳＣエンコーダ回路１６が不用となりその分装
置を簡素化でき、パソコン等との接続が容易となる。ま
た、パソコン等表示側の周波数に合わせて画像入力装置
からの画像を読み出すので動解像度を落とさずに画像表
示装置上に表示することができる。

【００３８】

【発明の効果】以上のように、請求項１の発明によれ
ば、固体撮像素子から読出された画像信号をＲＧＢ信号
に変換出力すると共に、そのＲＧＢ信号を画像表示装置
に出力されるベース画像となるＶＧＡ信号に同期させ、
その画像表示装置に出力し、更にそのＶＧＡ信号の水平
及び垂直同期信号をカウントし、このカウント値に応じ
た分周比でそれら水平及び垂直同期信号を分周した水平
及び垂直タイミングパルスを上記固体撮像素子を制御す
る水平及び垂直ドライブ回路へ出力するように構成した
ので、インターフェース回路に従来必要であったビデオ
フレームメモリ回路，メモリアドレス発生器，ビデオＤ
／Ａ回路が不用となり、また画像入力装置の出力側に接
続されるＮＴＳＣエンコーダ回路が不用となり、その分
装置を簡素化でき、画像表示手段との接続が容易となる
効果がある。

【００３９】請求項２の発明によれば、テーブル手段に
よって水平及び垂直同期信号の分周比を任意に可変する
ように構成したので、請求項１に加え、画像信号の画素
の読出周波数が可変され、画像表示装置でのウィンドウ
表示の大きさを可変できる効果がある。

【００４０】請求項３の発明によれば、期間設定回路に
よって、水平及び垂直同期信号に対応する水平及び垂直
同期期間内のピクセルクロックの発振期間を可変するよ
うに構成したので、請求項１に加え、画像信号の画素の
読出範囲が可変され、画像表示装置でのウィンドウ表示
の範囲を可変できる効果がある。

【００４１】請求項４の発明によれば、相対的位置設定
回路によって、ピクセルクロックの発振期間の、水平及
び垂直同期信号に対応する水平及び垂直同期期間の相対
的位置を可変するように構成したので、請求項１に加
え、画像信号の画素の読出位置が可変され、画像表示装
置でのウィンドウ表示の位置を可変できる効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施例による画像入力装置の構
成を示すブロック図である。

【図２】 図１に示す画像入力装置が接続されるパソコ
ン側のビデオ入力インターフェース回路の構成を示すブ
ロック図である。

【図３】 図１に示すタイミングジェネレータ回路の構
成を示すブロック図である。

【図４】 従来の画像入力装置の構成を示すブロック図
である。

【図５】 図４に示す従来の画像入力装置が接続される
パソコン側のビデオ入力インターフェース回路の構成を
示すブロック図である。

【符号の説明】

５ 固体撮像素子、８ プロセス回路、１０ 水平ドラ
イブ回路、１１ 垂直ドライブ回路、２３ ＭＩＸ回路
（ミキサ回路）、３５ ＴＧ回路（タイミングジェネレ
ータ回路）、３７ ＲＧＢデコーダ回路、３８ ＴＣ回
路（タイミングコントローラ回路）、３９ ＳＳＧ回路
（シンクシグナルジェネレータ回路）、４２ 分周比変
換ルックアップテーブル回路（テーブル手段）。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 水平及び垂直ドライブ回路から出力され
   る水平及び垂直読出駆動パルスに応じて画像信号が読出
   される固体撮像素子と、この固体撮像素子から読出され
   た画像信号を輝度及び色差信号処理するプロセス回路
   と、このプロセス回路によって処理された信号をデコー
   ドしてＲＧＢ信号に変換するＲＧＢデコーダ回路と、画
   像表示装置に出力されるベース画像となるＶＧＡ信号に
   上記ＲＧＢデコーダ回路から出力されるＲＧＢ信号を同
   期させるシンクシグナルジェネレータ回路と、そのＶＧ
   Ａ信号に基づいて水平，垂直同期信号，画素周波数であ
   るピクセルクロック及び切替信号を出力するタイミング
   コントローラ回路と、その切替信号に応じてそれらＶＧ
   Ａ信号と上記シンクシグナルジェネレータ回路から出力
   されるＲＧＢ信号とを切替え上記画像表示装置にウィン
   ドウ信号を出力するミキサ回路と、上記タイミングコン
   トローラ回路から出力された水平及び垂直同期信号をカ
   ウントし、このカウント値に応じた分周比でそれら水平
   及び垂直同期信号を分周して、水平及び垂直読出駆動パ
   ルスの出力タイミングを制御する水平及び垂直タイミン
   グパルスを上記水平及び垂直ドライブ回路へ出力するタ
   イミングジェネレータ回路とを備えた画像入力インター
   フェース装置。
2. 【請求項２】 上記水平及び垂直同期信号の分周比を任
   意に可変するテーブル手段を上記タイミングジェネレー
   タ回路に備えたことを特徴とする請求項１記載の画像入
   力インターフェース装置。
3. 【請求項３】 上記水平及び垂直同期信号に対応する水
   平及び垂直同期期間内の上記ピクセルクロックの発振期
   間を可変する期間設定回路を上記タイミングジェネレー
   タ回路に備えたことを特徴とする請求項１記載の画像入
   力インターフェース装置。
4. 【請求項４】 上記ピクセルクロックの発振期間の、上
   記水平及び垂直同期信号に対応する水平及び垂直同期期
   間の相対的位置を可変する相対的位置設定回路を上記タ
   イミングコントローラ回路に備えたことを特徴とする請
   求項１記載の画像入力インターフェース装置。