JPH0818925A - 映像信号変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号をノンインターレース方式からイン
ターレース方式に変換する装置において、画像メモリの
容量を削減すると共に、出力映像信号のフィールド番号
を任意に制御する。 【構成】 フィールド１を２回続けて出力する場合は、
入力されるノンインターレース方式の映像信号の内、イ
ンターレース方式のフィールド１に対応する映像信号を
区間ｃで１フィールドのＶＲＡＭに書きみ、それを区間
ｆ’とｆで２回続けて読み出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インターレース方式の
映像信号をノンインターレース方式の映像信号に変換す
る装置、及びノンインターレース方式の映像信号をイン
ターレース方式の映像信号に変換する装置に関するもの
である。

【０００２】

【従来の技術】従来、このような映像信号の走査方式の
変換は、図１６に示すように、画像メモリ２１に対する
入力映像信号の書き込み／読み出しのアドレッシングを
制御することにより行うことが一般的である。

【０００３】例えば、インターレース方式の映像信号を
ノンインターレース方式の映像信号に変換する場合に
は、図１７（ａ）に示すように、フィールド１のデータ
とフィールド２のデータを順次画像メモリの領域Ａ，Ｂ
に書き込んでいく。そして、フィールド１のデータは書
き込みを完了した時点から読み出しを開始する。また、
フィールド２のデータは書き込みを開始した直後から読
み出しを開始する。そして、このフィールド１のデータ
とフィールド２のデータの読み出しを同じ１フレームの
期間内で順次行うことにより、ノンインターレース方式
に変換された映像信号を得る。なお、ここで実線は画像
メモリに対する書き込みを示し、破線は読み出しを示
す。

【０００４】同様に、ノンインターレース方式の映像信
号をインターレース方式の映像信号に変換する場合に
は、図１７（ｂ）に示すように、ノンインターレース方
式の映像信号の１フレームのデータを１ライン毎に領域
Ａと領域Ｂに振り分けて書き込む。そして、領域Ａにお
いてはデータを半分書き込んだ時点から読み出しを開始
し、領域Ｂにおいてはデータの書き込みを完了した時点
から読み出しを開始し、それぞれ１フィールド期間内で
読み出しを終えることにより、インターレース方式に変
換された映像信号を得る。

【０００５】しかしながら、前記従来の映像信号変換装
置では、インターレース方式をノンインターレース方式
に変換するため、またはその逆の変換を行うために２フ
ィールド分のメモリが必要であった。

【０００６】そこで、本出願の発明者は先に、画像メモ
リの書き込み／読み出しアドレスを工夫することによ
り、画像メモリの容量を（１＋１／３）フィールドまで
削減することを可能にした映像信号変換装置を提案した
（特願平５−２５１７７５号）。

【０００７】図１８（ａ）は、この映像信号変換装置に
おいて、インターレース方式の映像信号をノンインター
レース方式の映像信号に変換する場合の画像メモリの書
き込み／読み出しのアドレッシング制御の一例を示す図
であり、図１８（ｂ）は、ノンインターレース方式の映
像信号をインターレース方式の映像信号に変換する場合
の画像メモリの書き込み／読み出しのアドレッシング制
御の一例を示す図である。

【０００８】このアドレッシング制御の原理について説
明すると、図１７（ａ）において網掛けをした部分はデ
ータが読み出された後、次に書き込まれるまでの部分、
つまり利用されていない部分である。そこで、領域Ｂの
下２／３フィールド分を領域Ａの前記利用されていない
部分にシフトしたのが図１８（ａ）である。図１８
（ａ）では１フィールド分を領域Ａとし、１／３フィー
ルド分を領域Ｂ’とした。このようにシフトすると、入
力されるインターレース方式の映像信号のフィールド２
の内、始めの１／３フィールド分のデータと最後の１／
３フィールド分のデータは領域Ｂ’に書き込まれ、中央
の１／３フィールド分のデータは領域Ａに書き込まれ
る。

【０００９】同様に、図１７（ｂ）において網掛けをし
た部分に領域Ａの上２／３フィールド分をシフトしたの
が図１８（ｂ）である。図１８（ｂ）では１フィールド
分を領域Ｂとし、１／３フィールド分を領域Ａ’とし
た。このようにシフトすると、入力されるノンインター
レース方式の映像信号の内、インターレース方式のフィ
ールド１に対応する始めの１／３フィールド分のデータ
と最後の１／３フィールド分のデータは領域Ａ’に書き
込まれ、中央の１／３フィールド分のデータは領域Ｂに
書き込まれる。

【００１０】

【発明が解決しようとする課題】このように、特願平５
−２５１７７５号に係る映像信号変換装置は、画像メモ
リの容量を削減できるため、装置の小型化、低コスト
化、低消費電力化が実現できる優れた映像信号変換装置
であるが、ノンインターレース方式をインターレース方
式に変換する場合に、任意の一方のフィールドの映像信
号を連続して読み出すことはできない。

【００１１】例えば、図１８（ｂ）において、ａ区間の
データはｄ区間で読み出された後、ｂ区間後半のデータ
で重ね書きされ、ｂ区間前半のデータはｅ区間で読み出
された後、ｃ区間後半のデータで重ね書きされる。この
ため、ａ〜ｂ区間（フィールド１）のデータは壊されて
しまい、この区間のデータを連続して読み出すことはで
きない。

【００１２】同様に、例えばフィールド１のデータとフ
ィールド２のデータの順序を入れ換えようとしても、フ
ィールド１のデータは壊されているため、フィールド２
のデータの後からフィールド１のデータを読み出すこと
はできない。

【００１３】本発明はこのような問題点を解決するため
になされたものであって、映像信号をノンインターレー
ス方式からインターレース方式に変換する装置におい
て、画像メモリの容量を削減すると共に、インターレー
ス方式に変換され出力される映像信号のフィールド番号
を任意に制御できるようにした映像信号変換装置を提供
することを目的とする。

【００１４】また、本発明は、映像信号の走査方式をイ
ンターレース方式からノンインターレース方式及びノン
インターレース方式からインターレース方式に変換する
装置において、画像メモリの容量の削減と回路規模の低
減を可能にした映像信号変換装置を提供することを目的
とする。

【００１５】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、映像信号の（１＋α）フィールド分の記
憶容量（ただし、１／３≦α＜１）を有する記憶手段を
用いて、ノンインターレース方式の映像信号の１フレー
ムをインターレース方式の映像信号の２フィールドに変
換する映像信号変換装置において、ノンインターレース
方式の映像信号の内、インターレース方式の所定のフィ
ールド番号に対応する信号の書き込み／読み出しタイミ
ングを制御することにより、インターレース方式の映像
信号のフィールド番号を制御することを特徴とするもの
である。

【００１６】記憶手段に対する映像信号の書き込み／読
み出しは、例えば水平方向の所定サンプルと垂直方向の
所定ラインからなるブロックを単位として行う。また、
本発明は、映像信号の（１＋α）フィールド分の記憶容
量（ただし、１／３≦α＜１）を有する記憶手段を用い
て映像信号の走査方式を変換する映像信号変換装置にお
いて、記憶手段に対してフィールド単位で映像信号の書
き込み／読み出しを行う第１の書き込み／読み出し制御
手段と、記憶手段に対してフレーム単位で映像信号の書
き込み／読み出しを行う第２の書き込み／読み出し制御
手段とを設け、インターレース方式をノンインターレー
ス方式に変換する場合には、第１の書き込み／読み出し
制御手段が書き込み処理を行うと共に第２の書き込み／
読み出し制御手段が読み出し処理を行い、ノンインター
レース方式をインターレース方式に変換する場合には、
第２の書き込み／読み出し制御手段が書き込み処理を行
うと共に第１の書き込み／読み出し制御手段が読み出し
処理を行うことを特徴とするものである。

【００１７】この映像信号変換装置は、例えば映像信号
記録再生装置の記録系と再生系に共通に用いるように構
成されており、かつ、記録時にはインターレース方式を
ノンインターレース方式に変換し、再生時にはノンイン
ターレース方式をインターレース方式に変換するもので
ある。

【００１８】

【作用】本発明によれば、入力されるノンインターレー
ス方式の映像信号の内、インターレース方式の所定のフ
ィールド番号に対応する信号の書き込み／読み出しタイ
ミングを制御することにより、出力されるインターレー
ス方式の映像信号のフィールド番号を制御することがで
きる。

【００１９】また、本発明によれば、インターレース方
式をノンインターレース方式に変換する場合には、第１
の書き込み／読み出し制御手段が書き込み処理を行うと
共に第２の書き込み／読み出し制御手段が読み出し処理
を行い、ノンインターレース方式をインターレース方式
に変換する場合には、第２の書き込み／読み出し制御手
段が書き込み処理を行うと共に第１の書き込み／読み出
し制御手段が読み出し処理を行う。

【００２０】

【実施例】以下本発明の実施例について図面を参照しな
がら、 〔１〕本発明を適用したデジタルＶＴＲの構成 〔２〕走査方式の変換 （２−１）走査方式の変換の概略 （２−２）記録時のインターレース／ノンインターレー
ス変換 （２−３）通常再生時のノンインターレース／インター
レース変換 （２−４）変速再生時のノンインターレース／インター
レース変換 の順序で詳細に説明する。

【００２１】〔１〕本発明を適用したデジタルＶＴＲの
構成 図１は本発明を適用したデジタルＶＴＲのビデオ信号処
理系の基本構成を示すブロック図である。まず、この図
を参照しながら本発明を適用したデジタルＶＴＲについ
て説明する。

【００２２】Ｙ，Ｕ（＝Ｂ−Ｙ），Ｖ（＝Ｒ−Ｙ）の各
信号から構成される入力コンポーネントビデオ信号は、
Ａ／Ｄ変換器１〜３へ供給され、５２５／６０方式の場
合、Ｙ信号は１３．５ＭＨｚ、色差信号は（１３．５／
４）ＭＨｚのサンプリング周波数で、また６２５／５０
方式の場合、Ｙ信号は１３．５ＭＨｚ、色差信号は（１
３．５／２）ＭＨｚのサンプリング周波数でＡ／Ｄ変換
が行われる。これらのＡ／Ｄ変換出力の内、有効エリア
（５２５／６０方式では、フィールド１における２３Ｈ
〜２６２Ｈの２４０ライン及びフィールド２における２
８５Ｈ〜５２４Ｈの２４０ラインの各ラインにおける有
効走査期間、また６２５／５０方式では、フィールド１
における２３Ｈ〜３１０Ｈの２８８ライン及びフィール
ド２における３３５Ｈ〜６２２Ｈの２８８ラインの各ラ
インにおける有効走査期間）のデータＹ１，Ｕ１，Ｖ１
のみがブロッキング・シャフリング回路４へ供給され
る。

【００２３】このブロッキング・シャフリング回路４に
おいて、Ｙ１，Ｕ１，Ｖ１の各々の水平方向８サンプ
ル、垂直方向４サンプルを１つのブロックとするデータ
Ｙ２，Ｕ２，Ｖ２にまとめ、さらにＹ２を４個、Ｕ２と
Ｖ２を１個ずつ、計６個のブロックを単位として画像デ
ータの圧縮効率を上げ、かつ再生時のエラーを分散させ
るためのシャフリングを行い、バッファリング回路５へ
供給する。

【００２４】バッファリング回路５は入力映像信号のフ
ィールド１から形成した水平方向８サンプル、垂直方向
４ラインのブロックデータとフィールド２から形成した
水平方向８サンプル、垂直方向４ラインのブロックデー
タをまとめて、水平方向８サンプル、垂直方向８ライン
を１つのブロックとするブロックデータＹ３，Ｕ３，Ｖ
３を形成し、４個のＹ３に対して１個ずつのＵ３とＶ３
を時分割に画像圧縮符号化回路６へ供給する。

【００２５】画像圧縮符号化回路６は、入力された水平
方向８サンプル、垂直方向８ラインのブロックデータに
対してＤＣＴ（離散コサイン変換）及び可変長符号化を
用いたデータ圧縮を行い、変調回路７へ供給する。変調
回路７は入力されたデータに対して所定の記録変調処理
を行い、記録増幅器８へ出力する。記録増幅器８の出力
は、記録ヘッド９により磁気テープ１０に記録される。

【００２６】再生時は、再生ヘッド１１により磁気テー
プ１０から再生されたデータが再生増幅器１２により増
幅され、復調回路１３へ供給される。復調回路１３によ
り記録復調処理を受けたデータは画像圧縮復号化回路１
４へ供給される。画像圧縮復号化回路１４は入力された
データに対して可変長符号の復号及びＩＤＣＴ（逆離散
コサイン変換）を行い、バッファリング回路１５へ供給
する。

【００２７】バッファリング回路１５は入力された水平
方向８サンプル、垂直方向８ラインのブロックデータＹ
３，Ｕ３，Ｖ３を、各々水平方向８サンプル、垂直方向
４ラインのフィールド１とフィールド２のブロックデー
タＹ２，Ｕ２，Ｖ２に分離し、デブロッキング・デシャ
フリング回路１６へ供給する。

【００２８】デブロッキング・デシャフリング回路１６
は、記録側で施されたシャフリングを元に戻し、かつブ
ロックデータＹ２，Ｕ２，Ｖ２を有効エリアのデータＹ
１，Ｕ１，Ｖ１に戻し、Ｄ／Ａ変換器１７〜１９へ供給
する。Ｄ／Ａ変換器１７〜１９は有効エリアのデータＹ
１，Ｕ１，Ｖ１をＤ／Ａ変換すると共に、このＤ／Ａ変
換した信号に基準信号発生器（図示せず）から出力され
た同期信号等を付加してコンポーネントビデオ信号Ｙ，
Ｕ，Ｖを出力する。

【００２９】〔２〕走査方式の変換 （２−１）走査方式の変換の概略 以上説明したように、このデジタルＶＴＲではバッファ
リング回路５において、インターレース方式のフィール
ド１の８サンプル×４ラインとフィールド２の８サンプ
ル×４ラインをノンインターレース方式の８サンプル×
８ラインに合成し、バッファリング回路１５において、
ノンインターレース方式の８サンプル×８ラインをイン
ターレース方式のフィールド１の８サンプル×４ライン
とフィールド２の８サンプル×４ラインに分離してい
る。

【００３０】図２にこの合成・分離処理の概略を示す。
これをＹ，Ｕ，Ｖの各成分について分解して説明したの
が図３である。図３において、（ａ）はフィールド１の
８サンプル×４ラインを時系列的に示したものであり、
（ｂ）はフィールド２の８サンプル×４ラインを時系列
的に示したものである。また、（ｃ）はノンインターレ
ース方式の８サンプル×８ラインを時系列的に示したも
のであり、（ｄ）は（ｃ）の８サンプル×８ラインの中
身を示したものである。

【００３１】（２−２）記録時のインターレース／ノン
インターレース変換 次に、これらの変換処理を行うバッファリング回路５，
１５の構成及び動作を説明する。本実施例において、図
１に示したデジタルＶＴＲは記録と再生を同時に行わな
いので、記録側のバッファリング回路５と再生側のバッ
ファリング回路１５は、１個の回路を切り換えて用いる
ことができる。以下この場合の構成及び動作を説明す
る。

【００３２】まず、図４〜図６を参照しながら記録時の
動作について説明する。図４に示すように、バッファリ
ング回路は１フィールドのビデオＲＡＭ（以下「ＶＲＡ
Ｍ」という。）３１、１／３フィールドのＶＲＡＭ３
２、及びこれらのＶＲＡＭ３１，３２に対して書き込み
／読み出し制御を行う第１，第２の書き込み／読み出し
制御回路３３，３４から構成されている。第１の書き込
み／読み出し制御回路３３は、記録時にはフィールド単
位の書き込み処理を行う。また、第２の書き込み／読み
出し制御回路３４は、記録時にはフレーム単位の読み出
し処理を行う。

【００３３】図５（ａ）に、第１の書き込み／読み出し
制御回路３３が生成する書き込み制御信号を示す。この
図のＷｒｉｔｅ１は１フィールドのＶＲＡＭ３１に対す
る書き込み制御信号であり、Ｗｒｉｔｅ２は１／３フィ
ールドのＶＲＡＭ３２に対する書き込み制御信号であ
る。ここで、Ｗｒｉｔｅ１又はＷｒｉｔｅ２がローレベ
ルの時に書き込みが行われる。

【００３４】同様に、図５（ｂ）に、第２の書き込み／
読み出し制御回路３４が生成する読み出し制御信号を示
す。この図のＲｅａｄ１は１フィールドのＶＲＡＭ３１
に対する読み出し制御信号であり、Ｒｅａｄ２は１／３
フィールドのＶＲＡＭ３２に対する読み出し制御信号で
ある。ここでも、Ｒｅａｄ１又はＲｅａｄ２がローレベ
ルの時に読み出しが行われる。

【００３５】図５（ｃ）は、図５（ｂ）においてＲｅａ
ｄ１又はＲｅａｄ２がローレベルの期間を詳細に記載し
たものである。このように、図５（ｂ）のフィールド１
とフィールド２の書き込みデータに対する読み出し制御
信号は８ライン×４サンプルずつ交互にローレベルにな
る。

【００３６】図６に書き込み／読み出しのアドレッシン
グ制御を示す。ここで、実線は第１の書き込み／読み出
し制御回路３３が生成する書き込みアドレスであり、破
線は第２の書き込み／読み出し制御回路３４が生成する
読み出しアドレスである。なお、この書き込み／読み出
しのアドレッシングは、１／３フィールドの単位で見た
場合には、先に提案した映像信号変換装置におけるアド
レッシング（図１８（ａ））の変形である。

【００３７】（２−３）通常再生時のノンインターレー
ス／インターレース変換 次に、図７〜図９を参照しながら通常再生時の動作につ
いて説明する。前記したように、本実施例では、１個の
バッファリング回路を記録時と再生時で切り換えて用い
ているので、図７に示すバッファリング回路の構成は図
４と同じである。ただし、第２の書き込み／読み出し制
御回路３４がフレーム単位の書き込み処理を行い、第１
の書き込み／読み出し制御回路３３がフィールド単位の
読み出し処理を行う点が記録時と相違する。

【００３８】図８（ａ）に、第２の書き込み／読み出し
制御回路３４が生成する書き込み制御信号を示す。この
図のＷｒｉｔｅ１は１フィールドのＶＲＡＭ３１に対す
る書き込み制御信号であり、Ｗｒｉｔｅ２は１／３フィ
ールドのＶＲＡＭ３２に対する書き込み制御信号であ
る。ここで、Ｗｒｉｔｅ１又はＷｒｉｔｅ２がローレベ
ルの時に書き込みが行われる。そして、図示を省略した
が、ここでも図５（ｃ）と同様、フィールド１とフィー
ルド２の書き込みデータに対する書き込み制御信号は８
ライン×４サンプルずつ交互にローレベルになる。

【００３９】図８（ｂ）に、第１の書き込み／読み出し
制御回路３３が生成する読み出し制御信号を示す。この
図のＲｅａｄ１は１フィールドのＶＲＡＭ３１に対する
読み出し制御信号であり、Ｒｅａｄ２は１／３フィール
ドのＶＲＡＭ３２に対する読み出し制御信号である。こ
こでも、Ｒｅａｄ１又はＲｅａｄ２がローレベルの時に
読み出しが行われる。

【００４０】図９に書き込み／読み出しのアドレッシン
グ制御を示す。ここで、実線は第２の書き込み／読み出
し制御回路３４が生成する書き込みアドレスであり、破
線は第１の書き込み／読み出し制御回路３３が生成する
読み出しアドレスである。なお、この書き込み／読み出
しのアドレッシングは、１／３フィールドの単位で見た
場合には、先に提案した映像信号変換装置におけるアド
レッシング（図１７（ｂ））と同じである。

【００４１】このように、本実施例では、走査方式をノ
ンインターレース方式に変換するかインターレース方式
に変換するかに応じて、第１及び第２の書き込み／読み
出し制御回路３３，３４の書み込み／読み出し動作を切
り換えるように構成している。これにより、走査方式の
変換モード毎に書き込み制御回路及び読み出し制御回路
を設ける場合と比較すると、本実施例ではアドレッシン
グ制御を行うためのカウンタ（図示せず）等を共通に用
いることができるので、回路規模を低減できる。

【００４２】（２−４）変速再生時のノンインターレー
ス／インターレース変換 ここでは、変速再生の例として、１／２倍速再生と−１
倍速再生について説明する。

【００４３】図１０（ａ）は、１／２倍速度再生時にバ
ッファリング回路へ入力される映像信号とバッファリン
グ回路から出力される映像信号の関係を示す。ここで
は、フレーム２とフレーム３を１／２倍速で再生したも
のとする。フレーム１とフレーム４，５は通常再生が行
われているので、入力されたフレームからフィールド１
とフィールド２を分離し、出力する。これに対して、１
／２倍速再生時には、同一のフレームを２回ずつ再生す
るので、１回目はフィールド１を２回出力し、２回目は
フィールド２を２回出力する。なお、この図の出力信号
に付した番号の内、前半はフレーム番号、後半はフィー
ルド番号である。すなわち、例えば２−２はフレーム２
のフィールド２を示す。

【００４４】図１１は、フィールド１を２回出力する場
合の書き込み／読み出しのアドレッシング制御を示す。
この場合、１フィールドのＶＲＡＭにフィールド１の映
像信号を区間ｃで書き込むと共に、それを区間ｆ’とｆ
で２回続けて読み出している。

【００４５】この場合の書き込み制御信号は図１２
（ａ）のようになる。これは、図８（ａ）のフィールド
１とフィールド２を入れ換えたものである。また、読み
出し制御信号は図１２（ｂ）のようになる。これは、図
８（ｂ）のＲｅａｄ１を２フィールド期間ローレベルに
し、Ｒｅａｄ２を２フィールド期間ハイレベルにしたも
のである。

【００４６】図１３は、フィールド２を２回出力する場
合の書き込み／読み出しのアドレッシング制御を示す。
この場合、１フィールドのＶＲＡＭにフィールド２の映
像信号を区間ｃで書き込むと共に、それを区間ｆ’とｆ
で２回続けて読み出している。この場合の書き込み制御
信号は図８（ａ）と同じであり、読み出し制御信号は図
１２（ｂ）と同じである。

【００４７】このように、本実施例では、１／２倍速度
再生時には書き込み制御信号を入れ換えるだけでよく、
一方のフィールドの書き込みを禁止する必要はない。図
１０（ｂ）に示すように、−１倍速再生時には、フレー
ムの再生順序を反転すると共に各フレーム内のフィール
ド１とフィールド２の出力順序を反転する。図１４に、
各フレーム内のフィールドの出力順序を反転する場合の
アドレッシング制御を示す。このように、区間ａと区間
ｂでフィールド２の映像信号を書き込み、区間ｄと区間
ｅで読み出す。また、区間ｃでフィールド１の映像信号
を書き込み、区間ｆで読み出す。つまり、フィールド１
とフィールド２の書き込み／読み出しアドレスが図９の
通常再生時と反対になるわけである。この場合の書き込
み／読み出し制御信号を図１５に示す。

【００４８】このように、本実施例では、−１倍速再生
時には書き込み制御信号を入れ換えればよく、読み出し
制御信号は通常再生時と同じでよい。なお、フィールド
１とフィールド２の順序を入れ換えると、画面上で１ラ
インずれた画像になるので、次段のデブロッキング・デ
シャフリング回路のメモリー制御で１ライン下方へずら
すこと等により対応する。

【００４９】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
である。例えば、インターレース方式をノンインターレ
ース方式に変換する場合の書き込み／読み出しのアドレ
ッシング制御は、（１）本願の図１８（ａ）のようにす
る、（２）図１８（ａ）の上半分と下半分を入れ換えて
前記特願平５−２５１７７５号の図５（ａ）のようにす
る、（３）図１８の上２／３と下１／３を入れ換えて前
記特願平５−２５１７７５号の図６（ａ）のようにす
る、等の変形が可能である。

【００５０】同様に、インターレース方式をノンインタ
ーレース方式に変換する場合の書き込み／読み出しのア
ドレッシングは、（１）本願発明の図１１の上半分と下
半分を入れ換えて前記特願平５−２５１７７５号の図５
（ｂ）のようにする、（２）本願発明の図１１の上２／
３と下１／３を入れ換えて前記特願平５−２５１７７５
号の図６（ｂ）のようにする、等の変形が可能である。

【００５１】さらに、ＶＲＡＭの容量を例えば１フィー
ルドと１／２フィールドにし、特願平５−２５１７７５
号の図７のようにアドレッシング制御を行ってもよい。

【００５２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、映像信号をノンインターレース方式からインター
レース方式に変換する装置において、画像メモリの容量
を削減すると共に、インターレース方式に変換され出力
される映像信号のフィールド番号を任意に制御する、例
えば同一のフィールドを繰り返し出力したり、フィール
ド番号を逆転したりすることができる。

【００５３】また、本発明によれば、映像信号の走査方
式変換モードに応じて、第１，第２の書き込み／読み出
し制御回路の動作が切り換わるので、走査方式変換モー
ド毎に書き込み／読み出し制御回路を設ける場合に比較
して、回路規模を削減できる。

【００５４】したがって、本発明をデジタルＶＴＲに適
用した場合、部品点数の削減による小型化、低コスト
化、消費電力の低減が可能になると共に、スロー再生、
逆転再生等が可能になる。

【図面の簡単な説明】

【図１】本発明を適用したデジタルＶＴＲのビデオ信号
処理系の基本構成を示すブロック図である。

【図２】図１のデジタルＶＴＲにおけるバッファリング
回路の動作の概略を示す図である。

【図３】図１のデジタルＶＴＲにおけるバッファリング
回路の動作を信号成分毎に分解して示した図である。

【図４】図１のバッファリング回路の構成及び記録時の
概略動作を示す図である。

【図５】図４のバッファリング回路における書き込み／
読み出し制御信号を示す図である。

【図６】図４のバッファリング回路におけるアドレッシ
ング制御を示す図である。

【図７】図１のバッファリング回路の構成及び通常再生
時の概略動作を示す図である。

【図８】図７のバッファリング回路における書き込み／
読み出し制御信号を示す図である。

【図９】図７のバッファリング回路におけるアドレッシ
ング制御を示す図である。

【図１０】変速再生の例を示す図である。

【図１１】フィールド１を２回出力する場合のアドレッ
シンング制御を示す図である。

【図１２】フィールド１を２回出力する場合の書き込み
／読み出し制御信号を示す図である。

【図１３】フィールド２を２回出力する場合のアドレッ
シンング制御を示す図である。

【図１４】フィールド順序を逆転して出力する場合のア
ドレッシンング制御を示す図である。

【図１５】フィールド順序を逆転して出力する場合の書
き込み／読み出し制御信号を示す図である。

【図１６】従来の一般的な映像信号変換装置の構成を示
すブロック図である。

【図１７】従来の一般的な映像信号変換装置におけるア
ドレッシング制御の一例を示す図である。

【図１８】本出願の発明者が先に提案したアドレッシン
グ制御の一例を示す図である。

【符号の説明】

３１…１フィールドのビデオＲＡＭ、３２…１／３フィ
ールドのビデオＲＡＭ、３３…第１の書き込み／読み出
し制御回路、３４…第２の書き込み／読み出し制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 映像信号の（１＋α）フィールド分の記
   憶容量（ただし、１／３≦α＜１）を有する記憶手段を
   用いて、ノンインターレース方式の映像信号の１フレー
   ムをインターレース方式の映像信号の２フィールドに変
   換する映像信号変換装置において、 ノンインターレース方式の映像信号の内、インターレー
   ス方式の所定のフィールド番号に対応する信号の書き込
   み／読み出しタイミングを制御することにより、インタ
   ーレース方式の映像信号のフィールド番号を制御するこ
   とを特徴とする映像信号変換装置。
2. 【請求項２】 水平方向の所定サンプルと垂直方向の所
   定ラインからなるブロックを単位として書き込み／読み
   出しを行う請求項１記載の映像信号変換装置。
3. 【請求項３】 映像信号の（１＋α）フィールド分の記
   憶容量（ただし、１／３≦α＜１）を有する記憶手段を
   用いて映像信号の走査方式を変換する映像信号変換装置
   において、 前記記憶手段に対してフィールド単位で映像信号の書き
   込み／読み出しを行う第１の書き込み／読み出し制御手
   段と、前記記憶手段に対してフレーム単位で映像信号の
   書き込み／読み出しを行う第２の書き込み／読み出し制
   御手段とを設け、 インターレース方式をノンインターレース方式に変換す
   る場合には、前記第１の書き込み／読み出し制御手段が
   書き込み処理を行うと共に前記第２の書き込み／読み出
   し制御手段が読み出し処理を行い、ノンインターレース
   方式をインターレース方式に変換する場合には、前記第
   ２の書き込み／読み出し制御手段が書き込み処理を行う
   と共に前記第１の書き込み／読み出し制御手段が読み出
   し処理を行うことを特徴とする映像信号変換装置。
4. 【請求項４】 映像信号記録再生装置の記録系と再生系
   に共通に用いるように構成されており、かつ、記録時に
   はインターレース方式をノンインターレース方式に変換
   し、再生時にはノンインターレース方式をインターレー
   ス方式に変換する請求項３記載の映像信号変換装置。