JPH0818799A

JPH0818799A - 画像処理装置

Info

Publication number: JPH0818799A
Application number: JP7102398A
Authority: JP
Inventors: Katsuaki Komatsu; 克明小松; Yuji Tamura; 祐二田村; Hideki Morita; 秀樹森田; Yoshiyuki Ichihara; 美幸市原
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1994-04-26
Filing date: 1995-04-26
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】高速で大量に発生する画像データを効率良く圧
縮してメモリ空間を節約する。【構成】主走査方向、又は副走査方向に連続した画像デ
ータの所定ビット幅を、ビット幅削減回路３−１〜３−
３において削減し、ビット幅を削減した複数のデータを
合成回路４−１〜４−４において合成し、圧縮伸張ＬＳ
Ｉ６においてLempel-Zivの圧縮アルゴリズムを用いて圧
縮し、メモリ７に記憶する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に関し、
特に画像データを記憶する際に効率良く圧縮する技術に
関する。

【０００２】

【従来の技術】近年のファクシミリやデジタル複写機で
は、画像データを記録する半導体メモリや磁気記録媒体
を備え、読み取った画像データを、一回記録するだけで
なく何度も活用するようにしている。この半導体メモリ
や磁気記録媒体に画像データを記録する場合、出来るだ
けデータを圧縮することが望ましい。これは、画像デー
タが膨大なため、圧縮により節約できるメモリコストが
圧縮機能を追加するコストを大幅に上回るからである。

【０００３】圧縮方法としては、可逆圧縮方法と不可逆
圧縮とがあり、不可逆圧縮では、画質の劣化を許容すれ
ば高い圧縮率が得られるが、デジタル複写機等のように
ハードコピーを扱う場合には、文字や写真が混在するた
め可逆圧縮が望ましい。そこで、画像データを圧縮する
ために色々なアルゴリズムが考え出られており、圧縮伸
張処理用のＬＳＩ化もなされている。例えばファクシミ
リで使われるＭＨ（Modified Huffman) やＪＰＥＧなど
ハフマン符号化アルゴリズムやＬＺ（Lempel-Ziv) 方式
などが実用化されている。

【０００４】

【発明が解決しようとする課題】ところで、デジタル複
写機等では、画像データが高速で大量に発生するため、
画像データの圧縮処理速度、データ量に対応する必要が
ある。例えばデジタル複写機では、コピー速度がＡ４サ
イズで毎分60ページ、画素密度16dot/mm, データ幅が８
ビットである場合、データレートはおよそ16Ｍバイト/s
ecになる。この場合、圧縮部の圧縮処理速度が2.0 Ｍバ
イト/secの圧縮用ＬＳＩを使用したときには、８個の圧
縮用ＬＳＩを使用して並列処理をする必要がある。

【０００５】また、データ量の点については、発生した
膨大な画像データを、なるべく効率よくデータを圧縮し
メモリ空間を節約することが望まれる。本発明はこのよ
うな従来の課題に鑑みてなされたもので、高速で大量に
発生する画像データを効率良く圧縮してメモリ空間を節
約することが可能な画像データ圧縮伸張処理装置を提供
することを目的とする。

【０００６】

【課題を解決するための手段】このため、請求項１の発
明にかかる画像処理装置では、読み取った所定ビット幅
の画像データを圧縮して記憶し、記憶したデータを伸張
して復元する画像処理装置において、空間的に連続した
複数の画像データを合成する合成手段と、該合成手段に
より合成されたデータをLempel-Zivの圧縮アルゴリズム
を用いて圧縮する圧縮手段と、該圧縮手段により圧縮さ
れた圧縮データを記憶する記憶手段と、前記合成手段、
圧縮手段を制御する制御手段と、を備えた。

【０００７】請求項２の発明にかかる画像処理装置で
は、前記制御手段により制御されて画像データの所定ビ
ット幅のビット削減幅を設定し、設定されたビット削減
幅に基づいて画像データの所定ビット幅を削減したデー
タに変換して合成手段に出力するビット幅変換手段を備
えた。請求項３の発明にかかる画像処理装置では、合成
手段は、ビット幅変換手段によりビット削減したデータ
のビット削減幅が大きくなるほど、合成するデータ数を
多くして合成後のデータのビット数を所定数とする構成
である。

【０００８】請求項４の発明にかかる画像処理装置で
は、前記制御手段は、画像データの画像種類に応じて原
稿単位で設定された原稿種類信号に基づいて、ビット削
減幅の有無及びビット削減幅を設定するようにビット幅
変換手段を制御する構成である。請求項５の発明にかか
る画像処理装置装置では、前記制御手段は、画像データ
の画像種類に応じて領域単位で設定された領域判別信号
に基づいて、ビット削減幅の有無及びビット削減幅を設
定するようにビット幅変換手段を制御する構成である。

【０００９】請求項６の発明にかかる画像処理装置で
は、前記合成手段において合成する空間的に連続した複
数の画像データを主走査方向に連続した画像データとす
る。請求項７の発明にかかる画像処理装置では、前記合
成手段は、空間的に連続した複数の画像データとして、
副走査方向に連続した画像データを合成するように構成
されている。

【００１０】請求項８の発明にかかる画像処理装置で
は、主走査方向及び副走査方向に連続した画像データを
記憶する第２の記憶手段を備える一方、前記合成手段
は、空間的に連続した複数の画像データとして、第２の
記憶手段に記憶された主走査方向と副走査方向とに連続
した領域の画像データを合成するように構成されてい
る。

【００１１】

【作用】上記の構成によれば、請求項１の発明にかかる
画像処理装置では、合成手段により空間的に連続した複
数のデータが合成され、合成されたデータは圧縮手段に
よりLempel-Zivの圧縮アルゴリズムを用いて圧縮され、
記憶手段に記憶される。このLempel-Zivの圧縮アルゴリ
ズムは、繰り返しデータを圧縮する場合、圧縮率、圧縮
処理速度の点で有利であり、繰り返しデータが多い画像
データには有効であるが、さらに、空間的に連続した複
数の画像データを合成して当該圧縮アルゴリズムで圧縮
することにより、圧縮率、圧縮処理速度がさらに向上す
る。

【００１２】請求項２の発明にかかる画像処理装置で
は、制御手段により制御されてビット幅変換手段は、画
像データの所定ビット幅のビット削減幅を設定する。そ
して画像データは、設定されたビット削減幅に基づいて
所定ビット幅が削減されたデータに変換され、合成手段
に出力される。このようにビット幅を削減して合成する
ので、さらに圧縮率、圧縮処理速度がさらに向上する。

【００１３】請求項３の発明にかかる画像処理装置で
は、ビット幅変換手段によりビット削減したデータのビ
ット削減幅が大きくなるほど、合成するデータ数が多く
なる。また、合成されるビット数を一定とするため、処
理が簡易である。請求項４の発明にかかる画像処理装置
では、原稿種類信号に基づいて、画像データの所定ビッ
ト幅のビット削減幅が設定され、原稿が例えば文字等の
ような原稿である場合には、２値化しても画質に影響を
与えず、圧縮率を大きくすることが出来る。また、原稿
が例えば写真等のように中間調画像データを含む原稿で
ある場合には、圧縮率を小さくして画質劣化を小さくす
ることが可能となる。このように原稿の種類を選択する
ことにより、階調に応じた圧縮率を選択することが可能
となる。

【００１４】請求項５の発明にかかる画像処理装置で
は、領域判別信号に基づいて画像データの所定ビット幅
のビット削減幅が設定され、例えば同じ原稿に文字と写
真が混在している場合でも、画質劣化を小さくして圧縮
することが可能となる。請求項６の発明にかかる画像処
理装置では、画像データは主走査方向に連続したデータ
であり、時間的に連続したデータであるので、順に合成
すればよく、データ並べ換え用のメモリを特に備えなく
てもすむ。

【００１５】請求項７の発明にかかる画像処理装置で
は、画像データは副走査方向に連続したデータであり、
記憶手段が必要となってくるものの、副走査方向の画像
データが同方向に移動しつつ捉えられるため、副走査方
向の画質は、静止状態で捉えられる主走査方向の画質に
比較して劣っており、圧縮率を大きくしても画質劣化の
影響が小さく、圧縮率を高めることができる。

【００１６】請求項８の発明にかかる画像処理装置で
は、主走査方向と副走査方向とに連続して面状になった
領域の画像データを１ブロックとして画像データが合成
されるが、これらの画像データは同じ値になる確率が高
くなる。したがって、同じ値が連続している方が圧縮率
が高くなるという特性を有するLempel-Zivの圧縮アルゴ
リズムを用い、前記画像データを圧縮することにより、
圧縮率をさらに向上させることが可能となる。

【００１７】

【実施例】以下、本発明の実施例を図１〜図13に基づい
て説明する。まず、本発明による第１実施例について説
明する。図１は第１実施例の画像処理装置のブロック図
であり、この画像処理装置は、例えばファクシミリ、デ
ジタル複写機等のように、読み取った所定ビット幅のデ
ジタル画像データを圧縮して記憶し、記憶したデータを
伸張して再生する装置である。尚、ここでは、空間的に
連続したデータとして主走査方向に連続したデータを扱
うものとする。

【００１８】図１において、入出力制御回路１は、画像
データを記憶する場合には、例えばファクシミリやデジ
タル複写機で読み取られた画像データをデータ幅変換部
２へ出力し、また画像データを再生する場合には、デー
タ幅変換部２からのデータを、例えばファクシミリやデ
ジタル複写機へ出力する回路である。データ幅変換部２
は、ビット削減回路３−１〜３−３と、合成回路４−１
〜４−４と、切り換えスイッチ５と、によって構成され
ている。

【００１９】ビット削減回路３−１〜３−３は、８ビッ
トデータのビット幅を削減して、夫々、４，２，１ビッ
トに可逆的に変換する回路であり、例えばルックアップ
（lookup）テーブルを記憶したＳＲＡＭで構成されてい
る。尚、画像データは直接合成回路４−１に入力される
か、あるいは、ビット削減幅の設定により、ビット削減
回路３−１〜３−３のいずれか１つが選択される。図２
は、８ビットデータを４ビットデータに変換するビット
削減回路３−１を示し、ＳＲＡＭ１１に４ビットの変換
データを予め書き込んでおく。そして８ビットデータが
画像クロック信号に基づいて入力されると、入力データ
に対応するアドレスから読み出されたデータが４ビット
の変換データとして出力される。また、図３は、８ビッ
トの入力データ（IN-DATA)を、２ビットの出力データ
（OUT-DATA) に変換する場合のビット幅削減の例を示
し、例えば８ビットの入力データが「６３」以下である
時は、２ビットのデータとして「０」が出力される。こ
のビット削減回路３−１〜３−３がビット幅変換手段に
相当する。

【００２０】合成回路４−１は、圧縮時に２つの８ビッ
ト画像データをそのまま合成する回路であり、合成回路
４−２は、圧縮時にビット削減回路３−１により４ビッ
トに削減された画像データを４つ纏めて16ビットデータ
に合成する回路であり、合成回路４−３は、圧縮時にビ
ット削減回路３−２により２ビットに削減された画像デ
ータを８つ纏めて16ビットデータに合成する回路であ
り、合成回路４−４は、圧縮時にビット削減回路３−３
により１ビットに削減された画像データを16個纏めて16
ビットデータに合成する回路である。尚、合成回路４−
１〜４−４は、伸張時には逆の動作をする可逆的な回路
である。

【００２１】尚、ビット削減幅が設定されると、それに
応じて一義的に合成回路も決定される。図４は、例えば
２ビットデータ合成用の合成回路４−３の構成を示す。
図４において、合成回路４−３は、１６個のＤ−フリッ
プフロップ回路１２−１〜１２−８で構成され、入力画
像クロックに同期して入力されたビット＃０、＃１のデ
ータを、纏めてＤ０〜Ｄ15の16ビットデータに合成して
出力する。他の合成回路も同様の回路構成となってい
る。

【００２２】この合成回路４−１〜４−４が合成手段に
相当する。ビット削減回路３−１〜３−３、及び合成回
路４−１〜４−４の切り換えは、制御ＣＰＵ８が切り換
えスイッチ５を制御することにより行われる。圧縮伸張
ＬＳＩ６は、選択された合成回路４−１〜４−４から出
力された16ビット出力データのいずれかを圧縮し、伸張
処理時、メモリ７に記憶されたデータを伸張する回路で
あり、圧縮手段に相当する。

【００２３】この圧縮・伸張方法には、Lempel-Zivの圧
縮アルゴリズムを用いる（特開平３−６８２１９号公報
等参照）。このアルゴリズムでは、入力された文字列を
過去に処理した文字列と比較し、一致する最長を求めて
符号化することにより圧縮が行われる。また、このアル
ゴリズムでは、データ列の繰り返しに注目して圧縮が行
われるため、繰り返しデータが多い場合には、圧縮率が
向上するという利点がある。

【００２４】圧縮伸張ＬＳＩ６では、実際に入力された
バス幅分のデータが１つの「文字」に対応する。画像デ
ータは、空間的に隣接しているため、互いに相関してい
る可能性が高い。このため、１画素分のデータをそのま
ま「文字」として扱う場合よりも、複数画素分のデータ
を合成し、このLempel-Zivの圧縮アルゴリズムを用いて
圧縮したほうが、効率よく圧縮できる。

【００２５】尚、圧縮伸張ＬＳＩ６には、16ビットデー
タを一括し圧縮・伸張するように構成されたもの、ある
いは16ビットデータを８ビットデータ単位で圧縮・伸張
するように構成されたものがあり、いずれのものを使用
してもよい。一般的には、Lempel-Zivの圧縮アルゴリズ
ムによる圧縮・伸張は８ビット単位で行われており、後
者のものでは、効率化のためにデータの入出力を16ビッ
トで行うようにしたものである。

【００２６】メモリ７はこの圧縮されたデータを記憶す
る。このメモリが記憶手段に相当する。制御ＣＰＵ８
は、入出力制御回路１、圧縮伸張ＬＳＩ６、メモリ８を
制御すると共に、入力された原稿種類信号に基づいて切
り換えスイッチ５を制御し、ビット削減回路３−１〜３
−３、及び合成回路４−１〜４−４を選択する。尚、こ
の原稿種類信号は、例えばデジタル複写機で読み取る原
稿が文字主体の原稿であるのか、写真等のように中間調
画像を含む原稿であるのかを指示するための信号であっ
て、例えば複写機の操作ボタンを通して人が設定して入
力される信号である。この制御ＣＰＵ８が制御手段に相
当する。

【００２７】次に圧縮処理について説明する。例えばフ
ァクシミリやデジタル複写機において、画像は高速で読
み取られ、図５に示すように、１ページ毎の垂直同期信
号、１ライン毎の水平同期信号に同期した記録すべき８
ビットの画像データが入出力制御回路１に入力される。
尚、この画像データは、主走査方向に連続した画像デー
タであり、画像データが８ビットであれば、２５６階調
の画像を記録することができる。

【００２８】一方、制御ＣＰＵ８には、複写機の操作ボ
タンを通して原稿種類信号が入力される。この原稿種類
信号に基づいて、データ幅変換部２では、入力した８ビ
ットの画像データのビット幅を、１，２，４ビットデー
タのいずれに削減するのか、あるいは削減しないのかが
設定される。原稿種類についていえば、例えば新聞等の
ように文字主体の原稿であれば、ビット削減幅７を選択
して８ビットデータを１ビットデータに変換し、画像デ
ータを２値化する。このような原稿であれば２値化して
も画質の劣化は少なく、圧縮率（＝元のデータ量／圧縮
後のデータ量）も高くなる。この場合には、切り換えス
イッチ５により、ビット削減回路３−３及び合成回路４
−４が選択される。

【００２９】一方、ビット削減幅を大きくして８ビット
（２５６階調）を１ビットに変換すると中間調が保存さ
れず、画質の劣化が発生してしまう。従って、原稿が例
えば写真等のように中間調を保存すべき原稿であると判
断された場合には、中間調をできるだけ保存し、画質の
劣化が発生しないように、ビット削減幅を小さくして８
ビットデータをそのまま、あるいは４ビットデータへ変
換するようにする。また、原稿の画像データが例えば 2
56階調であれば、この画像を表現するには１画素あたり
８ビットが必要となるためビット削減幅を０とし、原稿
の画像データが16階調であれば、１画素あたり４ビット
で画像を表現できるので、１画素あたりのビット削減幅
を４とする。

【００３０】ビット削減幅が０である場合には、ビット
削減回路を介さないように合成回路４−１が選択され
る。これにより８ビットの画像データが合成回路４−１
に入力され、２つの８ビットデータが合成されて16ビッ
トデータになる。同様にしてビット削減幅を４である場
合には、ビット削減回路３−１及び合成回路４−２が一
義的に決定される。

【００３１】このように、原稿種類、階調によってビッ
ト削減幅が決定されるが、合成後のデータのビット数は
16ビットであるので、ビット削減幅が大きいほど、合成
するデータ数も多くなる。次に、図６（Ａ）、（Ｂ）に
基づいて、空間的に連続した画素の８ビットの画像デー
タを２ビットデータに変換し、16ビットデータに合成す
る場合について説明する。

【００３２】図６（Ａ）において、主走査方向又は副走
査方向に連続した各画素の８ビットからなる画像データ
は、ビット削減回路３−２でビット幅が削減され、２ビ
ットデータに変換される。そしてこの２ビットデータ
が、（Ｂ）に示すような16ビットデータに合成される。
そのタイミングチャートを図７に示す。データ幅変換部
２に入力された１行分の画像データは入力画像クロック
信号に同期して入力され、２ビットデータに変換され
る。その後、８画素分の画像データが纏められて16ビッ
トデータに合成される。この合成された16ビットデータ
は、出力画像クロックに同期して切り換えスイッチ５を
介して圧縮伸張ＬＳＩ６に出力される。

【００３３】圧縮伸張ＬＳＩ６では、ＬＺの圧縮アルゴ
リズムで16ビットのデータ列に符号化される。尚、16ビ
ットデータを８ビットデータ単位で圧縮・伸張するよう
に構成された圧縮伸張ＬＳＩ６では、入力された16ビッ
トデータが８ビット毎に圧縮される。圧縮伸張ＬＳＩ６
における変換速度は、入力されるデータの内容に対して
略一定であるから、データを合成することにより画像デ
ータの見掛けの変換速度が向上する。例えば圧縮伸張Ｌ
ＳＩの処理速度が最高で10ＭWord/sである場合、データ
の合成を行わないときには、画像データを毎秒10Ｍ（メ
ガ）画素しか処理できないが、合成を行えば画像データ
が 256階調のままでも毎秒20Ｍ画素の処理が可能にな
る。

【００３４】この符号化されたデータはメモリ７に記憶
される。尚、画像データを再生する場合、圧縮処理時と
逆の流れになり、メモリ７に記憶したデータを圧縮伸張
ＬＳＩ６で伸張処理し、データ幅変換部２で元の画像デ
ータを復元して入出力回路１から出力する。かかる構成
によれば、空間的に連続した所定ビット幅の画像データ
のビット幅を削減し、該データを16ビットデータに合成
してからLempel-Zivの圧縮アルゴリズムを用いて圧縮を
行うことにより、同じ圧縮アルゴリズムを用いた場合よ
りも圧縮率を向上させることが出来、高速で大量に発生
する画像データが効率よく圧縮され、メモリ空間を節約
することが出来る。そして実効的な処理速度も向上し、
圧縮にかかる時間を短くすることができ、低速ではある
ものの安価なメモリを使用できるという効果も得られ
る。

【００３５】また、空間的に連続した複数の画像データ
として、主走査方向に連続した画像データを処理するの
で、ラインメモリを用いずに圧縮を行うことが出来る。
そして、主走査方向の画像は、静止状態で捉えられるた
め、圧縮率は小さくなるものの、良好な画質を得ること
ができる。また、原稿種類を判別してビット削減幅を設
定することにより、写真等のような中間調原稿ではビッ
ト削減幅が少なくなり文字原稿ではビット削減幅が大き
くなって画質の劣化を抑えることが出来、文字原稿の場
合には圧縮率が向上する。

【００３６】尚、本実施例では、制御ＣＰＵ８に入力さ
れる原稿種類信号に応じてビット削減幅を設定するよう
にしたが、読み取る領域の画像に応じてビット削減幅を
設定するようにしてもよい。例えば、図８に示すよう
に、文字が主として記載されている領域を読み取ってい
る時には、ビット削減幅が大きくなるように設定し、写
真領域を読み取っているときには、ビット削減幅が小さ
くなるように設定する。

【００３７】このようにするには、制御ＣＰＵ８に領域
判別信号を入力し、領域判別信号に応じてビット削減回
路３−１〜３−３、合成回路４−１〜４−４を選択す
る。これにより同じ原稿に文字と写真が混在している場
合でも、文字領域、画像領域に応じた圧縮率となり、画
質劣化を小さくして圧縮することが出来る。また、本実
施例では、空間的に連続した複数の画像データを、主走
査方向に連続した画像データとしたが、これに限らず、
副走査方向に連続した画像データとすることもできる。

【００３８】但し、このようにするためには、ラインメ
モリを備える必要がある。圧縮するデータの走査方向に
ついていえば、副走査方向の画像データは同方向に移動
しつつ捉えられるので、このときの画質は、主走査方向
の画質よりも劣るものの、その分、圧縮率を大きくして
も画質劣化の影響が小さい。即ち、空間的に連続した画
像データを副走査方向に連続した画像データとして、画
質に応じた圧縮率とすることにより、圧縮率をより向上
させることができる。

【００３９】次に第２実施例について説明する。このも
のは、さらに圧縮率を向上させるため、空間的に連続し
た複数の画像データとして、連続する主走査方向のｎ画
素（ｎ≧２）、及び連続する副走査方向のｍライン（ｍ
≧２）からなるｎ×ｍのブロックの画像データを圧縮単
位とするようにしたものである。

【００４０】図９は、第２実施例の画像処理装置のブロ
ック図である。尚、第１実施例の図１と同一要素のもの
については同一符号を付して説明は省略する。図９にお
いて、ＦＩＦＯ（first-in-first-out) ９は、主走査方
向の画像データを記憶するラインメモリとして合成回路
４−１〜４−４に接続された第２の記憶手段である。圧
縮単位をｎ×ｍのブロックとするには、１ライン分のｎ
個の画像データを記憶するＦＩＦＯ９を、（ｍ−１）ラ
イン分備えるようにする。

【００４１】副走査方向のライン数ｍを２、圧縮単位を
ｎ×２のブロックとして、１ビットデータ合成用の合成
回路４−４の回路構成例を図１０に示す。図10におい
て、合成回路４−４のＦＦ１３−０〜１３−１５は、デ
ータ合成用のＤ−フリップフロップ回路である。これら
のＦＦ１３−０〜１３−１５には、入力画像クロックが
入力される。

【００４２】ＦＩＦＯ９のＲＲＳＴ端子、ＷＲＳＴ端子
は、夫々、読み出し用、書き込み用アドレスカウンタの
クリア端子であり、ＲＲＳＴ端子には、水平同期信号が
入力され、ＷＲＳＴ端子には、ＦＦ１３−１６により１
クロック遅延した水平同期信号が入力される。ＷＲＳＴ
端子に入力された信号レベルがＬｏｗレベルのとき、Ｆ
ＩＦＯ９は書き込み用アドレスカウンタをクリアし、Ｈ
ｉレベルになったときからこのアドレスカウンタをイン
クリメントしつつ、順次、入力データを書き込む。同様
にして、ＲＲＳＴ端子に入力された信号レベルがＬｏｗ
レベルのとき、ＦＩＦＯ９は読み出し用アドレスカウン
タをクリアし、Ｈｉレベルになったときからこのアドレ
スカウンタをインクリメントしつつ、順次、入力データ
を読み出す。

【００４３】ＦＩＦＯ９のＩＮ端子、ＣＫ端子には、夫
々、ＦＦ１３−０のＱ端子出力、入力画像クロックが入
力される。そして、ＦＩＦＯ９は、画像データを、入力
画像クロックの１クロック毎に順次、ＦＦ１３−１に出
力する。次に動作を説明する。尚、ここでは、圧縮時に
１ビットデータを16ビットデータに合成する場合につい
て説明するが、伸張時は、これとは逆の動作になる。

【００４４】１ビットデータを16ビットデータに合成す
るときは、まず、切り換えスイッチ５によりビット削減
回路３−３，及び合成回路４−４が選択される。そし
て、最初の水平同期信号がＨｉレベルに立ち上がったと
き、主走査方向である第１ラインの連続した８ビットの
画像データ１，３，・・・が入力画像クロックの１クロ
ック毎に、順次、ビット削減回路３−３に入力されて１
ビットの画像データに変換され、合成回路４−４のＦＦ
１３−０に入力される。

【００４５】一方、ＦＩＦＯ９では、第１ラインの画像
データ１がＦＦ１３−０に入力されてから１クロック後
にＷＲＳＴ端子の信号レベルがＨｉレベルとなり、ＦＦ
１３−０から１クロック後に出力された画像データ１が
ＦＩＦＯ９に書き込まれ、書き込み用アドレスカウンタ
がインクリメントされる。同様にして、第１ラインの画
像データ３，５，・・・は、画像データ１に続いてＦＦ
１３−０に入力され、ＦＦ１３−０に第１ラインの画像
データがすべて入力されたとき、水平同期信号はＬｏｗ
レベルに立ち下がり、その１クロック後に、第１ライン
の画像データがすべてＦＩＦＯ９に記憶され、ＦＩＦＯ
９のＷＲＳＴ端子の信号レベルがＬｏｗレベルとなって
書き込み用アドレスカウンタがクリアされる。

【００４６】次に、第２ライン用の水平同期信号がＨｉ
レベルに立ち上がったとき、ＦＦ１３−０には、順次、
第２ラインの画像データ２，４，・・・が入力される。
それと同時にＦＩＦＯ９のＲＲＳＴ端子もＨｉレベルと
なり、読み出し用のアドレスカウンタがインクリメント
されつつ、順次、第１ラインの画像データ１，３，・・
・が読み出され、ＦＦ１３−１に入力される。

【００４７】このようして、第１ラインの画像データ
１，３，５，・・・は、１クロック毎に順次、ＦＦ１３
−１→１３−３、・・・、ＦＦ１３−１５に入力され、
第２ラインの画像データ２，４，・・・も、１クロック
毎に順次、ＦＦ１３−０→１３−２→・・・→１３−１
４に入力される。第１ラインの画像データ１は、ＦＦ１
３−１５から出力されたとき、Ｄ１５にセットされ，第
２ラインの画像データ２は、ＦＦ１３−１４から出力さ
れたとき、Ｄ１４にセットされる。同様にして、第１ラ
インの画像データ３，５，・・・，１５は、順次、Ｄ１
３，・・・，Ｄ１にセットされ、第２ラインの画像デー
タ２，４，・・・，１６は、順次、Ｄ１２，・・・，Ｄ
０にセットされる。

【００４８】そして、夫々、Ｄ０〜Ｄ１５に第１ライ
ン、第２ラインの画像データが８個ずつ、すべてセット
されたとき、図11に示すように、出力画像クロックがＨ
ｉレベルとなり、このデータが、合成回路４−４から、
切り換えスイッチ５を介して圧縮伸張ＬＳＩ６に出力さ
れる。従って、圧縮伸張ＬＳＩ６には、図12（Ａ）に示
すように配列された画像データが、図12（Ｂ）に示すよ
うなデータ構造となって入力される。

【００４９】かかる構成によれば、同じ値となる確率が
高い主走査方向に連続するｎ画素及び副走査方向に連続
するｍラインの面状の画像データをｎ×ｍのブロックと
して合成し、これを圧縮単位とすることにより、繰り返
しデータが多くなるので、Lempel-Zivの圧縮アルゴリズ
ムによる圧縮の圧縮率を、さらに向上させることができ
る。

【００５０】尚、第２実施例では、２ライン分をまとめ
て１６ビットデータに合成し、圧縮伸張ＬＳＩ６に出力
するようにしたが、これに限らず、４画素×４ライン、
２画素×８ラインで実現することができ、また、８ビッ
トデータを２ビットデータに変換する場合には、４画素
×２ライン、２画素×４ラインとしてもよい。例えば、
４画素×４ラインで実現する場合には、合成回路４−２
を用いてラインメモリとしてのＦＩＦＯを３つ備える。
尚、合成回路４−２では、Ｄ−フリップフロップ回路が
４列×４ラインとして構成される。そして、第１ライン
から第３ラインまでの画像データを３つのＦＩＦＯに記
憶し、各ラインの画像データが、１クロック毎に各ライ
ンのＤ−フリップフロップ回路に、順次、並行して入力
されるようにする。

【００５１】このように、ラインメモリが必要となって
くるものの、圧縮単位をできるだけ正方形に近いブロッ
クとした方が、全ビット値が同じ値になる確率が高くな
り、圧縮率が向上する。次に、第３実施例について説明
する。このものは、圧縮したデータを、さらにデータ幅
を変換するようにしたものである。

【００５２】第３実施例を示す図13において、圧縮伸張
ＬＳＩ６から出力された16ビットデータを、さらにデー
タ幅変換部21で32ビットデータに変換してメモリである
例えばＤＲＡＭモジュール22に記憶する。このようにす
れば、例えば画像データレートが20ＭHzの場合は画像デ
ータ周期は50nsであるがメモリの書き込み周期は 200ns
で良いことになり、安価な低速メモリを使用することが
できるという効果が得られる。

【００５３】

【発明の効果】以上説明したように、請求項１の発明に
かかる画像処理装置では、空間的に連続した複数の画像
データを合成してLempel-Zivの圧縮アルゴリズムで圧縮
することにより、高い圧縮率が得られ、メモリ空間を節
約でき、さらに実効的な処理速度が向上し、圧縮にかか
る時間を短くすることが出来る。

【００５４】請求項２の発明にかかる画像処理装置で
は、画像データを、所定ビット幅を削減したデータに変
換して合成することにより、圧縮率、圧縮処理速度をさ
らに向上させることが出来る。請求項３の発明にかかる
画像処理装置では、ビット削減幅が大きくなるほど、合
成するデータ数が多くなり、圧縮率を高くすることが出
来る。

【００５５】請求項４の発明にかかる画像処理装置で
は、原稿種類信号に基づいてビット幅が削減されるの
で、原稿が例えば文字等のような原稿である場合には、
画質に影響を与えずに圧縮率を向上させることが出来、
原稿が例えば写真等のように中間調画像データを含む原
稿である場合には、圧縮する際に画質劣化を小さくする
ことが出来、したがって原稿の種類を選択して階調に応
じた圧縮率を選択することが出来る。

【００５６】請求項５の発明にかかる画像処理装置で
は、領域判別信号に基づいて画像データの所定ビット幅
のビット幅が削減されるので、例えば同じ原稿に文字と
写真が混在している場合でも、画質劣化を小さくして圧
縮することが出来る。請求項６の発明にかかる画像処理
装置では、画像データを主走査方向に連続したデータと
することにより、順次、圧縮していけばよいので、メモ
リを使用せずに圧縮処理を行うことが出来る。

【００５７】請求項７の発明にかかる画像処理装置で
は、画像データを副走査方向に連続したデータとするこ
とにより、圧縮率がさらに向上する。請求項８の発明に
かかる画像処理装置では、同じ値となる確率が高い主走
査方向と副走査方向とに連続して面状となった領域の画
像データを合成して圧縮するようにしたので、圧縮率を
さらに向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示すブロック図。

【図２】図１のビット削減回路の構成例を示す説明図。

【図３】図１のビット削減の例を示す説明図。

【図４】図１の２ビットデータ合成用の合成回路の構成
例を示す回路図。

【図５】画像データが入力される時のタイミングチャー
ト。

【図６】図１のデータ合成の説明図。

【図７】図１の圧縮処理時の動作を示すタイミングチャ
ート。

【図８】画像判別の説明図。

【図９】第２実施例の構成を示す図。

【図10】図９の１ビットデータ合成用の合成回路の構成
例を示す回路図。

【図11】図９のデータ合成の説明図。

【図12】図９の圧縮処理時の動作を示すタイミングチャ
ート。

【図13】第３実施例の構成を示す図。

【符号の説明】１入出力制御回路２データ幅変換部３−１〜３−３ビット削減回路４−１〜４−４合成回路６圧縮伸張処理ＬＳＩ７メモリ８制御ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (72)発明者市原美幸東京都八王子市石川町2970番地コニカ株式会社内

Claims

【特許請求の範囲】

【請求項１】読み取った所定ビット幅の画像データを圧
縮して記憶し、記憶したデータを伸張して復元する画像
処理装置において、空間的に連続した複数の画像データを合成する合成手段
と、該合成手段により合成されたデータをLempel-Zivの圧縮
アルゴリズムを用いて圧縮する圧縮手段と、該圧縮手段により圧縮された圧縮データを記憶する記憶
手段と、前記合成手段、圧縮手段を制御する制御手段と、を備え
たことを特徴とする画像処理装置。
【請求項２】前記制御手段により制御されて画像データ
の所定ビット幅のビット削減幅を設定し、設定されたビ
ット削減幅に基づいて画像データの所定ビット幅を削減
したデータに変換して合成手段に出力するビット幅変換
手段を備えたことを特徴とする請求項１に記載の画像処
理装置。
【請求項３】合成手段は、ビット幅変換手段によりビッ
ト削減したデータのビット削減幅が大きくなるほど、合
成するデータ数を多くして合成後のデータのビット数を
所定数とする構成であることを特徴とする請求項２に記
載の画像処理装置。
【請求項４】前記制御手段は、画像データの画像種類に
応じて原稿単位で設定された原稿種類信号に基づいて、
ビット削減幅の有無及びビット削減幅を設定するように
ビット幅変換手段を制御する構成であることを特徴とす
る請求項２又は請求項３に記載の画像処理装置。
【請求項５】前記制御手段は、画像データの画像種類に
応じて領域単位で設定された領域判別信号に基づいて、
ビット削減幅の有無及びビット削減幅を設定するように
ビット幅変換手段を制御する構成であることを特徴とす
る請求項２又は請求項３に記載の画像処理装置。
【請求項６】前記合成手段において合成する空間的に連
続した複数の画像データを主走査方向に連続した画像デ
ータとすることを特徴とする請求項１〜請求項５のいず
れかに記載の画像処理装置。
【請求項７】前記合成手段は、空間的に連続した複数の
画像データとして、副走査方向に連続した画像データを
合成するように構成されたことを特徴とする請求項１〜
請求項５のいずれかに記載の画像処理装置。
【請求項８】主走査方向及び副走査方向に連続した画像
データを記憶する第２の記憶手段を備える一方、前記合成手段は、空間的に連続した複数の画像データと
して、第２の記憶手段に記憶された主走査方向と副走査
方向とに連続した領域の画像データを合成するように構
成されたことを特徴とする請求項１〜請求項５のいずれ
かに記載の画像処理装置。