JP3227236B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、予測符号化を扱う画像
処理装置に関するものである。

【０００２】

【従来の技術】新しい画像通信サービスとして、画像デ
ータベース検索、オーディオグラフィックコンファレン
スなどに代表されるソフトコピー通信が注目をあびてい
る。ソフトコピー通信とは利用者の目の前のディスプレ
イを利用して情報を表示するものであり、情報の再生、
消去、編集等の加工が容易で、全体画像の早期把握を目
的とした階層的表現にも適している。

【０００３】これまで、２値画像の標準符号化方式とし
てはＭＨ、ＭＲ、ＭＭＲ方式があり、ハードコピー通信
であるファクシミリ用に広く利用されてきている。しか
し、これらの符号化方式は画像を上から下へ逐次的（シ
ーケンシャル）に符号化、伝送するものであり、階層的
（プログレッシブ）な表示をともなうソフトコピー通信
の符号化方式としては適当でない。また、テキスト、グ
ラフなどの通常のオフィス画像を対象として設計されて
いるため、さまざまな画像が蓄積されると考えられるデ
ータベースに対する適応性は十分とはいえない。そこ
で、早期段階で概略画像を送り、その後徐々にその画質
を向上させるプログレッシブビルドアップに適した階層
的伝送方法に関する標準化と、それに適し、かつ広範囲
の画像に適応する符号化方式の標準化の必要性が認識さ
れるようになってきた。

【０００４】ＪＢＩＧ（Ｊｏｉｎｔ Ｂｉ−ｌｅｖｅｌ
Ｉｍａｇｅ Ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏ
ｕｐ）で標準化の対象となっている符号化方式は、この
ような階層画像を算術符号化を用いて効率良く符号化す
るものである。

【０００５】

【発明が解決しようとする課題】しかしながら、ＪＢＩ
Ｇにおいて提案された符号化方式は、コンピュータのソ
フトウェアによるアルゴリズムを規定するものであっ
て、実際にその手順をハードウェアにより実現する際の
具体的構成は考えられていなかった。

【０００６】本発明は上記問題点に鑑みて成されたもの
であり、ＪＢＩＧ階層符号化の様に、符号化対象となる
画像の低解像度の画像をも参照画素の一部とし算術符号
化する構成において、この様な符号化アルゴリズムを利
用した効率的な算術符号化を行える様にすることを目的
とする。

【０００７】具体的には、上記算術符号化の際に参照す
る予測状態メモリのアクセスを効率良く行える様にする
ことを目的とする。

【０００８】

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】本発明の他の目的及び構成は、以下の図面
に基づく説明から明らかになるであろう。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１の画像処理装置によれば、同一画像
を複数解像度で表すための階層的符号化データを生成す
る画像処理装置であって、最低解像度以外の解像度の画
像データを符号化するに際し、各符号化対象画素に対
し、該符号化対象画素の周囲画素群（例えば実施例の高
解像度画素２０１〜２０６に相当）の値と、該符号化対
象画素を含む画素群を複数画素からなるブロック（同じ
く２分の１に縮小するための基となる画素群であり、図
７における各２×２画素領域に相当）に分割して各１画
素に縮小して得られる縮小画素群（同じく低解像度画素
２０７〜２１０に相当）の値とを参照アドレスとして、
予測状態メモリ（同じく予測状態記憶部１０３に相当）
にアクセスし、該メモリ内の記憶情報に基づく算術符号
化を行う算術符号化手段（同じく算術符号器１２に相
当）を備え、前記予測状態メモリを、前記符号化対象画
素の前記ブロックにおける画素位相（同じく図７におけ
るＰｈａｓｅ０〜Ｐｈａｓｅ３の４位相に相当）に応じ
た複数個のメモリバンク（同じく予測状態メモリ３０７
〜３１０に相当）で構成し、前記算術符号化にて、前記
符号化対象画素単位に、対応する前記画素位相に応じた
１つのメモリバンクを選択してアクセスする様に切り替
え制御すること（同じく図５の位相検知回路等を含む動
作に相当）を特徴とする。

【００１５】

【００１６】

【００１７】

【００１８】

【実施例】図１に本発明の実施例の画像処理装置の全体
構成を示す。

【００１９】図１において、１はＣＣＤラインセンサや
エリアセンサにより構成されるイメージリーダ等の画像
入力部、２は入力された画素データを遅延するために用
いられるＦＩＦＯで構成されるラインメモリ、３は入力
された数ライン分の多値の画素データに基づき、いわゆ
る２値化誤差を保存する方式の２値化を行う２値化部、
４は２値化部３により誤差データを保存する際に、その
誤差データを一時記憶するために用いられるＦＩＦＯで
構成される誤差メモリ、５は２値化されたデータをシリ
アル／パラレル変換する変換器、６は２値化されたデー
タを少なくとも１画面分記憶するフレームメモリ、７は
後述のＳＢｕｓから制御され、フレームメモリの書き込
み、読み出しを制御するフレームメモリコントローラ、
８はレーザープリンタ、インクジェットプリンタ等で構
成される画像出力部９を制御するプリンタコントローラ
である。１０は以上２〜８より構成される２値化処理機
能を持つボード（基板）である。

【００２０】１２はフレームメモリ１３、１４からのデ
ータに基づきＳＢｕｓ１１へ出力するデータを作成する
拡大部、１３、１４は互いに異なる解像度の画素データ
を記憶するフレームメモリ、１５、１６はパラレル／シ
リアル変換器、１７、１８は数ライン分の画素データを
遅延するために用いられるＦＩＦＯで構成されるライン
メモリ、１９はフレームメモリ１３、１４の読み書き
や、符号化／復号化の際に必要な同期信号を発生するシ
ンクジェネレータ、２０は後述の画像縮小及び符号化／
復号化を行う圧／伸部、２１は符号化されたデータを記
憶するための符号バッファ、２２は以上１２〜２１より
構成される圧縮伸長機能を持つボード（基板）である。

【００２１】ボード１０、２２は、例えば、ホストコン
ピュータの拡張スロットに挿入することによりＳＢｕｓ
１１に接続される。

【００２２】２３はＳＢｕｓ１１を制御するＳＢｕｓコ
ントローラ、２４はホストコンピュータのＭＰＵ、２５
はディスプレイ２６に表示される画像データを１画面分
記憶するフレームバッファである。

【００２３】図２に圧／伸部２０の構成を示す。

【００２４】図２において、５０、５１は夫々画素デー
タを所定量保持するための画素バッファで、夫々ＦＩＦ
Ｏ１７、１８より画素データが入力される。５２は入力
された画素データを所定の縮小率（本実施例では１／２
の解像度）に縮小するための縮小部、５３はＡバンク画
素バッファ５０、Ｂバンク画素バッファ５１からの画素
データを低解像度画素データと高解像度画素データに分
けて出力するマルチプレクサ、５４はマルチプレクサ５
３からの画素データに基づいて算術符号化を行い、ある
いは符号バッファ２１からの符号データを復号してＰ／
Ｓ部１５、１６又はＦＩＦＯ１７、１８へ復号データを
出力する算術符号化／復号化部である。

【００２５】図３に算術符号化／復号化部５４の構成を
示す。

【００２６】図３において、１０３は低解像度参照画素
データ１００と高解像度参照画素データ１０１に応じて
予め定められた予測状態を出力する予測状態記憶部、１
０５は算術符号／復号器１１２からのデータに応じて予
測状態の更新データ１０４を出力する予測状態更新部、
１０７は注目画素データ１０２とＭＰＳ（優勢シンボ
ル）１０６との排他的論理和をとるＥｘ−ＯＲ回路、１
０９は予測状態記憶部１０３からの予測データに応じて
算術符号／復号のためのパラメータ１１１を発生するパ
ラメータ発生器、１１２は算術符号／復号を行う符号／
復号器、１１４〜１１６は夫々符号／復号選択信号に応
じてＡ側とＢ側を選択するセレクタ、１１７はバンク指
定信号に応じて復号画素データの出力先を選択するセレ
クタである。

【００２７】１０２は、符号化すべき注目画素データ
（Ｘ）であり、１０１は、注目画素データ１０２を予測
するときに使用される参照画素群（テンプレート）であ
る。注目画素データ１０１は、１０３の予測状態記憶メ
モリに送られ、ＭＰＳ（優勢シンボル）または、ＬＰＳ
（劣勢シンボル）が出力される。また、ＭＰＳ／ＬＰＳ
それぞれの場合に応じて、予測状態が出力される。ＭＰ
Ｓは、１０７のＥｘ−ＯＲ回路によって注目画素データ
Ｘと比較され、その出力である１０８が１１２の算術符
号器により符号化される。１０９は、各予測状態におい
て必要な算術符号器１１２による符号化に必要なパラメ
ータを発生する。１０３の予測状態記憶メモリは、１０
５の予測状態更新部により、次符号化画素以降のための
ＭＰＳ／ＬＰＳおよび、状態（ＳＴＡＴＥ）が更新され
る。

【００２８】状態予測に必要な参照画素の位置に関して
は、注目画素の位置に応じて図７に示すようなＰｈａｓ
ｅ０〜Ｐｈａｓｅ３の４位相が考えられる。このテンプ
レートを用いると高解像度画素２０１〜２０６（６ｂｉ
ｔ）、低解像度画素２０７〜２１０（４ｂｉｔ）に４位
相（２ｂｉｔ）を加え、計１２ビットのテンプレート情
報に基づき状態予測を行うことになる。

【００２９】図４に予測状態記憶部１０３の構成を示
す。

【００３０】３０１は、高解像度の６画素入力であり、
３０２は、低解像度の４画素の入力であり、計１０画素
のテンプレートを形成している。３０３は、マルチプレ
クサであり、符号化／復号化の動作中には、Ａ側が選択
され、３０６には、上記テンプレートが出力される。３
０７、３０８、３０９、３１０は、予測状態メモリであ
り、各々が図７で示したＰｈａｓｅ０〜Ｐｈａｓｅ３の
４位相に対応する。３０６のテンプレートは、予測状態
メモリのアドレス（１０ｂｉｔ）として入力される。予
測状態メモリは、まず、ＭＰＳ（算術符号化における優
勢シンボル）（３１１）１ｂｉｔ、現在の予測状態（３
１２）７ｂｉｔを出力し、１画素の符号化／復号化が終
了した時に、ＭＰＳおよび予測状態ともに更新されるよ
うに双方向バスとなっている。

【００３１】３１７は、メモリ制御部であり、予測状態
メモリ３０７〜３１０の初期化や、更新タイミングの制
御をつかさどる。

【００３２】予測状態メモリ（３０７〜３１０）の初期
化時には、ＩＮＩＴ信号をアサートし、３０４のメモリ
初期化用アドレスカウンタを動作させ、００００〜３Ｆ
Ｆ（ＨＥＸ）までのアドレスを発生させるとともに、３
０３のマルチプレクサをＢ側に選択し、３０６を上記カ
ウンタの出力とする。

【００３３】また、３１５のメモリバンク切り替え部
を、４位相すべてのバンクのチップセレクト信号（３１
９〜３２２）を有効にし、かつ、ライトイネイブル信号
（３１８）をアサートし、ＭＰＳ／ＳＴＡＴＥ（予測状
態）バスの内容を、３２３の初期化データ発生部から入
力することにより、すべてのメモリ内容を初期化する。

【００３４】一方、符号化／復号化動作時には、３１３
の水平同期信号（ＨＳＹＣ）および、高解像度側のピク
セルクロック（ＰＣＬＫ）信号を３１５の位相検知部に
入力しデコードすることにより、各メモリバンクのチッ
プセレクト信号（３１９〜３２２）を生成する。これ
は、ＭＰＳ／ＳＴＡＴＥの読みだし動作時／書き込み
（更新）動作時ともに同じである。

【００３５】図５に、３１５の位相検知回路の詳細を示
す。

【００３６】図５において、４０１、４０２は夫々ＨＳ
ＹＣ、ＰＣＬＫが入力されるＤＦ／Ｆ（フリップフロッ
プ）である。４０３はデコーダ部であり、反転回路４０
４、４０５、ＯＲ回路４０６〜４０９により構成され
る。４１０〜４１３はＡＮＤ回路であり、夫々ＢＡＮＫ
１ＣＳ〜ＢＡＮＫ４ＣＳを出力する。

【００３７】ＨＳＹＣ信号および、ＰＣＬＫ信号は夫々
ＤＦＦ４０１、４０２により各々２分周され、それぞ
れ、ＥＦＬＤ信号、ＥＤＯＴ信号となる。ＥＦＬＤ信号
によって、符号化の対象となる注目画素の高解像度画素
が偶数フィールドである（ＥＦＬＤ＝０）か、奇数フィ
ールドである（ＥＦＬＤ＝１）のかを識別し、図７にお
ける、ＰＨＡＳＥを０または１と、２または３に区別す
ることができる。同様に、ＥＤＯＴ信号によって、ＰＨ
ＡＳＥを０または２と、１または３に区別することがで
きる。このタイミングチャートを示したものが、図６で
ある。

【００３８】このＥＦＬＤ、ＥＤＯＴ二信号を４０３の
デコーダ部に入力することにより、４バンクの切り替え
が行われる。また、メモリ初期化時には、制御部からの
ＩＮＩＴ入力により、全バンクのセレクト信号がアサー
トされる。

【００３９】このような構成により、４バンクの予測状
態メモリ（３０７〜３１０）を同時にクリアすることに
より、初期化時間を短縮することができる。

【００４０】また、メモリを４バンク構成にすることに
よって、各々のアクセスタイムを上げることも可能であ
り、総合的な符号化／復号化動作速度を向上することが
できる。

【００４１】しかも、符号化／復号化時には、１画素の
処理にたいして、必ず１つのバンクのメモリアクセスを
行うだけでよいので、消費電力を削減することができ
る。

【００４２】なお、本実施例では、メモリを４バンク構
成として説明したが、テンプレートの構成上それ以外の
バンク構成にすることや、参照画素数の変更によるメモ
リ容量の変更等も可能であることはいうまでもない。

【００４３】本実施例のように予測状態メモリを複数の
バンクに分けたのは以下の理由に基づく。

【００４４】即ち、予測状態ＲＡＭの容量は、テンプレ
ート１０１のビット数分のアドレスを必要とする（テン
プレートを１２ｂｉｔ、状態出力を７ｂｉｔ、ＭＰＳ出
力を１ｂｉｔとすれば、４０９６アドレス×８ｂｉｔ＝
４Ｋ ｂｙｔｅとなる）ので、符号化の前処理として、
全メモリ領域のクリアをするのに時間がかかるととも
に、予測状態メモリの消費電力が大きいという問題があ
った。

【００４５】一方、予測状態メモリを複数のバンクに分
けることにより、クリア処理時間を短縮すること、各々
のメモリバンクの容量を小さくすることにより、メモリ
アクセスを高速化することができ、更に消費電力を削減
することも可能となるからである。

【００４６】また、その結果、符号化／復号化の総合的
な速度の向上と、消費電力の削減を実現することが可能
となるという副次的効果も生じる。

【００４７】次に処理の動作について説明する。

【００４８】（ａ）２値化 まず、入力された画像データの２値化は、ボード１０の
内部で行われ、２値化データはそのフレームメモリ６に
ストアされる。ここでフレームメモリ６にストアされた
画像の解像度を４００ｄｐｉ（ｄｏｔ ｐｅｒ ｉｎｃ
ｈ）とする。

【００４９】（ｂ）符号化 次に、フレームメモリ６にストアされた画像データは、
ＳＢｕｓ１１を介してフレームメモリ１３に入力され
る。このとき拡大部１２はスルーとなる。１画面分の画
像データがフレームメモリ１３にストアされたのちに、
画像データはＰ／Ｓ変換部１５、ＦＩＦＯ１７を経由し
て、図２の縮小部５２に入力される。そして、ＳＢｕｓ
１１を介してＭＰＵ２４から送られる縮小部制御信号に
基づき、縮小処理が行われる。縮小処理部５２では、Ｊ
ＢＩＧのＰＲＥＳ方式を用いて解像度が１／２となるよ
うに縮小を行う。

【００５０】いま、高解像度画素（４００ｄｐｉ）はＡ
バンク画素バッファ５０から入力されているので、バン
ク指定信号に基づき縮小済データはＰ／Ｓ部１６及びＦ
ＩＦＯ１８へ送られる。

【００５１】ＰＲＥＳ方式による縮小では、高解像度画
素データ（４００ｄｐｉ）と既に縮小済の低解像度画素
データ（２００ｄｐｉ）を用いるので、ＦＩＦＯ１８へ
送られた縮小済データは再度Ｂバンク画素バッファに送
られ縮小部５２での縮小に用いられる。一方、Ｐ／Ｓ部
１６に送られた縮小済データはフレームメモリ１４にス
トアされる。

【００５２】このように順次低解像度画像データ（２０
０ｄｐｉ）がフレームメモリ１４に蓄積され、１画面分
の縮小処理が終了する。

【００５３】次に、フレームメモリ１３の高解像度画像
データ（４００ｄｐｉ）とフレームメモリ１４の低解像
度画像データ（２００ｄｐｉ）とがシンクジェネレータ
１９からの同期信号に同期して読み出され、夫々Ｐ／Ｓ
１５、１６、ＦＩＦＯ１７、１８を介して圧／伸部２０
に送られる。このとき、フレームメモリ１４のデータの
解像度はフレームメモリ１３のデータの１／２なので、
同期信号のクロックは２倍の周期となっている。

【００５４】Ａバンク画素バッファ５０、Ｂバンク画素
バッファ５１から縮小部５２に送られた画素データは、
縮小部制御信号に基づきスルーでマルチプレクサ５３に
送られる。

【００５５】マルチプレクサ５３は、ＳＢｕｓ１１から
の制御信号に基づき、高解像度参照画素データ１０１
（６ｂｉｔ）、高解像度注目画素データ１０２（１ｂｉ
ｔ）、低解像度参照画素データ１００（４ｂｉｔ）の計
１１ｂｉｔを出力し、算術符号化／復号化部５４へ送
る。

【００５６】次に、算術符号化／復号化部５４において
は、ＳＢｕｓ１１からの信号に基づきセレクタ１１４〜
１１６が符号化時のＡ側が選択されている。

【００５７】上述の様に、予測状態記憶部１０３に参照
画素データが入力され、そこから出力されるＭＰＳデー
タ１０６と注目画素データ１０２とがＥｘ−ＯＲをとら
れ、算術符号／復号器１１２で符号化され、符号データ
は符号バッファ２１にストアされる。

【００５８】このようにして、４００ｄｐｉの高解像度
画像データが順次１画面分符号化され、符号バッファ２
１に蓄積される。

【００５９】次に、フレームメモリ１４にストアされた
２００ｄｐｉの画像の符号化に移る。

【００６０】まず、４００ｄｐｉの画像は既に符号化さ
れているので、フレームメモリ１３の内容をクリアす
る。ただしクリアせずに次の縮小データを上書きするこ
とも可能である。

【００６１】そして、フレームメモリ１３から順次２０
０ｄｐｉの画像データを読み出し、縮小部５２に送る。
縮小部５２では、上述と同様に縮小を行う。このとき、
バンク指定信号により、Ｂバンク画素バッファ５１側が
高解像度画像となっているので、縮小済データはＰ／Ｓ
部１５及びＦＩＦＯ１７に送られる。

【００６２】このようにして、フレームメモリ１３には
今度は１００ｄｐｉに縮小された画像データが１画面分
蓄積される。

【００６３】以後、２００ｄｐｉの画像データの符号化
は１００ｄｐｉの画像データを用いて４００ｄｐｉの画
像の場合と同様の手順で行われる。但し、高解像度画像
と低解像度画像のフレームメモリは上述の逆なので、そ
の情報をバンク指定信号によりマルチプレクサ５３に送
っておく。

【００６４】このように順次解像度の低いデータの符号
化を行っていくが、仮に、最低解像度が１００ｄｐｉの
画像の場合には、低解像度の参照画素データ１００が存
在しないことになる。このときには、ＭＵＸ制御信号に
基づき、マルチプレクサ５３は高解像度画素データのみ
を供給する。

【００６５】図４においては、階層符号化にともなう位
相により予測状態メモリのバンク切り換えを行ったが、
複数階層画像のうち、上述のような最低解像度の符号化
／復号化時には、２解像度画像間の位相が存在しない。
したがって、このときには、予測状態メモリバンクの内
任意の１バンクのみを使用するのみでよく、他のバンク
は、スタンバイ状態でもよく、また、他の目的に供して
もかまわない。

【００６６】（ｃ）復号化 復号時には、図３のセレクタ１１４〜１１６はＢ側が選
択される。

【００６７】まず、最低解像度の１００ｄｐｉの画像の
ときには、符号バッファ２１からのデータは復号器に入
力され、復号されたデータは予測状態更新部１０５に送
られる。ここで、ＭＰＳデータ、ＳＴＡＴＥデータから
なる更新データ１０４に応じてＲＡＭ３０７〜３１０の
内容が書き換えられる。これに基づき予測状態記憶部１
０３において予測状態が決定され、ＭＰＳが復号画素デ
ータとして出力され、セレクタ１１５のＢ側を介して、
テンプレート更新部１１３とセレクタ１１７に送られ
る。ＲＡＭ３０７〜３１０の書換えは、更新部１０５か
ら制御部３１７に送られる信号に基づき行われる。テン
プレート更新部は、数ラインのバッファメモリで構成さ
れ、高解像度の参照画素データとしての復号画素データ
を供給する。また、セレクタ１１７においてはバンク指
定信号によりＡ側が選択される。復号画素データはこれ
により、フレームメモリ１３に格納される。これは、本
実施例の場合、フレームメモリ１３を４００ｄｐｉ１フ
レーム分の容量とし、フレームメモリ１４を２００ｄｐ
ｉ１フレーム分の容量として、ダブルバッファとして用
いているためである。

【００６８】１００ｄｐｉの画像の復号が終わったの
ち、次に２００ｄｐｉの画像の復号を行う。このとき
は、低解像度の参照画素が存在するので、フレームメモ
リ１３から復号器１１２による復号に同期してフレーム
メモリ１３から読み出し、１００ｄｐｉ画像データを予
測状態記憶部１０３に送る。

【００６９】以後の手順は、符号化時と逆に、順次解像
度の高い画像を復号していく。

【００７０】次に、復号されたデータの表示について述
べる。

【００７１】本実施例は、階層表示を行う。即ち、例え
ばディスプレイの解像度が４００ｄｐｉの場合にはまず
フレームメモリ１３に１画面分の１００ｄｐｉの画像が
復号できた時点で、その画像を拡大部１２において４０
０ｄｐｉの画像サイズに補完してフレームバッファ２５
に転送し、ディスプレイに実質１００ｄｐｉの画像を表
示する。

【００７２】次に、２００ｄｐｉの画像がフレームメモ
リ１４に復号されると、フレームメモリ１４の内容を読
み出し、拡大部１２において４００ｄｐｉの画像サイズ
に補完してフレームバッファ２５に転送し、ディスプレ
イに実質２００ｄｐｉの画像を表示する。

【００７３】以後、順次高解像度の画像をディスプレイ
２６に表示する。

【００７４】なお上述の実施例は、ホストコンピュータ
にボード２２を接続した場合を説明したが、ファクシミ
リ装置に接続することも可能である。この場合には、符
号バッファ２１に記憶された符号データを通信すればよ
い。

【００７５】また本実施例では、２つのフレームメモリ
を用いて順次縮小を行ったが、フレームメモリは用いる
解像度の数分だけ用意してもよい。その場合には、例え
ば最低解像度画像から符号化していくことも可能とな
る。また、上述の２値化の方法は誤差拡散に限らずディ
ザ処理やいわゆる平均濃度保存法であってもよい。ま
た、バスもＳ−Ｂｕｓに限らず、ＶＭＥバス、ＡＴバス
であってもよい。また、２値化データを記憶するフレー
ムメモリ６を一画面分の容量とせず、ＤＭＡを用いてフ
レームメモリ１３に順次転送するようにしてもよい。ま
た圧縮／伸長ボード２２へは、例えばディスクメモリ
（不図示）やホストコンピュータからのデータを供給し
てもよい。また、ＲＡＭ３０６〜３１０としてはいわゆ
るデュアルポートＲＡＭを用いてもよい。

【００７６】以上の様に本発明の上記実施例によれば、
階層符号を行う際の階層メモリを最大解像度画像のサイ
ズ及びその画像の１／２のサイズ分の容量だけ持てばよ
く、装置の構成を簡略化することができる。

【００７７】また、１つの圧縮／伸長部により、圧縮処
理及び伸長処理の回路を兼用しているので、装置の構成
を一層簡略化できる。

【００７８】また、縮小用の画像データと、符号化用の
画像データの供給を共通の回路を用いて行うので、装置
構成は更に簡略化される。

【００７９】また、２つのフレームメモリ１３、１４か
らのデータの読み出しを同期して行うので、処理の高速
化が可能となる。

【００８０】また、上述の様な予測状態メモリのバンク
構成をとるので、予測時の処理の高速化及び消費電力の
低減を図ることができる。また、予測状態メモリを符号
化と復号化で兼用させたので、回路の合理化を図ること
ができる。

【００８１】また、上述の様に、縮小部と符号／復号部
及び階層画像メモリを一体構成のボードとしたので、汎
用性に優れ、画像ファイル装置やファクシミリなど多様
な装置に用いることができる。

【００８２】

【発明の効果】以上説明した様に本発明によれば、ＪＢ
ＩＧ階層符号化の様に、符号化対象となる画像の低解像
度の画像をも参照画素の一部とし算術符号化する構成に
おいて、符号化対象画素とこれを算術符号化する際に参
照する低解像度画素との位相関係に応じて、その符号化
時にアクセスする予測状態メモリ内の１バンクを順次切
り替える様にしたので、この様な算術符号化アルゴリズ
ムで画素を順次符号化して行く場合には、全体的なアク
セス効率をあげることができ、結果的に高速に算術符号
化ができる。

【００８３】例えば、本実施例で例示した様に“所定の
縮小率”が２分の１の解像度である場合には、前記縮小
は２×２画素から１画素への縮小となるので、前記予測
状態メモリは、前記符号化対象画素の前記ブロックにお
ける４種類の画素位相の夫々に応じた４個のメモリバン
クで構成され、前記算術符号化にて、前記符号化対象画
素単位に、対応する前記４種類の画素位相に応じた１つ
のメモリバンクを選択してアクセスする様に制御すると
効果的である。また、前記所定の縮小率が２分の１でな
い場合には、上記画素位相の種類の数も異なるので、そ
れに合わせてメモリバンクの数も変更すると効果的であ
る。この場合には位相検知回路３１５等の構成／制御を
変更することになる。

【００８４】

【００８５】

【００８６】

【００８７】

【図面の簡単な説明】

【図１】本発明の実施例の全体構成を示すブロック図で
ある。

【図２】本発明の実施例の圧／伸部２０の構成を示すブ
ロック図である。

【図３】本発明の実施例の算術符号化／復号化部５４の
構成を示すブロック図である。

【図４】本発明の実施例の予測状態記憶部１０３の構成
を示すブロック図である。

【図５】位相検知部のブロック図である。

【図６】図４の回路のタイミングチャートである。

【図７】階層符号化においての、異なる解像度間の４つ
の位相を示す図である。

【符号の説明】

１０１ テンプレート １０２ 符号化着目画素（Ｘ） １０３ 予測状態メモリ １０５ 予測状態メモリ更新制御部 １０７ ＥｘｃｌｕｓｉｖｅＯＲゲート １０８ 符号化シンボル １０９ 予測パラメータ発生部 １１２ 算術符号器 ２０１〜２０６ 高解像度側参照画素 ２０７〜２１０ 低解像度側参照画素 ３０３ マルチプレクサ ３０４ １０ｂｉｔカウンタ ３０７〜３１０ 予測状態メモリ ３１１ ＭＰＳ出力 ３１２ ＳＴＡＴＥ（予測状態）出力 ３１５ 位相検出部 ３１７ 制御部 ３２３ 初期化データ発生部 ４０１〜４０２ Ｄフリップフロップ ４０３ デコーダ ４０４〜４０５ インバータ ４０６〜４０９ ＯＲゲート ４１０〜４１３ ＡＮＤゲート

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 H03M 7/40

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 同一画像を複数解像度で表すための階層
   的符号化データを生成する画像処理装置であって、 最低解像度以外の解像度の画像データを符号化するに際
   し、 各符号化対象画素に対し、該符号化対象画素の周囲画素
   群の値と、該符号化対象画素を含む画素群を複数画素か
   らなるブロックに分割して各１画素に縮小して得られる
   縮小画素群の値とを参照アドレスとして、予測状態メモ
   リにアクセスし、該メモリ内の記憶情報に基づく算術符
   号化を行う算術符号化手段を備え、 前記予測状態メモリを、前記符号化対象画素の前記ブロ
   ックにおける画素位相に応じた複数個のメモリバンクで
   構成し、 前記算術符号化にて、前記符号化対象画素単位に、対応
   する前記画素位相に応じた１つのメモリバンクを選択し
   てアクセスする様に切り替え制御することを特徴とする
   画像処理装置。
2. 【請求項２】 前記ブロックは２×２画素からなるブロ
   ックであり、 前記予測状態メモリは、前記符号化対象画素の前記ブロ
   ックにおける４種類の画素位相の夫々に応じた４個のメ
   モリバンクで構成され、 前記算術符号化にて、前記符号化対象画素単位に、対応
   する前記４種類の画素位相に応じた１つのメモリバンク
   を選択してアクセスする様に制御することを特徴とする
   請求項１に記載の画像処理装置。