JPH08186607A - ディジタル変調器 - Google Patents
ディジタル変調器Info
- Publication number
- JPH08186607A JPH08186607A JP32671894A JP32671894A JPH08186607A JP H08186607 A JPH08186607 A JP H08186607A JP 32671894 A JP32671894 A JP 32671894A JP 32671894 A JP32671894 A JP 32671894A JP H08186607 A JPH08186607 A JP H08186607A
- Authority
- JP
- Japan
- Prior art keywords
- impulse response
- sampling number
- data
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【構成】通信状況に応じて指定された標本化数データを
出力する標本化数決定手段と、標本化数データに応じて
演算量・積算量を制御する演算量制御手段とを設ける。 【効果】通信状況が良い時には、標本化数を少なくし、
消費電力の低減を図り、通信状況が悪いときには、標本
化数を多くし、変調器の特性を改善する。
出力する標本化数決定手段と、標本化数データに応じて
演算量・積算量を制御する演算量制御手段とを設ける。 【効果】通信状況が良い時には、標本化数を少なくし、
消費電力の低減を図り、通信状況が悪いときには、標本
化数を多くし、変調器の特性を改善する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号を用いた
通信装置に係わり、特に、消費電力を少なくしディジタ
ル無線通信に適したディジタル変調器およびそれを用い
た通信装置に関する。
通信装置に係わり、特に、消費電力を少なくしディジタ
ル無線通信に適したディジタル変調器およびそれを用い
た通信装置に関する。
【０００２】
【従来の技術】ディジタル信号の変調方式にはＱＰＳＫ
方式が広く使用されている。ＱＰＳＫ変調方式の帯域制
限にはディジタルフィルタが多く使用されているが、こ
のディジタルフィルタは信号処理を乗算・加算で実行す
るため高速に演算処理を実行する必要がある。この問題
に対しては、演算結果をＲＯＭに記憶させておき、入力
データをＲＯＭのアドレスとして入力することでフィル
タ回路をＲＯＭで置き換えするという技術が特開昭５３
−２４７６３号公報に開示されている。また、回路規模
・ＲＯＭ容量を抑えＩＣ化に適したπ／４シフトＱＰＳ
Ｋ変調器が特開平３−２３５５５３号公報に開示されて
いる。しかし、インパルス応答演算手段・積算手段にお
いて演算量・積算量に制御をかけておらず、消費電力・
変調精度は一定となる構成であった。
方式が広く使用されている。ＱＰＳＫ変調方式の帯域制
限にはディジタルフィルタが多く使用されているが、こ
のディジタルフィルタは信号処理を乗算・加算で実行す
るため高速に演算処理を実行する必要がある。この問題
に対しては、演算結果をＲＯＭに記憶させておき、入力
データをＲＯＭのアドレスとして入力することでフィル
タ回路をＲＯＭで置き換えするという技術が特開昭５３
−２４７６３号公報に開示されている。また、回路規模
・ＲＯＭ容量を抑えＩＣ化に適したπ／４シフトＱＰＳ
Ｋ変調器が特開平３−２３５５５３号公報に開示されて
いる。しかし、インパルス応答演算手段・積算手段にお
いて演算量・積算量に制御をかけておらず、消費電力・
変調精度は一定となる構成であった。
【０００３】
【発明が解決しようとする課題】一般に、ディジタル変
調器では標本化数を多くとることで、変調精度・隣接チ
ャネル漏洩電力といった特性を改善することができる。
しかし、標本化数を多くすると、標本化周波数が高くな
るので消費電力が急激に増加する。これは、低消費電力
が要求される、小型携帯電話等の装置では大きな問題と
なる。
調器では標本化数を多くとることで、変調精度・隣接チ
ャネル漏洩電力といった特性を改善することができる。
しかし、標本化数を多くすると、標本化周波数が高くな
るので消費電力が急激に増加する。これは、低消費電力
が要求される、小型携帯電話等の装置では大きな問題と
なる。
【０００４】本発明の目的は、通信状況の変化に対応し
て、インパルス応答演算手段・積算手段における標本化
数を制御することにより、受信レベルが高く誤り率が低
い、通信状況が良い場合には標本化数を少なくし、回路
の演算量を少なくすることで消費電力の低減を計り、受
信レベルが低く誤り率が高い、通信状況が悪い場合には
標本化数を多くすることで変調信号の特性を改善を計る
ことのできるディジタル変調器およびそれを用いた通信
装置を提供することにある。
て、インパルス応答演算手段・積算手段における標本化
数を制御することにより、受信レベルが高く誤り率が低
い、通信状況が良い場合には標本化数を少なくし、回路
の演算量を少なくすることで消費電力の低減を計り、受
信レベルが低く誤り率が高い、通信状況が悪い場合には
標本化数を多くすることで変調信号の特性を改善を計る
ことのできるディジタル変調器およびそれを用いた通信
装置を提供することにある。
【０００５】
【課題を解決するための手段】ディジタル信号を入力
し、入力信号の数を計数する計数手段と、前記計数手段
の出力と入力信号の値を入力して変調信号の位相情報を
出力する位相情報演算手段と、前記位相値のインパルス
応答を演算する演算手段と、前記演算手段の出力するイ
ンパルス応答値を積算して変調信号出力値を演算する積
算手段とを備えた変調器において、受信レベル・誤り率
に応じて指定されたインパルス応答の標本化数データを
出力する標本化数決定手段と、標本化数データに応じて
インパルス応答の演算量・積算量を制御する演算量制御
手段とを設ける。
し、入力信号の数を計数する計数手段と、前記計数手段
の出力と入力信号の値を入力して変調信号の位相情報を
出力する位相情報演算手段と、前記位相値のインパルス
応答を演算する演算手段と、前記演算手段の出力するイ
ンパルス応答値を積算して変調信号出力値を演算する積
算手段とを備えた変調器において、受信レベル・誤り率
に応じて指定されたインパルス応答の標本化数データを
出力する標本化数決定手段と、標本化数データに応じて
インパルス応答の演算量・積算量を制御する演算量制御
手段とを設ける。
【０００６】
【作用】標本化数決定手段では、受信レベル・誤り率に
応じて指定されたインパルス応答の標本化数データを出
力する。演算量制御手段では、この標本化数データに応
じてインパルス応答の演算量・積算量を制御する。例え
ば、受信レベルが高く誤り率が低い、通信状況の良い時
には演算の標本化数を少なくすることにより消費電力の
低減を計り、受信レベルが低く誤り率が高い、通信状況
が悪い場合には標本化数を多くすることで変調信号の特
性の改善を図る。
応じて指定されたインパルス応答の標本化数データを出
力する。演算量制御手段では、この標本化数データに応
じてインパルス応答の演算量・積算量を制御する。例え
ば、受信レベルが高く誤り率が低い、通信状況の良い時
には演算の標本化数を少なくすることにより消費電力の
低減を計り、受信レベルが低く誤り率が高い、通信状況
が悪い場合には標本化数を多くすることで変調信号の特
性の改善を図る。
【０００７】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。
る。
【０００８】まず、本発明による通信装置のブロック構
成は従来例の特開平３−２３５５５３号公報に係わる通
信装置にほぼ同様である。実質的に異なるところは通信
状況に応じて指定されたインパルス応答の標本化数デー
タを出力する標本化数決定手段と、標本化数データに応
じてインパルス応答の演算量・積算量を制御する演算量
制御手段を持つことである。
成は従来例の特開平３−２３５５５３号公報に係わる通
信装置にほぼ同様である。実質的に異なるところは通信
状況に応じて指定されたインパルス応答の標本化数デー
タを出力する標本化数決定手段と、標本化数データに応
じてインパルス応答の演算量・積算量を制御する演算量
制御手段を持つことである。
【０００９】一例として、表１に示すように、受信レベ
ルと誤り率から通信状況を（良い、悪い）の２段階に分
けて、標本化数を決定し演算量・積算量を制御する場合
について説明する。
ルと誤り率から通信状況を（良い、悪い）の２段階に分
けて、標本化数を決定し演算量・積算量を制御する場合
について説明する。
【００１０】
【表１】
【００１１】図１は本発明を用いたπ／４シフトＱＰＳ
Ｋ変調器の一例である。図１において，１はマッピング
回路、２及び３は演算回路、４及び５積算回路、６はタ
イミング回路、７はビットカウンタ、８はタップカウン
タ、９は演算量制御手段、１０はセレクタ、１１及び１
２はシフトレジスタ、１３及び１４はＤＡ変換器、１５
は標本化数決定手段である。
Ｋ変調器の一例である。図１において，１はマッピング
回路、２及び３は演算回路、４及び５積算回路、６はタ
イミング回路、７はビットカウンタ、８はタップカウン
タ、９は演算量制御手段、１０はセレクタ、１１及び１
２はシフトレジスタ、１３及び１４はＤＡ変換器、１５
は標本化数決定手段である。
【００１２】以下、図１に示した実施例の動作を説明す
る。標本化数決定手段１５では表１に示すような通信状
況に対応し、標本化数を４倍、８倍のいずれかに決定す
る。
る。標本化数決定手段１５では表１に示すような通信状
況に対応し、標本化数を４倍、８倍のいずれかに決定す
る。
【００１３】標本化数決定手段の一実施例を図２に示
す。本実施例では、受信レベルは５ビットの２進数デー
タにて表現され、最小受信レベルより最大受信レベルま
でを（０００００）〜（１１１１１）に割り当て入力さ
れる。受信レベル判定値には（１００００）の固定値を
用いる。減算回路１６では、入力受信レベルから受信レ
ベル判定値を減算し、その結果が正であればインパルス
応答標本化数を４０、負であれば８０とし、標本化数デ
ータを出力する。セレクタ１８では標本化数データの値
により、分周期１７を用い作成した２種類のクロックよ
り基準クロックを選択する。
す。本実施例では、受信レベルは５ビットの２進数デー
タにて表現され、最小受信レベルより最大受信レベルま
でを（０００００）〜（１１１１１）に割り当て入力さ
れる。受信レベル判定値には（１００００）の固定値を
用いる。減算回路１６では、入力受信レベルから受信レ
ベル判定値を減算し、その結果が正であればインパルス
応答標本化数を４０、負であれば８０とし、標本化数デ
ータを出力する。セレクタ１８では標本化数データの値
により、分周期１７を用い作成した２種類のクロックよ
り基準クロックを選択する。
【００１４】タイミング回路６では標本化数決定手段か
ら入力した、基準クロックを基にして、さらに各部動作
の基準となるクロックを生成する。
ら入力した、基準クロックを基にして、さらに各部動作
の基準となるクロックを生成する。
【００１５】よく知られているように、ディジタルフィ
ルタは時間遅延された信号のインパルス応答の総和を計
算することでフィルタ特性を実現している。本実施例で
は信号の時間遅延をシフトレジスタ１で実現し、遅延さ
れた各信号のインパルス応答を計算するためにタップカ
ウンタとデータセレクタで各信号を順に選択し、演算回
路で計算したインパルス応答を積算することでフィルタ
出力を算出するように構成している。本実施例でシフト
レジスタ１は、標本化数が最大となる８倍時のタップ
数、すなわち８０を段数としている。
ルタは時間遅延された信号のインパルス応答の総和を計
算することでフィルタ特性を実現している。本実施例で
は信号の時間遅延をシフトレジスタ１で実現し、遅延さ
れた各信号のインパルス応答を計算するためにタップカ
ウンタとデータセレクタで各信号を順に選択し、演算回
路で計算したインパルス応答を積算することでフィルタ
出力を算出するように構成している。本実施例でシフト
レジスタ１は、標本化数が最大となる８倍時のタップ
数、すなわち８０を段数としている。
【００１６】図３は、演算量制御手段の構成例である。
オーバサンプルカウンタ１９ではタインミング回路６で
生成されたオーバサンプルクロックをカウントする。オ
ーバサンプルカウンタの計数値は乗算回路に入力され、
標本化数データの値により標本化数が８０、すなわち８
倍である時には入力値そのままを出力し、標本化数が４
０すなわち４倍である時には入力値を２を乗算した乗算
結果を出力する。
オーバサンプルカウンタ１９ではタインミング回路６で
生成されたオーバサンプルクロックをカウントする。オ
ーバサンプルカウンタの計数値は乗算回路に入力され、
標本化数データの値により標本化数が８０、すなわち８
倍である時には入力値そのままを出力し、標本化数が４
０すなわち４倍である時には入力値を２を乗算した乗算
結果を出力する。
【００１７】図４（ａ）は標本化数データが８倍である
時の本実施例の動作を示すタイミング図である。図４
（ａ）で信号ａは、タイミング回路６で生成されたクロ
ックでありオーバサンプルカウンタ１９の動作クロッ
ク、信号ｂはタップカウンタ８の動作クロック、信号ｃ
は演算量制御手段９の計数値、信号ｄはタップカウンタ
８の計数値をそれぞれ示している。
時の本実施例の動作を示すタイミング図である。図４
（ａ）で信号ａは、タイミング回路６で生成されたクロ
ックでありオーバサンプルカウンタ１９の動作クロッ
ク、信号ｂはタップカウンタ８の動作クロック、信号ｃ
は演算量制御手段９の計数値、信号ｄはタップカウンタ
８の計数値をそれぞれ示している。
【００１８】図４（ｂ）は標本化数データが４倍の時の
タイミングチャートである。図４（ｂ）で、各信号は標
本化数データが８倍の時と同様に生成され、信号ｅはオ
ーバサンプルカウンタ１９の動作クロック、信号ｆはタ
ップカウンタ８の動作クロック、信号ｇは演算量制御手
段９の計数値、信号ｈはタップカウンタ８の計数値をそ
れぞれ示しているが、演算量制御手段９の計数値は最大
標本化周波数との分周比である２ずつ増加していること
が分かる。
タイミングチャートである。図４（ｂ）で、各信号は標
本化数データが８倍の時と同様に生成され、信号ｅはオ
ーバサンプルカウンタ１９の動作クロック、信号ｆはタ
ップカウンタ８の動作クロック、信号ｇは演算量制御手
段９の計数値、信号ｈはタップカウンタ８の計数値をそ
れぞれ示しているが、演算量制御手段９の計数値は最大
標本化周波数との分周比である２ずつ増加していること
が分かる。
【００１９】入力信号ｄ１はＮＲＺのディジタルデータ
である。信号ｄ１はシフトレジスタ１２でＱＰＳＫの伝
送単位の２ビットデータに変換される。データセレクタ
１０はタップカウンタ８の出力値に従いシフトレジスタ
１１の出力データから２ビットデータを選択してマッピ
ング回路１に出力する。マッピング回路１はデータセレ
クタ１０からのデータとビットカウンタ７の出力値とタ
ップカウンタ８の出力値を入力し、これらの値から位相
状態を決定し位相情報Ｉ１、Ｑ１を出力する。
である。信号ｄ１はシフトレジスタ１２でＱＰＳＫの伝
送単位の２ビットデータに変換される。データセレクタ
１０はタップカウンタ８の出力値に従いシフトレジスタ
１１の出力データから２ビットデータを選択してマッピ
ング回路１に出力する。マッピング回路１はデータセレ
クタ１０からのデータとビットカウンタ７の出力値とタ
ップカウンタ８の出力値を入力し、これらの値から位相
状態を決定し位相情報Ｉ１、Ｑ１を出力する。
【００２０】演算回路２及び３は同一構成としている。
本実施例では、インパルス応答値をＲＯＭに記憶させて
おき、マッピング回路１からの位相情報、タップカウン
タ８の値、オーバサンプルカウンタ９の値をアドレスと
してＲＯＭに入力することで、対応する演算結果を得ら
れるように構成している。
本実施例では、インパルス応答値をＲＯＭに記憶させて
おき、マッピング回路１からの位相情報、タップカウン
タ８の値、オーバサンプルカウンタ９の値をアドレスと
してＲＯＭに入力することで、対応する演算結果を得ら
れるように構成している。
【００２１】図５はＲＯＭに記憶させておくインパルス
応答値と、各カウンタとの関係の一例を示したものであ
る。図５（ｂ）は図５（ａ）のＴ４の部分を拡大して示
したものである。図５（ａ）のＴ０〜Ｔ９がタップカウ
ンタ８の値で選択され、図５（ｂ）のｓ０〜Ｓ７が演算
量制御手段９の値で選択されるように、ＲＯＭの内容を
設定しておく。これにより、設定値に対応した波形が演
算回路２及び３から出力される。本実施例では、標本化
数データが８倍の時には、図５（ｂ）で実線及び破線で
示したインパルス応答値（ｓ０〜ｓ７）を、４倍の時に
は前述した演算量制御手段９の計数値より実線で示した
インパルス応答値（ｓ０，ｓ２，ｓ４，ｓ６）のみを演
算回路２及び３から出力する。積算回路４及び５ではイ
ンパルス応答値を積算し、その結果をＤＡＣ１３及び１
４に出力する。ＤＡＣ１３及び１４は入力したディジタ
ルデータをアナログデータに変換して出力する。
応答値と、各カウンタとの関係の一例を示したものであ
る。図５（ｂ）は図５（ａ）のＴ４の部分を拡大して示
したものである。図５（ａ）のＴ０〜Ｔ９がタップカウ
ンタ８の値で選択され、図５（ｂ）のｓ０〜Ｓ７が演算
量制御手段９の値で選択されるように、ＲＯＭの内容を
設定しておく。これにより、設定値に対応した波形が演
算回路２及び３から出力される。本実施例では、標本化
数データが８倍の時には、図５（ｂ）で実線及び破線で
示したインパルス応答値（ｓ０〜ｓ７）を、４倍の時に
は前述した演算量制御手段９の計数値より実線で示した
インパルス応答値（ｓ０，ｓ２，ｓ４，ｓ６）のみを演
算回路２及び３から出力する。積算回路４及び５ではイ
ンパルス応答値を積算し、その結果をＤＡＣ１３及び１
４に出力する。ＤＡＣ１３及び１４は入力したディジタ
ルデータをアナログデータに変換して出力する。
【００２２】
【発明の効果】通信状況が良いときには、インパルス応
答の標本化数を少なくし消費電力を削減し、通信状況が
悪いときには、標本化数を多くすることにより変調波形
の特性を改善する効果がある。
答の標本化数を少なくし消費電力を削減し、通信状況が
悪いときには、標本化数を多くすることにより変調波形
の特性を改善する効果がある。
【図１】本発明の一実施例を示すブッロク図。
【図２】標本化数決定手段の一実施例を示す回路図。
【図３】演算量制御手段の一実施例を示す回路図。
【図４】本発明の動作を説明するタイムチャート。
【図５】インパルス応答の一例を示した特性図。
１…マッピング回路、 ２、３…演算回路、 ４、５…積算回路、 ６…タイミング回路、 ７…ビットカウンタ、 ８…タップカウンタ、 ９…演算量制御手段、 １０…データセレクタ、 １１、１２…シフトレジスタ、 １３、１４…ＤＡ変換器、 １５…標本化数決定手段。
Claims (2)
- 【請求項１】ディジタル信号を入力し、入力信号の数を
計数する計数手段と、前記計数手段の出力と入力信号の
値を入力して変調信号の位相情報を出力する位相情報演
算手段と、位相値のインパルス応答を演算する演算手段
と、前記演算手段の出力するインパルス応答値を積算し
て変調信号出力値を演算する積算手段とを備えた変調器
において、受信レベル・誤り率に応じて指定されたイン
パルス応答の標本化数データを出力する標本化数決定手
段と、標本化数データに応じてインパルス応答の演算量
・積算量を制御する演算量制御手段とを備えたことを特
徴とするディジタル変調器。 - 【請求項２】請求項１に記載のディジタル変調器を備え
た通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671894A JPH08186607A (ja) | 1994-12-28 | 1994-12-28 | ディジタル変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32671894A JPH08186607A (ja) | 1994-12-28 | 1994-12-28 | ディジタル変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186607A true JPH08186607A (ja) | 1996-07-16 |
Family
ID=18190905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32671894A Pending JPH08186607A (ja) | 1994-12-28 | 1994-12-28 | ディジタル変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007074663A1 (ja) * | 2005-12-27 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
-
1994
- 1994-12-28 JP JP32671894A patent/JPH08186607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007074663A1 (ja) * | 2005-12-27 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
| US8036303B2 (en) | 2005-12-27 | 2011-10-11 | Panasonic Corporation | Transmitter apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0199745B1 (en) | Analog-to-digital converter | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| KR100188692B1 (ko) | 디지탈필터 | |
| US6067327A (en) | Data transmitter and method therefor | |
| US8229030B2 (en) | FSK signal modulator for producing a binary FSK signal | |
| KR100459519B1 (ko) | 부동소수점디지털지연선필터 | |
| EP0199282B1 (en) | Interpolative d/a converter | |
| US5210775A (en) | π/4 shift QPSK modulator and communication apparatus | |
| JPS5942502B2 (ja) | デジタル式電話回線用の利得制御装置 | |
| JPH08186607A (ja) | ディジタル変調器 | |
| EP1645027B1 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| FI74848C (fi) | Kretsanordning foer taloeverfoering vid en abonnentlinje. | |
| US5361047A (en) | PI/4 shift QPSK modulator and communication apparatus used therewith | |
| US10797715B2 (en) | Filtering method and filter | |
| US6662002B2 (en) | Frequency conversion circuit and transmitter | |
| JP2001077692A (ja) | Ｄ／ａ変換回路 | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP2000092141A (ja) | レベル制御回路 | |
| JPH06181476A (ja) | π／４シフトＱＰＳＫ変調器およびそれを用いた通信装置 | |
| JPH02186710A (ja) | ベースバンド帯域制限方式 | |
| SU1008904A1 (ru) | Устройство дл преобразовани частоты | |
| SU1347190A1 (ru) | Преобразователь дельта-модулированного сигнала в импульсно-кодово-модулированный сигнал | |
| KR200283736Y1 (ko) | 디지털/아날로그변환기의오차감소회로 | |
| JP4496493B2 (ja) | Ｄａコンバータおよびａｄコンバータ |