JPH0818361A - 増幅装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、広い範囲で送信電極制御を行うこと
のできる増幅装置の実現を目的とするものである。 【構成】増幅装置を、入力信号を増幅する増幅素子の前
段に設けられた第１の整合回路のインピーダンスを、全
体の雑音指数が最小となるように設定すると共に、当該
増幅素子の後段に設けられた第２の整合回路のインピー
ダンスを、全体の利得又は出力電力が最大となるように
設定するようにしたことにより、増幅器全体の利得の低
下を押さえて内部雑音を最小とすることができ、かくし
て広い範囲での送信電力制御を行うことのできる増幅器
を実現できる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１０及び図１１） 発明が解決しようとする課題（図１０及び図１１） 課題を解決するための手段（図１〜図９） 作用（図１〜図９） 実施例 （１）第１実施例（図１〜図３） （２）第２実施例（図１〜図５） （３）第３実施例（図１〜図７） （４）他の実施例（図１〜図９） 発明の効果

【０００２】

【産業上の利用分野】本発明は増幅装置に関し、例えば
ＣＤＭＡ方式を用いたセルラー電話やコードレス電話等
の無線通信端末の送信回路に用いられる増幅器に適用し
て好適なものである。

【０００３】

【従来の技術】従来、無線通信端末の送信回路の最終段
に用いられる電力増幅器は、例えば図１０に示すように
形成されている。この図１０において、１は全体として
電力増幅器を示し、入力端２は入力整合回路３を介して
電界効果型トランジスタＱ１のゲート電極に接続されて
いる。また電界効果型トランジスタＱ１のゲート電極は
コイルＬ１を介して所定の電源電圧Ｖg₁と接続されると
共に、当該電界効果型トランジスタＱ１のソース電極は
グランドＧＮＤと接続され、かつドレイン電極は段間整
合回路４を介して後段の電界効果型トランジスタＱ２の
ゲート電極と、コイルＬ２を介して所定の電源電圧Ｖd
とに接続されている。

【０００４】電界効果型トランジスタＱ２においては、
ゲート電極がコイルＬ３を介して所定の電源電圧Ｖg₂と
接続されると共に、ソース電極がグランドＧＮＤと接続
され、かつドレイン電極が出力整合回路５を介して出力
端６と、コイルＬ４を介して所定の電源電圧Ｖd とに接
続されている。これによりこの電圧増幅器１は、入力端
１に供給される信号を、初段の電界効果型トランジスタ
Ｑ１の及び後段の電界効果型トランジスタＱ２にそれぞ
れ与えられるゲートバイアス電圧Ｖg₁及びＶg₂に基づい
て、これら初段の電界効果型トランジスタＱ１及び後段
の電界効果型トランジスタＱ２において順次増幅し、こ
れを出力端６から出力するようになされている。

【０００５】ここでこのような電力増幅器１では、通
常、出力整合回路５の入力インピーダンス（出力整合回
路５の負荷に５０Ωを接続したときの入力端２からみた
出力整合回路５のインピーダンス）は、電力増幅器１が
全体として最大効率を得ることができるように、又は最
大出力電力を得ることができるように設定される。また
段間整合回路４おいては、出力インピーダンスが電界効
果型トランジスタＱ２の入力における反射損失を最大と
するように設定され、かつ入力インピーダンスが電界効
果型トランジスタＱ１の出力における反射損失を最大と
するように設定される。さらに入力整合回路３の出力イ
ンピーダンスは、電界効果型トランジスタＱ１の入力に
おける反射損失を最大とするように設定される。

【０００６】このように従来の送信回路に用いられいた
電力増幅器１は、システムからの要求がないことから雑
音指数を考慮した設計は行われておらず、効率及び利得
のみを最適化した設計が行われていた。

【０００７】

【発明が解決しようとする手段】ところで、近年、符号
分割多元接続（ＣＤＭＡ：Code Division Multiple Acc
ess ）方式を用いたセルラー電話が提案され、実用化さ
れようとしている。またＣＤＭＡ方式を用いた無線通信
システムが数多く提案されている。図１１は、このよう
なＣＤＭＡ方式を用いた無線通信端末の送信回路部１０
の構成の一例を示すものである。実際上この送信回路部
１０では、入力端１１に供給される情報信号Ｓ１を変調
器１２においてスペクトラム拡散し、任意の周波数で変
調することにより変調信号Ｓ２を得、これを利得可変回
路１３に送出する。

【０００８】利得可変回路１３は、受信回路又は基地局
等の送信電力情報源１４から与えられる送信電力情報Ｓ
３に基づいて利得を変化させると共に、当該利得に応じ
て変調信号Ｓ２を増幅し、これを増幅変調信号Ｓ４とし
て周波数変換器１５に送出する。これにより利得変調回
路１３は、送信する出力電力を変化させて基地局におけ
る複数の端末からの受信電力を均等にさせ得るようにな
され、かくして遠近問題による回線容量の低下を未然に
防止し得るようになされている。周波数変換器１５は増
幅変調信号Ｓ４を設定された所定の周波数に変換し、こ
れを送信信号Ｓ５として電力増幅器１６及びアンテナ１
７をそれぞれ順次介して発信する。これによりこの送信
回路部１０は、供給された情報信号Ｓ１を広い周波数帯
域で送信し得るようになされている。

【０００９】ところが、図１１に示した各回路１２、１
３、１５、１６は、それぞれ内部において雑音を発生す
る。従つて入力端１１に供給された情報がアンテナ１７
を介して送信されるまでの間に、この情報に対して各回
路１２、１３、１５、１６において発生した内部雑音が
順次加わり、変調器１２の出力における信号対雑音比が
電力増幅器１６の出力においては劣化する問題があつ
た。この場合利得可変回路１３が高い利得を持つている
ときには、利得可変回路１３の後段の回路１５、１６の
内部雑音の信号対雑音比への影響は小さく、利得可変回
路１３の雑音指数が支配的となる。

【００１０】これに対して、利得可変回路１３の利得が
低いときには、後段の回路１５、１６の内部雑音は無視
できなくなり、信号対雑音比が大きく劣化するために、
周波数変換回路１５及び電力増幅器１６の雑音指数が低
いことが望まれる。このような場合、周波数変換器１５
は利得可変回路１３の広い振幅範囲の信号が入力される
ために高い変換利得を持つことができず、従つて電力増
幅１６の低雑音特性がより望まれる。

【００１１】実際上、信号対雑音比の劣化は基地局にお
ける受信感度を低下させる原因となる。すなわち信号対
雑音比の制限により、利得可変回路１３の利得可変幅の
下限が決まるということができるからである。しかしな
がらＣＤＭＡ方式に用いられる電力増幅器１６は、上述
のように雑音指数を考慮した設計は行われておらず、効
率及び利得のみを最適化しているために電力増幅器１６
の雑音指数について改善の余地があつた。従つて利得可
変回路１３の利得が低い場合にも、信号対雑音比の劣化
を最小限とするために、内部雑音の低い送信電力増幅器
１６を実現できれば、結果として広い範囲で送信電力制
御を行うことができるものと考えられる。

【００１２】本発明は以上の点を考慮してなされたもの
で、広い範囲で送信電極制御を行うことのできる増幅装
置を実現しようとするものである。

【００１３】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、増幅装置（２０）、（３０）、
（５０）、（６０）が、入力信号を増幅する増幅素子
（Ｑ１０）、（Ｑ１、Ｑ２）と、増幅素子（Ｑ１０）、
（Ｑ１、Ｑ２）の前段に設けられ、インピーダンスが全
体の雑音指数を最小とするように設定された第１の整合
回路（２２）、（５１）、（６１）と、増幅素子（Ｑ１
０）、（Ｑ１、Ｑ２）の後段に設けられ、インピーダン
スが全体の利得又は出力電力を最大とするように設定さ
れた第２の整合回路（２３）、（４、５２）、（４、６
２）とを有するようにした。

【００１４】また本発明においては、増幅素子（Ｑ１
０）、（Ｑ１）に直列に接続された帰還回路（４６）、
（６１）を設けるようにした。

【００１５】さらに本発明においては、増幅素子（Ｑ１
０）、（Ｑ１、Ｑ２）はトランジスタでなるようにし
た。

【００１６】さらに本発明においては、入力信号を増幅
する複数段の増幅部（Ｌ２０、Ｑ２０）、（Ｌ２２、Ｑ
２１）からなる増幅装置において、少なくとも初段の増
幅部のバイアス条件を全体の雑音指数が最小となるよう
に設定するようにした。

【００１７】さらに本発明においては、初段の増幅部の
さらに前段に設けられた整合回路（４２）のインピーダ
ンスを、増幅素子（Ｑ２０）の信号源インピーダンスが
全体の雑音指数を最小とするように設定するようにし
た。

【００１８】

【作用】第１の整合回路（２２）、（５１）、（６１）
のインピーダンスを、全体の雑音指数が最小となるよう
に設定すると共に、第２の整合回路（２３）、（４、５
２）、（４、６２）のインピーダンスを、全体の利得又
は出力電力が最大となるように設定するようにしたこと
により、増幅器（２０）、（３０）、（５０）、（６
０）全体の利得の低下を押さえて内部雑音を最小とする
ことができ、かくして広い範囲での送信電力制御を行う
ことのできる増幅器を実現できる。

【００１９】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２０】（１）第１実施例 図１において、２０は全体として増幅器を示し、入力端
２１は入力整合回路２２を介して電界効果型トランジス
タＱ１０のゲート電極と接続されている。また電界効果
型トランジスタＱ１０のゲート電極はコイルＬ１０を介
して所定の電源電圧Ｖg₁₀ と接続されていると共に、当
該電界効果型トランジスタＱ１０のソース電極はグラン
ドＧＮＤと接続され、かつドレイン電極が出力整合回路
２３を介して出力端２４と、コイルＬ１１を介して所定
の電源電圧Ｖd とにそれぞれ接続されている。

【００２１】これによりこの増幅器２０では、入力端２
１に供給される信号を電界効果型トランジスタＱ１０の
ゲートバイアス電圧Ｖg₁₀ に応じて増幅し、これを出力
端２４から出力するようになされている。この場合入力
整合回路２２は、そのインピーダンスが電界効果型トラ
ンジスタＱ１０の信号源インピーダンスを増幅器２０の
雑音指数を最小とする値（Ｚmin）に選定されており、
また出力整合回路２３は、そのインピーダンスが電界効
果型トランジスタＱ１０の負荷側インピーダンスを出力
電力最大とし、又は電力利得最大とするような値に選定
されている。

【００２２】これによりこの増幅器２０では、入力整合
回路２２によつて増幅器２０全体としての内部雑音を低
減する一方、この際低下する利得の低下を出力整合回路
２３において補うようになされている。この実施例の場
合、入力整合回路２２及び出力整合回路２３は、それぞ
れインダクタンス、キヤパシタンス、抵抗などの集中定
数素子や分布定数回路から形成されている。

【００２３】以上の構成において、一般にトランジスタ
の雑音指数Ｆは、トランジスタの最小雑音指数をＦmin
、雑音抵抗をＲn 、最適雑音アドミタンスをＹon（＝
１／Ｚmin ）、信号源アドミタンスをＹg （＝Ｚg ）及
び信号源コンダクタンスをＧgとすると、次式

【数１】 で表すことができる。この（１）式からも明らかなよう
に、トランジスタには雑音指数Ｆを最小とするような最
適な信号源インピーダンスが存在する。

【００２４】ここで定雑音指数を示す信号源インピーダ
ンスの軌跡円の一例を図２に示す。この図２において、
□の点は増幅器２０の雑音指数を最小とするインピーダ
ンスＺmin を示しており、ｆ１〜ｆ８はこの点を中心
に、それぞれ0.25〔dB〕、 0.5〔dB〕、 1.0〔dB〕、
1.5〔dB〕、 2.0〔dB〕、 2.5〔dB〕、 3.0〔dB〕、 6.
0〔dB〕ずつ最小雑音指数から増加する信号源インピー
ダンスの軌跡を示している。一方、従来の電力増幅器１
（図１１）においては、入力の反射損失を最大とするよ
うに、

【数２】 に設定されていた。

【００２５】ここで図２で示した例と同じトランジスタ
（バイアス条件も同じ）について、定入力損失を示す信
号源インピーダンスの軌跡円を図３に示す。この図３に
おいてｆ10、ｆ11は、入力反射損失が５〔dB〕及び10
〔dB〕増加する信号源インピーダンスの軌跡を示してい
る。この図２及び図３からも明らかなように、この実施
例の増幅器２０によれば、増幅器全体としての雑音指数
を低減でき、かくして内部雑音を最小とすることができ
る。またこの増幅器２０を導入するシステムの仕様によ
つては、信号源インピーダンス値を雑音指数を最小にす
るインピーダンス値と、入力反射損失を最小にするイン
ピーダンス値の中間に設定することもできる。

【００２６】以上の構成によれば、入力信号を増幅する
電界効果型トランジスタＱ１０の信号源インピーダンス
を増幅器２０全体の雑音指数を最小とするように入力整
合回路２２を設定すると共に、当該電界効果型トランジ
スタＱ１０の負荷インピーダンスを当該増幅器２０全体
の利得、効率又は出力電力が最大となるように出力整合
回路２３を設定するようにしたことにより、増幅器２０
の利得の低下を押さえて内部雑音を最小とすることがで
き、かくして広い範囲での送信電力制御を行うことので
きる増幅器を実現できる。

【００２７】（２）第２実施例 図１との対応部分に同一符号を付して示す図２は、第２
実施例の増幅器３０を示し、電界効果型トランジスタＱ
１０のソース電極がリアクタンス素子３１を介してグラ
ンドＧＮＤに接続されていることを除いて第１実施例の
増幅器２０と同様に構成されている。

【００２８】以上の構成において、第１実施例の増幅器
２０では、雑音指数の最小化により入力反射損失が増加
するという問題点があつた。この問題点に対する第２実
施例の有用性を図５に示す。ここで図５は、リアクタン
ス素子３１としてインダクタンスを用い、そのインダク
タンス値を０から６〔nH〕まで１〔nH〕ステツプで変化
させたときの電界効果型トランジスタＱ１０から信号源
側をみたインピーダンス点をスミスチヤート上に示した
ものである。

【００２９】これらのデータＤ１〜Ｄ７は図５では□で
プロツトされている。インダクタンスが０〔nH〕のとき
のデータＤ１は、インダクタが接続されていない場合と
等価であり、第１実施例の増幅器２０と等価である。ま
た、図５には、雑音指数が最小となるインピーダンス点
が＋で示されているが、この図５からも分かるように、
インダクタンスが増加すると□のプロツトと＋のプロツ
トが近づく。このことは、反射損失を増加させると共に
雑音指数を最小にできることを意味している。

【００３０】従つてこの増幅器３０のように、第１実施
例の増幅器２０を構成する電界効果型トランジスタＱ１
０のソース電極及びグランドＧＮＤ間に直列帰還のイン
ダクタンス素子３１を付加することで増幅器３０の雑音
指数を低下させることができる一方、反射損失を増加さ
せることができる。

【００３１】以上の構成によれば、第１実施例の増幅器
２０に対して電界効果型トランジスタＱ１０のソース電
極及びグランドＧＮＤ間に直列帰還のインダクタンスを
付加するようにしたことにより、雑音指数の低下と高反
射損失を同時に行うことができ、かくして広い範囲での
送信電力制御を行うことのできる増幅器を実現できる。

【００３２】（３）第３実施例 図６は、第３実施例の増幅器４０を示し、入力端４１が
入力整合回路４２を介して電界効果型トランジスタＱ２
０のゲート電極に接続されている。この電界効果型トラ
ンジスタＱ２０のゲート電極には、コイルＬ２０を介し
て所定の電源電圧Ｖg₂₀ と接続されていると共に、当該
電界効果型トランジスタＱ２０のソース電極はリアクタ
ンス素子４６を介してグランドＧＮＤに接続され、かつ
ドレイン電極がコイルＬ２１を介して所定の電源電圧Ｖ
d と段間整合回路４３を介して電界効果型トランジスタ
Ｑ２１のゲート電極とに接続されている。

【００３３】この電界効果型トランジスタＱ２１のゲー
ト電極にはコイルＬ２２を介して所定の電源電圧Ｖg₂₁
に接続されていると共に、当該電界効果型トランジスタ
Ｑ２１のソース電極はグランドＧＮＤに接続され、かつ
ドレイン電極がコイルＬ２３を介して所定の電源電圧Ｖ
d と、出力整合回路４４を介して出力端４５とに接続さ
れている。これによりこの増幅器４０は、入力端４１に
供給される信号を、初段の電界効果型トランジスタＱ２
０に与えられるゲートバイアス電圧Ｖg₂₀ と、後段の電
界効果型トランジスタＱ２１に与えられるゲートバイア
ス電圧Ｖg₂₁ とに基づいて増幅し、これを出力端４５を
介して出力するようになされている。

【００３４】この場合初段の電界効果型トランジスタＱ
２０に与えるゲートバイアス電圧Ｖg₂₀ は、当該増幅器
４０全体の雑音指数が最小となる値に選定されており、
また後段の電界効果型トランジスタＱ２１に与えるゲー
トバイアス電圧Ｖg₂₁ は従来の増幅器１（図１１）と同
様に高効率又は高出力電力を得られるように選定されて
いる。ここで図７に、ドレイン電力に対する一般的なト
ランジスタの雑音指数の変化の一例を示す。この図７か
らも明らかなように、雑音指数最小となるドレイン電力
（以下、これを最小ドレイン電流と呼ぶ）が存在する。

【００３５】従つてこの増幅器４０では、初段の電界効
果型トランジスタＱ２０に図７において点Ｐで示した最
小ドレイン電流が流れるように、ゲートバイアス電圧Ｖ
g₂₀を設定しており、これにより増幅器４０の雑音指数
を最小にしている。

【００３６】以上の構成によれば、初段の電界効果型ト
ランジスタＱ２０に与えるゲートバイアス電圧Ｖg₂₀ を
当該増幅器４０の雑音指数が最小となるように選定する
と共に、後段の電界効果型トランジスタＱ２１に与える
ゲートバイアス電圧Ｖg₂₁ を当該増幅器４０が高効率又
は高出力電力を得られるように選定するようにしたこと
により、第１実施例の増幅器と同様に増幅器４０全体と
しての内部雑音を最小とすることができ、かくして広い
範囲での送信電力制御を行うことのできる増幅器を実現
できる。

【００３７】（４）他の実施例 なお上述の第１〜第３実施例においては、電界効果型ト
ランジスタＱ１０、Ｑ２０、Ｑ２１として電界効果型ト
ランジスタを用いるようにした場合について述べたが、
本発明はこれに限らず、バイポーラトランジスタを用い
るようにしても良く、この場合においても同様の効果を
得ることができる。またバイポーラトランジスタ以外
の、入力信号を増幅するような他の増幅素子も適用する
ことができる。

【００３８】また上述の第１実施例においては、本発明
を電界効果型トランジスタＱ１０を１個用いた１段増幅
器２０に適用するようにした場合について述べたが、本
発明はこれに限らず、電界効果型トランジスタＱ１０等
の増幅素子を２個以上用いた多段型の増幅器にも本発明
を適用することができる。例えば２段増幅器の場合、図
１０との対応部分に同一符号を付した図８のように増幅
器５０を構成し、電界効果型トランジスタＱ１の信号源
インピーダンスを増幅器５０の雑音指数が最小となるよ
うに入力整合回路５１を設定すると共に、電界効果型ト
ランジスタＱ２の負荷インピーダンスを増幅器５０の利
得、効率又は出力電力が最大となるように段間整合回路
４及び又は出力整合回路５２を設定するようにすれば良
い。この場合においても第１実施例と同様の効果を得る
ことができる。

【００３９】また後段の電界効果型トランジスタＱ２に
対しても初段の電界効果型トランジスタＱ１と同様に本
発明を適用するようにしても良く、このようにすること
によつてより一層雑音特性を向上させることができる。
３段以上の場合にも同様にすれば良い。

【００４０】さらに上述の第２実施例においては、本発
明を電界効果型トランジスタＱ１０を１個用いた１段増
幅器３０に適用するようにした場合について述べたが、
本発明はこれに限らず、電界効果型トランジスタＱ１０
等の増幅素子を２個以上用いた多段型の増幅器にも本発
明を適用することができる。例えば２段増幅器の場合、
図８との対応部分に同一符号を付した図９に示すよう
に、増幅器５０（図８）の電界効果型トランジスタＱ１
のソース電極及びグランドＧＮＤ間にリアクタンス素子
６１を負荷するようにして増幅器６０を構成すれば良
く、このようにしても第２実施例と同様の効果を得るこ
とができる。

【００４１】またこの場合においても、後段の電界効果
型トランジスタＱ２に対してさらに本発明を適用するよ
うにしても良く、このようにすることによつてより一層
雑音特性を向上させることができる。３段以上の場合に
も同様にすれば良い。

【００４２】さらに上述の第３実施例においては、入力
整合回路４２の設定についての言及はなされていない
が、当該入力整合回路４２を例えば第１及び第２実施例
のように、そのインピーダンスを電界効果型トランジス
タＱ２０の信号源インピーダンスを増幅器４０の雑音指
数を最小とするような値に選定するようにしても良い。

【００４３】

【発明の効果】上述のように本発明によれば、増幅装置
を、入力信号を増幅する増幅素子の前段に設けられた第
１の整合回路のインピーダンスを、全体の雑音指数が最
小となるように設定すると共に、当該増幅素子の後段に
設けられた第２の整合回路のインピーダンスを全体の利
得又は出力電力が最大となるように設定するようにした
ことにより、増幅器全体の利得の低下を押さえて内部雑
音を最小とすることができ、かくして広い範囲での送信
電力制御を行うことのできる増幅器を実現できる。

【図面の簡単な説明】

【図１】第１実施例による増幅器の全体構成を示す接続
図である。

【図２】定雑音指数を示す信号インピーダンスの軌跡円
の一例を示す特性曲線図である。

【図３】定入力損失を示す信号源インピーダンスの軌跡
円の一例を示す特性曲線図である。

【図４】第２実施例による増幅器の全体構成を示す接続
図である。

【図５】電界効果型トランジスタから信号源をみたイン
ピーダンス点を変化を示すグラフである。

【図６】第３実施例による増幅器の全体構成を示す接続
図である。

【図７】電界効果型トランジスタのドレイン電流と最小
雑音指数及び利得との関係を示す特性曲線図である。

【図８】他の実施例による増幅器の全体構成を示す接続
図である。

【図９】他の実施例による増幅器の全体構成を示す接続
図である。

【図１０】従来の増幅器の構成を示す接続図である。

【図１１】ＣＤＭＡ方式を用いた無線通信端末の送信回
路部の構成例を示すブロツク図である。

【符号の説明】

２０、３０、４０、５０、６０……増幅器、２２、４
２、５１、６１……入力整合回路、２３、４４、５２、
６２……出力整合回路、Ｑ１、Ｑ２、Ｑ１０、Ｑ２０、
Ｑ２１……電界効果型トランジスタ、Ｖg₁、Ｖg₂、Ｖg
₁₀ 、Ｖg₁₁ 、Ｖg₂₀ 、Ｖg₂₁ ……ゲートバイアス電
圧。

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力信号を増幅する増幅素子と、 上記増幅素子の前段に設けられ、インピーダンスが全体
   の雑音指数を最小とするように設定された第１の整合回
   路と、 上記増幅素子の後段に設けられ、インピーダンスが全体
   の利得又は出力電力を最大とするように設定された第２
   の整合回路とを具えることを特徴とする増幅装置。
2. 【請求項２】上記増幅素子に直列に接続された帰還回路
   を具えることを特徴とする請求項１に記載の増幅装置。
3. 【請求項３】上記増幅素子はトランジスタでなることを
   特徴とする請求項１に記載の増幅装置。
4. 【請求項４】入力信号を増幅する複数段の増幅部からな
   る増幅装置において、 少なくとも初段の上記増幅部のバイアス条件を全体の雑
   音指数が最小となるように設定したことを特徴とする増
   幅装置。
5. 【請求項５】上記初段の上記増幅部のさらに前段に設け
   られた整合回路のインピーダンスを、全体の雑音指数を
   最小とするように設定するようにしたことを特徴とする
   請求項４に記載の増幅装置。