JPH09232887A - 高周波電力増幅器 - Google Patents
高周波電力増幅器Info
- Publication number
- JPH09232887A JPH09232887A JP4137996A JP4137996A JPH09232887A JP H09232887 A JPH09232887 A JP H09232887A JP 4137996 A JP4137996 A JP 4137996A JP 4137996 A JP4137996 A JP 4137996A JP H09232887 A JPH09232887 A JP H09232887A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- output matching
- high frequency
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 広帯域にわたる高い電力付加効率と充分に低
い隣接チャンネル漏洩電力抑圧比とを同時に実現できる
ようにする。 【解決手段】 高周波電力増幅器は、入力信号のインピ
ーダンスを最適化して出力する入力整合回路１０と、入
力整合回路１０が出力する信号を増幅して出力するＧａ
ＡｓパワーＦＥＴ２１と、ＧａＡｓパワーＦＥＴ２１の
出力信号のインピーダンスΓL * を周波数帯域に応じて
最適化して出力する第１の出力整合回路３０及び第２の
出力整合回路４０とを備えている。スイッチ２７は、Ｇ
ａＡｓパワーＦＥＴ２１と各出力整合回路３０，４０と
の間に接続され、第１及び第２の出力整合回路３０，４
０のうちの最適な出力整合回路を選択して接続する。
い隣接チャンネル漏洩電力抑圧比とを同時に実現できる
ようにする。 【解決手段】 高周波電力増幅器は、入力信号のインピ
ーダンスを最適化して出力する入力整合回路１０と、入
力整合回路１０が出力する信号を増幅して出力するＧａ
ＡｓパワーＦＥＴ２１と、ＧａＡｓパワーＦＥＴ２１の
出力信号のインピーダンスΓL * を周波数帯域に応じて
最適化して出力する第１の出力整合回路３０及び第２の
出力整合回路４０とを備えている。スイッチ２７は、Ｇ
ａＡｓパワーＦＥＴ２１と各出力整合回路３０，４０と
の間に接続され、第１及び第２の出力整合回路３０，４
０のうちの最適な出力整合回路を選択して接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信機器にお
ける高周波電力増幅器に関し、特に広帯域において高効
率な動作が可能な高周波電力増幅器に関する。
ける高周波電力増幅器に関し、特に広帯域において高効
率な動作が可能な高周波電力増幅器に関する。
【０００２】
【従来の技術】従来の広帯域において動作する高周波電
力増幅器の一つが公開公報（特開平４−２５７１０４
号）に開示されている。
力増幅器の一つが公開公報（特開平４−２５７１０４
号）に開示されている。
【０００３】以下、従来の高周波電力増幅器を図面を参
照しながら説明する。
照しながら説明する。
【０００４】図４は従来の高周波電力増幅器を示す回路
図である。図４において、９１は入力信号のインピーダ
ンスと増幅素子の入力インピーダンスとの整合をとる入
力整合回路、９２は入力整合回路９１を介して入力され
る入力信号を増幅するエミッタ接地されたバイポーラト
ランジスタ、９３は入力される高周波信号の周波数に応
じて入力整合回路９１の整合特性を変化させる第１の可
変容量ダイオード、９４はバイポーラトランジスタ９２
の出力インピーダンスを最適値に変換する出力整合回
路、９５はバイポーラトランジスタ９２が出力する高周
波信号の周波数に応じて出力整合回路９４の整合特性を
変化させる第２の可変容量ダイオードである。
図である。図４において、９１は入力信号のインピーダ
ンスと増幅素子の入力インピーダンスとの整合をとる入
力整合回路、９２は入力整合回路９１を介して入力され
る入力信号を増幅するエミッタ接地されたバイポーラト
ランジスタ、９３は入力される高周波信号の周波数に応
じて入力整合回路９１の整合特性を変化させる第１の可
変容量ダイオード、９４はバイポーラトランジスタ９２
の出力インピーダンスを最適値に変換する出力整合回
路、９５はバイポーラトランジスタ９２が出力する高周
波信号の周波数に応じて出力整合回路９４の整合特性を
変化させる第２の可変容量ダイオードである。
【０００５】以下、前記のように構成された従来の高周
波電力増幅器の動作を説明する。まず、入力端子から入
力された高周波入力信号は、入力整合回路９１によりバ
イポーラトランジスタ９２に対して入力インピーダンス
の整合がとられた後、ベースバイアス電圧ＶBB及びコレ
クタバイアス電圧ＶCCが印加されているバイポーラトラ
ンジスタ９２により増幅される。
波電力増幅器の動作を説明する。まず、入力端子から入
力された高周波入力信号は、入力整合回路９１によりバ
イポーラトランジスタ９２に対して入力インピーダンス
の整合がとられた後、ベースバイアス電圧ＶBB及びコレ
クタバイアス電圧ＶCCが印加されているバイポーラトラ
ンジスタ９２により増幅される。
【０００６】次に、バイポーラトランジスタ９２により
増幅された出力信号は、出力整合回路９４によって出力
インピーダンスの整合がとられて出力端子に送られる。
増幅された出力信号は、出力整合回路９４によって出力
インピーダンスの整合がとられて出力端子に送られる。
【０００７】第１の可変容量ダイオード９３及び第２の
可変容量ダイオード９５は各整合回路９１，９４に入力
される高周波信号の周波数に応じて整合特性を変化させ
ることにより、最適な利得を得ている。
可変容量ダイオード９５は各整合回路９１，９４に入力
される高周波信号の周波数に応じて整合特性を変化させ
ることにより、最適な利得を得ている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来の高周波電力増幅回路は、広帯域化しようとすると、
電力付加効率及び隣接チャンネル漏洩電力の面において
以下に説明するような問題を有していた。
来の高周波電力増幅回路は、広帯域化しようとすると、
電力付加効率及び隣接チャンネル漏洩電力の面において
以下に説明するような問題を有していた。
【０００９】一般に、電力増幅器の電力付加効率ηは、 η＝（交流出力電力−交流入力電力）／直流入力電力 により定義される。ここに、交流入力電力は入力ＲＦ信
号の電力、交流出力電力は出力ＲＦ信号の電力、直流入
力電力は直流電源から該電力増幅器に供給された電力で
ある。すなわち、電力付加効率は、直流電力から交流電
力への変換効率を意味する。
号の電力、交流出力電力は出力ＲＦ信号の電力、直流入
力電力は直流電源から該電力増幅器に供給された電力で
ある。すなわち、電力付加効率は、直流電力から交流電
力への変換効率を意味する。
【００１０】従来の直流電源に電池を用いた携帯電話機
等に搭載されている電力増幅器は、電力付加効率が低い
ため、電池の寿命が短いという問題を有していた。
等に搭載されている電力増幅器は、電力付加効率が低い
ため、電池の寿命が短いという問題を有していた。
【００１１】また、デジタル変調方式に特有な電力増幅
器の隣接チャンネル漏洩電力抑圧比は、搬送波のチャン
ネル周波数に隣接したチャンネル周波数帯域に輻射され
る電力と搬送波の平均送信出力電力との比として定義さ
れる。
器の隣接チャンネル漏洩電力抑圧比は、搬送波のチャン
ネル周波数に隣接したチャンネル周波数帯域に輻射され
る電力と搬送波の平均送信出力電力との比として定義さ
れる。
【００１２】従来のデジタル変調方式は、隣接チャンネ
ル漏洩電力抑圧比が充分に低くできないため、送信雑音
を完全に抑制することができないという問題を有してい
た。
ル漏洩電力抑圧比が充分に低くできないため、送信雑音
を完全に抑制することができないという問題を有してい
た。
【００１３】本発明は前記従来の問題を一挙に解決し、
広帯域にわたる高い電力付加効率と充分に低い隣接チャ
ンネル漏洩電力抑圧比とを同時に実現できるようにする
ことを目的とする。
広帯域にわたる高い電力付加効率と充分に低い隣接チャ
ンネル漏洩電力抑圧比とを同時に実現できるようにする
ことを目的とする。
【００１４】
【問題を解決するための手段】前記の目的を達成するた
め、本発明は、動作帯域を複数に分割した各帯域に応じ
て、複数の出力整合回路を切り替えたり、あるいは１つ
の出力整合回路内に補償回路を備えたりするものであ
る。
め、本発明は、動作帯域を複数に分割した各帯域に応じ
て、複数の出力整合回路を切り替えたり、あるいは１つ
の出力整合回路内に補償回路を備えたりするものであ
る。
【００１５】具体的に請求項１の発明が講じた解決手段
は、高周波電力増幅器を、入力信号のインピーダンスを
最適化して出力する入力整合回路と、前記入力整合回路
が出力する信号を増幅して出力する増幅回路と、前記増
幅回路が出力する出力信号のインピーダンスを周波数帯
域ごとに最適値に変換して出力する複数の出力整合回路
と、前記増幅回路と前記複数の出力整合回路との間に接
続され、前記複数の出力整合回路のうちのいずれか１つ
の出力整合回路を選択して前記増幅回路に接続する切替
手段とを備えている構成とするものである。
は、高周波電力増幅器を、入力信号のインピーダンスを
最適化して出力する入力整合回路と、前記入力整合回路
が出力する信号を増幅して出力する増幅回路と、前記増
幅回路が出力する出力信号のインピーダンスを周波数帯
域ごとに最適値に変換して出力する複数の出力整合回路
と、前記増幅回路と前記複数の出力整合回路との間に接
続され、前記複数の出力整合回路のうちのいずれか１つ
の出力整合回路を選択して前記増幅回路に接続する切替
手段とを備えている構成とするものである。
【００１６】請求項１の構成により、複数の出力整合回
路のそれぞれを各周波数帯のインピーダンス特性に応じ
て調整できるため、入力される高周波信号の周波数帯域
に応じて最適な出力整合回路が選択できる。
路のそれぞれを各周波数帯のインピーダンス特性に応じ
て調整できるため、入力される高周波信号の周波数帯域
に応じて最適な出力整合回路が選択できる。
【００１７】請求項２の発明は、請求項１の構成に、前
記切替手段は、前記入力信号の周波数帯域が前記出力整
合回路の個数分に分割された帯域のみをそれぞれ通過さ
せる各帯域ごとの帯域通過フィルタ群である構成を付加
するものである。
記切替手段は、前記入力信号の周波数帯域が前記出力整
合回路の個数分に分割された帯域のみをそれぞれ通過さ
せる各帯域ごとの帯域通過フィルタ群である構成を付加
するものである。
【００１８】請求項３の発明は、請求項１又は２の構成
に、前記複数の出力整合回路のうちの少なくとも１つは
アナログ変調方式である周波数分割多元アクセス方式
（ＦＤＭＡ）であり、残りの出力整合回路のうちの少な
くとも１つはデジタル変調方式である符号分割多元アク
セス方式（ＣＤＭＡ）である構成を付加するものであ
る。
に、前記複数の出力整合回路のうちの少なくとも１つは
アナログ変調方式である周波数分割多元アクセス方式
（ＦＤＭＡ）であり、残りの出力整合回路のうちの少な
くとも１つはデジタル変調方式である符号分割多元アク
セス方式（ＣＤＭＡ）である構成を付加するものであ
る。
【００１９】請求項４の発明は、請求項１又は２の構成
に、前記複数の出力整合回路は、アナログ変調方式であ
る周波数分割多元アクセス方式（ＦＤＭＡ）又はデジタ
ル変調方式である符号分割多元アクセス方式（ＣＤＭ
Ａ）であり、前記複数の出力整合回路のうちの少なくと
も１つが整合をとる出力信号の周波数帯域と、残りの出
力整合回路のうちの少なくとも１つが整合をとる出力信
号の周波数帯域とは互いに異なる構成を付加するもので
ある。
に、前記複数の出力整合回路は、アナログ変調方式であ
る周波数分割多元アクセス方式（ＦＤＭＡ）又はデジタ
ル変調方式である符号分割多元アクセス方式（ＣＤＭ
Ａ）であり、前記複数の出力整合回路のうちの少なくと
も１つが整合をとる出力信号の周波数帯域と、残りの出
力整合回路のうちの少なくとも１つが整合をとる出力信
号の周波数帯域とは互いに異なる構成を付加するもので
ある。
【００２０】請求項５の発明は、請求項１の構成に、前
記切替手段は、前記複数の出力整合回路ごとに設けられ
ており、ソース・ドレインがスルー接続された第１の電
界効果トランジスタと、前記第１の電界効果トランジス
タと前記各出力整合回路との間に接続されており、一方
のソース・ドレインが接地され、他方のソース・ドレイ
ンがシャント接続された第２の電界効果トランジスタと
から構成されており、前記第１及び第２の電界効果トラ
ンジスタは化合物電界効果トランジスタ又はＭＯＳ型電
界効果トランジスタである構成を付加するものである。
記切替手段は、前記複数の出力整合回路ごとに設けられ
ており、ソース・ドレインがスルー接続された第１の電
界効果トランジスタと、前記第１の電界効果トランジス
タと前記各出力整合回路との間に接続されており、一方
のソース・ドレインが接地され、他方のソース・ドレイ
ンがシャント接続された第２の電界効果トランジスタと
から構成されており、前記第１及び第２の電界効果トラ
ンジスタは化合物電界効果トランジスタ又はＭＯＳ型電
界効果トランジスタである構成を付加するものである。
【００２１】請求項６の発明は、請求項１の構成に、前
記切替手段は、前記複数の出力整合回路ごとに設けられ
ており、一方の電極が接地され他方の電極が前記増幅回
路と前記各出力整合回路との間に接続されたＰＩＮダイ
オードである構成を付加するものである。
記切替手段は、前記複数の出力整合回路ごとに設けられ
ており、一方の電極が接地され他方の電極が前記増幅回
路と前記各出力整合回路との間に接続されたＰＩＮダイ
オードである構成を付加するものである。
【００２２】具体的に請求項７の発明が講じた解決手段
は、高周波電力増幅回路を、入力信号を最適化して出力
する入力整合回路と、前記入力整合回路が出力する信号
を増幅して出力する増幅回路と、前記増幅回路が出力す
る出力信号のインピーダンスを変換して出力する出力整
合回路とを備え、前記出力整合回路は、出力インピーダ
ンスを周波数帯域ごとに補償する補償回路を有している
構成とするものである。
は、高周波電力増幅回路を、入力信号を最適化して出力
する入力整合回路と、前記入力整合回路が出力する信号
を増幅して出力する増幅回路と、前記増幅回路が出力す
る出力信号のインピーダンスを変換して出力する出力整
合回路とを備え、前記出力整合回路は、出力インピーダ
ンスを周波数帯域ごとに補償する補償回路を有している
構成とするものである。
【００２３】請求項７の構成により、出力整合回路は周
波数帯域ごとにインピーダンスを補償する補償回路を備
えているため、各周波数帯の特性に応じて出力インピー
ダンスを調整することができる。
波数帯域ごとにインピーダンスを補償する補償回路を備
えているため、各周波数帯の特性に応じて出力インピー
ダンスを調整することができる。
【００２４】請求項８の発明は、請求項７の構成に、前
記補償回路は出力インピーダンスを決定するコンデンサ
と該コンデンサを制御する電界効果トランジスタとイン
ダクタとを有している構成を付加するものである。
記補償回路は出力インピーダンスを決定するコンデンサ
と該コンデンサを制御する電界効果トランジスタとイン
ダクタとを有している構成を付加するものである。
【００２５】請求項９の発明は、請求項１、２、７又は
８の構成に、前記増幅回路は、化合物パワー電界効果ト
ランジスタ、化合物パワーヘテロ接合バイポーラトラン
ジスタ、シリコンパワーＭＯＳ電界効果トランジスタ又
はバイポーラトランジスタを有している構成を付加する
ものである。
８の構成に、前記増幅回路は、化合物パワー電界効果ト
ランジスタ、化合物パワーヘテロ接合バイポーラトラン
ジスタ、シリコンパワーＭＯＳ電界効果トランジスタ又
はバイポーラトランジスタを有している構成を付加する
ものである。
【００２６】請求項１０の発明は、請求項７の構成に、
前記出力整合回路は、アナログ変調方式である周波数分
割多元アクセス方式（ＦＤＭＡ）又はデジタル変調方式
である符号分割多元アクセス方式（ＣＤＭＡ）である構
成を付加するものである。
前記出力整合回路は、アナログ変調方式である周波数分
割多元アクセス方式（ＦＤＭＡ）又はデジタル変調方式
である符号分割多元アクセス方式（ＣＤＭＡ）である構
成を付加するものである。
【００２７】請求項１１の発明は、請求項７の構成に、
前記出力整合回路は、アナログ変調方式である周波数分
割多元アクセス方式（ＦＤＭＡ）又はデジタル変調方式
である符号分割多元アクセス方式（ＣＤＭＡ）によって
動作する周波数帯域とは異なる周波数帯域においてもそ
れぞれ動作する構成を付加するものである。
前記出力整合回路は、アナログ変調方式である周波数分
割多元アクセス方式（ＦＤＭＡ）又はデジタル変調方式
である符号分割多元アクセス方式（ＣＤＭＡ）によって
動作する周波数帯域とは異なる周波数帯域においてもそ
れぞれ動作する構成を付加するものである。
【００２８】
（第１の実施形態）本発明の第１の実施形態を図面に基
づいて説明する。
づいて説明する。
【００２９】図１は本発明の第１の実施形態に係る高周
波電力増幅器を示す回路図である。図１に示すように、
入力整合回路１０は、入力端子Ｐinに一方の電極が接続
され他方の電極が第２のコンデンサ１１Ｂに直列に接続
された第１のコンデンサ１１Ａと、一方の電極が第１の
コンデンサ１１Ａに接続され他方の電極が増幅回路内の
増幅素子としての化合物パワー電界効果トランジスタで
あるＧａＡｓパワー電界効果トランジスタ（以下、電界
効果トランジスタをＦＥＴと略称する。）２１のゲート
電極に接続された第２のコンデンサ１１Ｂと、一方の電
極が接地され他方の電極が第１のマイクロストリップ線
路１２を介して第１及び第２のコンデンサ１１Ａ，１１
Ｂの共通の電極に接続された第３のコンデンサ１１Ｃと
により構成されており、入力端子Ｐinから入力された高
周波信号の入力インピーダンスとＧａＡｓパワーＦＥＴ
２１の入力インピーダンスとの整合をとる。
波電力増幅器を示す回路図である。図１に示すように、
入力整合回路１０は、入力端子Ｐinに一方の電極が接続
され他方の電極が第２のコンデンサ１１Ｂに直列に接続
された第１のコンデンサ１１Ａと、一方の電極が第１の
コンデンサ１１Ａに接続され他方の電極が増幅回路内の
増幅素子としての化合物パワー電界効果トランジスタで
あるＧａＡｓパワー電界効果トランジスタ（以下、電界
効果トランジスタをＦＥＴと略称する。）２１のゲート
電極に接続された第２のコンデンサ１１Ｂと、一方の電
極が接地され他方の電極が第１のマイクロストリップ線
路１２を介して第１及び第２のコンデンサ１１Ａ，１１
Ｂの共通の電極に接続された第３のコンデンサ１１Ｃと
により構成されており、入力端子Ｐinから入力された高
周波信号の入力インピーダンスとＧａＡｓパワーＦＥＴ
２１の入力インピーダンスとの整合をとる。
【００３０】ＧａＡｓパワーＦＥＴ２１はソース接地さ
れており、ゲートバイアス回路は一端が第１の電源端子
２４Ａに接続され他端がＧａＡｓパワーＦＥＴ２１のゲ
ート電極に接続された第１の抵抗器２２Ａと、一端がＧ
ａＡｓパワーＦＥＴ２１のゲート電極に接続されると共
に第１の抵抗器２２Ａと直列に接続され他端が接地され
た第２の抵抗器２２Ｂとから構成されており、第１の抵
抗器２２Ａ及び第２の抵抗器２２ＢはＧａＡｓパワーＦ
ＥＴ２１のゲートバイアス電圧を第１の電源端子２４Ａ
に印加されている電圧Ｖggから各抵抗比に比例配分して
バイアス電圧の最適値を得る。
れており、ゲートバイアス回路は一端が第１の電源端子
２４Ａに接続され他端がＧａＡｓパワーＦＥＴ２１のゲ
ート電極に接続された第１の抵抗器２２Ａと、一端がＧ
ａＡｓパワーＦＥＴ２１のゲート電極に接続されると共
に第１の抵抗器２２Ａと直列に接続され他端が接地され
た第２の抵抗器２２Ｂとから構成されており、第１の抵
抗器２２Ａ及び第２の抵抗器２２ＢはＧａＡｓパワーＦ
ＥＴ２１のゲートバイアス電圧を第１の電源端子２４Ａ
に印加されている電圧Ｖggから各抵抗比に比例配分して
バイアス電圧の最適値を得る。
【００３１】また、ドレインバイアス回路は一端が第２
の電源端子２４Ｂに接続され他端がＧａＡｓパワーＦＥ
Ｔ２１のドレイン電極に接続された第２のマイクロスト
リップ線路２５と、一端が接地され他端が第２のマイク
ロストリップ線路２５及び第２の電源端子２４Ｂの間に
接続され、非線形動作時のＧａＡｓパワーＦＥＴ２１か
ら出力される基本波の２倍の高調波、すなわち２次高調
波を接地する第４のコンデンサ２６とから構成されてお
り、第２の電源端子２４Ｂに印加されている電圧Ｖddか
らＧａＡｓパワーＦＥＴ２１のドレインバイアス電圧の
最適値を得る。
の電源端子２４Ｂに接続され他端がＧａＡｓパワーＦＥ
Ｔ２１のドレイン電極に接続された第２のマイクロスト
リップ線路２５と、一端が接地され他端が第２のマイク
ロストリップ線路２５及び第２の電源端子２４Ｂの間に
接続され、非線形動作時のＧａＡｓパワーＦＥＴ２１か
ら出力される基本波の２倍の高調波、すなわち２次高調
波を接地する第４のコンデンサ２６とから構成されてお
り、第２の電源端子２４Ｂに印加されている電圧Ｖddか
らＧａＡｓパワーＦＥＴ２１のドレインバイアス電圧の
最適値を得る。
【００３２】第１の出力整合回路３０は、一端が切替手
段としてのスイッチ２７の第１の端子２７ｂに接続され
他端が第４のマイクロストリップ線路３１Ｂと直列に接
続された第３のマイクロストリップ線路３１Ａと、一端
が第３のマイクロストリップ線路３１Ａに接続され他端
が第１の出力端子Ｐout1に接続された第４のマイクロス
トリップ線路３１Ｂと、一端が第３のマイクロストリッ
プ線路３１Ａ及び第４のマイクロストリップ線路３１Ｂ
の共通接点に接続され他端が接地された第５のコンデン
サ３２Ａと、一端が第４のマイクロストリップ線路３１
Ｂ及び第１の出力端子Ｐout1との間に接続され他端が接
地された第６のコンデンサ３２Ｂとから構成されてお
り、ＧａＡｓパワーＦＥＴ２１のドレインから出力さ
れ、スイッチ２７により選択されて第１の端子２７ｂを
介して入力される出力信号の出力インピーダンスを最適
値に変換する。
段としてのスイッチ２７の第１の端子２７ｂに接続され
他端が第４のマイクロストリップ線路３１Ｂと直列に接
続された第３のマイクロストリップ線路３１Ａと、一端
が第３のマイクロストリップ線路３１Ａに接続され他端
が第１の出力端子Ｐout1に接続された第４のマイクロス
トリップ線路３１Ｂと、一端が第３のマイクロストリッ
プ線路３１Ａ及び第４のマイクロストリップ線路３１Ｂ
の共通接点に接続され他端が接地された第５のコンデン
サ３２Ａと、一端が第４のマイクロストリップ線路３１
Ｂ及び第１の出力端子Ｐout1との間に接続され他端が接
地された第６のコンデンサ３２Ｂとから構成されてお
り、ＧａＡｓパワーＦＥＴ２１のドレインから出力さ
れ、スイッチ２７により選択されて第１の端子２７ｂを
介して入力される出力信号の出力インピーダンスを最適
値に変換する。
【００３３】第２の出力整合回路４０は、一端がスイッ
チ２７の第２の端子２７ｃに接続され他端が第６のマイ
クロストリップ線路４１Ｂと直列に接続された第５のマ
イクロストリップ線路４１Ａと、一端が第５のマイクロ
ストリップ線路４１Ａに接続され他端が第２の出力端子
Ｐout2に接続された第６のマイクロストリップ線路４１
Ｂと、一端が第５のマイクロストリップ線路４１Ａ及び
第６のマイクロストリップ線路４１Ｂの共通接点に接続
され他端が接地された第７のコンデンサ４２Ａと、一端
が第６のマイクロストリップ線路４１Ｂ及び第２の出力
端子Ｐout2との間に接続され他端が接地された第８のコ
ンデンサ４２Ｂとから構成されており、ＧａＡｓパワー
ＦＥＴ２１のドレインから出力され、スイッチ２７によ
り選択されて第２の端子２７ｃを介して入力される出力
信号の出力インピーダンスを第１の出力整合回路３０と
は異なる最適値に変換する。
チ２７の第２の端子２７ｃに接続され他端が第６のマイ
クロストリップ線路４１Ｂと直列に接続された第５のマ
イクロストリップ線路４１Ａと、一端が第５のマイクロ
ストリップ線路４１Ａに接続され他端が第２の出力端子
Ｐout2に接続された第６のマイクロストリップ線路４１
Ｂと、一端が第５のマイクロストリップ線路４１Ａ及び
第６のマイクロストリップ線路４１Ｂの共通接点に接続
され他端が接地された第７のコンデンサ４２Ａと、一端
が第６のマイクロストリップ線路４１Ｂ及び第２の出力
端子Ｐout2との間に接続され他端が接地された第８のコ
ンデンサ４２Ｂとから構成されており、ＧａＡｓパワー
ＦＥＴ２１のドレインから出力され、スイッチ２７によ
り選択されて第２の端子２７ｃを介して入力される出力
信号の出力インピーダンスを第１の出力整合回路３０と
は異なる最適値に変換する。
【００３４】以下、前記のように構成された高周波電力
増幅器の動作を説明する。まず、入力端子Ｐinから入力
された高周波入力信号は、入力整合回路１０により入力
インピーダンスの整合がとられた後、第１の電源端子２
４Ａ及び第２の電源端子２４Ｂの各端子から所定のバイ
アス電圧が印加されているＧａＡｓパワーＦＥＴ２１に
より増幅される。
増幅器の動作を説明する。まず、入力端子Ｐinから入力
された高周波入力信号は、入力整合回路１０により入力
インピーダンスの整合がとられた後、第１の電源端子２
４Ａ及び第２の電源端子２４Ｂの各端子から所定のバイ
アス電圧が印加されているＧａＡｓパワーＦＥＴ２１に
より増幅される。
【００３５】次に、増幅された出力信号は、スイッチ２
７のドレイン側端子２７ａを通り、出力信号の周波数に
応じてスイッチ２７によって切り替えられ、第１又は第
２の出力整合回路３０，４０のいずれかに入力されて出
力インピーダンスの整合がとられた後、第１の出力端子
Ｐout1又は第２の出力端子Ｐout2に送られる。
７のドレイン側端子２７ａを通り、出力信号の周波数に
応じてスイッチ２７によって切り替えられ、第１又は第
２の出力整合回路３０，４０のいずれかに入力されて出
力インピーダンスの整合がとられた後、第１の出力端子
Ｐout1又は第２の出力端子Ｐout2に送られる。
【００３６】図１に示すＧａＡｓパワーＦＥＴ２１のド
レイン電極の出力インピーダンスΓL * は電力増幅器の
効率及び歪み特性を決定する重要な要素となる。一般に
出力整合回路はコンデンサ、インダクタ又はマイクロス
トリップ線路等の分布定数線路等により構成されてお
り、各素子の周波数特性により周波数帯域を広帯域化す
ると、広帯域化したすべての周波数帯域では最適なイン
ピーダンス整合をとることができなくなる。
レイン電極の出力インピーダンスΓL * は電力増幅器の
効率及び歪み特性を決定する重要な要素となる。一般に
出力整合回路はコンデンサ、インダクタ又はマイクロス
トリップ線路等の分布定数線路等により構成されてお
り、各素子の周波数特性により周波数帯域を広帯域化す
ると、広帯域化したすべての周波数帯域では最適なイン
ピーダンス整合をとることができなくなる。
【００３７】本実施形態においては、例えば、ある周波
数帯域よりも低周波側の出力インピーダンスの整合をと
る第１の出力整合回路３０と、該周波数帯域よりも高周
波側の出力インピーダンスの整合をとる第２の出力整合
回路４０とを備えているため、スイッチ２７を切り替え
ることにより、ＧａＡｓパワーＦＥＴ２１のドレイン電
極から出力される出力信号の周波数変化に伴うインピー
ダンス不整合を周波数に応じて補償することができるの
で、入力信号を広帯域化したとしても、電力付加効率を
高くすることができると共に隣接チャンネル漏洩電力を
低くすることができる。
数帯域よりも低周波側の出力インピーダンスの整合をと
る第１の出力整合回路３０と、該周波数帯域よりも高周
波側の出力インピーダンスの整合をとる第２の出力整合
回路４０とを備えているため、スイッチ２７を切り替え
ることにより、ＧａＡｓパワーＦＥＴ２１のドレイン電
極から出力される出力信号の周波数変化に伴うインピー
ダンス不整合を周波数に応じて補償することができるの
で、入力信号を広帯域化したとしても、電力付加効率を
高くすることができると共に隣接チャンネル漏洩電力を
低くすることができる。
【００３８】以下、第１の実施形態に係る高周波電力増
幅器における切替手段の変形例を図面に基づいて説明す
る。
幅器における切替手段の変形例を図面に基づいて説明す
る。
【００３９】図２は本発明の第１の実施形態に係る高周
波電力増幅器における切替手段を示す回路図であって、
（ａ）は低域通過フィルタと高域通過フィルタとからな
るスイッチを示す回路図、（ｂ）はＧａＡｓＦＥＴ又は
ＭＯＳＦＥＴからなるスイッチを示す回路図、（ｃ）は
ＰＩＮダイオードからなるスイッチを示す回路図であ
る。
波電力増幅器における切替手段を示す回路図であって、
（ａ）は低域通過フィルタと高域通過フィルタとからな
るスイッチを示す回路図、（ｂ）はＧａＡｓＦＥＴ又は
ＭＯＳＦＥＴからなるスイッチを示す回路図、（ｃ）は
ＰＩＮダイオードからなるスイッチを示す回路図であ
る。
【００４０】図２（ａ）〜（ｃ）において、２７ａは図
１に示したスイッチ２７のドレイン側端子、２７ｂは第
１の出力整合回路３０に接続されているスイッチ２７の
第１の端子、２７ｃは第２の出力整合回路４０に接続さ
れているスイッチ２７の第２の端子である。
１に示したスイッチ２７のドレイン側端子、２７ｂは第
１の出力整合回路３０に接続されているスイッチ２７の
第１の端子、２７ｃは第２の出力整合回路４０に接続さ
れているスイッチ２７の第２の端子である。
【００４１】第１の実施形態においては、スイッチ２７
を用いて第１又は第２の出力整合回路３０，４０の切替
えを行なっているが、本変形例は、図２（ａ）に示すよ
うに低域通過フィルタ２０１Ａをドレイン側端子２７ａ
と第１の入力端子２７ｂとの間に接続し、高域通過フィ
ルタ２０１Ｂをドレイン側端子２７ａと第２の入力端子
２７ｃとの間に接続することにより、低周波帯域と高周
波帯域とが各出力整合回路に選択して出力されるように
している。このようにしても、第１の実施形態と同様の
効果を得ることができる。
を用いて第１又は第２の出力整合回路３０，４０の切替
えを行なっているが、本変形例は、図２（ａ）に示すよ
うに低域通過フィルタ２０１Ａをドレイン側端子２７ａ
と第１の入力端子２７ｂとの間に接続し、高域通過フィ
ルタ２０１Ｂをドレイン側端子２７ａと第２の入力端子
２７ｃとの間に接続することにより、低周波帯域と高周
波帯域とが各出力整合回路に選択して出力されるように
している。このようにしても、第１の実施形態と同様の
効果を得ることができる。
【００４２】次に、図２（ｂ）に示す切替手段は、第１
の入力端子２７ａ側と第２の入力端子２７ｂ側とは同一
構成であるので、第１の入力端子２７ａ側のみ説明する
と、ゲートが第３の電源端子２０４Ａに接続されたＧａ
ＡｓＦＥＴ又はＭＯＳＦＥＴである第１のスイッチトラ
ンジスタ２０２Ａはドレイン側端子２７ａと第１の入力
端子２７ｂとの間にスルー接続され、ゲートが第４の電
源端子２０６Ａに接続されたＧａＡｓＦＥＴ又はＭＯＳ
ＦＥＴである第２のスイッチトランジスタ２０３Ａは一
方のソース・ドレインが接地され、他方のソース・ドレ
インが第１のスイッチトランジスタ２０２Ａのソース・
ドレインと第１の入力端子２７ｂとの間にシャント接続
された構成である。
の入力端子２７ａ側と第２の入力端子２７ｂ側とは同一
構成であるので、第１の入力端子２７ａ側のみ説明する
と、ゲートが第３の電源端子２０４Ａに接続されたＧａ
ＡｓＦＥＴ又はＭＯＳＦＥＴである第１のスイッチトラ
ンジスタ２０２Ａはドレイン側端子２７ａと第１の入力
端子２７ｂとの間にスルー接続され、ゲートが第４の電
源端子２０６Ａに接続されたＧａＡｓＦＥＴ又はＭＯＳ
ＦＥＴである第２のスイッチトランジスタ２０３Ａは一
方のソース・ドレインが接地され、他方のソース・ドレ
インが第１のスイッチトランジスタ２０２Ａのソース・
ドレインと第１の入力端子２７ｂとの間にシャント接続
された構成である。
【００４３】第１の入力端子２７ｂに出力信号を出力す
る場合は、第３の電源端子２０４Ａに電圧Ｖc1が印加さ
れて、第３の抵抗器２０５Ａにより降下された所定の電
圧によって、第１のスイッチトランジスタ２０２Ａがオ
ンとなり、第２のスイッチトランジスタ２０３Ａはオフ
にされる。このとき、第３のスイッチトランジスタ２０
２Ｂはオフにされると共に、第４のスイッチトランジス
タ２０３Ｂは第６の電源端子２０６Ｂに電圧Ｖc4が印加
されて、第６の抵抗器２０７Ｂにより降下された所定の
電圧によってオンとされるので、第２の出力端子２７ｂ
は接地されることになる。
る場合は、第３の電源端子２０４Ａに電圧Ｖc1が印加さ
れて、第３の抵抗器２０５Ａにより降下された所定の電
圧によって、第１のスイッチトランジスタ２０２Ａがオ
ンとなり、第２のスイッチトランジスタ２０３Ａはオフ
にされる。このとき、第３のスイッチトランジスタ２０
２Ｂはオフにされると共に、第４のスイッチトランジス
タ２０３Ｂは第６の電源端子２０６Ｂに電圧Ｖc4が印加
されて、第６の抵抗器２０７Ｂにより降下された所定の
電圧によってオンとされるので、第２の出力端子２７ｂ
は接地されることになる。
【００４４】第１の出力端子２７ｂを接地し、第２の出
力端子２７ｃに出力信号を出力する場合は、前述した第
１の出力端子２７ｂ側と第２の出力端子２７ｃ側の各電
源端子に対する電圧制御を逆に行なえばよい。
力端子２７ｃに出力信号を出力する場合は、前述した第
１の出力端子２７ｂ側と第２の出力端子２７ｃ側の各電
源端子に対する電圧制御を逆に行なえばよい。
【００４５】これらのＦＥＴからなるスイッチにより、
低周波帯域と高周波帯域とが各出力整合回路に選択して
出力できるため、第１の実施形態と同様の効果が得られ
ると共に、低歪み且つ低損失の高周波電力増幅器を実現
できる。
低周波帯域と高周波帯域とが各出力整合回路に選択して
出力できるため、第１の実施形態と同様の効果が得られ
ると共に、低歪み且つ低損失の高周波電力増幅器を実現
できる。
【００４６】次に、図２（ｃ）に示す切替手段は、第１
の入力端子２７ａ側と第２の入力端子２７ｂ側とは同一
構成であるので、第１の入力端子２７ａ側のみ説明する
と、第１のＰＩＮダイオード２０８Ａは、一方の電極が
ドレイン側端子２７ａと第１の入力端子２７ｂとの間に
接続され、他方の電極が逆バイアス方向に接地されてお
り、第９のコンデンサ２１０Ａ及び第１のチョークコイ
ル２１１Ａは第３の電源端子２０９Ａから入力される高
周波信号を除去するためにそれぞれ接続されている。
の入力端子２７ａ側と第２の入力端子２７ｂ側とは同一
構成であるので、第１の入力端子２７ａ側のみ説明する
と、第１のＰＩＮダイオード２０８Ａは、一方の電極が
ドレイン側端子２７ａと第１の入力端子２７ｂとの間に
接続され、他方の電極が逆バイアス方向に接地されてお
り、第９のコンデンサ２１０Ａ及び第１のチョークコイ
ル２１１Ａは第３の電源端子２０９Ａから入力される高
周波信号を除去するためにそれぞれ接続されている。
【００４７】第１の入力端子２７ｂに出力信号を出力す
る場合は、第３の電源端子２０９Ａはオフにされ、第２
のＰＩＮダイオード２０８Ｂは第４の電源端子２０９Ｂ
に負の電圧Ｖc2が印加されて導通するため、第２の入力
端子２７ｃは接地されることになる。
る場合は、第３の電源端子２０９Ａはオフにされ、第２
のＰＩＮダイオード２０８Ｂは第４の電源端子２０９Ｂ
に負の電圧Ｖc2が印加されて導通するため、第２の入力
端子２７ｃは接地されることになる。
【００４８】また、第１の出力端子２７ｂを接地し、第
２の出力端子２７ｃに出力信号を出力する場合は、前述
した第１の出力端子２７ｂ側と第２の出力端子２７ｃ側
の各電源端子に対する電圧制御を逆に行なえばよい。
２の出力端子２７ｃに出力信号を出力する場合は、前述
した第１の出力端子２７ｂ側と第２の出力端子２７ｃ側
の各電源端子に対する電圧制御を逆に行なえばよい。
【００４９】これらのＰＩＮダイオードからなるスイッ
チにより、低周波帯域と高周波帯域とが各出力整合回路
に選択して出力できるため、第１の実施形態と同様の効
果が得られると共に、低歪み且つ低損失の高周波電力増
幅器を実現できる。
チにより、低周波帯域と高周波帯域とが各出力整合回路
に選択して出力できるため、第１の実施形態と同様の効
果が得られると共に、低歪み且つ低損失の高周波電力増
幅器を実現できる。
【００５０】（第２の実施形態）以下、本発明の第２の
実施形態を図面に基づいて説明する。
実施形態を図面に基づいて説明する。
【００５１】図３は本発明の第２の実施形態に係る高周
波電力増幅器を示す回路図である。図３において、第１
の実施形態において説明した構成要素と同一の構成要素
には同一の符号を付して説明を省略する。
波電力増幅器を示す回路図である。図３において、第１
の実施形態において説明した構成要素と同一の構成要素
には同一の符号を付して説明を省略する。
【００５２】図３に示すように、出力整合回路５０は、
一端がＧａＡｓパワーＦＥＴ２１のドレイン電極に接続
され他端が第４のマイクロストリップ線路５１Ｂに直列
に接続された第３のマイクロストリップ線路５１Ａと、
一端が第３のマイクロストリップ線路５１Ａに接続され
他端が出力端子Ｐout に接続された第４のマイクロスト
リップ線路５１Ｂと、補償回路を構成するＭＯＳＦＥＴ
からなる第１のスイッチトランジスタ５３Ａを介して第
４のマイクロストリップ線路５１Ｂと並列に接続され、
インピーダンス不整合を補償する第５のマイクロストリ
ップ線路５１Ｃと、一端が接地され他端が補償回路を構
成するＭＯＳＦＥＴからなる第２のスイッチトランジス
タ５３Ｂを介して第４のマイクロストリップ線路５１Ｂ
及び第５のマイクロストリップ線路５１Ｃの共通接点に
接続され、ＧａＡｓパワーＦＥＴ２１のドレイン電極か
らの出力インピーダンスΓL * を決定し、補償回路を構
成する第５のコンデンサ５２Ａと、第１のスイッチトラ
ンジスタ５３Ａのゲート電極にバイアス電圧を印加する
第３の電源端子５５Ａと、第３の電源端子５５Ａの電圧
Ｖc を所定のバイアス電圧まで降下させる第３の抵抗器
５４と、第３の電源端子５５Ａから入力される不要な高
周波成分を除去する第６のコンデンサ５２Ｂと、第２の
スイッチトランジスタ５３Ｂのゲート電極にバイアス電
圧を印加する第４の電源端子５５Ｂと、一端が第４の電
源端子５５Ｂに接続され他端が第２のスイッチトランジ
スタ５３Ｂのゲート電極に接続されて、第４の電源端子
５５Ｂから高周波成分が入力されないようにする補償回
路の構成要素としてのチョークコイル５６と、一端が接
地され他端がチョークコイル５６と第４の電源端子５５
Ｂとの間に接続されて、第４の電源端子５５Ｂから入力
される不要な高周波成分を除去する第７のコンデンサ５
２Ｃと、一端が接地され他端が第３のマイクロストリッ
プ線路５１Ａ及び第４のマイクロストリップ線路５１Ｂ
との間に接続された第８のコンデンサ５２Ｄとから構成
されている。
一端がＧａＡｓパワーＦＥＴ２１のドレイン電極に接続
され他端が第４のマイクロストリップ線路５１Ｂに直列
に接続された第３のマイクロストリップ線路５１Ａと、
一端が第３のマイクロストリップ線路５１Ａに接続され
他端が出力端子Ｐout に接続された第４のマイクロスト
リップ線路５１Ｂと、補償回路を構成するＭＯＳＦＥＴ
からなる第１のスイッチトランジスタ５３Ａを介して第
４のマイクロストリップ線路５１Ｂと並列に接続され、
インピーダンス不整合を補償する第５のマイクロストリ
ップ線路５１Ｃと、一端が接地され他端が補償回路を構
成するＭＯＳＦＥＴからなる第２のスイッチトランジス
タ５３Ｂを介して第４のマイクロストリップ線路５１Ｂ
及び第５のマイクロストリップ線路５１Ｃの共通接点に
接続され、ＧａＡｓパワーＦＥＴ２１のドレイン電極か
らの出力インピーダンスΓL * を決定し、補償回路を構
成する第５のコンデンサ５２Ａと、第１のスイッチトラ
ンジスタ５３Ａのゲート電極にバイアス電圧を印加する
第３の電源端子５５Ａと、第３の電源端子５５Ａの電圧
Ｖc を所定のバイアス電圧まで降下させる第３の抵抗器
５４と、第３の電源端子５５Ａから入力される不要な高
周波成分を除去する第６のコンデンサ５２Ｂと、第２の
スイッチトランジスタ５３Ｂのゲート電極にバイアス電
圧を印加する第４の電源端子５５Ｂと、一端が第４の電
源端子５５Ｂに接続され他端が第２のスイッチトランジ
スタ５３Ｂのゲート電極に接続されて、第４の電源端子
５５Ｂから高周波成分が入力されないようにする補償回
路の構成要素としてのチョークコイル５６と、一端が接
地され他端がチョークコイル５６と第４の電源端子５５
Ｂとの間に接続されて、第４の電源端子５５Ｂから入力
される不要な高周波成分を除去する第７のコンデンサ５
２Ｃと、一端が接地され他端が第３のマイクロストリッ
プ線路５１Ａ及び第４のマイクロストリップ線路５１Ｂ
との間に接続された第８のコンデンサ５２Ｄとから構成
されている。
【００５３】以下、前記のように構成された高周波電力
増幅器の動作を説明する。まず、入力端子Ｐinから入力
された高周波入力信号は、入力整合回路１０により入力
インピーダンスの整合がとられた後、第１の電源端子２
４Ａ及び第２の電源端子２４Ｂの各端子から所定のバイ
アス電圧が印加されているＧａＡｓパワーＦＥＴ２１に
より増幅される。
増幅器の動作を説明する。まず、入力端子Ｐinから入力
された高周波入力信号は、入力整合回路１０により入力
インピーダンスの整合がとられた後、第１の電源端子２
４Ａ及び第２の電源端子２４Ｂの各端子から所定のバイ
アス電圧が印加されているＧａＡｓパワーＦＥＴ２１に
より増幅される。
【００５４】次に、増幅された出力信号は、出力整合回
路５０により出力インピーダンスの整合がとられた後、
出力端子Ｐout に送られる。
路５０により出力インピーダンスの整合がとられた後、
出力端子Ｐout に送られる。
【００５５】本実施形態によると、入力信号の周波数に
応じて、第１のスイッチトランジスタ５３Ａ又は第２の
スイッチトランジスタ５３Ｂのオン、オフ切替えを行な
って、ＧａＡｓパワーＦＥＴ２１のドレイン電極の出力
インピーダンスΓL * の不整合を補償することができる
ため、入力信号を広帯域化したとしても、電力付加効率
を高くすることができると共に隣接チャンネル漏洩電力
を低くすることができる。
応じて、第１のスイッチトランジスタ５３Ａ又は第２の
スイッチトランジスタ５３Ｂのオン、オフ切替えを行な
って、ＧａＡｓパワーＦＥＴ２１のドレイン電極の出力
インピーダンスΓL * の不整合を補償することができる
ため、入力信号を広帯域化したとしても、電力付加効率
を高くすることができると共に隣接チャンネル漏洩電力
を低くすることができる。
【００５６】本実施形態においては、第１及び第２のス
イッチトランジスタ５３Ａ，５３Ｂを用いて補償回路の
切替えを行なっているが、高域通過フィルタと低域通過
フィルタとを用いることにより、高周波帯域と低周波帯
域とを選択するようにしても同様の効果が得られる。
イッチトランジスタ５３Ａ，５３Ｂを用いて補償回路の
切替えを行なっているが、高域通過フィルタと低域通過
フィルタとを用いることにより、高周波帯域と低周波帯
域とを選択するようにしても同様の効果が得られる。
【００５７】また、ＧａＡｓパワーＦＥＴ２１のドレイ
ン電極の出力インピーダンスΓL *の値を決定する第５
のコンデンサ５２Ａの替わりにインダクタ又はマイクロ
ストリップ線路等の分布定数回路を直列接続したとして
も周波数に応じた最適な整合条件を同様に得ることがで
きる。
ン電極の出力インピーダンスΓL *の値を決定する第５
のコンデンサ５２Ａの替わりにインダクタ又はマイクロ
ストリップ線路等の分布定数回路を直列接続したとして
も周波数に応じた最適な整合条件を同様に得ることがで
きる。
【００５８】さらに、前記第１又は第２の実施形態にお
いて、増幅回路内の増幅素子としてＧａＡｓパワーＦＥ
Ｔ２１を用いているが、化合物パワーヘテロ接合バイポ
ーラトランジスタの一例としてのＧａＡＳパワーＨＴＢ
やシリコンパワーＭＯＳＦＥＴ又はバイポーラトランジ
スタであっても構わない。
いて、増幅回路内の増幅素子としてＧａＡｓパワーＦＥ
Ｔ２１を用いているが、化合物パワーヘテロ接合バイポ
ーラトランジスタの一例としてのＧａＡＳパワーＨＴＢ
やシリコンパワーＭＯＳＦＥＴ又はバイポーラトランジ
スタであっても構わない。
【００５９】以下、本発明の第３の実施形態を説明す
る。
る。
【００６０】前記の第１又は第２の実施形態は、複数の
回路を用いて広帯域動作を実現しているが、第１又は第
２の実施形態において説明した高周波電力増幅器と同様
の構成とすることによって、異なる２つの変調方式によ
り動作するデュアルモード化が可能になる。
回路を用いて広帯域動作を実現しているが、第１又は第
２の実施形態において説明した高周波電力増幅器と同様
の構成とすることによって、異なる２つの変調方式によ
り動作するデュアルモード化が可能になる。
【００６１】例えば、デュアルモード方式の送信機用電
力増幅器には、アナログ変調方式には高付加効率性が要
求され、デジタル変調方式には高線形性が要求される。
図１における第１又は第２の出力整合回路３０，４０を
各変調方式に応じてスイッチ２７を切り替えることによ
り、また、図３における第１又は第２のスイッチトラン
ジスタ５３Ａ，５３Ｂを各変調方式に応じて切り替える
ことにより、異なる変調方式によって動作するデュアル
モード化が可能になる。
力増幅器には、アナログ変調方式には高付加効率性が要
求され、デジタル変調方式には高線形性が要求される。
図１における第１又は第２の出力整合回路３０，４０を
各変調方式に応じてスイッチ２７を切り替えることによ
り、また、図３における第１又は第２のスイッチトラン
ジスタ５３Ａ，５３Ｂを各変調方式に応じて切り替える
ことにより、異なる変調方式によって動作するデュアル
モード化が可能になる。
【００６２】具体的に説明すると、アナログ変調モード
においては、高付加効率性を実現するために非線形電力
増幅器の非線形動作領域（出力電力飽和領域付近）を利
用し、比較的低出力のデジタル変調モードにおいては、
隣接チャンネル漏洩電力の低減のために非線形電力増幅
器の線形動作領域を利用する。また、比較的高出力のデ
ジタル変調モードにおいては、高付加効率性と高線形性
とを両立させるために非線形電力増幅器と線形電力増幅
器との２つの構成とすることも可能である。
においては、高付加効率性を実現するために非線形電力
増幅器の非線形動作領域（出力電力飽和領域付近）を利
用し、比較的低出力のデジタル変調モードにおいては、
隣接チャンネル漏洩電力の低減のために非線形電力増幅
器の線形動作領域を利用する。また、比較的高出力のデ
ジタル変調モードにおいては、高付加効率性と高線形性
とを両立させるために非線形電力増幅器と線形電力増幅
器との２つの構成とすることも可能である。
【００６３】米国においては無線電話送信機のデュアル
モード方式に関するＴＩＡ（米国通信工業会）規格があ
る。ＴＩＡ規格ＩＳ−９５には、アナログ変調方式のア
クセス方式として周波数分割多元アクセス（Ｆｒｅｑｕ
ｅｎｃｙ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：ＦＤＭＡ）方式が規定され、デジタル変調方式
のアクセス方式として符号分割多元アクセス（Ｃｏｄｅ
ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：
ＣＤＭＡ）方式が規定されている。ＦＤＭＡ方式及びＣ
ＤＭＡ方式における交流出力電力は、クラスI の場合は
それぞれ１０Ｗと３．２Ｗであり、クラスIIの場合はそ
れぞれ４Ｗと１．２５Ｗであり、クラスIII の場合はそ
れぞれ１．５Ｗと０．５Ｗである。
モード方式に関するＴＩＡ（米国通信工業会）規格があ
る。ＴＩＡ規格ＩＳ−９５には、アナログ変調方式のア
クセス方式として周波数分割多元アクセス（Ｆｒｅｑｕ
ｅｎｃｙ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：ＦＤＭＡ）方式が規定され、デジタル変調方式
のアクセス方式として符号分割多元アクセス（Ｃｏｄｅ
ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：
ＣＤＭＡ）方式が規定されている。ＦＤＭＡ方式及びＣ
ＤＭＡ方式における交流出力電力は、クラスI の場合は
それぞれ１０Ｗと３．２Ｗであり、クラスIIの場合はそ
れぞれ４Ｗと１．２５Ｗであり、クラスIII の場合はそ
れぞれ１．５Ｗと０．５Ｗである。
【００６４】このように、本実施形態によると、単一の
高周波電力増幅器により、例えば、ＴＩＡ規格ＩＳ−９
５を共に満たすようにアナログ変調方式又はデジタル変
調方式による動作が兼用できると共に、アナログ変調方
式においては高い付加効率を実現でき、また、デジタル
変調方式においては充分に低い隣接チャンネル漏洩電力
を実現できる。
高周波電力増幅器により、例えば、ＴＩＡ規格ＩＳ−９
５を共に満たすようにアナログ変調方式又はデジタル変
調方式による動作が兼用できると共に、アナログ変調方
式においては高い付加効率を実現でき、また、デジタル
変調方式においては充分に低い隣接チャンネル漏洩電力
を実現できる。
【００６５】以下、本発明の第３の実施形態の第１変形
例を説明する。
例を説明する。
【００６６】第３の実施形態は複数の回路を用いてデュ
アルモード化を実現しているが、図１又は図３において
説明した高周波電力増幅器と同様の構成をとることによ
り、２つの異なる周波数帯域により動作するデュアルバ
ンド化が可能になる。
アルモード化を実現しているが、図１又は図３において
説明した高周波電力増幅器と同様の構成をとることによ
り、２つの異なる周波数帯域により動作するデュアルバ
ンド化が可能になる。
【００６７】例えば、図１における第１又は第２の出力
整合回路３０，４０を周波数帯域に応じてスイッチ２７
を切り替えることにより、また、図３における第１又は
第２のスイッチトランジスタ５３Ａ，５３Ｂを周波数帯
域に応じて切り替えることにより、デジタル変調方式に
要求される高線形性を実現できるので、異なる周波数帯
域により動作するデュアルバンド化が可能になる。
整合回路３０，４０を周波数帯域に応じてスイッチ２７
を切り替えることにより、また、図３における第１又は
第２のスイッチトランジスタ５３Ａ，５３Ｂを周波数帯
域に応じて切り替えることにより、デジタル変調方式に
要求される高線形性を実現できるので、異なる周波数帯
域により動作するデュアルバンド化が可能になる。
【００６８】このように、本変形例によると、例えば、
ＴＩＡ規格ＩＳ−９５を満たすようにデジタル変調方式
によるデュアルバンド化が実現できると共に充分に低い
隣接チャンネル漏洩電力を実現できる。
ＴＩＡ規格ＩＳ−９５を満たすようにデジタル変調方式
によるデュアルバンド化が実現できると共に充分に低い
隣接チャンネル漏洩電力を実現できる。
【００６９】
【発明の効果】請求項１の発明に係る高周波電力増幅器
によると、入力される高周波信号の周波数帯域に応じて
最適な出力整合回路が選択できるため、増幅回路から出
力される出力信号の周波数変化に伴うインピーダンス不
整合を周波数に応じて補償することができるので、入力
信号を広帯域化したり、異なる複数の帯域としたり、あ
るいは異なる変調方式としたりしても、電力付加効率を
高くすることができると共に隣接チャンネル漏洩電力を
低くすることができる。
によると、入力される高周波信号の周波数帯域に応じて
最適な出力整合回路が選択できるため、増幅回路から出
力される出力信号の周波数変化に伴うインピーダンス不
整合を周波数に応じて補償することができるので、入力
信号を広帯域化したり、異なる複数の帯域としたり、あ
るいは異なる変調方式としたりしても、電力付加効率を
高くすることができると共に隣接チャンネル漏洩電力を
低くすることができる。
【００７０】請求項２の発明に係る高周波電力増幅器に
よると、複数の出力整合回路の切替手段は、分割された
帯域のみをそれぞれ通過させる帯域通過フィルタ群であ
るため、周波数帯域ごとに切り替える必要がなくなる。
よると、複数の出力整合回路の切替手段は、分割された
帯域のみをそれぞれ通過させる帯域通過フィルタ群であ
るため、周波数帯域ごとに切り替える必要がなくなる。
【００７１】請求項３の発明に係る高周波電力増幅器に
よると、複数の出力整合回路のうちの少なくとも１つは
アナログ変調方式の周波数分割多元アクセス方式であ
り、残りのうちの１つはデジタル変調方式の符号分割多
元アクセス方式であるため、単一の高周波電力増幅器
を、例えば、ＴＩＡ規格ＩＳ−９５に共に適合するアナ
ログ変調方式及びデジタル変調方式によって兼用できる
デュアルモードとすることができる。
よると、複数の出力整合回路のうちの少なくとも１つは
アナログ変調方式の周波数分割多元アクセス方式であ
り、残りのうちの１つはデジタル変調方式の符号分割多
元アクセス方式であるため、単一の高周波電力増幅器
を、例えば、ＴＩＡ規格ＩＳ−９５に共に適合するアナ
ログ変調方式及びデジタル変調方式によって兼用できる
デュアルモードとすることができる。
【００７２】請求項４の発明に係る高周波電力増幅器に
よると、複数の出力整合回路はアナログ変調方式である
周波数分割多元アクセス方式又はデジタル変調方式であ
る符号分割多元アクセス方式であり、複数の出力整合回
路のうちの少なくとも１つが整合をとる出力信号の周波
数帯域と、残りの出力整合回路のうちの少なくとも１つ
が整合をとる出力信号の周波数帯域とは互いに異なるた
め、容易にデュアルバンド化を実現することができる。
よると、複数の出力整合回路はアナログ変調方式である
周波数分割多元アクセス方式又はデジタル変調方式であ
る符号分割多元アクセス方式であり、複数の出力整合回
路のうちの少なくとも１つが整合をとる出力信号の周波
数帯域と、残りの出力整合回路のうちの少なくとも１つ
が整合をとる出力信号の周波数帯域とは互いに異なるた
め、容易にデュアルバンド化を実現することができる。
【００７３】請求項５の発明に係る高周波電力増幅器に
よると、切替手段が、複数の出力整合回路ごとに設けら
れたスルー接続された電界効果トランジスタとシャント
接続された電界効果トランジスタとから構成されている
ため、複数の出力整合回路を確実に切り替えることがで
きると共に、低歪み且つ低損失を実現できる。
よると、切替手段が、複数の出力整合回路ごとに設けら
れたスルー接続された電界効果トランジスタとシャント
接続された電界効果トランジスタとから構成されている
ため、複数の出力整合回路を確実に切り替えることがで
きると共に、低歪み且つ低損失を実現できる。
【００７４】請求項６の発明に係る高周波電力増幅器に
よると、切替手段が、複数の出力整合回路ごとに設けら
れたＰＩＮダイオードであるため、複数の出力整合回路
を確実に切り替えることができる。
よると、切替手段が、複数の出力整合回路ごとに設けら
れたＰＩＮダイオードであるため、複数の出力整合回路
を確実に切り替えることができる。
【００７５】請求項７の発明に係る高周波電力増幅器に
よると、各周波数帯の特性に応じて出力インピーダンス
を調整できるため、増幅回路から出力される出力信号の
周波数変化に伴うインピーダンス不整合を周波数に応じ
て補償することができるので、入力信号を広帯域化した
り、異なる複数の帯域としたり、あるいは異なる変調方
式としたりしても、電力付加効率を高くすることができ
ると共に隣接チャンネル漏洩電力を低くすることができ
る。
よると、各周波数帯の特性に応じて出力インピーダンス
を調整できるため、増幅回路から出力される出力信号の
周波数変化に伴うインピーダンス不整合を周波数に応じ
て補償することができるので、入力信号を広帯域化した
り、異なる複数の帯域としたり、あるいは異なる変調方
式としたりしても、電力付加効率を高くすることができ
ると共に隣接チャンネル漏洩電力を低くすることができ
る。
【００７６】請求項８の発明に係る高周波電力増幅器に
よると、補償回路が出力インピーダンスを決定するコン
デンサと該コンデンサを制御する電界効果トランジスタ
とインダクタとを有しているため、出力信号の周波数変
化に伴うインピーダンス不整合を周波数に応じて確実に
補償することができる。
よると、補償回路が出力インピーダンスを決定するコン
デンサと該コンデンサを制御する電界効果トランジスタ
とインダクタとを有しているため、出力信号の周波数変
化に伴うインピーダンス不整合を周波数に応じて確実に
補償することができる。
【００７７】請求項９の発明に係る高周波電力増幅器に
よると、増幅回路が化合物パワー電界効果トランジス
タ、化合物パワーヘテロ接合バイポーラトランジスタ、
シリコンパワーＭＯＳ電界効果トランジスタ又はバイポ
ーラトランジスタより構成されているため、入力信号を
確実に増幅することができる。
よると、増幅回路が化合物パワー電界効果トランジス
タ、化合物パワーヘテロ接合バイポーラトランジスタ、
シリコンパワーＭＯＳ電界効果トランジスタ又はバイポ
ーラトランジスタより構成されているため、入力信号を
確実に増幅することができる。
【００７８】請求項１０の発明に係る高周波電力増幅器
によると、出力整合回路がアナログ変調方式である周波
数分割多元アクセス方式又はデジタル変調方式である符
号分割多元アクセス方式であるため、単一の高周波電力
増幅器を、例えば、ＴＩＡ規格ＩＳ−９５に共に適合す
るアナログ変調方式及びデジタル変調方式によって兼用
できるデュアルモードとすることができる。
によると、出力整合回路がアナログ変調方式である周波
数分割多元アクセス方式又はデジタル変調方式である符
号分割多元アクセス方式であるため、単一の高周波電力
増幅器を、例えば、ＴＩＡ規格ＩＳ−９５に共に適合す
るアナログ変調方式及びデジタル変調方式によって兼用
できるデュアルモードとすることができる。
【００７９】請求項１１の発明に係る高周波電力増幅器
によると、出力整合回路がアナログ変調方式である周波
数分割多元アクセス方式又はデジタル変調方式である符
号分割多元アクセス方式によって動作する周波数帯域と
は異なる周波数帯域においてもそれぞれ動作するため、
容易にデュアルバンド化を実現することができる。
によると、出力整合回路がアナログ変調方式である周波
数分割多元アクセス方式又はデジタル変調方式である符
号分割多元アクセス方式によって動作する周波数帯域と
は異なる周波数帯域においてもそれぞれ動作するため、
容易にデュアルバンド化を実現することができる。
【図１】本発明の第１の実施形態に係る高周波電力増幅
器を示す回路図である。
器を示す回路図である。
【図２】本発明の第１の実施形態に係る高周波電力増幅
器における切替手段の変形例をを示す回路図であって、
（ａ）は高域通過フィルタと低域通過フィルタとからな
るスイッチを示す回路図である。（ｂ）はＧａＡｓＦＥ
Ｔ又はＭＯＳＦＥＴからなるスイッチを示す回路図であ
る。（ｃ）はＰＩＮダイオードからなるスイッチを示す
回路図である。
器における切替手段の変形例をを示す回路図であって、
（ａ）は高域通過フィルタと低域通過フィルタとからな
るスイッチを示す回路図である。（ｂ）はＧａＡｓＦＥ
Ｔ又はＭＯＳＦＥＴからなるスイッチを示す回路図であ
る。（ｃ）はＰＩＮダイオードからなるスイッチを示す
回路図である。
【図３】本発明の第２の実施形態に係る高周波電力増幅
器を示す回路図である。
器を示す回路図である。
【図４】従来の高周波電力増幅器を示す回路図である。
１０ 入力整合回路 １１Ａ 第１のコンデンサ １１Ｂ 第２のコンデンサ １１Ｃ 第３のコンデンサ １２ 第１のマイクロストリップ線路 ２１ ＧａＡｓパワーＦＥＴ ２２Ａ 第１の抵抗器 ２２Ｂ 第２の抵抗器 ２３ 第４のコンデンサ ２４Ａ 第１の電源端子 ２４Ｂ 第２の電源端子 ２５ 第２のマイクロストリップ線路 ２７ スイッチ ２７ａ ドレイン側端子 ２７ｂ 第１の端子 ２７ｃ 第２の端子 ２０１Ａ 低域通過フィルタ ２０１Ｂ 高域通過フィルタ ２０２Ａ 第１のスイッチトランジスタ ２０３Ａ 第２のスイッチトランジスタ ２０４Ａ 第３の電源端子 ２０５Ａ 第３の抵抗器 ２０６Ａ 第４の電源端子 ２０７Ａ 第４の抵抗器 ２０２Ｂ 第３のスイッチトランジスタ ２０３Ｂ 第４のスイッチトランジスタ ２０４Ｂ 第５の電源端子 ２０５Ｂ 第５の抵抗器 ２０６Ｂ 第６の電源端子 ２０７Ｂ 第６の抵抗器 ２０８Ａ 第１のＰＩＮダイオード ２０８Ｂ 第２のＰＩＮダイオード ２０９Ａ 第３の電源端子 ２０９Ｂ 第４の電源端子 ２１０Ａ 第９のコンデンサ ２１０Ｂ 第１０のコンデンサ ２１１Ａ 第１のチョークコイル ２１１Ｂ 第２のチョークコイル ３０ 第１の出力整合回路 ３１Ａ 第３のマイクロストリップ線路 ３１Ｂ 第４のマイクロストリップ線路 ３２Ａ 第５のコンデンサ ３２Ｂ 第６のコンデンサ Ｐin 入力端子 Ｐout1 第１の出力端子 ４０ 第２の出力整合回路 ４１Ａ 第５のマイクロストリップ線路 ４１Ｂ 第６のマイクロストリップ線路 ４２Ａ 第７のコンデンサ ４２Ｂ 第８のコンデンサ Ｐout2 第２の出力端子 ５０ 出力整合回路 ５１Ａ 第３のマイクロストリップ線路 ５１Ｂ 第４のマイクロストリップ線路 ５１Ｃ 第５のマイクロストリップ線路 ５２Ａ 第５のコンデンサ ５２Ｂ 第６のコンデンサ ５２Ｃ 第７のコンデンサ ５２Ｄ 第８のコンデンサ ５３Ａ 第１のスイッチトランジスタ ５３Ｂ 第２のスイッチトランジスタ ５４ 第３の抵抗器 ５５Ａ 第３の電源端子 ５５Ｂ 第４の電源端子 ５６ チョークコイル Ｐout 出力端子
Claims (11)
- 【請求項１】 入力信号のインピーダンスを最適化して
出力する入力整合回路と、 前記入力整合回路が出力する信号を増幅して出力する増
幅回路と、 前記増幅回路が出力する出力信号のインピーダンスを周
波数帯域ごとに最適値に変換して出力する複数の出力整
合回路と、 前記増幅回路と前記複数の出力整合回路との間に接続さ
れ、前記複数の出力整合回路のうちのいずれか１つの出
力整合回路を選択して前記増幅回路に接続する切替手段
とを備えていることを特徴とする高周波電力増幅器。 - 【請求項２】 前記切替手段は、前記入力信号の周波数
帯域が前記出力整合回路の個数分に分割された帯域のみ
をそれぞれ通過させる各帯域ごとの帯域通過フィルタ群
であることを特徴とする請求項１に記載の高周波電力増
幅器。 - 【請求項３】 前記複数の出力整合回路のうちの少なく
とも１つはアナログ変調方式である周波数分割多元アク
セス方式（ＦＤＭＡ）であり、 残りの出力整合回路のうちの少なくとも１つはデジタル
変調方式である符号分割多元アクセス方式（ＣＤＭＡ）
であることを特徴とする請求項１又は２に記載の高周波
電力増幅器。 - 【請求項４】 前記複数の出力整合回路は、アナログ変
調方式である周波数分割多元アクセス方式（ＦＤＭＡ）
又はデジタル変調方式である符号分割多元アクセス方式
（ＣＤＭＡ）であり、 前記複数の出力整合回路のうちの少なくとも１つが整合
をとる出力信号の周波数帯域と、残りの出力整合回路の
うちの少なくとも１つが整合をとる出力信号の周波数帯
域とは互いに異なることを特徴とする請求項１又は２に
記載の高周波電力増幅器。 - 【請求項５】 前記切替手段は、 前記複数の出力整合回路ごとに設けられており、ソース
・ドレインがスルー接続された第１の電界効果トランジ
スタと、 前記第１の電界効果トランジスタと前記各出力整合回路
との間に接続されており、一方のソース・ドレインが接
地され、他方のソース・ドレインがシャント接続された
第２の電界効果トランジスタとから構成されており、 前記第１及び第２の電界効果トランジスタは化合物電界
効果トランジスタ又はＭＯＳ型電界効果トランジスタで
あることを特徴とする請求項１に記載の高周波電力増幅
器。 - 【請求項６】 前記切替手段は、前記複数の出力整合回
路ごとに設けられており、一方の電極が接地され他方の
電極が前記増幅回路と前記各出力整合回路との間に接続
されたＰＩＮダイオードであることを特徴とする請求項
１に記載の高周波電力増幅器。 - 【請求項７】 入力信号のインピーダンスを最適化して
出力する入力整合回路と、 前記入力整合回路が出力する信号を増幅して出力する増
幅回路と、 前記増幅回路が出力する出力信号のインピーダンスを変
換して出力する出力整合回路とを備え、 前記出力整合回路は、出力インピーダンスを周波数帯域
ごとに補償する補償回路を有していることを特徴とする
高周波電力増幅器。 - 【請求項８】 前記補償回路は出力インピーダンスを決
定するコンデンサと該コンデンサを制御する電界効果ト
ランジスタとインダクタとを有していることを特徴とす
る請求項７に記載の高周波電力増幅器。 - 【請求項９】 前記増幅回路は、化合物パワー電界効果
トランジスタ、化合物パワーヘテロ接合バイポーラトラ
ンジスタ、シリコンパワーＭＯＳ電界効果トランジスタ
又はバイポーラトランジスタを有していることを特徴と
する請求項１、２、７又は８に記載の高周波電力増幅
器。 - 【請求項１０】 前記出力整合回路は、アナログ変調方
式である周波数分割多元アクセス方式（ＦＤＭＡ）又は
デジタル変調方式である符号分割多元アクセス方式（Ｃ
ＤＭＡ）であることを特徴とする請求項７に記載の高周
波電力増幅器。 - 【請求項１１】 前記出力整合回路は、アナログ変調方
式である周波数分割多元アクセス方式（ＦＤＭＡ）又は
デジタル変調方式である符号分割多元アクセス方式（Ｃ
ＤＭＡ）によって動作する周波数帯域とは異なる周波数
帯域においてもそれぞれ動作することを特徴とする請求
項７に記載の高周波電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137996A JPH09232887A (ja) | 1996-02-28 | 1996-02-28 | 高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137996A JPH09232887A (ja) | 1996-02-28 | 1996-02-28 | 高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232887A true JPH09232887A (ja) | 1997-09-05 |
Family
ID=12606773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137996A Pending JPH09232887A (ja) | 1996-02-28 | 1996-02-28 | 高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232887A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068942A (ja) * | 1999-07-22 | 2001-03-16 | Motorola Inc | メモリを利用する増幅負荷調整システム |
| JP2007081604A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | スイッチ回路 |
| US7466211B2 (en) | 2005-04-28 | 2008-12-16 | Murata Manufacturing Co., Ltd. | High-frequency switching module and frequency-characteristic adjusting method for high-frequency circuit |
| US8023995B2 (en) | 2004-03-31 | 2011-09-20 | Renesas Electronics Corporation | Radio frequency device and mobile communication terminal using the same |
| KR101329061B1 (ko) * | 2010-03-22 | 2013-11-14 | 숭실대학교산학협력단 | 이중 대역 전력 증폭기 |
| JP2015195449A (ja) * | 2014-03-31 | 2015-11-05 | 三菱電機株式会社 | マルチバンド高周波電力増幅器 |
| CN107994918A (zh) * | 2017-12-21 | 2018-05-04 | 南京华讯方舟通信设备有限公司 | 一种用于射频收发切换的单刀双掷开关 |
| CN108768322A (zh) * | 2018-07-11 | 2018-11-06 | 成都嘉纳海威科技有限责任公司 | 一种基于精确谐波控制的高效率e类堆叠功率放大器 |
| CN108832898A (zh) * | 2018-08-14 | 2018-11-16 | 四川益丰电子科技有限公司 | 一种X波段到W波段的高性能GaAs八倍倍频器 |
| CN113824409A (zh) * | 2021-09-02 | 2021-12-21 | 郑州中科集成电路与系统应用研究院 | 一种基于可重构宽带阻抗变换网络的宽带可重构多功能功放系统 |
| CN114421908A (zh) * | 2022-03-28 | 2022-04-29 | 成都英思嘉半导体技术有限公司 | 用于光通信的低频补偿电路、模块、调制驱动器及芯片 |
-
1996
- 1996-02-28 JP JP4137996A patent/JPH09232887A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068942A (ja) * | 1999-07-22 | 2001-03-16 | Motorola Inc | メモリを利用する増幅負荷調整システム |
| US8023995B2 (en) | 2004-03-31 | 2011-09-20 | Renesas Electronics Corporation | Radio frequency device and mobile communication terminal using the same |
| US8359067B2 (en) | 2004-03-31 | 2013-01-22 | Renesas Electronics Corporation | Radio frequency device and mobile communication terminal using the same |
| US7466211B2 (en) | 2005-04-28 | 2008-12-16 | Murata Manufacturing Co., Ltd. | High-frequency switching module and frequency-characteristic adjusting method for high-frequency circuit |
| JP2007081604A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | スイッチ回路 |
| KR101329061B1 (ko) * | 2010-03-22 | 2013-11-14 | 숭실대학교산학협력단 | 이중 대역 전력 증폭기 |
| JP2015195449A (ja) * | 2014-03-31 | 2015-11-05 | 三菱電機株式会社 | マルチバンド高周波電力増幅器 |
| CN107994918A (zh) * | 2017-12-21 | 2018-05-04 | 南京华讯方舟通信设备有限公司 | 一种用于射频收发切换的单刀双掷开关 |
| CN107994918B (zh) * | 2017-12-21 | 2024-05-10 | 武汉华讯国蓉科技有限公司 | 一种用于射频收发切换的单刀双掷开关 |
| CN108768322A (zh) * | 2018-07-11 | 2018-11-06 | 成都嘉纳海威科技有限责任公司 | 一种基于精确谐波控制的高效率e类堆叠功率放大器 |
| CN108832898A (zh) * | 2018-08-14 | 2018-11-16 | 四川益丰电子科技有限公司 | 一种X波段到W波段的高性能GaAs八倍倍频器 |
| CN113824409A (zh) * | 2021-09-02 | 2021-12-21 | 郑州中科集成电路与系统应用研究院 | 一种基于可重构宽带阻抗变换网络的宽带可重构多功能功放系统 |
| CN113824409B (zh) * | 2021-09-02 | 2023-08-15 | 郑州中科集成电路与系统应用研究院 | 一种基于可重构宽带阻抗变换网络的宽带可重构多功能功放系统 |
| CN114421908A (zh) * | 2022-03-28 | 2022-04-29 | 成都英思嘉半导体技术有限公司 | 用于光通信的低频补偿电路、模块、调制驱动器及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103712B2 (ja) | 電力増幅器及び増幅方法 | |
| US6118343A (en) | Power Amplifier incorporating single drain switch and single negative voltage generator | |
| US5541554A (en) | Multi-mode power amplifier | |
| EP0687060B1 (en) | Power amplifier | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US6806767B2 (en) | Power amplifier with load switching circuit | |
| CN105897198B (zh) | 具有多个小型化单频带功率放大器的多频带装置 | |
| EP0837559B1 (en) | High efficiency linear power amplifier of plural frequency bands and high efficiency power amplifier | |
| US7336125B2 (en) | Power amplifier and transmitter | |
| US6085074A (en) | Apparatus and method for amplifying an amplitude-varying signal | |
| US6724252B2 (en) | Switched gain amplifier circuit | |
| US7486134B2 (en) | High efficiency load insensitive power amplifier | |
| US7944306B2 (en) | Dual bias control circuit | |
| KR20010053413A (ko) | 이동체 전화 장치 | |
| CN215072332U (zh) | 功率放大模块 | |
| WO2001003289A1 (en) | Power amplifier for efficiently amplifying linearly modulated signals | |
| US6680652B2 (en) | Load switching for transmissions with different peak-to-average power ratios | |
| JP2010021719A (ja) | ドハティ増幅器 | |
| JP2010041634A (ja) | 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール | |
| US8115547B2 (en) | Reconfigurable power amplifier and use of such amplifier for making a multi-standard amplification stage for mobile phone communications | |
| JPH09232887A (ja) | 高周波電力増幅器 | |
| EP1345322A1 (en) | Power amplifier and communication apparatus | |
| US20030201827A1 (en) | High frequency power amplifier module | |
| US7224222B2 (en) | High efficiency linear RF amplifier | |
| CN115088191A (zh) | 功率放大电路、高频电路以及通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |