JPH08181439A - 多層回路板の製造法 - Google Patents

多層回路板の製造法

Info

Publication number
JPH08181439A
JPH08181439A JP34068394A JP34068394A JPH08181439A JP H08181439 A JPH08181439 A JP H08181439A JP 34068394 A JP34068394 A JP 34068394A JP 34068394 A JP34068394 A JP 34068394A JP H08181439 A JPH08181439 A JP H08181439A
Authority
JP
Japan
Prior art keywords
pattern
paste
layers
via hole
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34068394A
Other languages
English (en)
Inventor
Tomoji Watanabe
智司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP34068394A priority Critical patent/JPH08181439A/ja
Publication of JPH08181439A publication Critical patent/JPH08181439A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】導体には導電性ペーストを用い,絶縁材には高
分子系熱可塑性接着剤を用い高密度多層配線板を低コス
トで製造する。 【構成】ステンレススチール板をマザーボードとして,
この上に多層板を構成する各層のパターンを,フォトレ
ジストを用いて,それぞれ形成し,出来たパターンの凹
部に導電性ペーストを埋め込みペーストを硬化させる。
この上にフォトレジストをコーテイングして,多層回路
パターンに隣接する層との導通を行うため導電性ペース
トを埋め込み硬化させる。その後フォトレジストを溶解
除去してからバイアホールパターン上に付着した接着剤
を研磨等の方法で落としバイアホールパターンの頭部を
露出させ,この上に導電性の接着ペーストをスクリーン
印刷等の方法で供給する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,最近の進展が目ざまし
い携帯用電子機器用の電子部品搭載用の多層プリント配
線基板を導電性ペーストと高分子系熱可塑性接着剤とを
使い,転写法とピンラミネーション法とを組み合わせて
製作が容易で,しかも低コストで供給が可能な製造プロ
セスを提供するものである。
【0002】
【従来の技術】最近の電子機器の軽薄短小化の傾向は,
著しいものがある。特に携帯用の移動通信機器は小さい
面積の中に多くの機能を詰め込んでいるため,搭載する
電子部品は高密度に実装されており,使用するICはベ
アチップを直接基板に乗せる実装方法の採用等で入出力
ピン数は著しく増えている。加えてクロック周波数の増
大や信号の高速処理等の必要性から電子部品搭載用基板
として,多層プリント配線基板にたいする需要が増大し
ている。多層配線基板の製造法としては,以前より行わ
れているピンラミネーション法がある。これは材料とし
て,硝子繊維にエポキシ樹脂を含浸させて積層したもの
に銅箔を張った,いわゆる銅張積層板を使って,多層板
を構成する内層をフォトエッチング法で先に作り,それ
と外層に相当する層とを接着剤としてのエポキシ樹脂の
半重合状態のプリプレグシートをそれぞれの間に挟んで
組み合わせ,熱プレスによって熱圧着させる。その後内
層と外層とを導通するための穴明け加工を行い,穴明け
加工した部分にスルホールメッキ加工を行って導通をと
り,その後外層部分をフォトエッチングによってパター
ン形成を行って完成させている。この他に片面又は両面
の銅張積層板に最初の第一層のパターンをフォトエッチ
ング法で形成し,その上に感光性の耐熱性フォトレジス
トをコーテイングして絶縁膜を作り,これに第二層目と
の導通を行うためのバイアホールパターンを焼き付け現
象して穴明けを行い,これに化学銅メッキで導通を取
り,その上に通常のフォトレジストを用いて第二層目の
パターンをメッキによって形成する。その後パターン形
成に使ったフォトレジストを除去し,導通用の化学銅メ
ッキ層もクイックエッチングによって除去してから,又
再び耐熱性の感光性のフォトレジストをコーテイングし
て第二層目との絶縁膜を形成して,これに第三層目との
導通を行うためのバイアホールパターンを焼き付け現像
して穴明けを行い,化学銅メッキ,通常のフォトレジス
トでの第三層目のパターン形成,第三層のパターンメッ
キ,レジスト剥離,化学銅メッキのクイックエッチング
この工程を必要な層数回繰り返して形成するビルドアッ
プ多層製造法がある。導電性ペーストを使った多層回路
板の製造法として,同じように最初に銅張積層板の片面
又は両面板に最初のパターンをフォトエッチング法で作
り,この上に絶縁層と同時にバイアホール形成を絶縁ペ
ーストインクでスクリーン印刷法で形成し,その上に導
電性ペーストで回路形成するとともにバイアホールに導
電性ペーストを落とし込んで,下の回路と導通をとる,
これを繰り返すして多層化を行う方法がある。
【0003】
【発明が解決しようとする課題】従来技術の最初に述べ
たピンラミネーション多層化法では,最初に薄い銅張り
積層板にフォトエッチング法で内層回路パターンを形成
行うが,この銅張り積層板は積層板の専業メーカーから
購入して使用するのが通常である,従ってその分,多層
板の全コストの中で材料費の占める割合が高くなる。又
この材料を使ってフォトエッチングによって回路形成を
行うとき当然エッチングによって生じた銅イオン及びエ
ッチング液の老廃物は産業廃棄物となって環境を汚すの
で,その処理に費用がかかること。内層と外層とを重ね
合わせて積層後,内層と外層との導通をとるために穴明
けを行うが,その為の穴明け装置に高価な精度の高い装
置が必要となり,それに付随する穴明け用ドリルも超硬
の高価なものが必要であること。この穴明け後の穴内に
導通処理を行うために有毒なホルマリンを含んだ化学銅
めっきが必要であり,最近このホルマリンの使用に警戒
の声が上がっていること。又この化学銅メッキ液には安
定剤として,分解が困難なEDTA等の錯化剤を含んで
おり,この処理に費用が嵩むこと。又最近の高密度実装
の必要性から,ドリル加工による穴明け加工は出来る限
り微細な穴明け加工が要求されているが,機械加工では
当然限界があること。それに代わってレーザー等による
微細穴明け加工が試みられているが,加工装置が大変高
価であることと生産性に劣ることから本命とは見なされ
ていない。このピンラミネーション法は全体的に工程が
長く,その分歩留りにも影響しコスト高となっており,
価格革命が進む今日の電子部品業界の中にあって見直し
が求められている。次の積上げ多層形成法(ビルドアッ
プ法)についてであるが,これは一層毎に耐熱性の感光
性フォトレジストを使って絶縁層とバイアホール形成を
行い,その上に薄導電膜処理,通常フォトレジストでの
パターン形成,パターンメッキ,フォトレジスト剥離,
薄導電膜除去,この工程を繰り返して多層化を進める
が,工程がステップアップ方式のため,途中で不具合が
発見されると,また最初の工程からやり直しとなり効率
が悪い。そのうえ耐熱性のフォトレジストが積み上がる
につれて,フォトレジストの残留応力によって,そりが
出やすくなり,その対処に時間がかかること,又下から
積み上げて多層化が進むにつれて表面の凹凸が激しくな
るので,その都度平坦化処理が必要となること等で量産
プロセスとしては問題が多い。もう一つのプロセスであ
る導電性ペーストと絶縁性インクペーストとを交互にス
クリーン印刷法で重ねて多層化をおこなうプロセスであ
るが,スクリーン印刷法であるため微細なパターン形成
は中々困難で,最近の高密度配線板の需要に対して限界
があること,又これも一種の積み上げ法であるので多層
化が進むにつれて表面の凹凸が大きくなり多層化もせい
ぜい2層〜3層が限界で高多層化が難しく,高密度配線
板の形成には限界があるのが実情である。
【0004】
【課題を解決するための手段】以上のような課題に対し
て本発明の製造プロセスでは,内外層の回路形成はマザ
ーボードとなるステンレススチール板(予め後工程での
離型を容易にするため3μm〜5μmの銅メッキを行っ
ておく)に通常のアルカリ現象タイプのフォトレジスト
を使っ凹回路形成を行う(ネガタイプのフォトレジスト
使用の場合はポジ回路フィルムを使って焼き付け現像を
し,ポジタイプのフォトレジスト使用の場合はネガ回路
フィルムを使って焼き付け現像を行う)これに導電性の
ペーストをスクイジー等を使って凹回路部に埋め込み硬
化させる。(このとき使用する導電性ぺーストは耐薬品
性に優れたエポキシ系のものが望ましい埋め込んだ導電
性ペーストが硬化したならば,更にこの上に再びアルカ
リ現像タイプのフォトレジストを使って多層回路板の隣
接する層との導通を行うためのバイアホールパターンの
焼き付け現像を行い,バイアホールパターンの凹回路形
成を行い,これに最初の回路形成と同じように導電性ペ
ーストをスクイジーを使って埋め込む,このとき微細な
バイアホール穴パターンの場合は,ペーストを一旦埋め
込んでから,減圧室に入れて脱泡処理を行ってから再び
埋め込み作業を行うと,埋め込み作業がよりスムースに
出来る。バイアホールパターン部に埋め込んだ導電性ペ
ーストの樹脂が硬化したならば,回路パターン及びバイ
アホールパターンを形成していたフォトレジストを苛性
ソーダー溶液で溶解除去する。次にマザーボードの周囲
に回路パターン及びバイアホールパターの厚みを合わせ
た高さのスペーサーを取り付けてから,高分子系の熱可
塑性接着剤ペーストをバイアホールパターンの頭部の高
さまで均一にコーテイングを行い乾燥させる。この時バ
イアホールパターンの頭部にコーテイングした接着剤が
覆われている場合には,表面を軽くラッピイング又は研
磨してバイアホールパターンの頭部を露出させる。次に
露出したバイアホールパターンの頭部に導電性の接着ペ
ーストをスクリーン印刷法等によって供与する。この工
程が終了したならばマザーボードであるステンレススチ
ール板から,予め薄い銅メッキをしておいたメッキ層毎
剥離する。一緒に剥離した薄銅メッキ層は過硫酸アンモ
ン液又は過硫酸ソーダー液に浸漬してクイックエッチン
グで除去する。その後,多層配線板の設計順位に従っ
て,予め開けて置いたガイドホールを使って各層を重ね
合わせて,クッション材を上下に挟み,熱プレスを使っ
て熱圧着する。このことによって熱可塑性接着剤が自溶
して層間の絶縁接着が行われると共にバイアホールパタ
ーン上の導電性ペーストも自溶して導通接続が行われ
る。それ故このときの熱可塑性接着剤の自溶温度と導電
性接着ペーストの自溶温度をバインダーとしての樹脂を
選択して合わせておくことが好ましい。執圧着時におい
ては減圧したボックスの中で成嵌することによって,層
間のエアー溜まりによるボイドの発生を防止するのに効
果があるので推奨したい。又マザーボードとなるボード
はステンレススチールに,こだわらず他の材質でも構わ
ない,例えばニッケルメッキした真鍮板やテフロン樹脂
をコーテイングしたエポキシ樹脂板も使用することが出
来る。
【0005】
【作用】このようにして製造した本発明の多層配線板で
は従来の製造プロセスで問題となっている多層配線板の
製造コストの中で占める材料費高については,外部材料
メーカーで製造した銅張積層板を使用せずに,絶縁体と
して高分子系の熱可塑性接着剤を使用し,導体回路には
導電性ペーストを必要最小限度の使用で済むので材料費
が著しく低減されること。又多層配線板製造の中でコス
トの高い穴明け工程については,本発明のプロセスでは
一種のフォトビア方法で形成するので,高価な穴明け装
置や超硬のドリルが不要であり,しかも機械的穴明け方
法では不可能な微細な穴明けが可能であること,この他
に本発明の製造法では,バイアホールをメッキの立ち上
げ法で形成するので,有毒なホルマリンを使った化学銅
のスルホールメッキが不要であることと,回路パターン
の形成方法がアディテイブ法で行うのでエッチング法で
行う回路形成と比較してパターンのプロフィールが優れ
ており,これは回路の電気特性上も有利である。それと
本発明の製造プロセスでは,全工程の製造工数は従来プ
ロセスと比較して約半分となりコストの低減とともに製
造納期の短縮に大変効果がある。第二の多層製造法であ
る積み上げ法(ビルドアップ法)においては一段ずつ積
み上げる方法と異なり,一括多層形成が可能であるの
で,その分工程が大変短くなり低コスト化が出来るこ
と,又積み上げ法では,積み上げに従って生じる表面の
凹凸を処理するために平坦化工程が必要であるが本発明
の方法では不必要であること,従ってその分コストが低
減出来る。第三の方法である導電性ペーストと絶縁ペー
ストをスクリーン印刷法で重ねて多層配線板を製造する
方法では,2層〜3層の成形が限度で高多層の側造が困
難であるが本発明の製造法では所望する高多層の製造が
可能であること。又パターンの形成にフォト法を採用し
ているので,スクリーン印刷法での成形法と比較して微
細パターンの形成が可能であること等の特異性を有して
いる。
【0006】
【実施例】マザーボードとなる厚さ3mmで500mm
×500mmのステンレススチール板6枚用意して,こ
れに厚さ3μmの銅メッキを予め行った板に,6層の多
層配線パターンを厚さ50μmのネガタイプのドライフ
ィルムフォトレジストを使って,ポジ回路パターンを使
って焼き付け現像した。現像して出来た回路の凹部にエ
ポキシ樹脂系の銀ペーストをスキイジーを使って均一に
埋め込み,その後120°Cで30分加熱してペースト
を硬化させた。次にこの上に各層の隣接導通を行うため
のバイアホールパターンを同じく厚さ50μmのドライ
フィルムフォトレジストをラミネートして,バイアホー
ルパターンを焼き付け現像した。出来たバイアホールパ
ターンの中に,同じくエポキシ系の導電性のペーストを
スキイジーを使って埋め込んだ。このとき一旦埋め込み
を行った後,減圧ボックス室に入れて脱泡処理を行った
後,再度埋め込みを行って均一に埋め込みを行った。そ
の後再び120°Cで30分加熱して埋め込みペースト
を硬化させてから,3%の苛性ソーダー溶液中で,回路
パターン及びバイアホールパターンを形成していたドラ
イフィルムフォトレジストを溶解除去してから乾燥した
のち,これに自溶温度150°Cの高分子系の熱可塑性
接着剤ペーストをマザーボードのステンレス板の周囲に
厚さ100μmのスペーサーを囲いにしてスキイジーを
使って均一にコーテイングした。その後80°Cで1時
間乾燥してペースト中の溶媒を完全に除去した後バイア
ホールパターンの頭部に付着している接着剤を軽く研磨
して除去してバイアホールパターンの頭部を露出させ
た。露出させたバイアホールパターン上にスクリーン印
刷法により,自溶温度150°Cの熱接着導電ペースト
を厚さ30μmとなるように印刷供与した。この後マザ
ーボードであるステンレススチール板から予めメッキし
ておいた薄銅メッキ毎剥離して,薄銅メッキ層は10%
の過硫酸アンモン溶液中に浸漬してクイックエッチング
で除去してから,多層板の設計順位に従って組み合わ
せ,予め開けておいたガイドホールを使って重ね合わせ
て,熱プレスを使って180°Cで60分かけて熱圧着
した後放冷して6層の多層配線板を得た。
【0007】
【効果】以上の工程により得られる本発明の多層配線板
の製造法では,製造の工数が従来法と比較して著しく短
縮されるので,多層配線板のユーザーから要望の強短納
期化の実現に大きく近ずけることが出来,且つ又低コス
ト化も実現することが出来た。又製造工程で発生する有
毒薬品の使用量の低減や産業廃棄物の発生も著しく抑え
ることも可能となった上に,最近需要が大きくなってき
ている高密度多層配線板のニーズにも応えることが出来
る。
【図面の簡単な説明】
【図1】は本発明の多層板を構成する各層の一つで,マ
ザーボード上に,導電ペーストで埋め込み回路層を形成
し,この上に層間の導通を行うためのバイアホールを同
じく,導電ペーストで埋め込み形成してから,高分子系
の熱可塑性接着剤を均一にコーテイングし,バイアホー
ルの頭部に層間の導通を行うための導電接着ペーストを
付与した状態の断面図である。
【図2】多層板を構成する各層をマザーボードから剥離
して,設計順位に従って組み合わせた状態の断面図であ
る。
【図3】組み合わせた各層を熱圧着して,本発明の多層
回路板を成形した状態の断面図である。
【符号の説明】
1.マザーボード 2.埋め込み回路
層 3.埋め込みバイアホール層 4.層間の導電接
着剤層 5.層間の絶縁と接着剤層 6.多層組み合わ
せガイドホール

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】離型性を有するマザーボード上に,多層回
    路板を構成する各層の回路パターンをフォトレジストを
    使った写真法又はインクペーストを使った印刷法で凹形
    成し,形成したパターン凹部に導電性ペーストを埋め込
    み硬化させる。次にこの上に多層回路板の隣接する層間
    の導通接続を行うバイアホールパターンを同じくフォト
    レジストを使った写真法又はインクペーストを使った印
    刷法で凹形成し,形成したバイアホールパターン凹部に
    導電性ペーストを埋め込み硬化させる。その後回路パタ
    ーン及びバイアホールパターンを形成していた,形成物
    を除去してから,この上に高分子系熱可塑性接着剤のペ
    ースト又はワニスを均一にコーテイングしてバイアホー
    ルパターンの頭部を露出させる。露出させたバイアホー
    ルパターンの頭部に導電性の接着ペーストを印刷法又は
    写真法等の方法により供与する。その後マザーボードか
    らペースト及びワニスごと剥離して多層配線板を構成す
    る設計順位に従って,各層を組み合わせて,熱圧着する
    ことによって,多層配線板の層間絶縁接着と層間導通接
    続を同時に行うことを特徴とする多層配線板の製造法。
JP34068394A 1994-12-20 1994-12-20 多層回路板の製造法 Pending JPH08181439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34068394A JPH08181439A (ja) 1994-12-20 1994-12-20 多層回路板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34068394A JPH08181439A (ja) 1994-12-20 1994-12-20 多層回路板の製造法

Publications (1)

Publication Number Publication Date
JPH08181439A true JPH08181439A (ja) 1996-07-12

Family

ID=18339315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34068394A Pending JPH08181439A (ja) 1994-12-20 1994-12-20 多層回路板の製造法

Country Status (1)

Country Link
JP (1) JPH08181439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009133886A (ja) * 2007-11-28 2009-06-18 Toppan Forms Co Ltd 表示装置用電極基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009133886A (ja) * 2007-11-28 2009-06-18 Toppan Forms Co Ltd 表示装置用電極基板の製造方法

Similar Documents

Publication Publication Date Title
JP4555852B2 (ja) 回路基板の製造方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
KR20070031550A (ko) 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
KR100440605B1 (ko) 양면구조의 연성 인쇄회로기판의 제조 방법
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JPH04162589A (ja) ポリイミド多層配線基板の製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR100494339B1 (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR20190124616A (ko) 인쇄회로기판 제조방법
JPH0719970B2 (ja) 多層印刷配線板の製造方法
JPH08181439A (ja) 多層回路板の製造法
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP3304061B2 (ja) プリント配線板の製造方法
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JPH10126058A (ja) 多層プリント配線板の製造方法
TWI407874B (zh) 多層電路板及其製作方法
US20230063719A1 (en) Method for manufacturing wiring substrate
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법