JPH08180804A - Surface conductive-type electron emitting element, electron source and image forming device using thereof, and manufacture thereof - Google Patents

Surface conductive-type electron emitting element, electron source and image forming device using thereof, and manufacture thereof

Info

Publication number
JPH08180804A
JPH08180804A JP33662594A JP33662594A JPH08180804A JP H08180804 A JPH08180804 A JP H08180804A JP 33662594 A JP33662594 A JP 33662594A JP 33662594 A JP33662594 A JP 33662594A JP H08180804 A JPH08180804 A JP H08180804A
Authority
JP
Japan
Prior art keywords
electron
voltage
image
emitting device
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33662594A
Other languages
Japanese (ja)
Other versions
JP2854532B2 (en
Inventor
Masanori Mitome
正則 三留
Keisuke Yamamoto
敬介 山本
Masato Yamanobe
正人 山野辺
Yasuhiro Hamamoto
康弘 浜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP33662594A priority Critical patent/JP2854532B2/en
Publication of JPH08180804A publication Critical patent/JPH08180804A/en
Application granted granted Critical
Publication of JP2854532B2 publication Critical patent/JP2854532B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: To improve electron emitting properties and durability by carrying out activation treatment after an electron emitting part is formed by electrification to a conductive thin film which communicates element electrodes formed on a substrate with each other. CONSTITUTION: After materials for element electrodes are deposited on a sufficiently cleaned substrate 1, a pair of opposed element electrodes 4, 5 are formed by photolithographic method. After that, an organometal solution is applied to the resulting substrate, heated and baked to form a conductive thin film 3 which communicates the element electrodes 4, 5. Then, electricity is applied between the element electrodes 4, 5 to partly damage, deform or denature the thin film 3 to form an electron emitting part 2. Furthermore, the obtained substrate is activated by applying voltage under the atmosphere containing an organic compound while the voltage being increased from voltage lower than foaming voltage to voltage higher than the foaming voltage continuously or step by step at 0.1-1.0V/minute increasing ratio.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の表面伝導型電子
放出素子を用いた電子源、それを用いた表示装置や露光
装置等の画像形成装置、更には該電子源及び画像形成装
置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source using a plurality of surface conduction electron-emitting devices, an image forming apparatus such as a display device or an exposure device using the electron source, and an electron source and an image forming apparatus. Regarding manufacturing method.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current is passed through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。
As a typical example of the structure of the surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects between a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. The thing which formed the electron emission part by the electricity supply process is mentioned. Forming is usually performed by applying a voltage to both ends of the conductive thin film, and the structure is changed by locally destroying, deforming or degrading the conductive thin film, and the electron emitting portion in an electrically high resistance state is formed. Is a process for forming.

【0004】電子放出は、上記電子放出部が形成された
導電性薄膜に電圧を印加して電流を流すことにより、電
子放出部に発生した亀裂付近から行われる。
Electrons are emitted from the vicinity of the cracks generated in the electron emitting portion by applying a voltage to the conductive thin film having the electron emitting portion and applying a current.

【0005】上記電子放出素子は、構造が単純で製造も
容易であることから、大面積に亙って多数配列形成でき
る利点がある。そこで、この特徴を活かすための種々の
応用が研究されている。例えば表示装置等の画像形成装
置への利用が挙げられる。
Since the electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that a large number of arrays can be formed over a large area. Therefore, various applications for utilizing this feature are being researched. For example, it can be used for an image forming apparatus such as a display device.

【0006】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に該電子放出素子を配列
し、個々の電子放出素子の両端(両素子電極)を配線
(共通配線とも呼ぶ)にて夫々結線した行を多数行配列
(梯型配置とも呼ぶ)した電子源が挙げられる(特開平
1−31332号公報、同1−283749号公報、同
1−257552号公報)。また、特に表示装置におい
ては、液晶を用いた表示装置と同様の平板型表示装置と
することが可能で、しかもバックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源と、この電子源からの電子線の照射により
可視光を発光する蛍光体とを組み合わせた表示装置が提
案されている(アメリカ特許第5066883号明細
書)。
Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arranged and formed, the electron-emitting devices are arranged in parallel and both ends (both device electrodes) of each electron-emitting device are wired (also called common wiring). ), An electron source in which a large number of rows connected to each other (also referred to as a ladder arrangement) is provided (Japanese Patent Laid-Open Nos. 1-33132, 1-283749, and 1-257552). Further, particularly in the case of a display device, a large number of surface conduction electron-emitting devices can be used as a self-luminous display device that can be a flat panel display device similar to a display device using liquid crystal and does not require a backlight. A display device has been proposed (US Pat. No. 5,066,883) in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source.

【0007】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、電子放出素子の行・列の数が夫々数百〜数千
となり、非常に多くの電子放出素子を配列する必要があ
る。従って、各電子放出素子の電気特性が均一で制御し
やすいことが望まれる。
In order to obtain a high-quality, high-definition image on a large screen in a display device using the surface conduction electron-emitting device, the number of rows and columns of the electron-emitting device is several hundreds to several thousands, respectively. It is necessary to arrange a large number of electron-emitting devices. Therefore, it is desired that each electron-emitting device has uniform electric characteristics and is easy to control.

【0008】[0008]

【発明が解決しようとする課題】本発明の目的は、高い
電子放出特性と良好な耐久性を有する表面伝導型電子放
出素子を提供することにあり、具体的には、電子放出特
性の向上に十分な量の炭素及び炭素化合物を短時間に堆
積し、更に堆積した炭素及び炭素化合物の耐久性を高め
た表面伝導型電子放出素子を提供することにある。また
本発明は、この表面伝導型電子放出素子を複数用いて電
子源、更には該電子源を用いて画像形成装置を提供する
ことを目的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a surface conduction electron-emitting device having high electron emission characteristics and good durability, and more specifically, to improve electron emission characteristics. It is an object of the present invention to provide a surface conduction electron-emitting device in which a sufficient amount of carbon and a carbon compound are deposited in a short time and the durability of the deposited carbon and the carbon compound is improved. Another object of the present invention is to provide an electron source using a plurality of the surface conduction electron-emitting devices, and further to provide an image forming apparatus using the electron source.

【0009】[0009]

【課題を解決するための手段及び作用】請求項1〜4の
発明は、表面伝導型電子放出素子の製造方法であって、
前記活性化工程において、印加する電圧を漸増すること
を特徴とする。
The invention according to claims 1 to 4 is a method of manufacturing a surface conduction electron-emitting device, comprising:
In the activation step, the applied voltage is gradually increased.

【0010】また、請求項5〜8の発明は、上記製造方
法により製造されたことを特徴とする表面伝導型電子放
出素子であり、請求項9、10の発明は、該表面伝導型
電子放出素子を複数形成してなる電子源、請求項11、
12の発明は、該電子源を用いたことを特徴とする画像
形成装置である。また、請求項13の発明は、上記請求
項1〜4の製造方法を用いて電子放出素子を製造するこ
とを特徴とする電子源の製造方法、請求項14、15の
発明は該請求項13の製造方法により電子源を製造する
ことを特徴とする画像形成装置の製造方法である。
The invention of claims 5 to 8 is a surface conduction electron-emitting device manufactured by the above manufacturing method, and the invention of claims 9 and 10 is the surface conduction electron emission device. An electron source formed by forming a plurality of elements,
A twelfth invention is an image forming apparatus using the electron source. Further, the invention of claim 13 is a method of manufacturing an electron source, characterized in that an electron-emitting device is manufactured using the manufacturing method of claims 1 to 4, and the inventions of claims 14 and 15 are The method for manufacturing an image forming apparatus is characterized in that the electron source is manufactured by the method for manufacturing.

【0011】以下、本発明を詳細に説明する。The present invention will be described in detail below.

【0012】上記のように、本発明は、複数の表面伝導
型電子放出素子を用いた新規な電子源、これを用いた画
像形成装置及びこれらの製法に係るものである。以下本
発明を詳細に説明する。
As described above, the present invention relates to a novel electron source using a plurality of surface conduction electron-emitting devices, an image forming apparatus using the same, and manufacturing methods thereof. Hereinafter, the present invention will be described in detail.

【0013】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの電子放出素子でも
用いることができる。まず、平面型電子放出素子の基本
的な構成について説明する。
The surface conduction electron-emitting device is classified into a flat type and a vertical type, and any electron-emitting device can be used in the present invention. First, the basic structure of the planar electron-emitting device will be described.

【0014】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.

【0015】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
Reference numeral 3 is a conductive thin film, and 4 and 5 are device electrodes.

【0016】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
The substrate 1 is, for example, quartz glass or Na.
Examples thereof include glass having a reduced content of impurities such as blue glass, soda lime glass, a laminated body obtained by laminating SiO 2 on soda lime glass by a sputtering method, and ceramics such as alumina.

【0017】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The material of the opposing device electrodes 4 and 5 is as follows.
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd-Ag
A printed conductor composed of a metal or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor conductor material such as polysilicon are appropriately selected.

【0018】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed according to the applied form.

【0019】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
The device electrode spacing L is preferably several hundred Å to several hundred μm, more preferably several μm to several depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. It is 10 μm.

【0020】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The device electrode length W is preferably several μm to several hundreds μm, and the device electrode thickness d is several hundred Å to several μm, considering the resistance value of the electrodes and electron emission characteristics.

【0021】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
In the surface conduction electron-emitting device shown in FIG. 1, the device electrodes 4, 5 and the conductive thin film 3 are laminated on the substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be laminated in this order.

【0022】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles, and the thickness of the conductive thin film 3 depends on the step coverage to the device electrodes 4 and 5 and the device. It is appropriately selected depending on the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand Å, particularly preferably 10 Å to 500 Å, and its resistance value is 10
The sheet resistance value is 3 to 10 7 Ω / □.

【0023】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In23 、PbO、Sb2
3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 等の硼化物、TiC、ZrC、H
fC、TaC、SiC、WC等の炭化物、TiN、Zr
N、HfN等の窒化物、Si、Ge等の半導体、カーボ
ン等が挙げられる。
As the material forming the conductive thin film 3, for example, Pd, Pt, Ru, Ag, Au, Ti, In and C are used.
Metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
Boride such as 6 , YB 4 , GdB 4 , TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC, TiN, Zr
Examples thereof include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.

【0024】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island shape). Including). In the case of a fine particle film, the particle diameter of the fine particles is preferably several Å to several thousand Å, particularly preferably 10 Å to 200 Å.

【0025】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 has a crack, and the electron is emitted from the vicinity of this crack. The electron emitting portion 2 including the crack and the crack itself are formed depending on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions described later, and the like. Therefore, the position and shape of the electron emitting portion 2 are not limited to the position and shape as shown in FIG.

【0026】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは総てと同様
のものである。また、亀裂を含む電子放出部2及びその
近傍の導電性薄膜3は炭素及び炭素化合物を有してい
る。本発明において、当該炭素及び炭素化合物は好まし
くはグラファイト(単、多結晶双方をさす)、非晶質カ
ーボン(非晶質カーボン及び多結晶グラファイトとの混
合物をさす)である。またその堆積膜厚は、好ましくは
500Å以下、より好ましくは300Å以下である。
The crack may have conductive fine particles having a particle diameter of several Å to several hundred Å. The conductive fine particles are the same as some or all of the elements of the material forming the conductive thin film 3. Further, the electron emitting portion 2 including the crack and the conductive thin film 3 in the vicinity thereof include carbon and a carbon compound. In the present invention, the carbon and the carbon compound are preferably graphite (refer to both single and polycrystalline) and amorphous carbon (refer to a mixture of amorphous carbon and polycrystalline graphite). The deposited film thickness is preferably 500 Å or less, more preferably 300 Å or less.

【0027】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0028】図2は、垂直型電子放出素子の基本的な構
成を示す図で、図中21は段差形成部材で、その他図1
と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing the basic structure of a vertical electron-emitting device, in which 21 is a step forming member, and others are shown in FIG.
The same reference numerals as in the above denote the same members.

【0029】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型電子放出素子と同様
の材料で構成されたものである。
The substrate 1, the electron emitting portion 2, the conductive thin film 3 and the device electrodes 4 and 5 are made of the same material as that of the above-mentioned flat type electron emitting device.

【0030】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型電子放出素子の素子電極間隔
L(図1参照)に対応するもので、段差形成部材21の
作成法や素子電極4,5間に印加する電圧と電子放出し
得る電界強度により設定されるが、好ましくは数百Å〜
数十μmであり、特に好ましくは数百Å〜数μmであ
る。
The step forming member 21 is formed by, for example, a vacuum vapor deposition method,
It is made of an insulating material such as SiO 2 attached by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the device electrode distance L (see FIG. 1) of the planar electron-emitting device described above. It is set according to the applied voltage and the electric field strength that can emit electrons, but preferably several hundred Å ~
It is several tens of μm, and particularly preferably several hundred Å to several μm.

【0031】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型電子放出素子
の説明においても述べたように、電子放出部2の形成
は、導電性薄膜3の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存するので、その位置及び形
状は図2に示されるような位置及び形状に特定されるも
のではない。
Since the conductive thin film 3 is usually formed after the device electrodes 4, 5 are formed, it is laminated on the device electrodes 4, 5, but after the conductive thin film 3 is formed, the device electrodes 4, 5 are formed. It is also possible to make it so that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the conductive thin film 3, the film quality, the material, the forming conditions to be described later, and the like. And the shape is not limited to the position and shape shown in FIG.

【0032】尚、以下の説明は、上述の平面型電子放出
素子と垂直型電子放出素子の内、平面型を例にして説明
するが、平面型電子放出素子に代えて垂直型電子放出素
子としてもよい。
In the following description, of the above-mentioned planar type electron-emitting device and vertical type electron-emitting device, the planar type will be taken as an example, but instead of the planar type electron-emitting device, a vertical type electron-emitting device will be used. Good.

【0033】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods can be considered as a method of manufacturing the surface conduction electron-emitting device, and one example thereof will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 denote the same members.

【0034】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After the substrate 1 is thoroughly washed with a detergent, pure water and an organic solvent, an element electrode material is deposited by a vacuum evaporation method, a sputtering method or the like, and then an element is formed on the surface of the substrate 1 by a photolithography technique. The electrodes 4 and 5 are formed (FIG. 3A).

【0035】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図3(b))。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。
2) The element electrode 4 is formed by applying an organic metal solution on the substrate 1 on which the element electrodes 4 and 5 are provided and leaving it to stand.
And the device electrode 5 are connected to form an organometallic thin film.
The organic metal solution is a solution of an organic compound whose main element is a metal that is a constituent material of the conductive thin film 3 described above. Then, the organometallic thin film is heated and baked to form the conductive thin film 3 patterned by lift-off, etching, etc. (FIG. 3B). In addition, although the description has been given here by using the coating method of the organic metal solution, the present invention is not limited to this, and for example, a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like can be used. A film can also be formed.

【0036】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、導電性薄膜3の部位に構造の変化した電子放
出部2が形成される(図3(c))。この通電処理によ
り導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部2である。
3) Subsequently, an energization process called forming is performed. When power is supplied from a power source (not shown) between the device electrodes 4 and 5, the electron emitting portion 2 having a changed structure is formed at the site of the conductive thin film 3 (FIG. 3C). By this energization treatment, the conductive thin film 3 is locally destroyed, deformed or altered, and the electron-emissive portion 2 is a portion whose structure is changed.

【0037】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of the voltage waveform of forming.

【0038】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform,
There are a case of continuously applying a voltage pulse whose pulse peak value is a constant voltage (FIG. 4A) and a case of applying a voltage pulse while increasing the pulse peak value (FIG. 4B).

【0039】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0040】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度の真空雰囲気下で、数秒から数十分印加す
る。尚、印加する電圧波形は、図示される三角波に限定
されるものではなく、矩形波等の所望の波形を用いるこ
とができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec to 10 msec, T 2 10 μsec to 100 m
sec, the peak value (peak voltage during forming) is appropriately selected according to the form of the electron-emitting device described above, and applied for several seconds to several tens of minutes in a vacuum atmosphere with an appropriate degree of vacuum. The voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0041】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, the case of applying the voltage pulse while increasing the pulse peak value will be described with reference to FIG.

【0042】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG. 4B are shown in FIG.
Similar to (a), the crest value (peak voltage during forming) is increased by, for example, about 0.1 V step,
Application is performed in an appropriate vacuum atmosphere similar to the description of FIG.

【0043】尚、パルス間隔T2 中に、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1MΩ以上の抵
抗を示した時にフォーミングを終了する。
During the pulse interval T 2 , the conductive thin film 3 is
(See FIGS. 1 and 2) The element current is measured at a voltage that does not locally destroy, deform, or alter the properties, for example, a voltage of about 0.1 V to obtain a resistance value, and for example, when a resistance of 1 MΩ or more is exhibited. Finish forming.

【0044】4)次に、フォーミング工程が終了した素
子に活性化工程を施す。
4) Next, an activation process is performed on the element for which the forming process has been completed.

【0045】活性化工程とは、真空排気系に起因するポ
ンプオイルのオイルバックからくる有機物質や一般的な
炭化水素類の有機物質を真空中に分圧等制御導入し、こ
の真空中に存在する有機物質から、通電フォーミング同
様、パルス波高値が定電圧のパルスの印加を繰りかえす
処理を施すことにより、炭素及び炭素化合物を堆積する
工程であり、素子電流If、放出電流Ieが、著しく変化
する処理である。素子電流Ifと放出電流Ieを測定しな
がら、例えば、放出電流Ieが、飽和した時点で、活性
化工程を終了する。なお、上記有機物質としては、アル
カン、アルケン、アルキン等の脂肪族炭化水素類、芳香
族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン酸、スルホン酸等
の有機酸、さらにこれらの誘導体等が挙げられる。
The activation step is to introduce organic substances such as organic substances from the oil bag of pump oil originating from the vacuum exhaust system and organic substances of general hydrocarbons into the vacuum by controlling the partial pressure and the like. Similarly to the energization forming, this is a step of depositing carbon and a carbon compound by repeating the application of the pulse of which the pulse peak value is a constant voltage, and the device current If and the emission current Ie are remarkably increased. This is a changing process. While measuring the device current If and the emission current Ie , for example, when the emission current Ie becomes saturated, the activation process is terminated. The organic substances include aliphatic hydrocarbons such as alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, organic acids such as sulfonic acids. Further, these derivatives and the like can be mentioned.

【0046】本発明においては、活性化工程で印加する
電圧を漸増することに特徴を有する。具体的には、前記
フォーミング電圧よりも低い電圧から、フォーミング電
圧よりも高い電圧へと、連続或いは階段状に増加させ
る。電圧値の増加速度としては、好ましくは0.1〜
1.0V/minであり、電圧波形としては、フォーミ
ング電圧同様に、矩形波或いは三角波のパルス波形が好
ましく用いられる。
The present invention is characterized in that the voltage applied in the activation step is gradually increased. Specifically, the voltage is continuously or stepwise increased from a voltage lower than the forming voltage to a voltage higher than the forming voltage. The rate of increase of the voltage value is preferably 0.1 to
The voltage waveform is 1.0 V / min, and as the voltage waveform, a rectangular or triangular pulse waveform is preferably used as in the forming voltage.

【0047】本発明の表面伝導型電子放出素子を走査型
電子顕微鏡で観察したところ、素子電極間のほぼ中央で
導電性薄膜に亀裂が生じており、その亀裂幅はおよそ2
000〜10000Åであった。更に、この亀裂内を炭
素及び炭素化合物が埋めているのが観察された。従来の
フォーミング工程で生じる導電性薄膜の亀裂の幅は、2
000Å以下であることから、上記のような亀裂幅の拡
大は、本活性化工程において生じているものと推定され
る。
When the surface conduction electron-emitting device of the present invention was observed with a scanning electron microscope, a crack was generated in the conductive thin film at approximately the center between the device electrodes, and the crack width was about 2
It was 000 to 10000Å. Further, it was observed that carbon and carbon compounds filled the cracks. The width of the crack of the conductive thin film generated in the conventional forming process is 2
Since it is less than 000Å, it is estimated that the above-mentioned expansion of the crack width occurs in the activation process.

【0048】従来の活性化処理において、高い定電圧を
印加していた場合には、上記のような亀裂幅拡大が活性
化処理工程の初期段階に起きてしまい、素子の抵抗が大
きくなり、活性化処理中に十分な電流が流れず、亀裂幅
の広くなった部分に炭素及び炭素化合物を十分堆積させ
ることができず、十分な電子放出量が得られなかったも
のと推定される。
In the conventional activation process, when a high constant voltage is applied, the crack width expansion as described above occurs at the initial stage of the activation process, the resistance of the device increases, and the activation It is presumed that a sufficient current did not flow during the chemical conversion treatment, carbon and carbon compounds could not be sufficiently deposited on the portion where the crack width was wide, and a sufficient electron emission amount was not obtained.

【0049】一方本発明では活性化処理工程の初期にお
いて、印加電圧を低い値にとどめているため、上記亀裂
幅が拡大することなく、亀裂内に炭素及び炭素化合物を
堆積させることができると考えられる。また、活性化電
圧の上昇に伴い、該亀裂幅が拡大していくものの、上記
範囲内で昇圧すれば、亀裂幅は拡大するものの、その拡
大速度を炭素及び炭素化合物の堆積速度が上回り、拡大
した亀裂内を炭素及び炭素化合物で十分埋めることがで
きるものと推測される。
On the other hand, in the present invention, since the applied voltage is kept at a low value in the initial stage of the activation treatment step, it is considered that carbon and carbon compounds can be deposited in the crack without expanding the crack width. To be Further, as the activation voltage increases, the crack width expands, but if the pressure is increased within the above range, the crack width expands, but the expansion rate exceeds the deposition rate of carbon and carbon compounds, and the expansion rate increases. It is speculated that the cracks can be sufficiently filled with carbon and carbon compounds.

【0050】5)更に好ましくは、こうして作製した電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気にして動作駆動する。ま
た、より好ましくは、このより高い真空度の真空雰囲気
下で80℃〜150℃の加熱後、動作駆動する。
5) More preferably, the electron-emitting device thus produced is operated and driven in a vacuum atmosphere having a vacuum degree higher than the vacuum degree in the forming step and the activation step. In addition, more preferably, operation is performed after heating at 80 ° C. to 150 ° C. in a vacuum atmosphere having a higher degree of vacuum.

【0051】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約10-6
torr以上の真空度を有する真空度であり、より好ま
しくは、超高真空系であり、炭素及び炭素化合物が新た
に堆積しない真空度である。
The vacuum atmosphere having a higher degree of vacuum than that of the forming step and the activation treatment is, for example, about 10 −6.
A vacuum degree having a vacuum degree of not less than torr, more preferably an ultra-high vacuum system, and a vacuum degree at which carbon and a carbon compound are not newly deposited.

【0052】上記5)の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。
By the above step 5), further deposition of carbon and carbon compounds is suppressed, and the device current and the emission current are stabilized.

【0053】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0054】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic block diagram showing an example of a measurement / evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement / evaluation system will be described.

【0055】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5間の導電性薄膜3を流
れる素子電流If を測定するための電流計、54は電子
放出部より放出される放出電流Ie を捕捉するためのア
ノード電極、53はアノード電極54に電圧を印加する
ための高圧電源、52は放出電流Ie を測定するための
電流計、55は真空装置、56は排気ポンプである。
5, the same reference numerals as those in FIG. 1 indicate the same members. Further, 51 is a power supply for applying a device voltage V f to the device, 50 is an ammeter for measuring a device current I f flowing through the conductive thin film 3 between the device electrodes 4 and 5, and 54 is an electron emitting portion. An anode electrode for capturing the emitted emission current I e , 53 a high voltage power source for applying a voltage to the anode electrode 54, 52 an ammeter for measuring the emission current I e , 55 a vacuum device, 56 Is an exhaust pump.

【0056】電子放出素子及びアノード電極54等は真
空装置55内に設置され、この真空装置55には不図示
の真空系等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。
The electron-emitting device, the anode electrode 54, etc. are installed in a vacuum device 55, and this vacuum device 55 is equipped with necessary equipment such as a vacuum system (not shown) so that the electron-emitting device can be operated under a desired vacuum. It is possible to measure and evaluate.

【0057】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び電子放出素子の基板1は、
ヒーターにより200℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネル(図8における201参照)の組み立て段階におい
て、表示パネル及びその内部を真空装置55及びその内
部として構成することで、前述のフォーミング工程、活
性化工程及び後述するそれ以後の工程における測定評価
及び処理に応用することができるものである。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
Further, the entire vacuum device 55 and the substrate 1 of the electron-emitting device are
It can be heated up to about 200 ° C by a heater. In addition, this measurement and evaluation system is configured such that the display panel and the inside thereof are configured as the vacuum device 55 and the inside thereof at the stage of assembling the display panel (see 201 in FIG. 8) to be described later, so that the above-described forming process It can be applied to measurement evaluation and treatment in the chemical conversion step and the subsequent steps described later.

【0058】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と電子放出素
子の距離Hを2〜8mmとして行った測定に基づくもの
である。
The basic characteristics of the surface conduction electron-emitting device described below were performed by setting the voltage of the anode electrode 54 of the measurement and evaluation system to 1 kV to 10 kV and setting the distance H between the anode electrode 54 and the electron-emitting device to 2 to 8 mm. It is based on measurement.

【0059】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。尚、縦軸、
横軸ともにリニアスケールである。
First, the emission current I e and the device current I f ,
FIG. 6 shows a typical example of the relationship with the device voltage V f . still,
In FIG. 6, the emission current I e is markedly smaller than the device current I f, and therefore is shown in arbitrary units. Incidentally, the vertical axis,
The horizontal axis is a linear scale.

【0060】図6から明らかなように、電子放出素子
は、放出電流Ie に対する次の3つの特徴的特性を有す
る。
As is apparent from FIG. 6, the electron-emitting device has the following three characteristic characteristics with respect to the emission current I e .

【0061】まず第1に、電子放出素子はある電圧(し
きい値電圧と呼ぶ:図6中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ie が増加し、一方しきい
値電圧Vth以下では放出電流Ie が殆ど検出されない。
即ち、放出電流Ie に対する明確なしきい値電圧Vth
持った非線形素子である。
First, the electron-emitting device has a device voltage V f equal to or higher than a certain voltage (referred to as a threshold voltage: V th in FIG. 6).
When the voltage is applied, the emission current I e rapidly increases, while at the threshold voltage V th or less, the emission current I e is hardly detected.
That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0062】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Secondly, since the emission current I e has a characteristic of monotonically increasing with respect to the device voltage V f (referred to as MI characteristic), the emission current I e can be controlled by the device voltage V f .

【0063】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the emitted charges trapped in the anode electrode 54 (see FIG. 5) depend on the time for applying the device voltage V f . That is, the amount of charges captured by the anode electrode 54 can be controlled by the time for which the device voltage V f is applied.

【0064】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の実線で示す特性で
ある。一方、図6に破線で示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、電子放出素子の製法及び測定時の測定条件等に依
存する。但し、図6において、実線及び破線で表わされ
た特性は互いに、縦横軸とも異なるスケールで示されて
いる。又、素子電流If が素子電圧Vf に対してVCN
R特性を有する電子放出素子でも、放出電流Ie は素子
電圧Vf に対してMI特性を有する。
The emission current I e is MI with respect to the device voltage V f .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. An example of the characteristics of such a surface conduction electron-emitting device is the characteristics shown by the solid line in FIG. On the other hand, as indicated by a broken line in FIG. 6, the device current If is different from the device voltage Vf in the voltage-controlled negative resistance characteristic (VCN).
R characteristics). Which characteristic is exhibited depends on the manufacturing method of the electron-emitting device and the measurement conditions at the time of measurement. However, in FIG. 6, the characteristics represented by the solid line and the broken line are shown on a scale different from each other in the vertical and horizontal axes. Further, the device current If is VCN with respect to the device voltage Vf .
Even in the electron-emitting device having the R characteristic, the emission current I e has the MI characteristic with respect to the device voltage V f .

【0065】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0066】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、電子放出素子の一
対の素子電極に夫々X方向配線、Y方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。まず、この単純マトリクス配置について詳述す
る。
As a method of arranging the surface conduction electron-emitting devices in the electron source of the present invention, in addition to the ladder arrangement as described in the section of the prior art, n Y's are arranged on m X-direction wirings. There is an arrangement method in which directional wirings are provided via an interlayer insulating layer and an X-direction wiring and a Y-direction wiring are respectively connected to a pair of device electrodes of an electron-emitting device. This is hereinafter referred to as a simple matrix arrangement. First, this simple matrix arrangement will be described in detail.

【0067】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された電子放出素子
における放出電子は、しきい値電圧を超える電圧では、
対向する素子電極間に印加するパルス状電圧の波高値と
パルス幅で制御できる。一方、しきい値電圧以下では殆
ど電子は放出されない。従って、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、入力信号に応じて電子放出素子を
選択し、その電子放出量が制御でき、単純なマトリクス
配線だけで個別の電子放出素子を選択して独立に駆動可
能となる。
According to the basic characteristics of the surface conduction electron-emitting device described above, the emitted electrons in the electron-emitting device arranged in the simple matrix are:
It can be controlled by the peak value and pulse width of the pulsed voltage applied between the opposing element electrodes. On the other hand, almost no electrons are emitted below the threshold voltage. Therefore, even when a large number of electron-emitting devices are arranged, if the pulsed voltage is appropriately applied to each device, the electron-emitting device can be selected according to the input signal, and the electron emission amount can be controlled. Individual electron-emitting devices can be selected and driven independently by only matrix wiring.

【0068】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the structure of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0069】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are set appropriately according to the application. is there.

【0070】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の電子放出素子104にほぼ均
等に電圧が供給されるように、材料、膜厚、配線幅が設
定されている。
The m number of X-direction wirings 102 have external terminals D x1 , D x2 , ..., D xm , respectively.
It is a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that the voltage is supplied to the many electron-emitting devices 104 substantially evenly.

【0071】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n Y-direction wirings 103 have external terminals D y1 , D y2 , ..., D yn , respectively.
It is created in the same way as 02.

【0072】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-direction wirings 102 and n Y-wirings
An interlayer insulating layer (not shown) is provided between the directional wirings 103 and electrically separated to form a matrix wiring. In addition, both m and n are positive integers.

【0073】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-direction wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0074】更に、電子放出素子104の対向する素子
電極(不図示)が、m本のX方向配線102と、n本の
Y方向配線103と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線105によっ
て電気的に接続されているものである。
Further, opposing device electrodes (not shown) of the electron-emitting device 104 are formed by m X-direction wirings 102, n Y-direction wirings 103, by a vacuum evaporation method, a printing method, a sputtering method or the like. They are electrically connected by a connecting wire 105 made of a conductive metal or the like.

【0075】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、電子放出素子104は、基板1
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。
Here, the m X-direction wirings 102, the n Y-direction wirings 103, the connection lines 105, and the opposing element electrodes may have the same or partial constituent elements. Further, they may be different from each other, and are appropriately selected from the above-mentioned material of the element electrode and the like. Wirings to these element electrodes may be collectively referred to as element electrodes when the same material as the element electrodes is used. The electron-emitting device 104 is the substrate 1
Alternatively, it may be formed either on an interlayer insulating layer (not shown).

【0076】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された電子放出素子104
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。
Further, as will be described later in detail, the X-direction wirings 102 have electron-emitting devices 104 arranged in the X-direction.
In order to scan the row according to the input signal, a scanning signal applying means (not shown) for applying the scanning signal is electrically connected.

【0077】一方、Y方向配線103には、Y方向に配
列された電子放出素子104の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号発生手段が電気的に接続されている。更に、各電子
放出素子104に印加される駆動電圧は、当該電子放出
素子104に印加される走査信号と変調信号の差電圧と
して供給されるものである。
On the other hand, in the Y-direction wiring 103, a modulation signal generating means (not shown) for applying a modulation signal in order to modulate each of the rows of the electron-emitting devices 104 arranged in the Y-direction according to the input signal. Are electrically connected. Further, the driving voltage applied to each electron-emitting device 104 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the electron-emitting device 104.

【0078】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above simple matrix arrangement will be described with reference to FIGS. Note that FIG. 8 is a basic configuration diagram of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is the display panel 201 of FIG.
It is a block diagram showing an example of a drive circuit for performing a television display according to a television signal of a TSC system.

【0079】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, 1 is a substrate of an electron source in which the surface conduction electron-emitting devices are arranged as described above, 111 is a rear plate to which the substrate 1 is fixed, and 116 is a glass substrate 1.
A face plate having a fluorescent film 114, a metal back 115 and the like formed on the inner surface of 13 and a support frame 112. Frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and the atmosphere or nitrogen is used. Then, the envelope 118 is configured by sealing by baking at 400 to 500 ° C. for 10 minutes or more.

【0080】図8において、2は図1における電子放出
部に相当する。102、103は、電子放出素子104
の一対の素子電極4,5と接続されたX方向配線及びY
方向配線で、夫々外部端子Dx1〜Dxm,Dy1〜Dynを有
している。
In FIG. 8, 2 corresponds to the electron emitting portion in FIG. 102 and 103 are electron-emitting devices 104.
X-direction wiring and Y connected to the pair of device electrodes 4, 5
The directional wiring has external terminals D x1 to D xm and D y1 to D yn , respectively.

【0081】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 is composed of the face plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and when the substrate 1 itself has sufficient strength, the separate rear plate 111 is not necessary, and the rear plate 111 is directly supported on the substrate 1. 112 is sealed,
The envelope 118 may be composed of the face plate 116, the support frame 112, and the substrate 1. Further, by further installing a support body (not shown) called a spacer between the face plate 116 and the rear plate 111, it is possible to form the envelope 118 having sufficient strength against atmospheric pressure.

【0082】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
In the case of monochrome, the fluorescent film 114 is composed of only the phosphor 122, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphors 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9A). 9
(B)) Black conductive material 121 and phosphor 122, etc.
Composed of and. The purpose of providing the black stripes and the black matrix is to make the color mixture, etc., inconspicuous by making the coating portions between the phosphors 122 of the three primary colors necessary for color display black, and to reflect external light on the phosphor film 114. This is to suppress the decrease in contrast due to. As the material of the black conductive material 121, not only a commonly used material containing graphite as a main component, but also another material may be used as long as it is conductive and has little light transmission and reflection. it can.

【0083】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0084】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor 122 (see FIG. 9) to the glass substrate 113 side, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118. Metal back 1
15 can be manufactured by performing smoothing processing (usually called filming) on the inner surface of the fluorescent film 114 after manufacturing the fluorescent film 114, and then depositing Al by vacuum evaporation or the like.

【0085】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
On the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【0086】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。
At the time of performing the above-mentioned sealing, in the case of a color, the phosphors 122 of the respective colors must correspond to the electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【0087】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。また、外囲器118の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
118内の所定の位置に配置したゲッター(不図示)を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ba等が主成分であり、該蒸着膜の吸着作用により、例
えば1×10-5〜1×10-7torrの真空度を維持す
るためのものである。
The inside of the envelope 118 is sealed through a vacuum degree of about 1 × 10 −7 torr through an exhaust pipe (not shown). Also, the getter process may be performed immediately before or after the envelope 118 is sealed. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a vapor deposition film. The getter usually has Ba or the like as a main component, and is for maintaining a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the vapor deposition film.

【0088】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器118の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。
The above-mentioned forming process and the subsequent manufacturing steps of the electron-emitting device are usually performed immediately before or after the encapsulation of the envelope 118, and the contents thereof are as described above.

【0089】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The above-mentioned display panel 201 is shown in FIG.
It can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a sync signal separation circuit, 2
Reference numeral 07 is a modulation signal generator, and V x and V a are DC voltage sources.

【0090】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている電子放出素子、即ちm行n列の行列
状にマトリクス配置された電子放出素子群を1行(n素
子)ずつ順次駆動して行くための走査信号が印加され
る。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit via the external terminals D x1 to D xm , the external terminals D y1 to D yn, and the high voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
A scanning signal is applied for sequentially driving the electron-emitting devices provided therein, that is, the electron-emitting devices arranged in a matrix of m rows and n columns, one row at a time (n elements).

【0091】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各電子放出素子の出力電子
ビームを制御するための変調信号が印加される。また、
高圧端子Hvには、直流電圧源Va より、例えば10k
Vの直流電圧が供給される。これは電子放出素子より出
力される電子ビームに、蛍光体を励起するのに十分なエ
ネルギーを付与するための加速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each electron-emitting device of one row selected by the scanning signal is applied to the external terminals D y1 to D yn . Also,
The high-voltage terminal Hv receives, for example, 10 k from the DC voltage source V a.
A DC voltage of V is supplied. This is an acceleration voltage for giving enough energy to excite the phosphor to the electron beam output from the electron-emitting device.

【0092】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 is provided with m switching elements (schematically shown by S 1 to S m in FIG. 10) inside, and each switching element S 1 to S m is a DC voltage power supply V x. Output voltage or 0 V (ground level) is selected and electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on the control signal T scan output from the control circuit 203, and in practice, is easily configured by combining elements having a switching function such as FETs. It is possible.

【0093】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない電子放出素子に印加される駆動電
圧がしきい値電圧以下となるような一定電圧を出力する
よう設定されている。
The DC voltage source V x in this example is based on the characteristics (threshold voltage) of the surface conduction electron-emitting device, and the drive voltage applied to the unscanned electron-emitting device is the threshold voltage. It is set to output a constant voltage as follows.

【0094】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTscan、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. Based on a synchronization signal T sync sent from a synchronization signal separation circuit 206 described below, control signals T scan , T sft, and T mry are generated for each unit.

【0095】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an externally input NTSC television signal, and as is well known, a frequency separating (filter). If you use a circuit,
It can be easily constructed. Sync signal separation circuit 206
As is well known, the sync signal separated by is composed of a vertical sync signal and a horizontal sync signal. here,
For convenience of explanation, it is shown as T sync . Meanwhile, the luminance signal component of the image separated from the television signal is DAT for convenience.
A signal is illustrated. This DATA signal is input to the shift register 204.

【0096】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(電子放出素
子のn素子分の駆動データに相当する)のデータは、I
d1〜Idnのn個の並列信号として前記シフトレジスタ2
04より出力される。
The shift register 204 is for serial / parallel conversion of the DATA signal serially input in time series for each line of the image, and is based on the control signal T sft sent from the control circuit 203. Works. In other words, the control signal T sft is the shift clock of the shift register 204. Further, the data of one line of the serial / parallel-converted image (corresponding to the driving data of n elements of the electron-emitting device) is I
Examples n parallel signals d1 ~I dn shift register 2
It is output from 04.

【0097】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time,
The contents of I d1 to I dn are appropriately stored according to the control signal T mry sent from the control circuit 203. The stored content is I
The signals are output as d'1 to I d'n and input to the modulation signal generator 207.

【0098】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、電子放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Dy1〜Dynを通じて表示パネル201内の電子放出
素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I d'1 to I d'n , and its output signal is
It is applied to the electron-emitting devices in the display panel 201 through the terminals D y1 to D yn .

【0099】前述したように、電子放出素子は電子放出
に明確なしきい値電圧を有しており、しきい値電圧を超
える電圧が印加された場合にのみ電子放出が生じる。ま
た、しきい値電圧を超える電圧に対しては電子放出素子
への印加電圧の変化に応じて放出電流も変化して行く。
電子放出素子の材料、構成、製造方法を変えることによ
り、しきい値電圧の値や印加電圧に対する放出電流の変
化度合いが変わる場合もあるが、いずれにしても以下の
ことがいえる。
As described above, the electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Further, when the voltage exceeds the threshold voltage, the emission current also changes according to the change in the voltage applied to the electron-emitting device.
The value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change by changing the material, configuration, and manufacturing method of the electron-emitting device, but the following can be said in any case.

【0100】即ち、電子放出素子にパルス状の電圧を印
加する場合、例えばしきい値電圧以下の電圧を印加して
も電子放出は生じないが、しきい値電圧を超える電圧を
印加する場合には電子放出を生じる。その際、第1には
電圧パルスの波高値を変化させることにより、出力され
る電子ビームの強度を制御することが可能である。第2
には、電圧パルスの幅を変化させることにより、出力さ
れる電子ビームの電荷の総量を制御することが可能であ
る。
That is, when a pulsed voltage is applied to the electron-emitting device, for example, when a voltage below the threshold voltage is applied, no electron emission occurs, but when a voltage exceeding the threshold voltage is applied. Produces electron emission. At that time, firstly, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second
In addition, it is possible to control the total amount of charges of the output electron beam by changing the width of the voltage pulse.

【0101】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器207としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器207として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 uses a voltage modulation method circuit that generates a voltage pulse of a constant length, but can appropriately modulate the pulse peak value according to the input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to the input data is used. To use.

【0102】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
5 may be of a digital signal type or an analog signal type as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0103】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 206 into a digital signal. This can be done by providing an A / D converter at the output of the sync signal separation circuit 206.

【0104】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in the modulation signal generator 207 is slightly different.

【0105】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付け加えてもよい。
That is, in the case of the voltage modulation method using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added if necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207, for example, a high-speed oscillator and a counter (counter) that counts the number of waves output by the oscillator, and the output value of the counter and the output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator to the drive voltage of the electron-emitting device may be added.

【0106】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
On the other hand, in the case of the voltage modulation method using analog signals, the modulation signal generator 207 may be, for example, an amplifier circuit using a well-known operational amplifier or the like, and a level shift circuit or the like may be added if necessary. May be. Further, in the case of a pulse width modulation method using an analog signal, for example, a well-known voltage control type oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device may be used if necessary. May be added.

【0107】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な電
子放出素子から電子を放出させることができ、高圧端子
Hvを通じて、メタルバック115あるいは透明電極
(不図示)に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜114に衝突させることで生
じる励起・発光によって、NTSC方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。
In the image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above, by applying a voltage from the terminals D x1 to D xm and D y1 to D yn , electrons are emitted from the necessary electron-emitting devices. Excitation caused by applying a high voltage to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and causing the accelerated electron beam to collide with the fluorescent film 114. -By light emission, television display can be performed according to an NTSC television signal.

【0108】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The above-described structure is a schematic structure necessary for obtaining the image forming apparatus of the present invention used for display or the like, and the detailed parts such as the material of each member are limited to the above contents. However, it is appropriately selected so as to suit the purpose of the image forming apparatus. Further, although the NTSC system has been described as the input signal, the image forming apparatus according to the present invention is not limited to this, and other systems such as PAL and SECAM systems may be used, and more scanning lines than these may be used. It is also possible to use a high-definition TV system such as a TV signal such as the MUSE system.

【0109】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-mentioned ladder-type electron source and an image forming apparatus of the present invention using the electron source will be described with reference to FIGS. 11 and 12.

【0110】図11において、1は基板、104は表面
伝導型電子放出素子、304は電子放出素子104を接
続する共通配線で10本設けられており、各々外部端子
1〜D10を有している。
In FIG. 11, 1 is a substrate, 104 is a surface conduction electron-emitting device, and 304 is a common wiring for connecting the electron-emitting device 104, and 10 wirings are provided, each having external terminals D 1 to D 10 . ing.

【0111】電子放出素子104は、基板1上に並列に
複数個配置されている。これを素子行と呼ぶ。そしてこ
の素子行が複数行配置されて電子源を構成している。
A plurality of electron-emitting devices 104 are arranged in parallel on the substrate 1. This is called an element row. A plurality of these element rows are arranged to form an electron source.

【0112】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
Each element row can be independently driven by applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ). That is, a voltage exceeding the threshold voltage may be applied to the element row where the electron beam is desired to be emitted, and a voltage lower than the threshold voltage may be applied to the element row where the electron beam is not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 , D 6 and D 7 , and D 8 and D 9 common wiring 304 can be integrated into the same wiring.

【0113】図11は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 11 is a diagram showing the structure of a display panel 301 provided with the above-mentioned ladder-shaped electron source, which is another example of the electron source of the present invention.

【0114】図11中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各電子放出素
子に電圧を印加するための外部端子、G1 〜Gn はグリ
ッド電極302に接続された外部端子である。また、各
素子行間の共通配線304は一体の同一配線として基板
1上に形成されている。
In FIG. 11, 302 is a grid electrode, 303 is an opening through which electrons pass, D 1 to D m are external terminals for applying a voltage to each electron-emitting device, and G 1 to G n are grid electrodes 302. Is an external terminal connected to. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integrated single wiring.

【0115】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 indicate the same members, and a big difference from the display panel 201 using the electron source of the simple matrix arrangement shown in FIG. The point is that the grid electrode 302 is provided between 116.

【0116】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、電子放出素子104か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子104に対応して1個ずつ円形の開口303を設
けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the electron-emitting device 104, and is for passing the electron beam through the stripe-shaped electrode provided orthogonal to the device row in the ladder type arrangement. In addition, one circular opening 303 is provided for each electron-emitting device 104.

【0117】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば電子放出素
子104の周囲や近傍に設けてもよい。
The shape and position of the grid electrode 302 are
It does not necessarily have to be the one shown in FIG. 12, and a large number of openings 303 may be provided in a mesh shape, and the grid electrode 302 may be provided, for example, around or near the electron-emitting device 104.

【0118】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the columns of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one column at a time, irradiation of each electron beam to the fluorescent film 114 is performed. The image can be displayed line by line.

【0119】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention is
An image formation that can be obtained by using the electron source of the present invention in either a simple matrix arrangement or a trapezoidal arrangement and is suitable not only as a display device for the television broadcast described above but also as a display device for a video conference system, a computer, or the like. The device is obtained. Further, it can also be used as an exposure device of an optical printer configured with a photosensitive drum.

【0120】[0120]

【実施例】【Example】

[実施例1]本発明第1の実施例として、図1に示す平
面型の表面伝導型電子放出素子を図3の製造工程に従っ
て作製した。
[Embodiment 1] As a first embodiment of the present invention, the flat surface conduction electron-emitting device shown in FIG. 1 was manufactured according to the manufacturing process of FIG.

【0121】1)絶縁性基板1として石英基板を用い、
これを有機溶剤により十分に洗浄後、Niからなる素子
電極4、5を形成した(図3(a))。この時、素子電
極間隔Lは10μm、電極長さは500μm、厚さdは
1000Åとした。
1) A quartz substrate is used as the insulating substrate 1,
After thoroughly washing this with an organic solvent, element electrodes 4 and 5 made of Ni were formed (FIG. 3A). At this time, the element electrode interval L was 10 μm, the electrode length was 500 μm, and the thickness d was 1000 Å.

【0122】2)不図示のマスクにより膜厚1000Å
のCr膜を真空蒸着により堆積、パターニングし、その
上に有機Pd(CCP−4230:奥野製薬(株)社
製)をスピンナーにより回転塗布、300℃で10分間
の加熱焼成処理をした。こうして形成されたPdOより
なる微粒子(平均粒径:70Å)から形成される導電性
薄膜3の膜厚は100Å、シート抵抗値は5×104 Ω
/□であった。
2) A film thickness of 1000 Å by a mask (not shown)
Cr film was deposited and patterned by vacuum evaporation, and organic Pd (CCP-4230: manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. The conductive thin film 3 formed of fine particles of PdO (average particle size: 70Å) formed in this way has a film thickness of 100Å and a sheet resistance value of 5 × 10 4 Ω.
It was / □.

【0123】Cr膜及び焼成後の導電性薄膜3をリフト
オフして所望のパターンを形成した。
The Cr film and the conductive thin film 3 after firing were lifted off to form a desired pattern.

【0124】3)続いて、素子電極4,5間に不図示の
電源より電圧を印加することによりフォーミング処理を
行なった。これにより、導電性薄膜3に電子放出部2が
形成された(図3(c))。フォーミング処理には、図
4(a)に示した三角波のパルスを用い、約1×10-6
torrの真空雰囲気下で180秒間行なった。三角波
の波高値は12V、T1 =1msec、T2 =10ms
ecとした。この工程で形成された電子放出部2は、P
d元素を主成分とする微粒子が分散された状態となり、
その微粒子の平均粒径は40Åであった。
3) Subsequently, a forming process was performed by applying a voltage from a power source (not shown) between the device electrodes 4 and 5. As a result, the electron emitting portion 2 was formed on the conductive thin film 3 (FIG. 3C). For the forming process, the triangular wave pulse shown in FIG. 4A is used, and about 1 × 10 −6
It was performed for 180 seconds under a vacuum atmosphere of torr. The peak value of the triangular wave is 12 V, T 1 = 1 msec, T 2 = 10 ms
ec. The electron emission portion 2 formed in this step is P
The fine particles containing the d element as the main component are dispersed,
The average particle size of the fine particles was 40Å.

【0125】4)通電フォーミングが終了した素子に活
性化処理を施した。図18に本実施例の表面伝導型電子
放出素子を作製する際に用いた活性化電圧(波高値)の
時間変化を示す。電圧の波形は、フォーミング処理と同
様な三角波で、本実施例では工程初期は10Vに固定し
て5分間程度電圧を印加し、その後毎分0.2Vの割合
で活性化電圧を上昇させ、18Vに達した時点で電圧の
上昇を停止した。更に18Vで10分間電圧を印加し
た。
4) An activation treatment was applied to the element for which the energization forming was completed. FIG. 18 shows the time change of the activation voltage (peak value) used when the surface conduction electron-emitting device of this example was manufactured. The voltage waveform is a triangular wave similar to that of the forming process. In this embodiment, the voltage is fixed at 10 V for about 5 minutes at the beginning of the process, and thereafter the activation voltage is increased at a rate of 0.2 V / min to 18 V. When it reached, the voltage increase stopped. The voltage was further applied at 18 V for 10 minutes.

【0126】以上のようにして作製した本実施例の表面
伝導型電子放出素子の電子放出特性を、図5の真空装置
55内を1×10-6torr、アノード電極54の電位
を1kV、アノード電極54と素子との距離Hを4mm
として測定した。
The electron emission characteristics of the surface conduction electron-emitting device of this embodiment produced as described above are as follows: the inside of the vacuum device 55 of FIG. 5 is 1 × 10 -6 torr, the potential of the anode electrode 54 is 1 kV, and the anode is Distance H between electrode 54 and element is 4 mm
Was measured as.

【0127】その結果、素子電圧10V程度から急激に
放出電流Ie が出始め、素子電圧18VではIf が1.
0mA、Ie が1.0μAとなり、電子放出効率η=
0.1%であった。
As a result, the emission current I e suddenly starts to be generated from the device voltage of about 10 V, and I f is 1.
0 mA, I e becomes 1.0 μA, and electron emission efficiency η =
It was 0.1%.

【0128】[実施例2]有機Pd溶液を塗布するかわ
りに、蒸着によってPd微粒子を堆積させる以外は実施
例1と同様にして、素子電極を連絡する導電性薄膜を形
成し、図4(a)の三角波パルス(波高値:8V,印加
時間:120秒)を約5×10-7torrの雰囲気下で
印加した。
[Example 2] A conductive thin film for connecting device electrodes was formed in the same manner as in Example 1 except that Pd fine particles were deposited by vapor deposition instead of applying the organic Pd solution. ) Triangular wave pulse (peak value: 8 V, application time: 120 seconds) was applied in an atmosphere of about 5 × 10 −7 torr.

【0129】続いて活性化処理を施した。本実施例にお
いては、アセトン中で分圧10-5torrで図19に示
す矩形波を、図20に示す時間経過で印加した。図19
中のT1 =1msec、T2 =16.7msec、矩形
波の波高値を10Vから開始し、5分おきに1Vずつ波
高値を階段状に変化させ、22Vまで上昇させた。その
後、22Vで5分間印加を行ない、活性化処理を終了し
た。
Subsequently, activation treatment was performed. In this example, the rectangular wave shown in FIG. 19 was applied in acetone at a partial pressure of 10 −5 torr over the time shown in FIG. FIG.
Inside, T 1 = 1 msec, T 2 = 16.7 msec, the crest value of the rectangular wave was started from 10 V, and the crest value was changed stepwise by 1 V every 5 minutes and increased to 22 V. Then, 22V was applied for 5 minutes to complete the activation treatment.

【0130】本実施例の素子は、素子電圧18Vで素子
電流If が1.2mA、放出電流Ie が1.7μA、電
子放出効率η=0.14%であった。
The device of this example had a device voltage If of 18 V, a device current If of 1.2 mA, an emission current I e of 1.7 μA, and an electron emission efficiency η = 0.14%.

【0131】図21に本実施例の活性化処理による、素
子電流If と放出電流Ie の変化(a)と、従来の活性
化処理(18Vの波高値の三角波、T1 =1msec、
2=10msecを3,900秒間印加)を行なった
場合の変化(b)とを示した。本図から明らかなよう
に、本発明に係る活性化処理においては、放出電流Ie
の伸びが急峻であり、その結果として、電子放出効率の
良い電子放出素子が得られた。
FIG. 21 shows changes (a) in the device current If and the emission current Ie due to the activation process of this embodiment and the conventional activation process (triangular wave with a peak value of 18 V, T 1 = 1 msec,
The change (b) when T 2 = 10 msec is applied for 3,900 seconds) is shown. As is clear from this figure, in the activation process according to the present invention, the emission current I e
Of the electron emission element is steep, and as a result, an electron-emitting device having a high electron emission efficiency was obtained.

【0132】[実施例3]Pdのかわりに、Au微粒子
を蒸着した以外は実施例1と同様にして基板上に素子電
極と導電性薄膜を形成した。フォーミング処理は実施例
2と同じ三角波で、波高値は7Vで90秒間通電した。
Example 3 A device electrode and a conductive thin film were formed on a substrate in the same manner as in Example 1 except that Au fine particles were deposited instead of Pd. The forming process was the same triangular wave as in Example 2, and the crest value was 7 V and electricity was applied for 90 seconds.

【0133】本実施例では、活性化処理として、実施例
2と同様な矩形波を、図22に示すように、10〜12
Vまで連続的に毎分0.5Vの速度で上昇させながら印
加し、その後12Vで15分間通電した。その後更に、
毎分0.2Vの速度で18Vまで上昇させ活性化を行な
った。
In this embodiment, as the activation processing, a rectangular wave similar to that of the second embodiment is used, as shown in FIG.
The voltage was continuously applied up to V at a rate of 0.5 V per minute, and then applied at 12 V for 15 minutes. After that,
Activation was performed at a rate of 0.2 V per minute up to 18 V.

【0134】実施例1、2と同様に図5の測定評価系を
用いてIf 、Ie を測定したところ、素子電圧18Vで
f が0.8mA、放出電流Ie が0.6μAで、η=
0.075%であった。
When I f and I e were measured using the measurement / evaluation system of FIG. 5 in the same manner as in Examples 1 and 2, the device voltage was 18 V, the I f was 0.8 mA, and the emission current I e was 0.6 μA. , Η =
It was 0.075%.

【0135】[実施例4]本発明第4の実施例として、
図7に示す単純マトリクスの電子源を作製した。電子源
の一部の平面図を図13に示す。また、図中のA−A’
断面図を図14に、この電子源の製造工程を図15〜1
6に示す。但し、図13〜16中で同じ符号を付したも
のは同じものを示す。ここで、141は層間絶縁層、1
42はコンタクトホールである。以下製造工程を図1
5、16に沿って詳述する。
[Embodiment 4] As a fourth embodiment of the present invention,
The simple matrix electron source shown in FIG. 7 was produced. A plan view of a part of the electron source is shown in FIG. In addition, AA 'in the figure
A sectional view is shown in FIG. 14, and a manufacturing process of this electron source is shown in FIGS.
6 is shown. However, the same reference numerals in FIGS. 13 to 16 indicate the same things. Here, 141 is an interlayer insulating layer, 1
42 is a contact hole. The manufacturing process below is shown in FIG.
It will be described in detail along with 5 and 16.

【0136】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成してなる絶縁性基板1上に、真
空蒸着により厚さ50ÅのCr、厚さ6000ÅのAu
を順次積層し、フォトレジスト(AZ1370,ヘキス
ト社製)をスピンナーにより回転塗布、ベークした後、
フォトマスク像を露光現像して、下配線102のレジス
トパターンを形成し、Au/Cr堆積膜をウエットエッ
チングして、所望の形状の下配線102を形成した。
Step-a On an insulating substrate 1 made by forming a silicon oxide film having a thickness of 0.5 μm on a cleaned soda-lime glass by a sputtering method, vacuum deposition is performed to deposit Cr having a thickness of 50 Å and a thickness of 6000 Å. Au
Are sequentially laminated, a photoresist (AZ1370, manufactured by Hoechst) is spin-coated with a spinner, and baked,
The photomask image was exposed and developed to form a resist pattern of the lower wiring 102, and the Au / Cr deposited film was wet-etched to form the lower wiring 102 having a desired shape.

【0137】工程−b 次に、厚さ1.0μmのシリコン酸化膜からなる層間絶
縁層141をRFスパッタ法により堆積した。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm was deposited by the RF sputtering method.

【0138】工程−c 工程−bで堆積したシリコン酸化膜にコンタクトホール
142を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール142を形成した。エッチングは
CF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった。
Step-c A photoresist pattern for forming the contact hole 142 was formed in the silicon oxide film deposited in the step-b, and the interlayer insulating layer 141 was etched using this as a mask to form the contact hole 142. The etching is RIE (Reactive) using CF 4 and H 2 gas.
Ion Etching) method.

【0139】工程−d 素子電極間ギャップLとなるべきパターンのフォトレジ
スト(RD−2000N−41,日立化成社製)を形成
し、真空蒸着法により、厚さ50ÅのTi、厚さ100
0ÅのNiを順次堆積した。上記フォトレジストパター
ンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフ
して素子電極4,5を形成した。素子電極間隙Lは3μ
m、素子電極長さWは300μmとした。
Step-d A photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.) having a pattern to form the gap L between the device electrodes is formed, and Ti having a thickness of 50Å and a thickness of 100 are formed by a vacuum deposition method.
0Å Ni was sequentially deposited. The photoresist pattern was dissolved in an organic solvent and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5. Element electrode gap L is 3μ
m, and the device electrode length W was 300 μm.

【0140】工程−e 素子電極4,5の上に上配線103のフォトレジストパ
ターンを形成した後、厚さ50ÅのTi、厚さ5000
ÅのAuを順次真空蒸着により堆積し、リフトオフによ
り不要の部分を除去して所望の形状の上配線103を形
成した。
Step-e After forming the photoresist pattern of the upper wiring 103 on the device electrodes 4 and 5, Ti having a thickness of 50 Å and thickness of 5000 is formed.
Au of Å was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form the upper wiring 103 having a desired shape.

【0141】工程−f 導電性薄膜のマスクにより膜厚1000ÅのCr膜16
1を真空蒸着により堆積、パターニングし、その上に有
機Pd(CCP4230:奥野製薬(株)社製)をスピ
ンナーにより回転塗布し、300℃で10分間加熱焼成
処理した。このPdを主元素とする微粒子膜の膜厚は1
00Å、シート抵抗値は6×104 Ω/□であった。
Step-f The Cr film 16 having a film thickness of 1000 Å is formed by the conductive thin film mask.
1 was deposited and patterned by vacuum vapor deposition, and organic Pd (CCP4230: manufactured by Okuno Chemical Industries Co., Ltd.) was spin-coated on the coated layer by a spinner and heat-baked at 300 ° C. for 10 minutes. The thickness of the fine particle film containing Pd as the main element is 1
The sheet resistance value was 00Å and 6 × 10 4 Ω / □.

【0142】工程−g Cr膜121及び焼成後の導電性薄膜3を酸エッチャン
トによりエッチングして所望のパターンを形成した。
Step-g The Cr film 121 and the conductive thin film 3 after firing were etched with an acid etchant to form a desired pattern.

【0143】工程−h コンタクトホール142以外にレジストを塗布するよう
なパターンを形成し、真空蒸着により厚さ50ÅのT
i、厚さ5000ÅのAuを順次堆積した。リフトオフ
により不要の部分を除去することにより、コンタクトホ
ール142を埋め込んだ。
Process-h A pattern is formed such that a resist is applied except the contact hole 142, and a T film having a thickness of 50Å is formed by vacuum evaporation.
i, 5000 Å thick Au were sequentially deposited. Contact holes 142 were filled by removing unnecessary portions by lift-off.

【0144】以上の工程により、絶縁性基板1上に下配
線102、層間絶縁層141、上配線103、素子電極
4,5、導電性薄膜3を形成した。
Through the above steps, the lower wiring 102, the interlayer insulating layer 141, the upper wiring 103, the device electrodes 4, 5 and the conductive thin film 3 were formed on the insulating substrate 1.

【0145】以上のようにして作製した未フォーミング
の電子源を用いて図8に示す表示パネルを構成し、本発
明の画像表示装置を形成した。
The display panel shown in FIG. 8 was constructed by using the unformed electron source produced as described above to form the image display device of the present invention.

【0146】上記工程で作製した未フォーミングの電子
源基板1をリアプレート111に固定した後、電子源1
の5mm上方に、フェースプレート116(ガラス基板
113の内面に蛍光膜114とメタルバック116が形
成されている)を支持枠112を介して十分に位置合わ
せをして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
After fixing the unformed electron source substrate 1 produced in the above step to the rear plate 111, the electron source 1
5 mm above, a face plate 116 (a fluorescent film 114 and a metal back 116 are formed on the inner surface of the glass substrate 113) is sufficiently aligned and arranged via a support frame 112, and the face plate 116 is supported. Frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and baked at 400 ° C. to 500 ° C. for 10 minutes or more in the air to seal the frit glass. Further, the frit glass was used to fix the electron source substrate 1 to the rear plate 111.

【0147】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the phosphor has a stripe shape (see FIG. 9A), a material having graphite as a main component is used as the material of the black stripe, and the glass substrate 11 is used.
A slurry method was used as a method for applying a phosphor to No. 3.

【0148】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
Further, the metal back 115 provided on the inner surface side of the fluorescent film 114 performs smoothing processing (filming) on the inner surface side of the fluorescent film after the fluorescent film is produced, and then A
1 was vacuum-deposited. Face plate 1
16 may be provided with a transparent electrode on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114, but in this embodiment, sufficient conductivity was obtained only with the metal back 115. Omitted.

【0149】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1〜Dxm
いしDy1〜Dynを通じて素子電極間に電圧を印加し、実
施例1と同様にしてフォーミング処理を行なった。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals D x1 to D xm to D y1. A voltage was applied between the device electrodes through D yn , and a forming process was performed in the same manner as in Example 1.

【0150】次に各素子に対して実施例1と同様の活性
化処理を行なった。
Then, each element was subjected to the activation treatment similar to that in Example 1.

【0151】その後、約1×10-6.5torr程度の真
空度で、不図示の排気管をガスバーナーで熱することで
融着し、外囲器118の封止を行なった。
Then, the exhaust pipe (not shown) was fused by heating it with a gas burner at a vacuum degree of about 1 × 10 −6.5 torr to seal the envelope 118.

【0152】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。
Finally, in order to maintain the degree of vacuum after sealing, a getter process was performed by a high frequency heating method.

【0153】以上のようにして作製した表示パネルの容
器外端子Dx1〜DxmないしDy1〜Dyn、及び高圧端子H
vをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各SCEに容器外端子Dx1〜DxmないしDy1
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段によりそれぞれ印加することにより、電子放出を行
ない、高圧端子Hvを通じ、メタルバック115に数k
V以上の高圧を印加し、電子ビームを加速し、蛍光膜1
14に衝突させ、励起・発光させることで良好な画像を
表示した。
The terminals D x1 to D xm to D y1 to D yn outside the container and the high voltage terminal H of the display panel manufactured as described above.
Each v was connected to a required drive system to complete the image forming apparatus. External terminals D x1 to D xm to D y1 to each SCE
Electrons are emitted by applying a scanning signal and a modulation signal by a signal generating means (not shown) through D yn , and a few k is applied to the metal back 115 through the high voltage terminal Hv.
A high voltage of V or more is applied to accelerate the electron beam, and the fluorescent film 1
A good image was displayed by colliding with 14 and exciting and emitting light.

【0154】[実施例5]図17は実施例4の画像形成
装置を、例えばテレビジョン放送をはじめとする種々の
画像情報源より提供される画像情報を表示できるように
構成した表示装置の一例を示すための図である。図中2
80はディスプレイパネル、261はディスプレイパネ
ルの駆動回路、262はディスプレイコントローラ、2
63はマルチプレクサ、264はデコーダ、265は入
出力インターフェース回路、266はCPU、267は
画像生成回路、268、269及び270は画像メモリ
インターフェース回路、271は画像入力インターフェ
ース回路、272及び273はTV信号受信回路、27
4は入力部である。尚、本表示装置は、例えばテレビジ
ョン信号のように映像情報と音声情報の両方を含む信号
を受信する場合には、当然映像の表示と同時に音声を再
生するものであるが、本発明の特徴と直接関係しない音
声情報の受信、分離、再生、処理、記憶などに関する回
路やスピーカーなどについては説明を省略する。
[Embodiment 5] FIG. 17 is an example of a display device in which the image forming apparatus of Embodiment 4 is configured to display image information provided from various image information sources such as television broadcasting. It is a figure for showing. 2 in the figure
80 is a display panel, 261 is a display panel drive circuit, 262 is a display controller, 2
63 is a multiplexer, 264 is a decoder, 265 is an input / output interface circuit, 266 is a CPU, 267 is an image generation circuit, 268, 269 and 270 are image memory interface circuits, 271 is an image input interface circuit, 272 and 273 are TV signal reception. Circuit, 27
Reference numeral 4 is an input unit. It should be noted that when the display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, storage, etc. of audio information not directly related to are omitted.

【0155】以下、画像信号の流れに沿って各部を説明
してゆく。
Each section will be described below along the flow of the image signal.

【0156】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and various systems such as NTSC system, PAL system and SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE method) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0157】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similar to the TV signal receiving circuit 273, the TV signal system to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0158】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
Further, the image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 264.

【0159】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
Further, the image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
The circuit for fetching the image signal stored in is output to the decoder 264.

【0160】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
Further, the image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing the image signal stored in the video disc, and the captured image signal is output to the decoder 264.

【0161】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
The image memory-interface circuit 268 is a circuit for fetching an image signal from a device that stores still image data, such as a so-called still image disc. The fetched still image data is decoded by the decoder 26.
4 is output.

【0162】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
Further, the input / output interface circuit 265
Is a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. It is of course possible to input / output image data and character / graphic information, and in some cases, input / output control signals and numerical data between the CPU 266 of the display device and the outside.

【0163】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
The image generation circuit 267 also receives image data, character / graphic information, or CPU 266 input from the outside via the input / output interface circuit 265.
It is a circuit for generating display image data based on image data and character / graphic information output from the output. Inside this circuit, for example, a rewritable memory for accumulating image data and character / graphic information, a read-only memory that stores image patterns corresponding to character codes,
The circuits necessary for image generation, such as a processor for image processing, are incorporated.

【0164】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264, but in some cases, it may be output to an external computer network or printer via the input / output interface circuit 265.

【0165】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
Further, the CPU 266 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0166】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263 to appropriately select or combine image signals to be displayed on the display panel 280. At that time, a control signal is generated for the display panel controller 262 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0167】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Image data or character / graphic information is directly output to the image generation circuit 267, or an external computer or memory is accessed via the input / output interface circuit 265 to generate image data or character / figure information.
Enter graphic information.

【0168】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
It should be noted that the CPU 266 may of course be involved in work for purposes other than this. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0169】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, it may be connected to an external computer network through the input / output interface circuit 265 and work such as numerical calculation may be performed in cooperation with an external device.

【0170】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input unit 274 is the CPU 266.
The user inputs commands, programs, data, and the like, and various input devices such as a joystick, a bar code reader, and a voice recognition device can be used in addition to a keyboard and a mouse.

【0171】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
Also, the decoder 264 converts various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inverse conversion into a luminance signal, an I signal, and a Q signal. In addition, as shown by a dotted line in FIG.
It is preferable that 64 has an image memory therein. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26.
This is because, in cooperation with the CPU 7 and the CPU 266, there is an advantage that image processing and editing such as image thinning, interpolation, enlargement, reduction, and composition can be easily performed.

【0172】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 263 is the CPU
The display image is appropriately selected based on the control signal input from 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs it to the drive circuit 261. In that case, by switching and selecting image signals within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .

【0173】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
Also, the display panel controller 2
Reference numeral 62 is a circuit for controlling the operation of the drive circuit 261 based on a control signal input from the CPU 266.

【0174】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, regarding the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 261.

【0175】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
Further, regarding the driving method of the display panel, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0176】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 261.

【0177】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 outputs an image signal input from the multiplexer 263 and a control signal input from the display panel controller 262. It operates based on.

【0178】以上、各部の機能を説明したが、図17に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
70に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイコントローラ262は、表示する画像信号に
応じて駆動回路261の動作を制御するための制御信号
を発生する。駆動回路261は、上記画像信号と制御信
号に基づいてディスプレイパネル280に駆動信号を印
加する。これにより、ディスプレイパネル280におい
て画像が表示される。これらの一連の動作は、CPU2
66により統括的に制御される。
The function of each unit has been described above. With the configuration illustrated in FIG. 17, the display panel 2 displays image information input from various image information sources in this display device.
70 can be displayed. That is, various image signals such as television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. As a result, the image is displayed on the display panel 280. These series of operations are performed by the CPU 2
It is totally controlled by 66.

【0179】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
Further, in this display device, an image memory built in the decoder 264 and an image generation circuit 267 are provided.
With the involvement of the CPU 266, not only the selected one of the plurality of image information is displayed, but also the image information to be displayed is enlarged, reduced, rotated, moved, edge emphasized, thinned, interpolated, or the like. It is also possible to perform image processing such as color conversion and aspect ratio conversion of images, and image editing such as combining, erasing, connecting, replacing, and fitting. Further, in the description of this embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-mentioned image processing and image editing.

【0180】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Therefore, the present display device is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor, and a game. It is possible to combine the functions of a machine, etc., and has a very wide range of applications for industrial or consumer use.

【0181】尚、上記図17は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図17の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。
It is needless to say that FIG. 17 shows only an example of the image forming apparatus of the present invention, and the present invention is not limited to this. For example, of the constituent elements of FIG. 17, circuits relating to functions that are unnecessary for the purpose of use may be omitted. On the contrary, the constituent elements may be added depending on the purpose of use. For example, when the display device is applied as a videophone, it is preferable to add a television camera, a voice microphone, an illuminator, a transmission / reception circuit including a modem, and the like to the constituent elements.

【0182】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In the present display device, in particular, since it is easy to thin the display panel using the surface conduction electron-emitting device as the electron source, the depth of the display device can be reduced. In addition, a display panel using surface conduction electron-emitting devices as an electron source can easily make a large screen, has high brightness, and has excellent viewing angle characteristics, so that this display device provides a realistic and powerful image. It can be displayed well.

【0183】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Furthermore, since the electron source of the present invention has uniform electron emission characteristics among the surface conduction electron-emitting devices, the quality of the formed image is high and a high-definition image can be displayed. .

【0184】[0184]

【発明の効果】以上説明したように、本発明によると、
電子放出効率が高く、耐久性の高い表面伝導型電子放出
素子が提供され、該素子を複数用いてなる画像形成装置
において、高い表示特性と信頼性が得られる。
As described above, according to the present invention,
A surface conduction electron-emitting device having high electron emission efficiency and high durability is provided, and high display characteristics and reliability can be obtained in an image forming apparatus using a plurality of such devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a cross-sectional view showing an embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a cross-sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of a surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a diagram showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing an embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder type electron source of the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of an image forming apparatus of the present invention using a ladder type electron source.

【図13】本発明の実施例4の画像形成装置に用いた電
子源を示す図である。
FIG. 13 is a diagram showing an electron source used in an image forming apparatus of Example 4 of the invention.

【図14】本発明の実施例4に係る電子源の部分断面図
である。
FIG. 14 is a partial cross-sectional view of an electron source according to Example 4 of the present invention.

【図15】実施例4に係る電子源の製造工程図である。FIG. 15 is a manufacturing process diagram of the electron source according to the fourth embodiment.

【図16】実施例4に係る電子源の製造工程図である。FIG. 16 is a manufacturing process diagram of the electron source according to the fourth embodiment.

【図17】本発明の実施例5の画像形成装置のブロック
図である。
FIG. 17 is a block diagram of an image forming apparatus according to a fifth embodiment of the present invention.

【図18】本発明の実施例1の活性化工程における印加
電圧の波高値の時間変化を示す図である。
FIG. 18 is a diagram showing a change with time of a peak value of an applied voltage in an activation process of Example 1 of the present invention.

【図19】本発明の実施例2の活性化工程における印加
電圧の波形を示す図である。
FIG. 19 is a diagram showing a waveform of an applied voltage in the activation process according to the second embodiment of the present invention.

【図20】本発明の実施例2の活性化工程における印加
電圧の波高値の時間変化を示す図である。
FIG. 20 is a diagram showing a change with time of a crest value of an applied voltage in an activation process of Example 2 of the present invention.

【図21】本発明の実施例2及び従来の活性化工程にお
ける素子電流と放出電流の変化を示す図である。
FIG. 21 is a diagram showing changes in device current and emission current in Example 2 of the present invention and a conventional activation process.

【図22】本発明の実施例3の活性化工程における印加
電圧の波高値の時間変化を示す図である。
FIG. 22 is a diagram showing a change with time of a peak value of an applied voltage in an activation process of Example 3 of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 21 段差形成部材 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 141 層間絶縁層 142 コンタクトホール 161 Cr膜 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 1 Insulating Substrate 2 Electron Emitting Section 3 Conductive Thin Film 4, 5 Element Electrode 21 Step Forming Member 50 Ammeter 51 Power Supply 52 Ammeter 53 High Voltage Power Supply 54 Anode Electrode 55 Vacuum Device 56 Exhaust Pump 102 X Direction Wiring 103 Y Direction Wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face plate 118 Envelope 121 Black conductive material 122 Fluorescent substance 141 Interlayer insulating layer 142 Contact hole 161 Cr film 201 Indication Panel 202 Scan circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 261 Drive circuit 262 Display panel controller 263 Multiplexer 264 Decoder 65 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal receiving circuit 273 TV signal receiving circuit 274 Input section 280 Display panel 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜元 康弘 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ─────────────────────────────────────────────────── --Continued front page (72) Inventor Yasuhiro Hamamoto 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に一対の対向する素子電極
と、該素子電極間を連絡する導電性薄膜を形成する工
程、該導電性薄膜に通電処理により電子放出部を形成す
る工程、有機化合物を有する雰囲気下で上記素子電極間
に電圧を漸増させながら印加する活性化工程とを有する
ことを特徴とする表面伝導型電子放出素子の製造方法。
1. A process of forming a pair of opposing device electrodes on an insulating substrate and a conductive thin film for connecting the device electrodes, a process of forming an electron emitting portion on the conductive thin film by applying an electric current, A step of applying a voltage between the device electrodes while gradually increasing the voltage in the atmosphere containing the compound, and a method for manufacturing a surface conduction electron-emitting device.
【請求項2】 活性化工程における印加電圧が、電子放
出部形成工程における印加電圧よりも低い電圧から高い
電圧へと漸増することを特徴とする請求項1の表面伝導
型電子放出素子の製造方法。
2. The method for manufacturing a surface conduction electron-emitting device according to claim 1, wherein the applied voltage in the activation step is gradually increased from a voltage lower than the applied voltage in the electron emitting portion forming step to a higher voltage. .
【請求項3】 活性化工程における印加電圧が、連続的
に漸増することを特徴とする請求項1又は2の表面伝導
型電子放出素子の製造方法。
3. The method for manufacturing a surface conduction electron-emitting device according to claim 1, wherein the applied voltage in the activation step is gradually increased continuously.
【請求項4】 活性化工程における印加電圧が、階段状
に漸増することを特徴とする請求項1又は2の表面伝導
型電子放出素子の製造方法。
4. The method for manufacturing a surface conduction electron-emitting device according to claim 1, wherein the applied voltage in the activation step is gradually increased stepwise.
【請求項5】 請求項1〜4のいずれかの製造方法によ
り製造される電子放出素子であって、絶縁性基板上に対
向して設けられた一対の素子電極と、該素子電極間に形
成された、電子放出部を有する導電性薄膜と、からな
り、少なくとも該電子放出部近傍に炭素及び炭素化合物
を有することを特徴とする表面伝導型電子放出素子。
5. An electron-emitting device manufactured by the manufacturing method according to claim 1, wherein a pair of device electrodes provided on the insulating substrate so as to face each other, and formed between the device electrodes. And a conductive thin film having an electron emitting portion, which has carbon and a carbon compound at least in the vicinity of the electron emitting portion.
【請求項6】 炭素及び炭素化合物が、グラファイト、
アモルファスカーボン、或いはこれらの混合物からなる
ことを特徴とする請求項5の表面伝導型電子放出素子。
6. The carbon and the carbon compound are graphite,
The surface conduction electron-emitting device according to claim 5, which is made of amorphous carbon or a mixture thereof.
【請求項7】 素子電極が同一面上に形成された平面型
の素子であることを特徴とする請求項5の表面伝導型電
子放出素子。
7. The surface conduction electron-emitting device according to claim 5, wherein the device electrodes are flat devices formed on the same surface.
【請求項8】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に導電性薄膜が形成された垂直型の
素子であることを特徴とする請求項5の表面伝導型電子
放出素子。
8. The surface conduction electron according to claim 5, wherein the device electrode is a vertical device in which the device electrodes are located above and below the insulating layer and a conductive thin film is formed on a side surface of the insulating layer. Emissive element.
【請求項9】 請求項5〜8のいずれかの電子放出素子
を複数個並列に配置し結線してなる素子列を少なくとも
1列以上有し、各素子を駆動するための配線がはしご状
配置されていることを特徴とする電子源。
9. A ladder-shaped arrangement for driving each element, comprising at least one element row in which a plurality of electron-emitting elements according to claim 5 are arranged in parallel and connected. An electron source characterized by being stored.
【請求項10】 請求項5〜8のいずれかの電子放出素
子を複数個配列してなる素子列を少なくとも1列以上有
し、該素子を駆動するための配線がマトリクス配置され
ていることを特徴とする電子源。
10. An electron column having a plurality of electron-emitting devices according to claim 5, wherein at least one column is provided, and wirings for driving the devices are arranged in a matrix. Characteristic electron source.
【請求項11】 請求項9の電子源と、画像形成部材、
及び情報信号により各素子から放出される電子線を制御
する制御電極を有することを特徴とする画像形成装置。
11. An electron source according to claim 9, an image forming member,
And an image forming apparatus having a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項12】 請求項10の電子源と画像形成部材と
を有することを特徴とする画像形成装置。
12. An image forming apparatus comprising the electron source according to claim 10 and an image forming member.
【請求項13】 請求項1〜4いずれかの製造方法で同
一基板上に複数の表面伝導型電子放出素子を形成してな
ることを特徴とする電子源の製造方法。
13. A method of manufacturing an electron source, comprising forming a plurality of surface conduction electron-emitting devices on the same substrate by the method of any one of claims 1 to 4.
【請求項14】 請求項13の製造方法で得られた電子
源を、該電子源から放出される電子線を制御する制御電
極と、該電子源からの電子線の照射により画像を形成す
る画像形成部材と組み合わせることを特徴とする画像形
成装置の製造方法。
14. An image for forming an image of the electron source obtained by the manufacturing method according to claim 13 for controlling an electron beam emitted from the electron source, and an image formed by irradiation of the electron beam from the electron source. A method of manufacturing an image forming apparatus, which is characterized by being combined with a forming member.
【請求項15】 請求項13の製造方法で得られた電子
源を、該電子源からの電子線の照射により画像を形成す
る画像形成部材と組み合わせることを特徴とする画像形
成装置の製造方法。
15. A method of manufacturing an image forming apparatus, wherein the electron source obtained by the manufacturing method of claim 13 is combined with an image forming member that forms an image by irradiation of an electron beam from the electron source.
JP33662594A 1994-12-26 1994-12-26 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these Expired - Fee Related JP2854532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33662594A JP2854532B2 (en) 1994-12-26 1994-12-26 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33662594A JP2854532B2 (en) 1994-12-26 1994-12-26 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Publications (2)

Publication Number Publication Date
JPH08180804A true JPH08180804A (en) 1996-07-12
JP2854532B2 JP2854532B2 (en) 1999-02-03

Family

ID=18301093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33662594A Expired - Fee Related JP2854532B2 (en) 1994-12-26 1994-12-26 Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these

Country Status (1)

Country Link
JP (1) JP2854532B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60044482D1 (en) 1999-03-05 2010-07-15 Canon Kk IMAGING DEVICE

Also Published As

Publication number Publication date
JP2854532B2 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JP3074596B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JPH08162015A (en) Surface conductive electron emission element, electron source, image forming device and manufacture
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2961494B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP3387644B2 (en) Method of manufacturing image forming apparatus
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP3087003B2 (en) Method of manufacturing electron source and image forming apparatus
JPH08329826A (en) Electron source and image forming device
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH0831316A (en) Electron emitting element, electron source, image forming device using the source, and their manufacture
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JPH08329828A (en) Electron emitting element, electron source using the same, and image forming device
JPH08250049A (en) Electron emitting element, electron source using this electron emitting element, image forming device and manufacture thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees