JP3087003B2 - Method of manufacturing electron source and image forming apparatus - Google Patents

Method of manufacturing electron source and image forming apparatus

Info

Publication number
JP3087003B2
JP3087003B2 JP27855794A JP27855794A JP3087003B2 JP 3087003 B2 JP3087003 B2 JP 3087003B2 JP 27855794 A JP27855794 A JP 27855794A JP 27855794 A JP27855794 A JP 27855794A JP 3087003 B2 JP3087003 B2 JP 3087003B2
Authority
JP
Japan
Prior art keywords
electron
electron source
voltage
image
surface conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27855794A
Other languages
Japanese (ja)
Other versions
JPH08124478A (en
Inventor
武夫 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP27855794A priority Critical patent/JP3087003B2/en
Publication of JPH08124478A publication Critical patent/JPH08124478A/en
Application granted granted Critical
Publication of JP3087003B2 publication Critical patent/JP3087003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数の表面伝導型電子
放出素子を用いた電子源、それを用いた表示装置や露光
装置等の画像形成装置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source using a plurality of surface conduction electron-emitting devices, and a method for manufacturing an image forming apparatus such as a display device or an exposure device using the electron source.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is usually performed by applying a voltage to both ends of the conductive thin film and conducting electricity.The conductive thin film is locally destroyed, deformed or altered to change its structure, and the electron-emitting portion is in an electrically high-resistance state. Is a process of forming The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。
The above surface conduction electron-emitting devices have the advantage that a large number of arrays can be formed over a large area because they have a simple structure and are easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、同1−257552号公報)。ま
た、特に表示装置においては、液晶を用いた表示装置と
同様の平板型表示装置とすることが可能で、しかもバッ
クライトが不要な自発光型の表示装置として、表面伝導
型電子放出素子を多数配置した電子源と、この電子源か
らの電子線の照射により可視光を発光する蛍光体とを組
み合わせた表示装置が提案されている(アメリカ特許第
5066883号明細書)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows connected by a plurality of rows (also referred to as common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (JP-A-64-31332;
Nos. 83749 and 1-257552). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. A display device has been proposed in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,883).

【0006】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、表面伝導型電子放出素子の行・列の数が夫々
数百〜数千となり、非常に多くの表面伝導型電子放出素
子を配列する必要がある。従って、各表面伝導型電子放
出素子の電気特性が均一で制御しやすいことが望まれ
る。
In a display device using the above-mentioned surface conduction electron-emitting device, in order to obtain a high-quality, high-definition image on a large screen, the number of rows and columns of the surface conduction electron-emitting device is several hundred to several, respectively. Thousands, and it is necessary to arrange a very large number of surface conduction electron-emitting devices. Therefore, it is desired that the electrical characteristics of each surface conduction electron-emitting device be uniform and easy to control.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子を用いた従来の電子源の場合、次のよ
うな問題があった。
However, the conventional electron source using the surface conduction electron-emitting device has the following problems.

【0008】即ち、フォーミング処理を施す際には、複
数の表面伝導型電子放出素子の導電性薄膜に同時に通電
することになるが、この時に配線抵抗で生じる電圧降下
のため、各表面伝導型電子放出素子毎に印加されるフォ
ーミング電圧に勾配が発生し、フォーミングで形成され
る亀裂形状も変化し、素子特性が不均一になり易かっ
た。
That is, when the forming process is performed, the conductive thin films of a plurality of surface conduction electron-emitting devices are simultaneously energized. A gradient was generated in the forming voltage applied to each emission element, and the shape of the crack formed by the forming also changed, and the element characteristics were likely to be non-uniform.

【0009】上記問題を更に詳細に説明する。図13及
び図14はその説明図であり、両図とも(a)は表面伝
導型電子放出素子と配線抵抗及び電源を含む等価回路図
であり、(b)は各表面伝導型電子放出素子の正極と負
極の電位を示す図である。
The above problem will be described in more detail. FIG. 13 and FIG. 14 are explanatory diagrams thereof. In both figures, (a) is an equivalent circuit diagram including a surface conduction electron-emitting device, a wiring resistance and a power supply, and (b) is a diagram of each surface conduction electron-emitting device. FIG. 3 is a diagram illustrating potentials of a positive electrode and a negative electrode.

【0010】図13(a)は、並列接続されたn個の表
面伝導型電子放出素子D1 〜Dn と電源VEとを配線を
通して接続した回路を示すもので、電源の正極と素子D
1 の高電位側を、また電源の低電位側と素子D1 の負極
を接続したものである。また、各素子を並列に結ぶ共通
配線は、図に示すように隣接する素子間でrの抵抗成分
を有するものとする。画像形成装置では、電子線のター
ゲットとなる画素は通常等ピッチで配列されている。従
って、表面伝導型電子放出素子も空間的に等間隔をもっ
て配列されており、これらを結ぶ配線は幅は膜厚が製造
上ばらつかない限り、素子間で等しい抵抗値を持つ。ま
た、素子D1 〜Dn は、ほぼ等しい抵抗値Rd を持つも
のとする。
FIG. 13A shows a circuit in which n surface-conduction type electron-emitting devices D 1 to D n connected in parallel and a power supply VE are connected through wiring, and the positive electrode of the power supply and the element D are connected.
1 of the high potential side and which are connected to the low potential side and a negative electrode of the device D 1 of the power supply. Further, the common wiring connecting the elements in parallel has a resistance component of r between adjacent elements as shown in the figure. In an image forming apparatus, pixels serving as targets of an electron beam are usually arranged at an equal pitch. Therefore, the surface conduction electron-emitting devices are also arranged at equal intervals in space, and the wiring connecting them has the same resistance value among the devices unless the film thickness varies in manufacturing. Further, elements D 1 to D n is assumed to have a substantially equal resistance value R d.

【0011】図13(a)の回路図において、各素子の
正極及び負極の電位を示したものが図13(b)であ
る。図の横軸は素子番号を示し、縦軸は電位を示す。本
図から明らかなように、配線抵抗rによる電圧降下は、
一様に起こるわけではなく、正極側でも負極側でも素子
1 に近い程急峻になっている。これはD1 に近い程配
線抵抗rを流れる電流が大きいためである。
FIG. 13B shows the potential of the positive electrode and the negative electrode of each element in the circuit diagram of FIG. The horizontal axis in the figure indicates the element number, and the vertical axis indicates the potential. As is clear from this figure, the voltage drop due to the wiring resistance r is:
Does not mean occur uniformly, it has become steeper closer to element D 1 is also in the negative electrode side in the positive electrode side. This is because a large current flows through the wiring resistance r closer to D 1.

【0012】本図から明らかなように、図13(a)の
ような回路の場合には、電力投入の素子(D1 )から
遠い素子程小さな電圧が印加される。
As can be seen from the drawing, in the case of the circuit as shown in FIG. 13A, a smaller voltage is applied to an element farther from the element (D 1 ) at the power input end .

【0013】一方図14は並列接続された素子列の両側
(本図では素子D1 、Dn 端)から電源の正負極を接続
した場合である。このような回路の場合には、高電位側
の電位、低電位側の電位は図14(b)に示したように
なる。従って、各素子に印加される電圧は、素子列中央
部程小さなものとなる。
On the other hand, FIG. 14 shows a case where the positive and negative electrodes of the power supply are connected from both sides (elements D 1 and D n in this figure) of the parallel-connected element row. In the case of such a circuit, the potential on the high potential side and the potential on the low potential side are as shown in FIG. Therefore, the voltage applied to each element becomes smaller toward the center of the element row.

【0014】以上二つの例で示したような素子毎の印加
電圧の分布の程度は、並列接続される素子の総数nや、
素子抵抗Rd と配線抵抗rの比(=Rd /r)や、或い
は電源の接続位置により異なるが、一般にはnが大きい
程、Rd /rが小さい程分布は顕著となり、また、前記
図14よりも図13の接続方法の方が、素子に印加され
る電圧の分布が大きい。また、上記二つの例とは異なる
が、後述する図7に示すような単純マトリクス配線にお
いても、X方向配線102及びY方向配線103のそれ
ぞれの配線抵抗で生じる電圧降下により、各素子毎の印
加電圧に分布が生じる。
The degree of distribution of the applied voltage for each element as shown in the above two examples depends on the total number n of elements connected in parallel,
The distribution differs depending on the ratio (= R d / r) between the element resistance R d and the wiring resistance r or the connection position of the power supply. In general, the distribution becomes remarkable as n increases and R d / r decreases. The connection method of FIG. 13 has a larger distribution of the voltage applied to the device than the connection method of FIG. Although different from the above two examples, even in a simple matrix wiring as shown in FIG. 7 described later, the voltage drop caused by the wiring resistance of each of the X-directional wiring 102 and the Y-directional wiring 103 causes the voltage applied to each element. A distribution occurs in the voltage.

【0015】実際に、製造工程においてフォーミング処
理を行なう場合、素子の形状が同じであれば同じ実効電
圧でフォーミングされるため、上記電圧降下により電力
投入端の素子から順にフォーミングが進むことになる。
表面伝導型電子放出素子の電気抵抗はフォーミング前後
で変化し、素子の材料、電極形状にもよるが、一般には
フォーミング前に比べ、フォーミング後の抵抗は10倍
以上になる。従って、フォーミングされるに従い素子に
流れる電流値は減少し、配線を流れる電流値が変化す
る。フォーミングの初期段階では配線を流れる電流値の
変化の割合が小さいため、上記電圧降下により順次、残
された素子をフォーミングするのに必要な投入電圧は大
きくなる。一方、半分以上の素子がフォーミングされた
後期段階では、素子に流れる電流値が極めて小さくな
り、フォーミングが進行するに従って素子に流れる電流
の減少する割合が大きくなるため配線での電圧降下が激
減し、残された素子に印加される電圧値は急激に大きく
なる。即ち、後期段階ではフォーミングに必要な電力投
入端電圧は初期段階とは逆に減少することになる。
Actually, when the forming process is performed in the manufacturing process, since the forming is performed at the same effective voltage if the elements have the same shape, the forming proceeds in order from the element at the power input end due to the voltage drop.
The electrical resistance of the surface conduction electron-emitting device changes before and after forming, and generally depends on the material of the device and the shape of the electrode, but generally the resistance after forming is 10 times or more that before forming. Accordingly, the value of the current flowing through the element decreases as the forming is performed, and the value of the current flowing through the wiring changes. In the initial stage of forming, the rate of change in the value of the current flowing through the wiring is small. Therefore, the input voltage necessary for forming the remaining elements sequentially increases due to the above-described voltage drop. On the other hand, in the latter stage when more than half of the elements are formed, the value of the current flowing through the elements becomes extremely small, and as the forming proceeds, the rate of decrease of the current flowing through the elements increases, so that the voltage drop in the wiring decreases drastically, The voltage value applied to the remaining elements rapidly increases. That is, in the later stage, the power input terminal voltage required for forming decreases in reverse to the initial stage.

【0016】図13(a)の回路でフォーミングを行な
った場合の、電力投入端から順に各素子をフォーミング
するのに必要な印加電圧を図15に示した。このように
片側から通電した場合、電力投入端の素子から順にフォ
ーミングされてゆき、電力投入端に必要な印加電圧は中
央部付近の素子まで順次大きくなり、その後、反対側の
端に向かって逆に順次小さくなる。
FIG. 15 shows applied voltages necessary for forming each element in order from the power input end when forming is performed by the circuit of FIG. 13 (a). When power is supplied from one side in this way, forming is performed in order from the element at the power input end, and the applied voltage required at the power input end increases gradually to the element near the center, and then reverses toward the opposite end. , And sequentially decreases.

【0017】また、図14(a)の回路でフォーミング
を行なった場合に必要な印加電圧を図16に示す。本図
に示したように、両側から通電した場合、両側の電力投
入端の素子から順にフォーミングされてゆき、電力投入
端に必要な印加電圧は両側の1/4付近の素子までは順
次大きくなり、その後、最後にフォーミングされる中央
部の素子まで順次小さくなる。
FIG. 16 shows applied voltages required when forming is performed by the circuit of FIG. As shown in this figure, when current is applied from both sides, forming is performed in order from the element at the power input end on both sides, and the applied voltage required at the power input end increases sequentially up to the element near 1/4 on both sides. After that, the size of the element is gradually reduced to the element at the central portion to be finally formed.

【0018】上述したように、複数の表面伝導型電子放
出素子が並んだ素子列を配線を通してフォーミングする
場合、配線端子に印加する必要な電圧値が一様ではな
く、順次フォーミングされる素子の位置によって変化さ
せる必要がある。
As described above, when forming an element array in which a plurality of surface conduction electron-emitting elements are arranged through wiring, the required voltage value applied to the wiring terminals is not uniform, and the positions of the elements to be sequentially formed are not uniform. Need to be changed by

【0019】しかしながら、実際にはフォーミングされ
る素子の位置をリアルタイムで検知するのは困難であ
る。マイクロ秒で変化する電流値を検知して印加電圧を
制御することも可能であるが、これも配線抵抗と素子抵
抗のバラツキによりフォーミング位置に対する電流値の
変化量が正確に見積もれず、正確な制御は困難である。
However, it is actually difficult to detect the position of the element to be formed in real time. Although it is possible to control the applied voltage by detecting the current value that changes in microseconds, the variation in the wiring resistance and element resistance cannot accurately estimate the amount of change in the current value with respect to the forming position. It is difficult.

【0020】従って実際の製造工程において外部電源か
ら印加する電圧値は、初期段階で増大させた状態のまま
一定であるため、後期段階でフォーミングされる素子に
は必要以上の電圧が印加されてしまう。
Therefore, the voltage value applied from the external power supply in the actual manufacturing process is constant while being increased in the initial stage, so that an unnecessary voltage is applied to the element formed in the latter stage. .

【0021】フォーミングでは通電により導電性薄膜に
亀裂を形成して電子放出部を設けるのであるが、素子毎
に印加電圧が異なる場合、電流のバラツキも起き、導電
性薄膜でのジュール熱による上昇温度が変化してしま
う。通電による亀裂形成は、ジュール熱が起因となって
温度プロファィルがピークを示す位置に起こると考えら
れている。よって、素子間で上昇温度が異なれば結果と
して形成される亀裂の位置、幅などの形状に素子間の分
布が生じる。特にこの場合、後期段階でフォーミングさ
れる素子において顕著に分布が発生してしまうことにな
る。
In the forming, an electron-emitting portion is provided by forming a crack in the conductive thin film by energization. However, when the applied voltage differs for each element, the current also varies, and the temperature rise due to Joule heat in the conductive thin film occurs. Changes. It is considered that the crack formation due to energization occurs at a position where the temperature profile shows a peak due to Joule heat. Therefore, if the temperature rise differs between the elements, a distribution among the elements occurs in the shape, such as the position and the width, of the resulting crack. In particular, in this case, a remarkable distribution occurs in an element formed at a later stage.

【0022】上述の問題は以下の不都合を生じる。 (1)共通配線することが可能な素子の数が事実上、制
限されてしまう。 (2)配線抵抗を低くするために、AuやAgなど比較
的高価な材料を使用する必要が生じ、原材料費が上昇す
る。 (3)配線抵抗を低くするために配線電極を厚く形成す
る必要が生じ、電極の形成やパターニングといった製造
プロセスに要する時間や装置設備の価格を増大させる。 (4)共通の配線を通して複数の表面伝導型電子放出素
子をフォーミングした場合、電子放出特性に分布が発生
してしまう。 (5)画像表示装置を構成した際に輝度に分布ができて
しまう。
The above problem has the following disadvantages. (1) The number of elements that can be commonly wired is practically limited. (2) In order to lower the wiring resistance, it is necessary to use a relatively expensive material such as Au or Ag, which increases the cost of raw materials. (3) In order to lower the wiring resistance, it is necessary to form the wiring electrodes thicker, which increases the time required for the manufacturing process such as electrode formation and patterning and the cost of equipment. (4) When a plurality of surface conduction electron-emitting devices are formed through a common wiring, distribution occurs in the electron emission characteristics. (5) When the image display device is configured, the luminance is distributed.

【0023】本発明の目的は上記問題を解決し、上述し
た高価な材料や繁雑なプロセスを用いることなく形成し
た共通の配線を通して同時に複数の素子のフォーミング
を行なっても、各素子に均一な電子放出部を形成し、そ
の結果均一な画像表示を行なえる電子源を提供すること
にある。
An object of the present invention is to solve the above-mentioned problems, and even if a plurality of elements are simultaneously formed through a common wiring formed without using the above-mentioned expensive materials and complicated processes, uniform electron emission is achieved in each element. An object of the present invention is to provide an electron source capable of forming an emission portion and thereby displaying a uniform image.

【0024】[0024]

【課題を解決するための手段及び作用】請求項1〜10
の発明は、一対の素子電極に跨がって形成された導電性
薄膜に電子放出部を有する複数の表面伝導型電子放出素
子を、同一基板上に共通配線接続してなる電子源の製造
方法であって、共通配線を介して複数の素子の導電性薄
膜に同時に電圧を印加して各素子に電子放出部を形成す
るフォーミング工程を、有機物質の存在する雰囲気下で
行うことを特徴とする。
Means and actions for solving the problems Claims 1 to 10
The invention relates to a method of manufacturing an electron source in which a plurality of surface conduction electron-emitting devices each having an electron-emitting portion in a conductive thin film formed over a pair of device electrodes are connected by common wiring on the same substrate. Wherein a forming step of simultaneously applying a voltage to the conductive thin films of a plurality of elements via a common wiring to form an electron-emitting portion in each element is performed in an atmosphere in which an organic substance is present. .

【0025】[0025]

【0026】請求項11及び12の発明は、上記電子源
の製造方法を用いてなる画像形成装置の製造方法であ
る。
The invention according to claims 11 and 12 is characterized in that the electron source
This is a method for manufacturing an image forming apparatus using the manufacturing method described above.

【0027】上記のように、本発明は、複数の表面伝導
型電子放出素子を用いた電子源、これを用いた画像形成
装置の製法に係るもので、これらに好適な表面伝導型電
子放出素子の例と共に各発明の構成及び作用を以下に更
に説明する。
As described above, the present invention provides an electron source using a plurality of surface conduction electron-emitting devices and an image forming apparatus using the same.
It relates to a production method of the apparatus, further illustrating the construction and operation of the invention below, along with examples of suitable surface conduction electron-emitting device thereto.

【0028】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの表面伝導型電子放
出素子でも用いることができる。まず、平面型表面伝導
型電子放出素子の基本的な構成について説明する。
The surface conduction electron-emitting device includes a planar type and a vertical type, and any surface conduction electron-emitting device can be used in the present invention. First, a basic configuration of the flat surface conduction electron-emitting device will be described.

【0029】図1(a)、(b)は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。
FIGS. 1A and 1B are views showing the basic structure of a flat surface conduction electron-emitting device.

【0030】図1において1は基板、2は電子放出部、
3は導電性薄膜、4と5は素子電極である。
In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
3 is a conductive thin film, and 4 and 5 are device electrodes.

【0031】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2 を積層した積層
体、アルミナ等のセラミックス等が挙げられる。
As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【0032】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi、Cr、Au、
Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある
いは合金及びPd、Ag、Au、RuO2 、Pd−Ag
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、In23 −SnO2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。
The materials of the opposing device electrodes 4 and 5 are as follows.
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【0033】素子電極間隔L、素子電極長さW、導電性
薄膜3の形状等は、応用される形態等によって設計され
る。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 3 and the like are designed depending on the form to be applied.

【0034】素子電極間隔Lは、数百Å〜数百μmであ
ることが好ましく、より好ましくは、素子電極4,5間
に印加する電圧と電子放出し得る電界強度等により、数
μm〜数十μmである。
The distance L between the device electrodes is preferably several hundred μm to several hundred μm, and more preferably several μm to several hundred μm depending on the voltage applied between the device electrodes 4 and 5 and the electric field strength capable of emitting electrons. 10 μm.

【0035】素子電極長さWは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μm〜数百μmであ
り、また素子電極厚dは、数百Å〜数μmである。
The element electrode length W is preferably several μm to several hundred μm in consideration of the resistance value and electron emission characteristics of the electrode, and the element electrode thickness d is several hundred μm to several μm.

【0036】尚、図1に示される表面伝導型電子放出素
子は、基板1上に、素子電極4,5、導電性薄膜3の順
に積層されたものとなっているが、基板1上に、導電性
薄膜3、素子電極4,5の順に積層したものとしてもよ
い。
The surface conduction electron-emitting device shown in FIG. 1 is formed by stacking device electrodes 4 and 5 and a conductive thin film 3 on a substrate 1 in this order. The conductive thin film 3 and the device electrodes 4 and 5 may be stacked in this order.

【0037】導電性薄膜3は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極4,5へのステッ
プカバレージ、素子電極4,5間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜3の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは10Å〜500Åであり、その抵抗値は、10
3 〜107 Ω/□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive thin film 3 is particularly preferably a fine particle film composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of the conductive thin film 3 is preferably several Å to several thousand Å, particularly preferably 10 to 500 、, and its resistance value is 10 to 500 Å.
The sheet resistance is 3 to 10 7 Ω / □.

【0038】導電性薄膜3を構成する材料としては、例
えばPd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In23 、PbO、Sb2
3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 等の硼化物、TiC、ZrC、H
fC、TaC、SiC、WC等の炭化物、TiN、Zr
N、HfN等の窒化物、Si、Ge等の半導体、カーボ
ン等が挙げられる。
As a material constituting the conductive thin film 3, for example, Pd, Pt, Ru, Ag, Au, Ti, In, C
metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
Oxides such as 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
6 , borides such as YB 4 and GdB 4 , TiC, ZrC, H
Carbides such as fC, TaC, SiC, WC, TiN, Zr
Examples include nitrides such as N and HfN, semiconductors such as Si and Ge, and carbon.

【0039】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(島状も含む)の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは10Å〜200Åで
ある。
The fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably several to several thousand, and particularly preferably 10 to 200.

【0040】電子放出部2には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部2及び亀裂自体は、導電性薄膜3の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部2の位置及び形状
は図1に示されるような位置及び形状に特定されるもの
ではない。
The electron emitting portion 2 contains a crack, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the thickness, the film quality, the material of the conductive thin film 3 and the manufacturing method such as forming conditions described later. Therefore, the position and shape of the electron-emitting portion 2 are not limited to the position and shape as shown in FIG.

【0041】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜3を構成する材料の元素の一部、あるいは総てと同様
のものである。また、亀裂を含む電子放出部2及びその
近傍の導電性薄膜3は炭素及び炭素化合物を有すること
もある。
The crack may have conductive fine particles having a particle size of several to several hundreds of mm. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 3. Further, the electron emitting portion 2 including the crack and the conductive thin film 3 in the vicinity thereof may include carbon and a carbon compound.

【0042】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。
Next, the basic structure of the vertical surface conduction electron-emitting device will be described.

【0043】図2は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図で、図中21は段差形成部材で、
その他図1と同じ符号は同じ部材を示すものである。
FIG. 2 is a view showing a basic structure of a vertical surface conduction electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member.
Other reference numerals the same as those in FIG. 1 indicate the same members.

【0044】基板1、電子放出部2、導電性薄膜3及び
素子電極4,5は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。
The substrate 1, the electron-emitting portion 2, the conductive thin film 3, and the device electrodes 4 and 5 are made of the same material as the above-mentioned flat surface-conduction type electron-emitting device.

【0045】段差形成部材21は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたSiO2 等の絶縁性
材料で構成されたものである。この段差形成部材21の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔L(図1参照)に対応するもので、段差形成
部材21の作成法や素子電極4,5間に印加する電圧と
電子放出し得る電界強度により設定されるが、好ましく
は数百Å〜数十μmであり、特に好ましくは数百Å〜数
μmである。
The step forming member 21 is formed, for example, by a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The thickness of the step forming member 21 corresponds to the element electrode interval L (see FIG. 1) of the flat surface conduction electron-emitting device described above. Although it is set by the voltage applied between the five and the electric field intensity capable of emitting electrons, it is preferably several hundreds to several tens μm, and particularly preferably several hundreds to several μm.

【0046】導電性薄膜3は、通常、素子電極4,5の
作成後に形成されるので、素子電極4,5の上に積層さ
れるが、導電性薄膜3の形成後に素子電極4,5を作成
し、導電性薄膜3の上に素子電極4,5が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
2の形成は、導電性薄膜3の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図2に示されるような位置及び形状に特定
されるものではない。
Since the conductive thin film 3 is usually formed after the formation of the device electrodes 4 and 5, the conductive thin film 3 is laminated on the device electrodes 4 and 5. It is also possible to form such that the device electrodes 4 and 5 are laminated on the conductive thin film 3. Further, as described in the description of the planar surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the manufacturing method such as the film thickness, film quality, material, and forming conditions of the conductive thin film 3 described later. , The position and shape are not limited to the position and shape as shown in FIG.

【0047】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。
The following description is based on the above-mentioned planar surface conduction electron-emitting device and vertical surface conduction electron-emitting device.
Although the plane type is described as an example, a vertical type surface conduction type electron-emitting device may be used instead of the plane type surface conduction type electron-emitting device.

【0048】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図3に基づいて説
明する。尚、図3において図1と同じ符号は同じ部材を
示すものである。
Various methods are conceivable for producing the surface conduction electron-emitting device, one example of which will be described with reference to FIG. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【0049】1)基板1を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板1の面上に素子電極4,5を形成する(図
3(a))。
1) After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by a photolithography technique. Electrodes 4 and 5 are formed (FIG. 3A).

【0050】2)素子電極4,5を設けた基板1上に有
機金属溶液を塗布して放置することにより、素子電極4
と素子電極5間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜3の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜3を形成
する(図3(b))。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。
2) An organic metal solution is applied on the substrate 1 on which the device electrodes 4 and 5 are provided, and the solution is allowed to stand.
And an element electrode 5 are connected to form an organic metal thin film.
The organic metal solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element. Thereafter, the organic metal thin film is heated and baked to form a conductive thin film 3 patterned by lift-off, etching, or the like (FIG. 3B). Here, the description has been given of the method of applying the organic metal solution. However, the present invention is not limited thereto. For example, the organic metal solution may be formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. A film can also be formed.

【0051】3)続いて、フォーミングと呼ばれる通電
処理を施す。素子電極4,5間に、不図示の電源より通
電すると、導電性薄膜3の部位に電子放出部2が形成さ
れる(図3(c))。この通電処理により導電性薄膜3
を局所的に破壊、変形もしくは変質せしめ、構造の変化
した部位が電子放出部である。
3) Subsequently, an energization process called forming is performed. Between the device electrodes 4 and 5, is energized from a power supply (not shown), site electron-emitting region 2 of the electroconductive thin film 3 is formed (Figure 3 (c)). The conductive thin film 3
Is locally destroyed, deformed or altered, and the portion where the structure is changed is the electron emission portion 2 .

【0052】フォーミングの電圧波形の例を図4に示
す。
FIG. 4 shows an example of a forming voltage waveform.

【0053】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図4(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図4(b))とがあ
る。
The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).

【0054】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【0055】図4(a)におけるT1 及びT2 は電圧波
形のパルス幅とパルス間隔であり、例えば、T1 を1μ
sec〜10msec、T2 を10μsec〜100m
secとし、波高値(フォーミング時のピーク電圧)を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度の真空雰囲気で、数秒から数十分
印加する。尚、印加する電圧波形は、図示される三角波
に限定されるものではなく、矩形波等の所望の波形を用
いることができる。
In FIG. 4A, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, for example, T 1 is 1 μm.
sec~10msec, the T 2 10μsec~100m
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-mentioned surface conduction electron-emitting device, and is applied for several seconds to several tens of minutes in a vacuum atmosphere having an appropriate degree of vacuum. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【0056】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.

【0057】図4(b)におけるT1 及びT2 は図4
(a)と同様であり、波高値(フォーミング時のピーク
電圧)を、例えば0.1Vステップ程度ずつ増加させ、
図4(a)の説明と同様の適当な真空雰囲気下で印加す
る。
T 1 and T 2 in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied in an appropriate vacuum atmosphere similar to that described with reference to FIG.

【0058】尚、パルス間隔T2 中に、導電性薄膜3
(図1及び図2参照)を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば0.1V程度の電圧で素
子電流を測定して抵抗値を求め、例えば1MΩ以上の抵
抗を示した時にフォーミングを終了する。
During the pulse interval T 2 , the conductive thin film 3
(See FIGS. 1 and 2) The element current is measured at a voltage that does not cause local destruction, deformation, or deterioration of the element, for example, a voltage of about 0.1 V, and the resistance value is obtained. Finish forming.

【0059】4)次に、フォーミング工程が終了した素
子に活性化工程を施すのが好ましい。
4) Next, it is preferable to perform an activation step on the device after the forming step.

【0060】活性化工程とは、例えば10-4〜10-5
orr程度の真空度で、フォーミング工程での説明と同
様に、パルス波高値を定電圧としたパルスの印加を繰り
返す処理のことをいい、真空雰囲気中に存在する有機物
質から炭素及び炭素化合物を電子放出部2(図1及び図
2参照)に堆積させることで、素子電流、放出電流の状
態を著しく向上させることができる工程である。この活
性化工程は、例えば素子電流や放出電流を測定しながら
行って、例えば放出電流が飽和した時点で終了するよう
にすれば効果的であるので好ましい。また、活性化工程
でのパルス波高値は、好ましくは駆動電圧の波高値であ
る。
The activation step is, for example, 10 −4 to 10 −5 t
Similar to the description of the forming process, a process of repeating application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about orr, and converts carbon and carbon compounds from organic substances existing in a vacuum atmosphere into electrons. This is a step in which the state of the device current and the emission current can be significantly improved by depositing the light on the emission portion 2 (see FIGS. 1 and 2). This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. The pulse peak value in the activation step is preferably the peak value of the drive voltage.

【0061】尚、上記炭素及び炭素化合物とは、グラフ
ァイト(単結晶及び多結晶の双方を指す)、非晶質カー
ボン(非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す)である。また、その堆積膜厚は、好ま
しくは500Å以下、より好ましくは300Å以下であ
る。
The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). Further, the deposited film thickness is preferably 500 ° or less, more preferably 300 ° or less.

【0062】5)更に好ましくは、こうして作製した表
面伝導型電子放出素子を、フォーミング工程、活性化工
程での真空度より高い真空度の真空雰囲気にして動作駆
動する。また、より好ましくは、このより高い真空度の
真空雰囲気下で80℃〜150℃の加熱後、動作駆動す
る。
5) More preferably, the surface conduction electron-emitting device thus manufactured is operated and driven in a vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the forming step and the activation step. Further, more preferably, after the heating at 80 ° C. to 150 ° C. in the vacuum atmosphere with the higher degree of vacuum, the operation is driven.

【0063】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約10-6
torrより高い真空度であり、より好ましくは、超高
真空系であり、炭素及び炭素化合物が新たに堆積しない
真空度である。
The vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in which the forming step and the activation treatment are performed is, for example, about 10 −6.
A degree of vacuum higher than torr , more preferably an ultrahigh vacuum system, and a degree of vacuum in which carbon and carbon compounds are not newly deposited.

【0064】上記5)の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。
The step 5) suppresses further deposition of carbon and carbon compounds, and stabilizes the device current and the emission current.

【0065】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。
The basic characteristics of the surface conduction electron-emitting device thus obtained will be described below.

【0066】図5は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 5 is a schematic block diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【0067】図5において、図1と同じ符号は同じ部材
を示す。また、51は素子に素子電圧Vf を印加するた
めの電源、50は素子電極4,5’間の導電性薄膜3を
流れる素子電流If を測定するための電流計、54は電
子放出部より放出される放出電流Ie を捕捉するための
アノード電極、53はアノード電極54に電圧を印加す
るための高圧電源、52は放出電流Ie を測定するため
の電流計、55は真空装置、56は排気ポンプである。
In FIG. 5, the same symbols as those in FIG. 1 indicate the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device, 50 denotes an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5 ', and 54 denotes an electron emitting portion. An anode electrode for capturing an emission current Ie emitted from the anode, 53 a high-voltage power supply for applying a voltage to the anode electrode 54, 52 an ammeter for measuring the emission current Ie , 55 a vacuum device, 56 is an exhaust pump.

【0068】表面伝導型電子放出素子及びアノード電極
54等は真空装置55内に設置され、この真空装置55
には不図示の真空系等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
The surface conduction electron-emitting device and the anode electrode 54 are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum system (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【0069】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置55全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル(図8における201参照)の組み立て
段階において、表示パネル及びその内部を真空装置55
及びその内部として構成することで、前述のフォーミン
グ工程、活性化工程及び後述するそれ以後の工程におけ
る測定評価及び処理に応用することができるものであ
る。
The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra high vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 ° C. by a heater. In this measurement and evaluation system, the display panel and the inside thereof are connected to a vacuum device 55 at the stage of assembling a display panel (see 201 in FIG. 8) described later.
By configuring it as the interior thereof, it can be applied to measurement evaluation and processing in the above-described forming step, activation step, and subsequent steps described later.

【0070】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極54の電圧を
1kV〜10kVとし、アノード電極54と表面伝導型
電子放出素子の距離Hを2〜8mmとして行った測定に
基づくものである。
The basic characteristics of the surface conduction electron-emitting device described below are as follows: the voltage of the anode electrode 54 in the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 to 8 mm. This is based on the measurement performed as follows.

【0071】まず、放出電流Ie 及び素子電流If と、
素子電圧Vf との関係の典型的な例を図6に示す。尚、
図6において、放出電流Ie は素子電流If に比べて著
しく小さいので、任意単位で示されている。
First, the emission current I e and the device current If ,
FIG. 6 shows a typical example of the relationship with the element voltage Vf . still,
In FIG. 6, since the emission current Ie is significantly smaller than the device current If , it is shown in arbitrary units.

【0072】図6から明らかなように、表面伝導型電子
放出素子は、放出電流Ie に対する次の3つの特徴的特
性を有する。
As is clear from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie .

【0073】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図6中のVth)以上の素
子電圧Vf を印加すると急激に放出電流Ie が増加し、
一方しきい値電圧Vth以下では放出電流Ie が殆ど検出
されない。即ち、放出電流Ie に対する明確なしきい値
電圧Vthを持った非線形素子である。
First, when a device voltage Vf of a surface conduction type electron-emitting device is applied with a device voltage Vf higher than a certain voltage (referred to as a threshold voltage: Vth in FIG. 6), the emission current Ie rapidly increases. ,
On the other hand, the emission current Ie is hardly detected below the threshold voltage Vth . That is, it is a non-linear element having a clear threshold voltage V th with respect to the emission current I e .

【0074】第2に、放出電流Ie が素子電圧Vf に対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ie は素子電圧Vf で制御できる。
Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf , the emission current Ie can be controlled by the device voltage Vf .

【0075】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vf を印加する時間に
依存する。即ち、アノード電極54に捕捉される電荷量
は、素子電圧Vf を印加する時間により制御できる。
Thirdly, the amount of charge emitted by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0076】放出電流Ie が素子電圧Vf に対してMI
特性を有すると同時に、素子電流If も素子電圧Vf
対してMI特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図6の実線で示す特性で
ある。一方、図6に破線で示すように、素子電流If
素子電圧Vf に対して電圧制御型負性抵抗特性(VCN
R特性と呼ぶ)を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流If が素子電圧Vf
に対してVCNR特性を有する表面伝導型電子放出素子
でも、放出電流Ie は素子電圧Vf に対してMI特性を
有する。
The emission current Ie is equal to MI with respect to the device voltage Vf .
At the same time having a characteristic, it may have a MI characteristic with respect to the device current I f also the device voltage V f. An example of the characteristics of such a surface conduction electron-emitting device is a characteristic indicated by a solid line in FIG. On the other hand, as shown by the broken line in FIG. 6, the device current If is different from the device voltage Vf by the voltage-controlled negative resistance
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, the element current If is equal to the element voltage Vf.
However, even in a surface conduction electron-emitting device having VCNR characteristics, the emission current Ie has MI characteristics with respect to the device voltage Vf .

【0077】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0078】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々X方向配線、Y方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
The arrangement of the surface conduction electron-emitting devices in the electron source according to the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-directions on m X-directional wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0079】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。
According to the above-described basic characteristics of the surface conduction electron-emitting device, the emitted electrons in the surface conduction electron-emitting device arranged in a simple matrix are arranged between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the pulsed voltage to be applied. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface conduction electron-emitting device is selected according to the input signal, and the electron emission amount is determined. , And individual surface conduction electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【0080】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図7に基づいて更
に説明する。
The simple matrix arrangement is based on such a principle, and the configuration of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0081】図7において基板1は既に説明したような
ガラス板等であり、この基板1上に配列された表面伝導
型電子放出素子104の個数及び形状は用途に応じて適
宜設定されるものである。
In FIG. 7, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. is there.

【0082】m本のX方向配線102は、夫々外部端子
x1,Dx2,……,Dxmを有するもので、基板1上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の表面伝導型電子放出素子10
4にほぼ均等に電圧が供給されるように、材料、膜厚、
配線幅が設定されている。
The m X-directional wirings 102 have external terminals D x1 , D x2 ,..., D xm , respectively.
The conductive metal is formed by a vacuum deposition method, a printing method, a sputtering method, or the like. In addition, many surface conduction electron-emitting devices 10
4 so that the voltage is supplied almost uniformly.
The wiring width is set.

【0083】n本のY方向配線103は、夫々外部端子
y1,Dy2,……,Dynを有するもので、X方向配線1
02と同様に作成される。
The n number of Y direction wirings 103 have external terminals D y1 , D y2 ,..., D yn , respectively.
02 is created in the same way as the above.

【0084】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wirings 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0085】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum evaporation method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【0086】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) facing the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
, N Y-directional wirings 103, a vacuum deposition method, a printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【0087】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子104
は、基板1あるいは不図示の層間絶縁層上どちらに形成
してもよい。
Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have some or all of the same constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. Further, the surface conduction electron-emitting device 104
May be formed on the substrate 1 or on an interlayer insulating layer (not shown).

【0088】このような複数の表面伝導型電子放出素子
からなる電子源のフォーミング処理は、基本的には前記
表面伝導型電子放出素子の製造工程で述べた通りである
が、前述したように、共通配線の配線抵抗によるフォー
ミング後の電子放出部のバラツキを防止するため、本発
明において電子源のフォーミングは有機物質の存在下で
行なう。
The forming process of the electron source composed of the plurality of surface conduction electron-emitting devices is basically as described in the manufacturing process of the surface conduction electron-emitting device. In the present invention, the forming of the electron source is performed in the presence of an organic substance in order to prevent variations in the electron emission portion after forming due to the wiring resistance of the common wiring.

【0089】本発明の電子源の製造方法におけるフォー
ミング工程について図17のブロック図を用いて説明す
る。
The forming step in the method for manufacturing an electron source according to the present invention will be described with reference to the block diagram of FIG.

【0090】図17中、171は表面伝導型電子放出素
子が複数並んだ素子列で、X方向配線102は全て共通
に接続している。175は真空容器を示し、176は有
機物質供給源、177は真空排気系、178,178’
はバルブ、179はフォーミング電力を供給するフォー
ミング電源である。
In FIG. 17, reference numeral 171 denotes an element row in which a plurality of surface conduction electron-emitting devices are arranged, and the X-direction wirings 102 are all connected in common. 175 is a vacuum container, 176 is an organic substance supply source, 177 is a vacuum exhaust system, 178, 178 '.
Is a valve, and 179 is a forming power supply for supplying forming power.

【0091】上記構成において真空容器175を真空排
気系177で排気後、バルブ178’を調節しながら開
き有機物質のガスを導入する。この時、導入量はバルブ
178と178’を調節して制御する。
After the vacuum vessel 175 is evacuated by the vacuum evacuation system 177 in the above configuration, the valve is opened while adjusting the valve 178 ', and an organic substance gas is introduced. At this time, the introduction amount is controlled by adjusting the valves 178 and 178 '.

【0092】所望量の有機物質ガスを真空容器175内
に導入後、X方向配線102及びY方向配線103にフ
ォーミング電圧を印加して、素子列171をフォーミン
グする。この時、前述した配線抵抗による電位降下で電
力投入端近傍の素子から順にフォーミングされるのであ
るが、この場合、周囲に有機物質が存在するため、順次
フォーミングされた素子の電子放出部には有機物質が堆
積し、低抵抗化される。そのため、フォーミング後一気
に高抵抗化することがなくなり、配線を流れる電流値は
フォーミング後期段階の素子が順次フォーミングされて
いっても大きく減少せず、最後まで配線による電圧降下
は大きな変化なく存在することになる。よって、図14
に示したように配線の両側から電圧を印加した場合、順
次両側からフォーミングするのに必要な電力投入端電圧
は、図18に示すように、最後まで増加する。
After a desired amount of organic substance gas is introduced into the vacuum chamber 175, a forming voltage is applied to the X-directional wiring 102 and the Y-directional wiring 103 to form the element row 171. At this time, forming is performed in order from the element near the power input end due to the potential drop due to the wiring resistance described above. In this case, since an organic substance is present in the surroundings, the electron-emitting portion of the sequentially formed element has an organic emission region. The material is deposited and the resistance is reduced. Therefore, the resistance does not increase at a stretch after the forming, and the current value flowing through the wiring does not decrease significantly even if the elements in the latter stage of the forming are sequentially formed, and the voltage drop due to the wiring exists to the end without a large change. become. Therefore, FIG.
As shown in FIG. 18, when a voltage is applied from both sides of the wiring, the power input end voltage required for forming from the both sides sequentially increases as shown in FIG.

【0093】即ち、フォーミング電源から印加する電圧
を適当なレートで単調に増加させることにより素子に過
剰な電圧を印加することなく、複数の素子を共通配線に
より均一にフォーミングし、均一な電子放出特性を示す
電子源を製造することができる。
That is, the voltage applied from the forming power supply is monotonically increased at an appropriate rate, so that a plurality of elements are uniformly formed by the common wiring without applying an excessive voltage to the elements, and uniform electron emission characteristics are obtained. Can be manufactured.

【0094】本発明で用いることのできる有機物質とし
ては従来公知の材料を用いることができる。例えば、ア
ルカン、アルケン、アルキンの脂肪族炭化水素と、芳香
族炭化水素、アルコール、アルデヒド、ケトン、アミ
ン、及び、フェノール、カルボン酸、スルホン酸の有機
酸、更にはこれらの誘導体が挙げられ、これらの内から
1種或いは2種以上を混合して用いることができる。
As the organic substance that can be used in the present invention, conventionally known materials can be used. For example, alkanes, alkenes, aliphatic hydrocarbons of alkynes, and aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, and phenols, carboxylic acids, organic acids of sulfonic acids, and further include derivatives thereof. Among them, one kind or a mixture of two or more kinds can be used.

【0095】本発明において好ましい有機物質は蒸気圧
が5000hPa以下であり、蒸気圧が低いと前記した
電子放出部への有機物質の堆積が十分に起こるため低抵
抗化が確実に得られる。蒸気圧が5000hPa以下の
有機物質として具体的には、メタン、エタン、エチレ
ン、アセチレン、プロピレン、ブタジエン、n−ヘキサ
ン、1−ヘキセン、n−オクタン、n−デカン、n−ド
デカン、ベンゼン、ジニトロベンゼン、トルエン、o−
キシレン、ベンゾニトリル、クロロエチレン、トリクロ
ロエチレン、メタノール、エタノール、イソプロピルア
ルコル、エチレングリコール、グリセリン、ホルムアル
デヒド、アセトアルデヒド、プロパナール、アセトン、
エチルメチルケトン、ジエチルケトン、メチルアミン、
エチルアミン、エチレンジアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が挙げられる。
In the present invention, a preferable organic substance has a vapor pressure of 5,000 hPa or less. If the vapor pressure is low, the organic substance is sufficiently deposited on the above-mentioned electron-emitting portion, so that the resistance can be reliably reduced. Specific examples of the organic substance having a vapor pressure of 5000 hPa or less include methane, ethane, ethylene, acetylene, propylene, butadiene, n-hexane, 1-hexene, n-octane, n-decane, n-dodecane, benzene, and dinitrobenzene. , Toluene, o-
Xylene, benzonitrile, chloroethylene, trichloroethylene, methanol, ethanol, isopropyl alcohol, ethylene glycol, glycerin, formaldehyde, acetaldehyde, propanal, acetone,
Ethyl methyl ketone, diethyl ketone, methylamine,
Ethylamine, ethylenediamine, phenol, formic acid,
Acetic acid, propionic acid and the like can be mentioned.

【0096】本発明においては上記有機物質を気体とし
て導入する方法が好ましく用いられる。有機物質の導入
分圧としては10-2〜10-7torr程度であることが
好ましい。
In the present invention, a method of introducing the above organic substance as a gas is preferably used. The partial pressure of the organic substance to be introduced is preferably about 10 −2 to 10 −7 torr.

【0097】更に、本発明の電子源は、上記フォーミン
グ工程後、前記表面伝導型電子放出素子の製造工程で述
べた活性化処理を行なうのが好ましいが、上記有機物質
雰囲気は活性化処理時の雰囲気としても使用可能であ
り、そのまま引き続いて活性化処理を行ない、工程を簡
略化することも可能である。
Further, in the electron source of the present invention, it is preferable that the activation process described in the manufacturing process of the surface conduction electron-emitting device is performed after the forming process. It can be used as an atmosphere, and the activation process can be continuously performed as it is to simplify the process.

【0098】図7に示した電子源においては、詳しくは
後述するが、前記X方向配線102には、X方向に配列
された表面伝導型電子放出素子104の行を入力信号に
応じて走査するために、走査信号を印加する不図示の走
査信号印加手段が電気的に接続されている。
In the electron source shown in FIG. 7, the X-direction wiring 102 scans the rows of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal, which will be described later in detail. For this purpose, a scanning signal applying unit (not shown) for applying a scanning signal is electrically connected.

【0099】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子104に印加される駆動
電圧は、当該表面伝導型電子放出素子104に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。
On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction in accordance with an input signal. The signal generating means is electrically connected. Further, the driving voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device 104.

【0100】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図8〜図10を用いて説明する。尚、図8は表示パ
ネル201の基本構成図であり、図9は蛍光膜114を
示す図であり、図10は図8の表示パネル201で、N
TSC方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 201, FIG. 9 is a diagram showing the fluorescent film 114, and FIG. 10 is a diagram showing the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【0101】図8において、1は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、111は
基板1を固定したリアプレート、116はガラス基板1
13の内面に蛍光膜114とメタルバック115等が形
成されたフェースプレート、112は支持枠であり、リ
アプレート111、支持枠112及びフェースプレート
116にフリットガラス等を塗布し、大気中あるいは窒
素中で、400〜500℃で10分以上焼成することで
封着して外囲器118を構成している。
In FIG. 8, reference numeral 1 denotes an electron source substrate on which the surface conduction electron-emitting devices are arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes a glass substrate.
13 is a face plate in which a fluorescent film 114 and a metal back 115 are formed on the inner surface. Reference numeral 112 denotes a support frame, and frit glass or the like is applied to the rear plate 111, the support frame 112, and the face plate 116, and is applied in the air or in nitrogen. Then, the envelope 118 is formed by baking at 400 to 500 ° C. for 10 minutes or more for sealing.

【0102】図8において、2は図1における電子放出
部に相当する。102、103は、表面伝導型電子放出
素子104の一対の素子電極4,5と接続されたX方向
配線及びY方向配線で、夫々外部端子Dx1〜Dxm,Dy1
〜Dynを有している。
In FIG. 8, reference numeral 2 corresponds to the electron-emitting portion in FIG. Reference numerals 102 and 103 denote X-direction wiring and Y-direction wiring connected to a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104, respectively, and external terminals D x1 to D xm and D y1, respectively.
~ Dyn .

【0103】外囲器118は、上述の如く、フェースー
プレート116、支持枠112、リアプレート111で
構成されている。しかし、リアプレート111は主に基
板1の強度を補強する目的で設けられるものであり、基
板1自体で十分な強度を持つ場合は別体のリアプレート
111は不要で、基板1に直接支持枠112を封着し、
フェースプレート116、支持枠112、基板1にて外
囲器118を構成してもよい。また、フェースプレート
116、リアプレート111の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器118とすることもでき
る。
The envelope 118 includes the face-plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 111 is unnecessary, and the support frame is directly attached to the substrate 1. Seal 112,
The envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0104】蛍光膜114は、モノクロームの場合は蛍
光体122のみからなるが、カラーの蛍光膜114の場
合は、蛍光体122の配列により、ブラックストライプ
(図9(a))あるいはブラックマトリクス(図9
(b))等と呼ばれる黒色導伝材121と蛍光体122
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体122間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜114におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材121の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but in the case of the color fluorescent film 114, depending on the arrangement of the phosphor 122, a black stripe (FIG. 9A) or a black matrix (FIG. 9
(B)) a black conductive material 121 and a phosphor 122 called
It is composed of The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like are not noticeable, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also a material having conductivity and low light transmission and reflection may be used. it can.

【0105】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0106】また、図8に示されるように、蛍光膜11
4の内面側には通常メタルバック115が設けられる。
メタルバック115の目的は、蛍光体122(図9参
照)の発光のうち内面側への光をガラス基板113側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器118内で発生した負イオンの衝突によるダメー
ジからの蛍光体122の保護等である。メタルバック1
15は、蛍光膜114の作製後、蛍光膜114の内面側
表面の平滑化処理(通常フィルミングと呼ばれる)を行
い、その後Alを真空蒸着等で堆積することで作製でき
る。
Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to improve the brightness by mirror-reflecting light toward the inner surface side of the light emitted from the phosphor 122 (see FIG. 9) toward the glass substrate 113, and to apply an electron beam acceleration voltage. Acting as an electrode,
For example, protection of the phosphor 122 from damage due to collision of negative ions generated in the envelope 118 is performed. Metal back 1
15 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.

【0107】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114.

【0108】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。
When the above-described sealing is performed, in the case of color, since the phosphors 122 of each color must correspond to the surface-conduction electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0109】外囲器118内は、不図示の排気管を通
じ、1×10-7torr程度の真空度にされ、封止され
る。具体的には、前述の有機物質存在下で容器外端子D
x1〜Dxm及びDy1〜Dynを通じて素子電極間に電圧を印
加し、フォーミングを行なった後、活性化処理を施し、
電子放出部を形成する。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 1 × 10 −7 torr through an exhaust pipe (not shown) and sealed. Specifically, the terminal D outside the container is provided in the presence of the aforementioned organic substance.
x1 to D a voltage is applied between the device electrodes through xm and D y1 to D yn, after performing the forming, subjected to activation treatment,
An electron emission portion is formed.

【0110】更には、80〜150℃でベーキングを3
〜15時間行ないながら、例えば、イオンポンプ等のポ
ンプ系を用いた超高真空装置系に切り換える。これは表
面伝導型電子放出素子のIf 、Ie のMI特性を満足さ
せるためであり、その方法、条件はこれに限るものでは
ない。
Further, baking is carried out at 80 to 150 ° C. for 3 times.
The operation is switched to an ultrahigh vacuum system using a pump system such as an ion pump, for example, for about 15 hours. This I f of the surface conduction electron-emitting devices, and in order to satisfy the MI characteristic of I e, the method and conditions are not limited thereto.

【0111】また、外囲器118の封止を行う直前ある
いは封止後に、ゲッター処理を行うこともある。これ
は、外囲器118内の所定の位置に配置したゲッター
(不図示)を加熱し、蒸着膜を形成する処理である。ゲ
ッターは通常Ba等が主成分であり、該蒸着膜の吸着作
用により、例えば1×10-5〜1×10-7torrの真
空度を維持するためのものである。
Also, a getter process may be performed immediately before or after sealing the envelope 118. This is a process of heating a getter (not shown) arranged at a predetermined position in the envelope 118 to form a deposited film. The getter is usually composed mainly of Ba or the like, and is used to maintain a degree of vacuum of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the deposited film.

【0112】更に、上記した外囲器118などを真空に
排気する際、蒸気圧の特に低い有機物質が存在した場
合、排気管を通しているために排気に要する時間が長く
なり、排気しきれない有機物質が不純物として残り、電
子放出特性に影響を及ぼす心配がある。そこで、前記好
ましい有機物質の中で蒸気圧が高いアセトン等が望まし
く用いられる。
Further, when the envelope 118 and the like are evacuated to a vacuum, if an organic substance having a particularly low vapor pressure is present, the time required for the evacuation becomes longer since the organic substance passes through the exhaust pipe, and the organic material that cannot be exhausted is exhausted. There is a concern that the substance remains as an impurity and affects the electron emission characteristics. Therefore, acetone or the like having a high vapor pressure among the above preferable organic substances is desirably used.

【0113】また、部材コストの低下、真空排気時間の
短縮という面から外囲器118の内部容積は必要最小限
にする必要があり、また、最後に封止する上で排気管の
内径を大きくできないという制限があった。そのため、
上述のフォーミング処理において、有機物質の排気管か
らの供給量が少量で且つ狭いパネル内に存在する有機物
質は少量であるため、工程が進むに従って徐々にその量
が減少し、全ての素子に十分な低抵抗化を施せないとい
う不都合を生じる恐れがあった。
In addition, the inner volume of the envelope 118 must be minimized in view of the reduction in the cost of members and the evacuation time, and the inner diameter of the exhaust pipe must be increased in the final sealing. There was a restriction that you could not. for that reason,
In the above-described forming process, the amount of the organic substance supplied from the exhaust pipe is small and the amount of the organic substance present in the narrow panel is small. There is a possibility that a disadvantage that a low resistance cannot be achieved may occur.

【0114】上記の如く外囲器の容積が狭い場合には、
このような問題を回避するため、広い容積の真空容器よ
りも有機物質の分圧を1桁から2桁高くしてフォーミン
グ処理を行うことが好ましい。
When the volume of the envelope is small as described above,
In order to avoid such a problem, it is preferable to perform the forming process by increasing the partial pressure of the organic substance by one to two orders of magnitude compared to a vacuum vessel having a large volume.

【0115】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
118の封止直前又は封止後に行われるもので、その内
容は前述の通りである。
The above-described forming and subsequent manufacturing steps of the surface conduction electron-emitting device are usually performed immediately before or after sealing of the envelope 118, and the contents thereof are as described above. is there.

【0116】上述の表示パネル201は、例えば図10
に示されるような駆動回路で駆動することができる。
尚、図10において、201は表示パネル、202は走
査回路、203は制御回路、204はシフトレジスタ、
205はラインメモリ、206は同期信号分離回路、2
07は変調信号発生器、Vx 及びVa は直流電圧源であ
る。
The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 201 is a display panel, 202 is a scanning circuit, 203 is a control circuit, 204 is a shift register,
205 is a line memory, 206 is a synchronization signal separation circuit, 2
07 the modulation signal generator, V x and V a are DC voltage sources.

【0117】図10に示されるように、表示パネル20
1は、外部端子Dx1〜Dxm、外部端子Dy1〜Dyn及び高
圧端子Hvを介して外部の電気回路と接続されている。
この内、外部端子Dx1〜Dxmには前記表示パネル201
内に設けられている表面伝導型電子放出素子、即ちm行
n列の行列状にマトリクス配置された表面伝導型電子放
出素子群を1行(n素子ずつ)順次駆動して行くための
走査信号が印加される。
As shown in FIG. 10, the display panel 20
1 is connected to an external electric circuit through the external terminals D x1 to D xm, external terminals D y1 to D yn and a high-voltage terminal Hv.
Of these, the external terminals D x1 to D xm are connected to the display panel 201.
Scanning signals for sequentially driving one row (each n element) of the surface conduction electron emitting elements provided therein, that is, a group of surface conduction electron emitting elements arranged in a matrix of m rows and n columns. Is applied.

【0118】一方、外部端子Dy1〜Dynには、前記走査
信号により選択された1行の各表面伝導型電子放出素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Hvには、直流電圧源Va より、例
えば10kVの直流電圧が供給される。これは表面伝導
型電子放出素子より出力される電子ビームに、蛍光体を
励起するのに十分なエネルギーを付与するための加速電
圧である。
On the other hand, to the external terminals D y1 to D yn , a modulation signal for controlling an output electron beam of each surface conduction electron-emitting device in one row selected by the scanning signal is applied. Further, the high voltage terminal Hv, the DC voltage source V a, for example, a DC voltage of 10kV is applied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0119】走査回路202は、内部にm個のスイッチ
ング素子(図10中S1 〜Sm で模式的に示す)を備え
るもので、各スイッチング素子S1 〜Sm は、直流電圧
電源Vx の出力電圧もしくは0V(グランドレベル)の
いずれか一方を選択して、表示パネル201の外部端子
x1〜Dxmと電気的に接続するものである。各スイッチ
ング素子S1 〜Sm は、制御回路203が出力する制御
信号Tscanに基づいて動作するもので、実際には、例え
ばFETのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。
The scanning circuit 202 includes m switching elements (schematically indicated by S 1 to S m in FIG. 10). Each of the switching elements S 1 to S m includes a DC voltage power supply V x. , Or 0 V (ground level), and is electrically connected to the external terminals D x1 to D xm of the display panel 201. Each of the switching elements S 1 to S m operates based on a control signal T scan output from the control circuit 203, and is actually easily configured by combining elements having a switching function such as an FET, for example. It is possible.

【0120】本例における前記直流電圧源Vx は、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
[0120] The present example the DC voltage source V x in, based on the characteristics (threshold voltage) of the surface conduction electron-emitting device, the driving voltage applied thereto is a surface conduction electron-emitting device which is not scanned It is set to output a constant voltage that is equal to or lower than the threshold voltage.

【0121】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路206より送られる同期信号Tsync
基づいて、各部に対してTsc an、Tsft 及びTmry の各
制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. Then, based on the synchronization signal T sync sent from the synchronous signal separation circuit 206 to be described, T sc an, to each unit, for generating a respective control signal T sft and T mry.

【0122】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Tsyncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上DAT
A信号と図示する。このDATA信号はシフトレジスタ
204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as T sync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DAT for convenience.
This is shown as an A signal. This DATA signal is input to the shift register 204.

【0123】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsft に基づいて作動
する。この制御信号Tsft は、シフトレジスタ204の
シフトクロックであると言い換えてもよい。また、シリ
アル/パラレル変換された画像1ライン分(表面伝導型
電子放出素子のn素子分の駆動データに相当する)のデ
ータは、Id1〜Idnのn個の並列信号として前記シフト
レジスタ204より出力される。
The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Work. This control signal Tsft may be rephrased as a shift clock of the shift register 204. The data of one line of the image subjected to the serial / parallel conversion (corresponding to drive data for n elements of the surface conduction electron-emitting device) is converted into n parallel signals of I d1 to I dn as the shift register 204. Output.

【0124】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路203より送られる制御信号Tmry に従って適
宜Id1〜Idnの内容を記憶する。記憶された内容は、I
d'1 〜Id'n として出力され、変調信号発生器207に
入力される。
The line memory 205 is a storage device for storing data for one line of an image for a required time.
Stores the contents of the appropriate I d1 ~I dn according to the control signal T mry sent from the control circuit 203. The stored content is I
It is output as d'1 ~I d'n, is input to the modulation signal generator 207.

【0125】変調信号発生器207は、前記画像データ
d'1 〜Id'n の各々に応じて、表面伝導型電子放出素
子の各々を適切に駆動変調するための信号源で、その出
力信号は、端子Dy1 〜Dyn を通じて表示パネル201
内の表面伝導型電子放出素子に印加される。
The modulation signal generator 207 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I d′ 1 to I d′ n. The signal is supplied to the display panel 201 through the terminals D y1 to D yn.
Is applied to the surface conduction type electron-emitting device in the inside.

【0126】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。
As described above, the surface conduction electron-emitting device has a distinct threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Also, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Materials for surface conduction electron-emitting devices,
By changing the configuration and the manufacturing method, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【0127】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulsed voltage is applied to the surface conduction electron-emitting device, for example, even if a voltage lower than the threshold voltage is applied, electron emission does not occur, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0128】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0129】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0130】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When using the digital signal system, it is necessary to convert the output signal DATA of the synchronizing signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0131】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
5 depends on whether the output signal is a digital signal or an analog signal.
The circuit provided in modulation signal generator 207 is slightly different.

【0132】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【0133】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of the voltage modulation method using an analog signal, for example, a well-known amplifier circuit using an operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【0134】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、端子Dx1〜Dxm
びDy1〜Dynから電圧を印加することにより、必要な表
面伝導型電子放出素子から電子を放出させることがで
き、高圧端子Hvを通じて、メタルバック115あるい
は透明電極(不図示)に高電圧を印加して電子ビームを
加速し、加速した電子ビームを蛍光膜114に衝突させ
ることで生じる励起・発光によって、NTSC方式のテ
レビ信号に応じてテレビジョン表示を行うことができる
ものである。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above is capable of emitting the necessary surface conduction electron emission by applying a voltage from the terminals D x1 to D xm and D y1 to D yn. Electrons can be emitted from the device, and a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and the accelerated electron beam collides with the fluorescent film 114. The television display can be performed according to the NTSC television signal by the excitation / emission generated in the above.

【0135】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てNTSC方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、PAL、SECAM方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるTV信号、例えばMUSE方式を初めとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like. For example, detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0136】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図11及び
図12を用いて説明する。
Next, an example of the above-described trapezoidal-shaped electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS. 11 and 12. FIG.

【0137】図11において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1 〜D10を有している。
In FIG. 11, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, ten common wirings for connecting the surface conduction electron-emitting devices 104, each of which has external terminals D 1 to D 10. have.

【0138】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。
The surface conduction electron-emitting device 104 is
A plurality is arranged in parallel above. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0139】各素子行の共通配線304(例えば外部端
子D1 とD2 の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2 〜D9 について、夫々
相隣接する共通配線304、即ち夫々相隣接する外部端
子D2 とD3 ,D4 とD5 ,D6 とD7 ,D8 とD9
共通配線304を一体の同一配線としても行うことがで
きる。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D 1 and D 2 ), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Application of the driving voltage, the common wiring D 2 to D 9 located at each element rows, the external terminals D 2 and D 3 adjacent common wiring 304, i.e. each phase adjacent each phase, D 4 and D 5 it can also be performed as an integrated same wire common wiring 304 of D 6 and D 7, D 8 and D 9.

【0140】図12は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル301の
構造を示す図である。
FIG. 12 is a view showing the structure of a display panel 301 provided with the above-mentioned trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【0141】図12中302はグリッド電極、303は
電子が通過するための開口、D1 〜Dm は各表面伝導型
電子放出素子に電圧を印加するための外部端子、G1
nはグリッド電極302に接続された外部端子であ
る。また、各素子行間の共通配線304は一体の同一配
線として基板1上に形成されている。
[0141] Figure 12 in 302 grid electrodes, 303 is an opening for electrons to pass through, D 1 to D m are external terminals for applying voltage to each surface conduction electron-emitting device, G 1 ~
Gn is an external terminal connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0142】尚、図12において図8と同じ符号は同じ
部材を示すものであり、図8に示される単純マトリクス
配置の電子源を用いた表示パネル201との大きな違い
は、基板1とフェースプレート116の間にグリッド電
極302を備えている点である。
In FIG. 12, the same reference numerals as those in FIG. 8 denote the same members, and the main difference between the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【0143】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個ずつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device 104, and applies the electron beam to a stripe-shaped electrode provided orthogonal to the ladder-shaped device row. In order to pass
One circular opening 303 is provided for each surface conduction electron-emitting device 104.

【0144】グリッド電極302の形状や配置位置は、
必ずしも図12に示すようなものでなければならないも
のではなく、開口303をメッシュ状に多数設けること
もあり、またグリッド電極302を、例えば表面伝導型
電子放出素子104の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
It is not always necessary that the openings 303 are as shown in FIG. 12. A large number of openings 303 may be provided in a mesh shape, and the grid electrodes 302 may be provided, for example, around or near the surface conduction electron-emitting device 104. Good.

【0145】外部端子D1 〜Dm 及びG1 〜Gn は不図
示の駆動回路に接続されている。そして、素子行を1列
ずつ順次駆動(走査)して行くのと同期してグリッド電
極302の列に画像1ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜114への照射を制御
し、画像を1ラインずつ表示することができる。
The external terminals D 1 to D m and G 1 to G n are connected to a drive circuit (not shown). Then, by applying a modulation signal for one image line to the column of the grid electrode 302 in synchronization with sequentially driving (scanning) the element rows one by one, each electron beam is irradiated on the fluorescent film 114. And images can be displayed line by line.

【0146】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【0147】[0147]

【実施例】以下に実施例を挙げて本発明を更に詳述す
る。
The present invention will be described in more detail with reference to the following examples.

【0148】[実施例1]本発明第1の実施例として単
純マトリクス構造の電子源を作製した。その一部の平面
図を図19に示す。また、図中のA−A’断面図を図2
0に、本実施例の製造工程を図21〜22に示す。尚、
図19〜22で同じ符号で示した部材は同じものを示
す。ここで1は基板、102は下配線であるX方向配
線、103は上配線であるY方向配線、3は導電性薄
膜、4,5は素子電極、211は層間絶縁層、212は
素子電極5とX方向配線102との電気的接続のための
コンタクトホール、221はCr膜である。以下、製造
工程を工程順に具体的に説明する。
Example 1 As a first example of the present invention, an electron source having a simple matrix structure was manufactured. FIG. 19 shows a partial plan view thereof. FIG. 2 is a sectional view taken along line AA ′ in FIG.
0 and FIG. 21 to FIG. 22 show the manufacturing process of this example. still,
The members denoted by the same reference numerals in FIGS. 19 to 22 indicate the same members. Here, 1 is a substrate, 102 is an X-direction wiring as a lower wiring, 103 is a Y-direction wiring as an upper wiring, 3 is a conductive thin film, 4 and 5 are device electrodes, 211 is an interlayer insulating layer, and 212 is a device electrode 5 A contact hole 221 for electrical connection between the substrate and the X-direction wiring 102 is a Cr film. Hereinafter, the manufacturing steps will be specifically described in the order of the steps.

【0149】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板1上に、真空蒸着によ
り厚さ50ÅのCr、厚さ6000ÅのAuを順次積層
した後、フォトレジスト(AZ1370;ヘキスト社
製)をスピンナーにより回転塗布、ベークした後、フォ
トマスク像を露光、現像して、X方向配線102のレジ
ストパターンを形成し、Au/Cr堆積膜をウエットエ
ッチングして、所望の形状のX方向配線102を形成す
る(図21(a))。
Step-a On a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method, 50 mm thick Cr and 6000 mm thick Au were sequentially laminated by vacuum evaporation. After that, a photoresist (AZ1370; made by Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the X-direction wiring 102, and the Au / Cr deposited film is wetted. Etching is performed to form an X-directional wiring 102 having a desired shape (FIG. 21A).

【0150】工程−b 次に厚さ1.0μmのシリコン酸化膜からなる層間絶縁
層211をRFスパッタ法により堆積する(図21
(b))。
Step-b Next, an interlayer insulating layer 211 made of a silicon oxide film having a thickness of 1.0 μm is deposited by RF sputtering (FIG. 21).
(B)).

【0151】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール2
12を形成するためのフォトレジストパターンを作製
し、これをマスクとして層間絶縁層211をエッチング
してコンタクトホール212を形成する。エッチングは
CF4 とH2 ガスを用いたRIE(Reactive
Ion Etching)法によった。(図21
(c))。
Step-c The contact hole 2 was formed in the silicon oxide film deposited in the step b.
A photoresist pattern is formed for forming the photoresist layer 12, and the interlayer insulating layer 211 is etched using the photoresist pattern as a mask to form a contact hole 212. Etching is performed by RIE (Reactive) using CF 4 and H 2 gas.
Ion Etching) method. (FIG. 21
(C)).

【0152】工程−d 素子電極4,5と素子電極間隙Lとなるべきパターンを
フォトレジスト(RD−2000N−41;日立化成社
製)を形成し、真空蒸着法により、厚さ50ÅのTi、
厚さ1000ÅのNiを順次堆積した。フォトレジスト
パターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフ
トオフし、素子電極間隙Lが2μm、素子電極の幅Wが
220μmの素子電極4,5を形成した(図21
(d))。
Step-d A photoresist (RD-2000N-41; manufactured by Hitachi Chemical Co., Ltd.) is formed as a pattern to become the device electrodes 4 and 5 and the device electrode gap L, and a 50 .mu.
Ni having a thickness of 1000 ° was sequentially deposited. The photoresist pattern was dissolved with an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode gap L of 2 μm and a device electrode width W of 220 μm (FIG. 21).
(D)).

【0153】工程−e 素子電極4,5上にY方向配線のフォトレジストパター
ンを形成した後、厚さ50ÅのTi、厚さ5000Åの
Auを順次真空蒸着により堆積し、リフトオフにより不
要の部分を除去して、所望の形状のY方向配線103を
形成した(図22(e))。
Step-e After forming a photoresist pattern of a Y-direction wiring on the device electrodes 4 and 5, a 50 .mu.m thick Ti and a 5000 .mu.m thick Au are sequentially deposited by vacuum evaporation, and unnecessary portions are lifted off to remove unnecessary portions. By removing, the Y-directional wiring 103 having a desired shape was formed (FIG. 22E).

【0154】工程−f 素子電極間隙L及びこの近傍に開口を有するマスクによ
り膜厚1000ÅのCr膜221を真空蒸着により堆積
・パターニングし、その上に有機Pd(ccp423
0;奥野製薬株式会社製)をスピンナーにより回転塗
布、300℃で10分間の加熱焼成処理を行なった。こ
うして形成された主元素としてPdよりなる微粒子から
なる導電性薄膜3の膜厚は80Å、シート抵抗値は4×
104 Ω/□であった(図22(f))。
Step-f A Cr film 221 having a thickness of 1000 ° is deposited and patterned by vacuum evaporation using a mask having an opening L in the vicinity of the device electrode gap L and an organic Pd (ccp423).
0; manufactured by Okuno Pharmaceutical Co., Ltd.) using a spinner, followed by heating and baking at 300 ° C. for 10 minutes. The conductive thin film 3 formed of fine particles of Pd as the main element thus formed has a thickness of 80 ° and a sheet resistance of 4 ×.
It was 10 4 Ω / □ (FIG. 22 (f)).

【0155】工程−g Cr膜221及び焼成後の導電性薄膜3を酸エッチャン
トによりエッチングして所望のパターンを形成した(図
22(g))。
Step-g The Cr film 221 and the fired conductive thin film 3 were etched with an acid etchant to form a desired pattern (FIG. 22 (g)).

【0156】工程−h コンタクトホール212以外にレジストを塗布するよう
なパターンを形成し、真空蒸着により厚さ50ÅのT
i、厚さ5000ÅのAuを順次堆積した。リフトオフ
により不要の部分を除去することにより、コンタクトホ
ール212を埋め込んだ(図22(h))。
Step-h A pattern in which a resist is applied to portions other than the contact holes 212 is formed, and a 50 ° -thick T
i, Au having a thickness of 5000 ° was sequentially deposited. Unnecessary portions were removed by lift-off to bury the contact holes 212 (FIG. 22H).

【0157】以上の工程により絶縁性基板1上にX方向
配線102、層間絶縁層211、Y方向配線103、素
子電極4,5、導電性薄膜3を形成した。
Through the above steps, the X-directional wiring 102, the interlayer insulating layer 211, the Y-directional wiring 103, the device electrodes 4 and 5, and the conductive thin film 3 were formed on the insulating substrate 1.

【0158】ここで、Dy の数は100、Dx の数は3
00とした。
[0158] Here, the number of D y is 100, D number of x 3
00.

【0159】以上のようにして完成した電子源基板を、
図17に示した系に配置し、真空容器内の雰囲気を排気
管を通じロータリーポンプ及びターボポンプなどの真空
ポンプにて排気し、十分な真空度に達した後、容器外端
子Dx1〜DxmとDy1〜Dynを通じ、素子電極4,5間に
電圧を印加し、導電性薄膜3をフォーミング処理するこ
とにより電子放出部2を形成した。フォーミング時の配
線は図14に示したように、Y方向配線を1本選択し、
その両端にフォーミング電源からの配線を接続し、一方
X方向配線は共通に接続した。フォーミング電圧波形は
図4(b)と同じであり、本実施例ではT1 を1mse
c、T2 を10msecとし、雰囲気としてはアセトン
を約1×10-5torr導入した雰囲気下で行なった。
The electron source substrate completed as described above is
After being placed in the system shown in FIG. 17 and evacuating the atmosphere in the vacuum vessel through an exhaust pipe with a vacuum pump such as a rotary pump and a turbo pump, and reaching a sufficient degree of vacuum, the external terminals D x1 to D xm A voltage was applied between the device electrodes 4 and 5 through D y1 to D yn and the conductive thin film 3 was formed to form the electron-emitting portion 2. As for the wiring at the time of forming, one Y-directional wiring is selected as shown in FIG.
Wiring from a forming power supply was connected to both ends, while X-directional wiring was commonly connected. The forming voltage waveform is the same as that of FIG. 4B, and in this embodiment, T 1 is set to 1 msec.
c, T 2 was set to 10 msec, and the reaction was performed under an atmosphere in which acetone was introduced at about 1 × 10 −5 torr.

【0160】また、比較例としてアセトンを導入しない
でフォーミングした。本実施例、比較例のいずれも、
源179から外部取り出し端子を通してX方向配線10
2、Y方向配線103に印加する電圧は、0.1V/s
ecの昇圧レートで14Vまで単調に増加させ
As a comparative example, forming was performed without introducing acetone . In both the present embodiment and the comparative example, the X-direction wiring
2. The voltage applied to the Y-direction wiring 103 is 0.1 V / s
In the step-up rate of ec to 14V it was monotonically increased.

【0161】この時、比較例においては、前述した通
り、順次端の素子からフォーミングされ、後半にフォー
ミングされる中央部の素子は過電圧が印加され、フォー
ミングが後半におよぶ8V程度から電流が一気に減少
し、後半のフォーミングでは素子の亀裂形態が変化して
しまった。
[0161] At this time, in the comparative example, as described above, are forming the sequential elements of the end, the element of the central portion which is forming the second half overvoltage is applied, off O over <br/> timing is late The current suddenly decreased from about 8 V, and the form of cracks of the element was changed in the latter half of forming.

【0162】次に本実施例の場合、順次端からフォーミ
ングされてゆくに従い、次の素子をフォーミングするの
に必要な電力投入端電圧は増加し、過電圧が印加される
ことはなくなる。これは前述したようにフォーミングさ
れた直後に素子が低抵抗化し、配線の電圧降下を減少さ
せないためである。また、通常のフォーミングと比較し
て、電流の減少が緩やかに起こり徐々に端からフォーミ
ングされていった
[0162] Then if the present embodiment, in accordance Yuku is forming the sequential end, the power input terminal voltage required to forming the next element increases, the longer the overvoltage application. This is because the resistance of the element becomes low immediately after the forming and the voltage drop of the wiring is not reduced as described above. Furthermore, compared to conventional forming, reduction in current were being forming gradually from the edge to occur slowly.

【0163】このようにして作製された電子放出部は、
Pd元素を主成分とする微粒子が分散配置された状態と
なり、その微粒子の平均粒径は30Åであった。
The electron-emitting portion thus manufactured is
Fine particles mainly composed of the Pd element were dispersed and arranged, and the average particle size of the fine particles was 30 °.

【0164】次にフォーミングとは異なる矩形波で、波
高14Vで、真空度2×10-5の真空度で、If 、Ie
を測定しながら活性化処理を行なった。
Next, a rectangular wave different from the forming, a wave height of 14 V, a degree of vacuum of 2 × 10 -5 , I f , I e
The activation treatment was performed while measuring.

【0165】図5に示したような測定評価系を用いて、
本実施例の電子源の各素子に素子電圧を印加し、If
e を測定したところ、素子電圧8V程度からIeが認
められ、素子電圧16VではIf が2.2mA、Ie
2.2μAとなり、電子放出効率η=Ie /If (%)
は0.1%であった。
Using a measurement evaluation system as shown in FIG.
An element voltage is applied to each element of the electron source of this embodiment, and I f ,
The measured I e, Ie was observed from about the device voltage 8V, 2.2 mA of the element voltage 16V at I f, I e is 2.2μA, and the electron emission efficiency η = I e / I f ( %)
Was 0.1%.

【0166】また、本実施例の電子源では各素子に実効
的に印加される電圧のバラツキは0.01V以内に納ま
っており、実際の素子特性としての電子放出効率(0.
1%)の素子間バラツキも5%以下に抑えられた。
In the electron source of this embodiment, the variation in the voltage effectively applied to each element is within 0.01 V, and the electron emission efficiency (0.
(1%) was suppressed to 5% or less.

【0167】[実施例2]フォーミング時に導入する有
機物をn−ヘキサンに変えた以外は実施例1と全く同様
にして電子源を作製した。得られた電子源の各素子で
は、素子電圧8V程度からIe が認められ、素子電圧1
6VでIf が2.5mA、Ie が2.0μA、η=0.
1%、ηのバラツキは5%以下であった。
Example 2 An electron source was manufactured in exactly the same manner as in Example 1 except that n-hexane was used as the organic substance to be introduced at the time of forming. In each element of the obtained electron source, Ie was observed from an element voltage of about 8 V, and an element voltage of 1
At 6 V, If is 2.5 mA, Ie is 2.0 μA, η = 0.
The variation of 1% and η was 5% or less.

【0168】[実施例3]実施例1と同様にしてフォー
ミングまで行なった後、有機物質を導入したままフォー
ミング工程と同じ雰囲気下で活性化を行なった。得られ
た電子源の各素子では、実施例1、2同様に素子電圧8
V程度からIeが認められ、素子電圧16VではIf
2.0mA、Ie が2.0μAとなり、η=0.1%、
ηのバラツキは5%以下に抑えられていた。本実施例で
はフォーミングと同じ雰囲気下で活性化を行なうため、
実施例1、2よりも工程が簡略化され、コストの削減、
歩留の向上が図られる。
Example 3 After forming was performed in the same manner as in Example 1, activation was performed in the same atmosphere as in the forming step while introducing an organic substance. In each element of the obtained electron source, the element voltage was 8 as in Examples 1 and 2.
Ie was observed from about V, 2.0 mA of the element voltage 16V at I f, next I e is 2.0μA, η = 0.1%,
The variation of η was suppressed to 5% or less. In this embodiment, since activation is performed in the same atmosphere as forming,
The process is simplified as compared with the first and second embodiments, the cost is reduced,
The yield is improved.

【0169】[実施例4]実施例1のようにして作製し
た電子源を用いて図8に示す表示パネルを有する画像形
成装置を構成した。
[Embodiment 4] An image forming apparatus having a display panel shown in FIG. 8 was constructed using the electron source manufactured as in Embodiment 1.

【0170】実施例1と同様にして基板上に各素子の導
電性薄膜を形成した後、未フォーミングの該電子源基板
をリアプレート111に固定した後、該電子源基板1の
5mm上方に、フェースプレート116(ガラス基板1
13の内面に蛍光膜114とメタルバック115が形成
されている)を支持枠112を介して十分に位置合わせ
をして配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃〜500℃で10分以上焼成す
ることで封着した。またリアプレート111への電子源
基板1の固定もフリットガラスで行なった。
[0170] After forming a conductive thin film of the respective elements on the substrate in the same manner as in Example 1, after fixing the electron source substrate not yet forming the rear plate 111, a 5mm above the electron source substrate 1, Face plate 116 (glass substrate 1
13, a fluorescent film 114 and a metal back 115 are formed on the inner surface of the support plate 112 and the face plate 116, the support frame 11
2. A frit glass was applied to the joint of the rear plate 111 and sealed by baking at 400 ° C. to 500 ° C. in the air for 10 minutes or more. The fixing of the electron source substrate 1 to the rear plate 111 was also performed using frit glass.

【0171】本実施例では蛍光体はストライプ形状(図
9(a)参照)を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板11
3に蛍光体を塗布する方法としてはスラリー法を用い
た。
In this embodiment, the phosphor has a stripe shape (see FIG. 9A), and a material mainly composed of graphite is used as a material of the black stripe.
A slurry method was used as a method of applying the phosphor to No. 3.

【0172】また、蛍光膜114の内面側に設けられる
メタルバック115は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理(フィルミング)を行ない、その後A
lを真空蒸着することで作製した。フェースプレート1
16には、更に蛍光膜114の導電性を高めるため、蛍
光膜114の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック115のみで十分な導
電性が得られたため省略した。
The metal back 115 provided on the inner surface side of the fluorescent film 114 is subjected to a smoothing process (filming) on the inner surface of the fluorescent film after the fluorescent film is formed, and then the metal back 115 is formed.
1 was produced by vacuum evaporation. Face plate 1
In 16, in order to further increase the conductivity of the fluorescent film 114, a transparent electrode may be provided on the outer surface side of the fluorescent film 114. However, in this embodiment, since the metal back 115 alone provided sufficient conductivity, Omitted.

【0173】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、1×10-7より高い真空度に達した後、アセトンを
約1×10-4torr導入し、容器外端子Dx1〜Dxm
いしDy1〜Dynを通じ、実施例1に示した要領で素子電
極間に電圧を印加し、通電処理を行ない、電子放出部を
形成した。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a degree of vacuum higher than 1 × 10 −7 , acetone is added to about 1 × 10 −7. -4 torr was introduced, and a voltage was applied between the device electrodes through the external terminals D x1 to D xm to D y1 to D yn in the manner shown in Example 1 to perform an energization process to form an electron emission portion. .

【0174】次に同じ雰囲気下で実施例3と同様に活性
化処理を行なった。
Next, an activation treatment was performed in the same atmosphere as in Example 3.

【0175】次に、約1×10-6.5torr程度の真空
度で不図示の排気管をガスバーナーで熱することで融着
し、外囲器118の封止を行なった。
Next, the exhaust pipe (not shown) was fused by heating with a gas burner at a degree of vacuum of about 1 × 10 −6.5 torr, and the envelope 118 was sealed.

【0176】最後に、封止後の真空度を維持するため
に、ゲッター処理を行なった。
Finally, a getter process was performed to maintain the degree of vacuum after sealing.

【0177】以上のようにして作製した表示パネルの容
器外端子Dx1〜DxmないしDy1〜Dyn、及び高
圧端子Hvをそれぞれ必要な駆動系に接続し、画像形成
装置を完成した。各表面伝導型電子放出素子に容器外端
子Dx1〜DxmないしDy1〜Dynを通じ、走査信
号及び変調信号を不図示の信号発生手段によりそれぞれ
印加することにより、電子放出を行ない、高圧端子Hv
を通じ、メタルバック115に数kV以上の高圧を印加
し、電子ビームを加速し、蛍光膜114に衝突させ、励
起・発光させることで画像を表示した。その結果、図
に示す通り、輝度のバラツキも5%以下であった。
The external terminals Dx1 to Dxm to Dy1 to Dyn and the high-voltage terminal Hv of the display panel manufactured as described above were connected to necessary driving systems, respectively, to complete an image forming apparatus. A scanning signal and a modulation signal are applied to the respective surface conduction electron-emitting devices by signal generation means (not shown) through terminals Dx1 to Dxm to Dy1 to Dyn outside the container, thereby emitting electrons, and the high voltage terminal Hv
, A high voltage of several kV or more was applied to the metal back 115 to accelerate the electron beam, collide with the fluorescent film 114, and excite and emit light to display an image. As a result, as shown in FIG. 2
As shown in FIG. 4 , the variation in luminance was 5% or less.

【0178】これに対し、アセトン導入を行なわずに本
実施例を実施したところ、表示領域の中央部が図24
示したように暗くなり、輝度の分布は70%以上であっ
た。
On the other hand, when this example was carried out without introducing acetone, the center of the display area became dark as shown in FIG. 24 , and the luminance distribution was 70% or more.

【0179】[実施例5] 図23は実施例4の画像形成装置を、例えばテレビジョ
ン放送をはじめとする種々の画像情報源より提供される
画像情報を表示できるように構成した表示装置の一例を
示すための図である。図中280はディスプレイパネ
ル、261はディスプレイパネルの駆動回路、262は
ディスプレイコントローラ、263はマルチプレクサ、
264はデコーダ、265は入出力インターフェース回
路、266はCPU、267は画像生成回路、268、
269及び270は画像メモリインターフェース回路、
271は画像入力インターフェース回路、272及び2
73はTV信号受信回路、274は入力部である。
(尚、本表示装置は、例えばテレビジョン信号のように
映像情報と音声情報の両方を含む信号を受信する場合に
は、当然映像の表示と同時に音声を再生するものである
が、本発明の特徴と直接関係しない音声情報の受信、分
離、再生、処理、記憶などに関する回路やスピーカーな
どについては説明を省略する。)
Fifth Embodiment FIG. 23 shows an example of a display device in which the image forming apparatus of the fourth embodiment is configured to be able to display image information provided from various image information sources such as a television broadcast. FIG. In the figure, 280 is a display panel, 261 is a display panel driving circuit, 262 is a display controller, 263 is a multiplexer,
264 is a decoder, 265 is an input / output interface circuit, 266 is a CPU, 267 is an image generation circuit, 268,
269 and 270 are image memory interface circuits,
271 is an image input interface circuit, 272 and 2
73 is a TV signal receiving circuit, and 274 is an input unit.
(Note that when the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that is not directly related to features are omitted.)

【0180】以下、画像信号の流れに沿って各部を説明
してゆく。
Hereinafter, each part will be described along the flow of the image signal.

【0181】先ず、TV信号受信回路273は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路273で受信されたTV
信号は、デコーダ264に出力される。
First, the TV signal receiving circuit 273 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. TV received by the TV signal receiving circuit 273
The signal is output to the decoder 264.

【0182】また、画像TV信号受信回路272は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路273と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ264に出力さ
れる。
The image TV signal receiving circuit 272 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 273, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 264.

【0183】また、画像入力インターフェース回路27
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ264に出力さ
れる。
The image input interface circuit 27
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 264.

【0184】また、画像メモリインターフェース回路2
70は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ264に出力される。
The image memory interface circuit 2
70 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for receiving the image signal stored in the decoder 264. The captured image signal is output to the decoder 264.

【0185】また、画像メモリインターフェース回路2
69は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
264に出力される。
The image memory interface circuit 2
Reference numeral 69 denotes a circuit for capturing an image signal stored in the video disk. The captured image signal is output to the decoder 264.

【0186】また、画像メモリ−インターフェース回路
268は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ26
4に出力される。
The image memory-interface circuit 268 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk.
4 is output.

【0187】また、入出力インターフェース回路265
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU266と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
The input / output interface circuit 265
Is a circuit for connecting the present display device to an output device such as an external computer, a computer network, or a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 266 of the display device and the outside in some cases.

【0188】また、画像生成回路267は、前記入出力
インターフェース回路265を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU266
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
The image generating circuit 267 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 265, or the CPU 266.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.

【0189】本回路により生成された表示用画像データ
は、デコーダ264に出力されるが、場合によっては前
記入出力インターフェース回路265を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by this circuit is output to the decoder 264, but may be output to an external computer network or printer via the input / output interface circuit 265 in some cases.

【0190】また、CPU266は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
The CPU 266 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0191】例えば、マルチプレクサ263に制御信号
を出力し、ディスプレイパネル280に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ262に対して制御信号を発生し、画面表示周
波数や走査方法(例えばインターレースかノンインター
レースか)や一画面の走査線の数など表示装置の動作を
適宜制御する。
For example, a control signal is output to the multiplexer 263, and image signals to be displayed on the display panel 280 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 262 in accordance with the image signal to be displayed, and the display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the device is appropriately controlled.

【0192】また、前記画像生成回路267に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路265を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Further, image data and character / graphic information are directly output to the image generation circuit 267, or an external computer or memory is accessed through the input / output interface circuit 265 to access the image data or character / graphic information.
Enter graphic information.

【0193】尚、CPU266は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
The CPU 266 may, of course, be involved in work for other purposes. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0194】或いは、前述したように入出力インターフ
ェース回路265を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。
Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 265 and work such as numerical calculation may be performed in cooperation with an external device.

【0195】また、入力部274は、前記CPU266
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input section 274 is connected to the CPU 266.
The user inputs commands, programs, data, or the like, and various input devices such as a joystick, a barcode reader, and a voice recognition device can be used, for example, in addition to a keyboard and a mouse.

【0196】また、デコーダ264は、前記267ない
し273より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ2
64は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路26
7及びCPU266と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
The decoder 264 converts the various image signals input from the above 267 to 273 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by a dotted line in FIG.
64 preferably has an image memory inside. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 26
7 and the CPU 266 in cooperation with the image processing, such as image thinning, interpolation, enlargement, reduction, and synthesis, and the advantage that editing can be easily performed.

【0197】また、マルチプレクサ263は前記CPU
266より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ263はデ
コーダ264から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路261に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 263 is connected to the CPU
A display image is appropriately selected based on a control signal input from the 266. That is, the multiplexer 263 selects a desired image signal from the inversely converted image signals input from the decoder 264 and outputs the selected image signal to the drive circuit 261. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0198】また、ディスプレイパネルコントローラ2
62は、前記CPU266より入力される制御信号に基
づき駆動回路261の動作を制御するための回路であ
る。
The display panel controller 2
Reference numeral 62 denotes a circuit for controlling the operation of the drive circuit 261 based on the control signal input from the CPU 266.

【0199】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路261に対して出力する。
First, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 261 as one related to the basic operation of the display panel.

【0200】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路261に対して出力する。
[0200] As a signal relating to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 261.

【0201】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路261に対して出力する場合
もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 261.

【0202】また、駆動回路261は、ディスプレイパ
ネル280に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ263から入力される画像信
号と、前記ディスプレイパネルコントローラ262より
入力される制御信号に基づいて動作するものである。
The drive circuit 261 is a circuit for generating a drive signal to be applied to the display panel 280. The drive circuit 261 converts the image signal input from the multiplexer 263 and the control signal input from the display panel controller 262. It operates on the basis of:

【0203】以上、各部の機能を説明したが、図23
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
80に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ264に
おいて逆変換された後、マルチプレクサ263において
適宜選択され、駆動回路261に入力される。一方、デ
ィスプレイパネルコントローラ262は、表示する画像
信号に応じて駆動回路261の動作を制御するための制
御信号を発生する。駆動回路261は、上記画像信号と
制御信号に基づいてディスプレイパネル280に駆動信
号を印加する。これにより、ディスプレイパネル280
において画像が表示される。これらの一連の動作は、C
PU266により統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 23 , the present display device can display image information input from various image information sources on the display panel 2.
80 can be displayed. That is, various image signals including television broadcasts are inversely converted by the decoder 264, appropriately selected by the multiplexer 263, and input to the drive circuit 261. On the other hand, the display panel controller 262 generates a control signal for controlling the operation of the drive circuit 261 according to the image signal to be displayed. The drive circuit 261 applies a drive signal to the display panel 280 based on the image signal and the control signal. Thereby, the display panel 280 is displayed.
Displays an image. A series of these operations is C
It is totally controlled by the PU 266.

【0204】また、本表示装置においては、前記デコー
ダ264に内蔵する画像メモリや、画像生成回路267
及びCPU266が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
In the present display device, an image memory built in the decoder 264, an image generation circuit 267,
And the involvement of the CPU 266 not only displays the selected one of the plurality of pieces of image information but also displays, for example, enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, It is also possible to perform image processing such as color conversion and image aspect ratio conversion, and image editing such as combining, erasing, connecting, exchanging, and fitting. In the description of the present embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0205】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor, a game terminal device, and the like. It is possible to combine the functions of a single machine, etc., and has a very wide range of applications for industrial or consumer use.

【0206】尚、上記図23は、表面伝導型電子放出素
子を電子源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでないことは言うまでもない。例えば図23の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ、音声マイク、照明機、モデムを含む送受信回路
などを構成要素に追加するのが好適である。
FIG. 23 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. No. For example, among the components shown in FIG. 23 , circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied to a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0207】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。
In the present display device, in particular, it is easy to reduce the thickness of a display panel using a surface conduction electron-emitting device as an electron source, so that the depth of the display device can be reduced. In addition, display panels that use surface-conduction electron-emitting devices as electron sources are easy to enlarge and have high brightness and excellent viewing angle characteristics. It is possible to display well.

【0208】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。
Further, since the electron source of the present invention has uniform electron emission characteristics between the surface conduction electron-emitting devices, the quality of the formed image is high and a high-definition image can be displayed. .

【0209】[0209]

【発明の効果】以上説明したように、本発明によれば電
子源のフォーミングにおいて各表面伝導型電子放出素子
はフォーミングの進行に沿って低抵抗化するため、以下
のような効果が得られる。 (1)共通配線する素子の数が制限されない。 (2)配線抵抗を低くするために、AuやAgなどの高
価な材料を使用する必要がなく、原材料の選択自由度が
広がり、より安価な材料が使用できる。 (3)配線抵抗を低くするために配線電極を厚く形成す
る必要がなく、電極の形成や、パターニングといった製
造プロセスに要する時間の短縮、装置設備の値段を減少
させることが可能となる。などの配線に関する効果が得
られ、また電子源、或いは画像形成装置としては、次の
ような効果が得られる。 (4)共通配線を通して複数の素子をフォーミングして
も、電子放出の効率の分布を5%以内という均一なもの
にすることが可能となり、結果として画像表示装置にお
いて輝度の分布を5%以内に抑えた、高品質な画像の形
成が可能となった。
As described above, according to the present invention, in the forming of the electron source, the resistance of each surface conduction electron-emitting device is reduced as the forming proceeds, and the following effects are obtained. (1) The number of elements for common wiring is not limited. (2) It is not necessary to use an expensive material such as Au or Ag in order to lower the wiring resistance, so that the degree of freedom in selecting the raw material is increased and a cheaper material can be used. (3) It is not necessary to form the wiring electrodes thickly in order to lower the wiring resistance, so that the time required for the manufacturing process such as the formation and patterning of the electrodes can be reduced, and the cost of the equipment can be reduced. The following effects can be obtained as an electron source or an image forming apparatus. (4) Even if a plurality of elements are formed through a common wiring, the distribution of the electron emission efficiency can be made uniform within 5%, and as a result, the luminance distribution in the image display device can be reduced to within 5%. A suppressed, high-quality image can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a surface conduction electron-emitting device of the present invention.

【図2】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。
FIG. 2 is a sectional view showing another embodiment of the surface conduction electron-emitting device of the present invention.

【図3】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。
FIG. 3 is a diagram showing an example of a manufacturing process of the surface conduction electron-emitting device of the present invention.

【図4】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。
FIG. 4 is a diagram showing a voltage waveform of an energization process for manufacturing the surface conduction electron-emitting device of the present invention.

【図5】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。
FIG. 5 is a diagram showing a measurement evaluation system for evaluating the electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図6】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。
FIG. 6 is a view showing electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図7】本発明の単純マトリクス電子源の模式図であ
る。
FIG. 7 is a schematic diagram of a simple matrix electron source of the present invention.

【図8】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。
FIG. 8 is a diagram showing one embodiment of a display panel of the image forming apparatus of the present invention.

【図9】本発明の画像形成装置に用いる蛍光膜を示す図
である。
FIG. 9 is a diagram showing a fluorescent film used in the image forming apparatus of the present invention.

【図10】本発明の画像形成装置の一実施態様のブロッ
ク図である。
FIG. 10 is a block diagram of an embodiment of the image forming apparatus of the present invention.

【図11】本発明の梯子型電子源の模式図である。FIG. 11 is a schematic view of a ladder-type electron source according to the present invention.

【図12】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。
FIG. 12 is a diagram showing a display panel of the image forming apparatus of the present invention using a ladder-type electron source.

【図13】フォーミング工程における配線の電圧降下の
説明図である。
FIG. 13 is an explanatory diagram of a voltage drop of a wiring in a forming step.

【図14】フォーミング工程における配線の電圧降下の
説明図である。
FIG. 14 is an explanatory diagram of a voltage drop of a wiring in a forming step.

【図15】フォーミング工程において各素子に必要な印
加電圧を示す図である。
FIG. 15 is a diagram showing an applied voltage necessary for each element in a forming step.

【図16】フォーミング工程において各素子に必要な印
加電圧を示す図である。
FIG. 16 is a diagram showing an applied voltage necessary for each element in a forming step.

【図17】本発明に係るフォーミング工程の装置系を示
す図である。
FIG. 17 is a view showing an apparatus system in a forming step according to the present invention.

【図18】本発明に係るフォーミング工程において必要
な印加電圧を示す図である。
FIG. 18 is a diagram showing applied voltages required in a forming step according to the present invention.

【図19】本発明の実施例1の電子源を示す図である。FIG. 19 is a diagram illustrating an electron source according to the first embodiment of the present invention.

【図20】本発明の実施例1の電子源の部分断面図であ
る。
FIG. 20 is a partial cross-sectional view of the electron source according to the first embodiment of the present invention.

【図21】実施例1の電子源の製造工程図である。FIG. 21 is a manufacturing process diagram of the electron source according to the first embodiment.

【図22】実施例1の電子源の製造工程図である。FIG. 22 is a manufacturing process diagram of the electron source according to the first embodiment.

【図23】本発明の実施例5の画像形成装置のブロック
図である。
FIG. 23 is a block diagram of an image forming apparatus according to a fifth embodiment of the present invention .
FIG.

【図24】本発明の実施例4の結果を示す図である。 FIG. 24 is a diagram showing the results of Example 4 of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電子放出部 3 導電性薄膜 4,5 素子電極 21 段差形成部 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 102 X方向配線 103 Y方向配線 104 表面伝導型電子放出素子 105 結線 111 リアプレート 112 支持枠 113 ガラス基板 114 蛍光膜 115 メタルバック 116 フェースプレート 118 外囲器 121 黒色導伝材 122 蛍光体 171 素子列 175 真空装置 176 有機物質供給源 177 真空排気系 178,178’ バルブ 179 フォーミング電源 201 表示パネル 202 走査回路 203 制御回路 204 シフトレジスタ 205 ラインメモリ 206 同期信号分離回路 207 変調信号発生器 211 層間絶縁層 212 コンタクトホール 221 Cr膜 261 駆動回路 262 ディスプレイパネルコントローラ 263 マルチプレクサ 264 デコーダ 265 入出力インターフェース 266 CPU 267 画像生成回路 268 画像メモリーインターフェース 269 画像メモリーインターフェース 270 画像メモリーインターフェース 271 画像入力メモリーインターフェース 272 TV信号受信回路 273 TV信号受信回路 274 入力部 280 ディスプレイパネル 301 表示パネル 302 グリッド電極 303 開口 304 共通配線 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electron emission part 3 Conductive thin film 4,5 Element electrode 21 Step formation part 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X direction wiring 103 Y direction wiring 104 Surface conduction type electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Phosphor film 115 Metal back 116 Face plate 118 Enclosure 121 Black conductive material 122 Phosphor 171 Element row 175 Vacuum apparatus 176 Organic substance supply source 177 Vacuum exhaust system 178, 178 'Valve 179 Forming power supply 201 Display panel 202 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator 211 Interlayer insulating layer 212 Contact Tophole 221 Cr film 261 Drive circuit 262 Display panel controller 263 Multiplexer 264 Decoder 265 Input / output interface 266 CPU 267 Image generation circuit 268 Image memory interface 269 Image memory interface 270 Image memory interface 271 Image input memory interface 272 TV signal reception circuit 273 TV signal Receiver circuit 274 Input section 280 Display panel 301 Display panel 302 Grid electrode 303 Opening 304 Common wiring

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の素子電極に跨がって形成された導
電性薄膜に電子放出部を有する複数の電子放出素子を、
同一基板上に共通配線接続してなる電子源の製造方法で
あって、 共通配線を介して複数の素子の導電性薄膜に同時に電圧
を印加して各素子に電子放出部を形成するフォーミング
工程を、有機物質の存在する雰囲気下で行うことを特徴
とする電子源の製造方法。
1. A plurality of electron-emitting devices each having an electron-emitting portion in a conductive thin film formed over a pair of device electrodes,
What is claimed is: 1. A method of manufacturing an electron source, comprising connecting common wiring on the same substrate, comprising: forming a electron emitting portion in each element by simultaneously applying a voltage to conductive thin films of a plurality of elements through the common wiring. A method for producing an electron source, wherein the method is performed in an atmosphere in which an organic substance is present.
【請求項2】 有機物質が、アルカン、アルケン、アル
キンの脂肪族炭化水素、芳香族炭化水素、アルコール、
アルデヒド、ケトン、アミン、及び、フェノール、カル
ボン酸、スルホン酸の有機酸から選ばれる少なくとも1
種であることを特徴とする請求項1記載の電子源の製造
方法。
2. The organic substance is an alkane, alkene, aliphatic hydrocarbon of alkyne, aromatic hydrocarbon, alcohol,
At least one selected from aldehydes, ketones, amines, and organic acids of phenols, carboxylic acids, and sulfonic acids
2. The method according to claim 1, wherein the electron source is a seed.
【請求項3】 有機物質がアセトンであることを特徴と
する請求項2記載の電子源の製造方法。
3. The method according to claim 2, wherein the organic substance is acetone.
【請求項4】 有機物質がn−ヘキサンであることを特
徴とする請求項2記載の電子源の製造方法。
4. The method according to claim 2, wherein the organic substance is n-hexane.
【請求項5】 有機物質の蒸気圧が室温で5000hP
a以下であることを特徴とする請求項1〜4のいずれか
に記載の電子源の製造方法。
5. The organic substance has a vapor pressure of 5000 hP at room temperature.
5. The method for manufacturing an electron source according to claim 1, wherein a is equal to or less than a.
【請求項6】 フォーミング工程の後に、有機物質の存
在する雰囲気下で各電子放出素子に通電し、各電子放出
素子の素子電流及び放出電流を変化させる活性化工程を
有することを特徴とする請求項1〜5のいずれかに記載
の電子源の製造方法。
6. The method according to claim 1, further comprising, after the forming step, an activation step of applying a current to each of the electron-emitting devices in an atmosphere in which an organic substance is present to change a device current and an emission current of each of the electron-emitting devices. Item 6. The method for producing an electron source according to any one of Items 1 to 5.
【請求項7】 電子放出素子が、素子電極が同一平面上
に形成された平面型の素子であることを特徴とする請求
1〜6いずれかに記載の電子源の製造方法
7. The electron emitting device, method of manufacturing an electron source according to any one of claims 1 to 6, characterized in that the element electrode is an element of a planar type formed on the same plane.
【請求項8】 電子放出素子が、素子電極が絶縁層を介
して上下に位置し、該絶縁層の側面に導電性薄膜が形成
された垂直型の素子であることを特徴とする請求項1〜
6いずれかに記載の電子源の製造方法
8. An electron-emitting device according to claim, characterized in that the device electrodes located above and below through the insulating layer, which is an element of the side vertical conductive thin film is formed on the insulating layer 1 ~
6. The method for manufacturing an electron source according to any one of 6 .
【請求項9】 電子源が、電子放出素子を複数個並列に
配置し結線してなる素子列を少なくとも1列以上有し、
各素子を駆動するための配線がはしご状配置されている
ことを特徴とする請求項1〜8のいずれかに記載の電子
の製造方法
9. An electron source having at least one or more element rows formed by arranging and connecting a plurality of electron-emitting elements in parallel,
9. The method for manufacturing an electron source according to claim 1, wherein wirings for driving each element are arranged in a ladder shape.
【請求項10】 電子源が、電子放出素子を複数個配列
してなる素子列を少なくとも1列以上有し、該素子を駆
動するための配線がマトリクス配置されていることを特
徴とする請求項1〜8のいずれかに記載の電子源の製造
方法
10. The electron source according to claim 1, wherein the electron source has at least one element row in which a plurality of electron-emitting devices are arranged, and wirings for driving the elements are arranged in a matrix. Manufacturing of the electron source according to any one of 1 to 8
How .
【請求項11】 請求項1〜10のいずれかに記載の製
造方法で電子源を製造し、得られた電子源を、該電子源
から放出される電子線を制御する制御電極と、該電子源
からの電子線の照射により画像を形成する画像形成部材
と組み合わせることを特徴とする画像形成装置の製造方
法。
11. A manufacturing an electron source in the production method according to any one of claims 1-10, the resulting electron source, a control electrode for controlling an electron beam emitted from the electron source, the electron A method for manufacturing an image forming apparatus, wherein the method is combined with an image forming member that forms an image by irradiation of an electron beam from a source.
【請求項12】 請求項1〜10のいずれかに記載の製
造方法で電子源を製造し、得られた電子源を、該電子源
からの電子線の照射により画像を形成する画像形成部材
と組み合わせることを特徴とする画像形成装置の製造方
法。
12. An image forming member for producing an electron source by the production method according to any one of claims 1 to 10 , and forming an image by irradiating the electron source with an electron beam from the electron source. A method for manufacturing an image forming apparatus, which is combined.
JP27855794A 1994-10-19 1994-10-19 Method of manufacturing electron source and image forming apparatus Expired - Fee Related JP3087003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27855794A JP3087003B2 (en) 1994-10-19 1994-10-19 Method of manufacturing electron source and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27855794A JP3087003B2 (en) 1994-10-19 1994-10-19 Method of manufacturing electron source and image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08124478A JPH08124478A (en) 1996-05-17
JP3087003B2 true JP3087003B2 (en) 2000-09-11

Family

ID=17598927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27855794A Expired - Fee Related JP3087003B2 (en) 1994-10-19 1994-10-19 Method of manufacturing electron source and image forming apparatus

Country Status (1)

Country Link
JP (1) JP3087003B2 (en)

Also Published As

Publication number Publication date
JPH08124478A (en) 1996-05-17

Similar Documents

Publication Publication Date Title
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP3323847B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2836015B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3074596B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3087003B2 (en) Method of manufacturing electron source and image forming apparatus
JP2884477B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3387644B2 (en) Method of manufacturing image forming apparatus
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3320310B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JP2000082387A (en) Electron source, its manufacture, driving method, image forming device using the electron source, and driving method for the image forming device
JP3200286B2 (en) Method of manufacturing electron source and image forming apparatus
JP3168382B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3320206B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2961498B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3619205B2 (en) Electron emitting device, electron source, and image forming apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070714

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees