JP3320206B2 - Electron emitting element, electron source, and method of manufacturing image forming apparatus - Google Patents

Electron emitting element, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP3320206B2
JP3320206B2 JP16008794A JP16008794A JP3320206B2 JP 3320206 B2 JP3320206 B2 JP 3320206B2 JP 16008794 A JP16008794 A JP 16008794A JP 16008794 A JP16008794 A JP 16008794A JP 3320206 B2 JP3320206 B2 JP 3320206B2
Authority
JP
Japan
Prior art keywords
electron
emitting device
manufacturing
voltage
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16008794A
Other languages
Japanese (ja)
Other versions
JPH0831310A (en
Inventor
外充 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16008794A priority Critical patent/JP3320206B2/en
Publication of JPH0831310A publication Critical patent/JPH0831310A/en
Application granted granted Critical
Publication of JP3320206B2 publication Critical patent/JP3320206B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子放出素子、電子
源、及び、表示装置等の画像形成装置の製造方法に関す
る発明である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emitting device, an electron source, and a method of manufacturing an image forming apparatus such as a display device.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。上記冷陰極電子源
には電界放出型(以下、FE型と略す)、金属/絶縁層
/金属型(以下、MIM型と略す)や表面伝導型電子放
出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron sources include a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element.

【0003】上記FE型の例としては、W. P. Dyk
e&W. W. Dolan、”Field emissi
on”、Advance in Electron P
hysics、8、89(1956)あるいは、C.
A. Spindt、”PHYSIACL Proper
ties of thin−film field e
mission cathodes with mol
ybdenum cones”、J. Appl. Phy
s. 、47、5248(1976)等が知られている。
[0003] As an example of the FE type, WP Dyk
e & WW Dolan, "Field emissi
on ", Advance in Electron P
physics, 8, 89 (1956) or C.I.
A. Spindt, "PHYSIACL Proper
ties of thin-film field e
mission cathodes with mol
ybdenum cones ", J. Appl. Phys.
s., 47, 5248 (1976) and the like.

【0004】上記MIM型の例としては、C. A. Me
ad、”The tunnel−emission a
mplifier、J. Appl. Phys. 、32、
646(1961)等が知られている。
As an example of the MIM type, CA Me
ad, "The tunnel-emission a
mplifier, J. Appl. Phys., 32,
646 (1961).

【0005】また上記表面伝導型電子放出素子の例とし
ては、M. I. Elinson、Radio Eng.
Electron Pys. 、10、(1965)等
がある。
[0005] Examples of the above-mentioned surface conduction electron-emitting device include MI Elinson, Radio Eng.
Electron Pys., 10, (1965).

【0006】上記表面伝導型電子放出素子は、基板上に
形成された小面積の薄膜に、膜面に平行に電流を流すこ
とにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン(M.I.Elinson)等によるSnO2 薄膜
を用いたもの、Au薄膜によるもの[G. Dittme
r:”Thin Solid Films”、9、31
7(1972)]、In23 /SnO2 薄膜によるも
の[M. Hartwell and C. G. Fons
tad:”IEEE Trans. ED Conf.
”、519(1975)]、カーボン薄膜によるもの
[荒木久 他:真空、第26巻、第1号、22頁(19
83)]等が報告されている。
The above-mentioned surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction type electron-emitting device include a device using a SnO 2 thin film by the above-mentioned E. Elinson, and a device using an Au thin film [G. Dittme].
r: "Thin Solid Films", 9, 31
7 (1972)], using an In 2 O 3 / SnO 2 thin film [M. Hartwell and CG Fons]
tad: "IEEE Trans. ED Conf.
, 519 (1975)], a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (19
83)] have been reported.

【0007】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.ハートウェル(M.Ha
rtwell)の素子構成を図28に示す。
[0007] A typical device configuration of these surface conduction electron-emitting devices is described in the aforementioned M.A. Hartwell (M. Ha
(rtwell) is shown in FIG.

【0008】図28において、201は基板であり、ま
た202は導電性膜で、H型形状のパターンにスパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部203
が形成される。尚、図28中の素子電極間隔Lは0. 5
〜1. 0mm、W’は0. 1mmで設定されている。ま
た、電子放出部203の位置及び形状については不明で
あるので、模式図として表した。
In FIG. 28, reference numeral 201 denotes a substrate; 202, a conductive film formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern; Emission unit 203
Is formed. Incidentally, the element electrode interval L in FIG. 28 is 0.5.
11.0 mm and W ′ are set to 0.1 mm. Further, since the position and shape of the electron-emitting portion 203 are unknown, they are shown as a schematic diagram.

【0009】従来、これらの表面伝導型電子放出素子に
おいては、前述したように電子放出を行う前に導電性膜
202を予め通電フォーミングと呼ばれる通電処理によ
って電子放出部203を形成するのが一般的であった。
Conventionally, in these surface conduction electron-emitting devices, as described above, before the electron emission, the electron-emitting portion 203 is generally formed by applying a current to the conductive film 202 by an energization process called energization forming. Met.

【0010】即ち、この通電フォーミングとは前記導電
性膜202の両端に直流電圧あるいは非常にゆっくりと
した昇電圧、例えば1V/ 分程度を印加通電し、導電性
膜を局所的に破壊、変形もしくは変質せしめ、電気的に
高抵抗な状態にした電子放出部203を形成することで
ある。尚、例えば電子放出部203は、導電性膜204
の一部に発生した亀裂を有し、その亀裂付近から電子放
出が行われる。前記通電フォーミング処理をした表面伝
導型電子放出素子は、上記導電性膜204に電圧を印加
し、該素子に電流を流すことにより、上記電子放出部2
03より電子を放出せしめるものである。
That is, the energization forming means that a direct current voltage or a very slowly increasing voltage, for example, about 1 V / min is applied to both ends of the conductive film 202 and energized to locally destroy, deform or deform the conductive film. The purpose is to form the electron-emitting portion 203 that has been altered and is in an electrically high-resistance state. Note that, for example, the electron emission section 203 is
Has a crack generated in a part thereof, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the energization forming process applies a voltage to the conductive film 204 and causes a current to flow through the device, thereby forming the electron-emitting portion 2.
03 to emit electrons.

【0011】以上述べた表面伝導型電子放出素子は、そ
の構造が単純であり、しかも、その製造が容易であるこ
と等から、大面積にわたり、多数の該素子を配列形成出
来るという利点を有する。そこで、このような利点を生
かせるようないろいろな応用が研究されている。例え
ば、荷電ビーム源、表示装置等が挙げられる。
The above-described surface conduction electron-emitting device has an advantage that a large number of such devices can be arrayed and formed over a large area because the structure is simple and its manufacture is easy. Therefore, various applications that can make use of such advantages are being studied. For example, a charged beam source, a display device, and the like can be given.

【0012】多数の表面伝導型電子放出素子を配列形成
した例としては、後述するように梯子型配置と呼ぶ、並
列に表面伝導型電子放出素子を配列し、個々の該素子の
両端を配線(これを共通配線とも呼ぶ)でそれぞれ結線
した行を、多数行配列した電子源が挙げられる(例え
ば、特開昭64−31332号公報、特開平1−283
749号公報、特開平1−257552号公報等)。
As an example in which a large number of surface conduction electron-emitting devices are arranged and formed, a surface-conduction electron-emitting device is arranged in parallel, called a ladder-type arrangement, as will be described later. An electron source in which rows each connected by a common wiring are arranged in a large number of rows (for example, JP-A-64-31332, JP-A-1-283)
749, JP-A-1-257552 and the like).

【0013】また、特に、表示装置等の画像形成装置に
おいては、近年、液晶を用いた平板型表示装置が、CR
Tに替わって普及してきたが、この液晶を用いた平板型
表示装置は、自発光型でないために、バックライトを持
たなければならない等の問題点があり、自発光型の表示
装置の開発が望まれてきた。自発光型の表示装置の例と
しては、表面伝導型電子放出素子を多数配置した電子源
と、該電子源より放出される電子によって可視光を発光
せしめる蛍光体とを組み合わせた表示装置である画像形
成装置が挙げられる(米国特許5066883号公報
等)。
Further, in particular, in image forming apparatuses such as display apparatuses, in recent years, flat panel display apparatuses using liquid crystal have been
Although it has become widespread in place of T, flat panel display devices using this liquid crystal are not self-luminous, and therefore have problems such as having to have a backlight. It has been desired. An example of a self-luminous display device is a display device in which an electron source in which a number of surface conduction electron-emitting devices are arranged and a phosphor that emits visible light by electrons emitted from the electron source are combined. Forming apparatus (US Pat. No. 5,066,883).

【0014】[0014]

【発明が解決しようとしている課題】しかしながら、前
記電子源及び画像形成装置などに用いられる表面伝導型
電子放出素子の真空中での挙動は、殆どわかっておら
ず、より安定で制御された電子放出特性と、電子放出効
率の一層の向上が望まれてきた。
However, the behavior of the surface-conduction type electron-emitting device used in the above-mentioned electron source and image forming apparatus in a vacuum is hardly known, and a more stable and controlled electron emission device is known. Further improvement in characteristics and electron emission efficiency has been desired.

【0015】ここで、上記効率とは、表面伝導型電子放
出素子の一対の素子電極間に電圧を印加したときに該素
子に流れる電流(以下、素子電流Ifという)に対する
放出される電流(以下、放出電流Ieという)の電流比
((If/Ie)×100[%])を指す。つまり、上
記素子電流Ifはでき得るだけ小さく、一方、放出電流
Ieはでき得るだけ大きいことが望ましい。
Here, the above-mentioned efficiency refers to a current (hereinafter, referred to as an element current If) applied to a voltage between a pair of element electrodes of a surface conduction electron-emitting element, and a current (hereinafter, referred to as an element current If) emitted. , Emission current Ie) ((If / Ie) × 100 [%]). That is, it is desirable that the device current If is as small as possible, while the emission current Ie is as large as possible.

【0016】また、表面伝導型電子放出素子は、長時間
の電子放出を続けた場合、電子放出部の近傍に過剰に堆
積したコンタミが電子放出特性を劣化させることが判明
し(特開平6−20590号公報)、これは、真空排気
系からくるオイルが分解したものがコンタミであり、そ
の形状、材質、組成などが制御できないために特性を劣
化させているものと考えられる。
Further, it has been found that, in the case of the surface conduction type electron-emitting device, when electrons are continuously emitted for a long time, contamination accumulated excessively in the vicinity of the electron-emitting portion deteriorates the electron-emitting characteristics (Japanese Patent Laid-Open No. Hei 6-1994). This is considered to be due to the fact that oil coming from the evacuation system is decomposed and contaminated, and its shape, material, composition and the like cannot be controlled, thus deteriorating the characteristics.

【0017】以上の通り、安定で制御された電子放出特
性と効率の向上がなされれば、例えば、蛍光対を画像形
成部材とする画像形成装置においては、低電流で明る
く、高精細で高品位の画像形成装置、例えば、フラット
テレビが実現できる上に、更には、低電流化に伴い、画
像形成装置の駆動回路等も安価になるものと期待でき
る。
As described above, if stable and controlled electron emission characteristics and improved efficiency are achieved, for example, in an image forming apparatus using a fluorescent pair as an image forming member, low current, bright, high definition, and high quality are obtained. In addition to the realization of the image forming apparatus, for example, a flat television, it is expected that the drive circuit and the like of the image forming apparatus will be inexpensive as the current is reduced.

【0018】本発明は、以上の点に鑑み成された発明で
あって、主として、安定で制御された電子放出特性と電
子放出効率の高い電子放出素子、及び、それを用いた電
子源と画像表示装置等の画像形成装置の製造方法の提供
を目的とする。
The present invention has been made in view of the above points, and is mainly concerned with an electron-emitting device having stable and controlled electron emission characteristics and high electron emission efficiency, and an electron source and an image using the same. An object of the present invention is to provide a method for manufacturing an image forming apparatus such as a display device.

【0019】更に本発明は、上記電子放出特性の制御に
より、複数の電子放出素子間での該特性の均一化をも目
的とするものである。
Still another object of the present invention is to make the characteristics uniform among a plurality of electron-emitting devices by controlling the above-mentioned electron emission characteristics.

【0020】[0020]

【課題を解決するための手段】以上の目的を達成する本
発明は、対向する電極間に、電子放出部を含む導電性膜
を有する電子放出素子の製造方法において、炭素化合物
の存在する雰囲気下にて、電極間に形成された、電子放
出部を含む導電性膜に、印加電圧パルスの休止時間T
(秒)が該炭素化合物の分圧P(torr)に対し、T
>10-8/Pの関係を満たす電圧パルスを印加する工程
を有することを特徴とする電子放出素子の製造方法。
SUMMARY OF THE INVENTION The present invention, which achieves the above objects, is directed to a method of manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between opposing electrodes in an atmosphere in which a carbon compound is present. At the time, the pause time T of the applied voltage pulse is applied to the conductive film including the electron emission portion formed between the electrodes.
(Seconds) is T with respect to the partial pressure P (torr) of the carbon compound.
A method of applying a voltage pulse satisfying a relationship of> 10 −8 / P.

【0021】更に本発明は、電子放出素子を有し、入力
信号に応じて電子を放出する電子源の製造方法におい
て、前記電子放出素子が、上記の製造方法にて製造され
ることを特徴とする電子源の製造方法である。
According to a further aspect of the present invention, there is provided a method of manufacturing an electron source having an electron-emitting device and emitting electrons in response to an input signal, wherein the electron-emitting device is manufactured by the above manufacturing method. This is a method for manufacturing an electron source.

【0022】更に本発明は、電子源と画像形成部材とを
有し、入力信号に応じて画像を形成する画像形成装置の
製造方法において、前記電子源が、上記の製造方法にて
製造されることを特徴とする画像形成装置の製造方法で
ある。
Further, according to the present invention, in a method of manufacturing an image forming apparatus having an electron source and an image forming member and forming an image in response to an input signal, the electron source is manufactured by the above manufacturing method. A method for manufacturing an image forming apparatus.

【0023】以下に、本発明について更に詳述する。Hereinafter, the present invention will be described in more detail.

【0024】本発明は、活性化処理により、電子放出素
子の電子放出効率及び電子放出量の向上を図ることがで
きると共に、その活性化処理条件、電圧パルス印加条件
を制御することにより、一層の電子放出効率の向上と電
子放出量の向上とを図ることができるとの知見に基づく
発明である。
According to the present invention, it is possible to improve the electron emission efficiency and the electron emission amount of the electron-emitting device by the activation process, and to further control the activation process condition and the voltage pulse application condition, thereby further improving the electron emission efficiency. This is an invention based on the finding that the electron emission efficiency and the amount of electron emission can be improved.

【0025】ここで、上記活性化処理とは、炭素化合物
の存在する雰囲気下にて電子放出素子を駆動して、該素
子に、炭素あるいは炭素化合物を堆積させる処理工程の
ことである。
Here, the activation treatment is a treatment step of driving an electron-emitting device in an atmosphere in which a carbon compound is present to deposit carbon or a carbon compound on the device.

【0026】まず、一般に、真空中において、ある有機
物質を剛球分子(分子量M、半径d)と仮定した際、そ
の剛球分子が、ある物質の表面上を、その第一層をもっ
て完全に被覆するのに要する時間t(秒)は、t=1.
7×10-23 ×((MT’)1/2 /SPd2 )で表され
る。但し、Mは炭素化合物(有機物質)の分子量、Sは
炭素化合物(有機物質)の該導電性膜への温度T’にお
ける吸着確率、Pは炭素化合物(有機物質)の分圧(t
orr)、dは炭素化合物(有機物質)を剛球と仮定し
たときの半径を示す。
First, generally, when a certain organic substance is assumed to be a hard sphere molecule (molecular weight M, radius d) in a vacuum, the hard sphere molecule completely covers the surface of the certain substance with its first layer. The time t (second) required for the time t = 1.
It is expressed by 7 × 10 −23 × ((MT ′) 1/2 / SPd 2 ). Here, M is the molecular weight of the carbon compound (organic substance), S is the probability of adsorption of the carbon compound (organic substance) onto the conductive film at the temperature T ′, and P is the partial pressure (t) of the carbon compound (organic substance).
orr) and d indicate the radius when the carbon compound (organic substance) is assumed to be a hard sphere.

【0027】即ち、上記関係式から分かる通り、ある有
機物質分子が、ある物質表面上を被覆するのに要する時
間は、その有機物質の分圧Pに反比例する。
That is, as can be seen from the above relational expression, the time required for a certain organic substance molecule to coat a certain substance surface is inversely proportional to the partial pressure P of the organic substance.

【0028】仮に、上記素子駆動による活性化処理の過
程が、素子に印加される電圧パルスの休止時間(以下、
パルスOFF時間という)Tにおいて、素子基板表面上
に吸着した有機物質分子が、パルスON時間(パルス幅
に相当する)において分解してカーボン被膜を形成する
ものと考えれば、パルスOFF時間Tは、上記tよりも
大きいほうが有効である。
It is assumed that the process of the activation process by driving the element corresponds to the pause time of the voltage pulse applied to the element (hereinafter, referred to as a “pause time”).
At pulse T, the organic substance molecules adsorbed on the element substrate surface are decomposed during the pulse ON time (corresponding to the pulse width) to form a carbon film. A value larger than the above t is more effective.

【0029】ここで、図1に、活性化処理に際し、上記
パルスOFF時間を種々変化させた場合の放出電流I
e、素子電流If、及び電子放出効率の実験結果を示
す。尚、この際の印化電圧パルスは、波高値14Vの矩
形波(ON電圧が14V、OFF電圧が0V)を用い、
そのパルス幅は30マイクロ秒である。また、活性化処
理の雰囲気は、1×10-6torrの真空度において、
1×10-7torrの炭素化合物が存在しており、この
炭素化合物は、ロータリーポンプから発生されるオイル
バックによると考えられる。
FIG. 1 shows the emission current I when the pulse OFF time is variously changed during the activation process.
e shows the experimental results of the device current If, and the electron emission efficiency. In this case, the imprinting voltage pulse uses a rectangular wave having a peak value of 14 V (the ON voltage is 14 V and the OFF voltage is 0 V).
Its pulse width is 30 microseconds. Further, the atmosphere of the activation treatment is performed at a degree of vacuum of 1 × 10 −6 torr.
1 × 10 −7 torr of carbon compound is present, and this carbon compound is considered to be due to an oil bag generated from a rotary pump.

【0030】この図1から分かるように、上記パルスO
FF時間が長い方が、Ie及び効率は大きい。また、効
率については特に、上記パルスOFF時間が、ある時間
以上で(図1ではほぼ1秒以上で)最大の一定値が得ら
れる。
As can be seen from FIG. 1, the pulse O
The longer the FF time, the greater the Ie and efficiency. In addition, regarding the efficiency, a maximum constant value is obtained particularly when the pulse OFF time is longer than a certain time (about 1 second or longer in FIG. 1).

【0031】以上の通り、本発明者は、活性化処理にお
ける、パルスOFF時間の変化に伴う素子特性の変化に
関しての種々の実験データを基に、パルスOFF時間T
は、有機物質(炭素化合物)分圧Pの逆数のある倍数よ
りも大きい時に、活性化処理により、著しい、電子放出
素子の電子放出効率及び電子放出量の向上を図ることが
できることを見出し、特に、ロータリーポンプ等の真空
排気系からのオイルバックによる有機物質(炭素化合
物)を用いた活性化処理、または、アセトン等の後述す
る既知の有機物質(炭素化合物)を用いた活性化処理に
おいて、T>10-8/Pの条件を満たすことが、電子放
出素子の電子放出効率及び電子放出量の一層の向上を図
ることができるとの知見を得た。尚、炭素化合物の存在
する雰囲気下、電子放出部を含む導電性膜にパルス電圧
を印加することにより得行われる活性化処理において、
上記Tは該パルス電圧のパルスOFF時間(秒)、Pは
該炭素化合物の分圧(torr)を意味する。
As described above, the present inventor has determined that the pulse OFF time T based on various experimental data on the change in device characteristics due to the change in pulse OFF time in the activation process.
Has found that when the partial pressure P of the organic substance (carbon compound) is larger than a certain multiple of the reciprocal, the activation treatment can significantly improve the electron emission efficiency and the electron emission amount of the electron-emitting device. In an activation process using an organic substance (carbon compound) by an oil bag from a vacuum pumping system such as a rotary pump or an activation process using a known organic substance (carbon compound) such as acetone, which will be described later, T It has been found that satisfying the condition of> 10 -8 / P can further improve the electron emission efficiency and the electron emission amount of the electron-emitting device. In an activation treatment performed by applying a pulse voltage to the conductive film including the electron-emitting portion under an atmosphere in which a carbon compound is present,
T represents the pulse OFF time (second) of the pulse voltage, and P represents the partial pressure (torr) of the carbon compound.

【0032】また、図2には、T>10-8/Pの範囲に
おける、炭素化合物の分圧Pと電圧パルスのパルスOF
F時間Tとの関係を示す。
FIG. 2 shows the partial pressure P of the carbon compound and the pulse OF of the voltage pulse in the range of T> 10 −8 / P.
The relationship with the F time T is shown.

【0033】図2から分かるように、活性化処理の際の
炭素化合物の分圧Pが大きければ、大きなIe及び効率
を得るための上記パルスOFF時間Tは小さくでき、こ
のことは、活性化処理時間の短縮化につながる。
As can be seen from FIG. 2, if the partial pressure P of the carbon compound at the time of the activation process is large, the pulse OFF time T for obtaining a large Ie and efficiency can be shortened. This leads to a reduction in time.

【0034】以下に、本発明の好ましい実施態様につい
て詳述する。
Hereinafter, preferred embodiments of the present invention will be described in detail.

【0035】まず、本発明の電子放出素子の製造方法に
ついて、図3の(a)、(b)及び(c)を用いて説明
する。尚、図3は、該製造方法を工程順に示した素子断
面図である。
First, a method for manufacturing an electron-emitting device according to the present invention will be described with reference to FIGS. 3 (a), 3 (b) and 3 (c). FIG. 3 is an element cross-sectional view showing the manufacturing method in the order of steps.

【0036】本発明の電子放出素子の製造方法は、 (A)まず、基板上の一対の素子電極間に配置された導
電性膜に、フォーミング処理を行う工程を有する。
The method for manufacturing an electron-emitting device according to the present invention includes the following steps: (A) First, a forming process is performed on a conductive film disposed between a pair of device electrodes on a substrate.

【0037】1)基板1を、洗剤、純粋、及び有機溶剤
により充分に洗浄した後、真空蒸着法、スパッタ法等に
より、電極材料を堆積し、次いで、フォトグラフィー技
術により該基板1上に素子電極5及び6を形成する(図
3の(a))。
1) After sufficiently washing the substrate 1 with a detergent, pure and organic solvent, an electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, and then an element is formed on the substrate 1 by a photography technique. The electrodes 5 and 6 are formed (FIG. 3A).

【0038】2)素子電極5、6を設けた基板1に、有
機金属溶液を塗布して放置することにより有機金属薄膜
を形成する。この後、有機金属薄膜を加熱焼成処理し、
更に、リフトオフ、エッチング等によりパターニング
し、導電性膜2を形成する(図3の(b))。尚、ここ
では、有機金属溶液の塗布法により説明したが、これに
限られるものではなく、真空蒸着法、スパッタ法、化学
的気相堆積法、分散塗布法、ディッピング法、スピンナ
ー法等によって形成される場合もある。
2) An organic metal solution is applied to the substrate 1 on which the device electrodes 5 and 6 are provided and left to form an organic metal thin film. After that, the organic metal thin film is heated and baked,
Further, the conductive film 2 is formed by patterning by lift-off, etching or the like (FIG. 3B). In addition, here, the explanation has been made by the application method of the organic metal solution, but the present invention is not limited to this, and is formed by a vacuum evaporation method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. It may be done.

【0039】3)次に、フォーミング処理を行う。3) Next, a forming process is performed.

【0040】このフォーミング処理は、導電性膜2を局
所的に破壊、変形もしくは変質せしめることにより、該
導電性膜2に構造の変化した部位を形成するための工程
であり、例えば、素子電極5及び6間に、不図示の電源
により通電して、導電性膜2の部位に構造の変化した電
子放出部3を形成する通電フォーミング処理である(図
3の(c))。このように、通電フォーミングにより導
電性膜2を局所的に破壊、変形もしくは変質せしめ、構
造の変化した部位を電子放出部と呼ぶ。
The forming process is a process for forming a portion of the conductive film 2 having a changed structure by locally destroying, deforming, or altering the conductive film 2. Between the steps 6 and 6, there is an energization forming process in which an electric power is supplied from a power supply (not shown) to form the electron-emitting portion 3 having a changed structure in the conductive film 2 (FIG. 3 (c)). As described above, a portion where the conductive film 2 is locally broken, deformed or deteriorated by the energization forming and the structure is changed is called an electron emission portion.

【0041】このフォーミング処理以降の電気的処理
は、図4に示すような測定評価装置内で行うことができ
る。以下にこの測定評価装置について説明する。
The electrical processing after the forming processing can be performed in a measurement and evaluation apparatus as shown in FIG. Hereinafter, the measurement and evaluation apparatus will be described.

【0042】図4において、31は素子に電圧を印加す
るための電源、30は素子電極間の導電性膜に流れる素
子電流Ifを測定するための電流計、34は素子の電子
放出部より放出される放出電流Ieを捕捉するためのア
ノード電極、33はアノード電極34に電圧を印加する
ための高圧電源、32は素子の電子放出部より放出され
る放出電流Ieを測定するための電流計、35は真空装
置、36は排気ポンプである。尚、排気ポンプ36は、
ターボポンプ、ロータリーポンンプからなる通常の高真
空装置系と、更には、イオンポンプなどからなる超高真
空装置系とからなる。
In FIG. 4, 31 is a power supply for applying a voltage to the device, 30 is an ammeter for measuring a device current If flowing through a conductive film between device electrodes, and 34 is an electron emission portion of the device. An anode electrode for capturing the emission current Ie to be emitted; 33, a high-voltage power supply for applying a voltage to the anode electrode 34; 32, an ammeter for measuring the emission current Ie emitted from the electron emission portion of the device; 35 is a vacuum device, and 36 is an exhaust pump. In addition, the exhaust pump 36
It consists of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra high vacuum device system including an ion pump and the like.

【0043】また、真空装置35内には、製造工程段階
での上記電気的処理が施される素子、あるいは特性の評
価が行われる電子放出素子が配置されるが、同図におい
て、1は基体、5及び6は素子電極、4は電子放出部を
含む導電性膜、3は電子放出部を示す。
In the vacuum device 35, an element to be subjected to the above-described electrical treatment in a manufacturing process or an electron-emitting element to be evaluated for its characteristics is arranged. Reference numerals 5 and 6 denote device electrodes, 4 denotes a conductive film including an electron-emitting portion, and 3 denotes an electron-emitting portion.

【0044】また、真空装置35には、不図示の真空計
等の機器が具備されており、所望の真空下にて素子の測
定評価を行えるようになっている。
The vacuum device 35 is equipped with a device such as a vacuum gauge (not shown) so that the device can be measured and evaluated under a desired vacuum.

【0045】また、真空装置全体あるいは素子基板は、
不図示のヒーターにより200℃まで加熱できる。
The entire vacuum apparatus or the element substrate is
It can be heated to 200 ° C. by a heater (not shown).

【0046】尚、アノード電極の電圧は、1kV〜10
kV、アノード電極と素子との距離Hは、2mm〜8m
mの範囲で測定される。
The voltage of the anode electrode ranges from 1 kV to 10 kV.
kV, the distance H between the anode electrode and the element is 2 mm to 8 m
It is measured in the range of m.

【0047】さて、上記フォーミング処理は、パルス波
高値を定電圧のパルスを印加する場合とパルス波高値を
増加させながら電圧パルスを印加する場合とがあり、こ
の通電フォーミングの電圧波形の例を図5の(a)、
(b)に示す。
In the above-mentioned forming process, there are a case where a pulse with a constant pulse height is applied and a case where a voltage pulse is applied while increasing the pulse height, and an example of a voltage waveform of the energization forming is shown in FIG. 5 (a),
It is shown in (b).

【0048】電圧波形は、特に、パルス波形が好まし
く、図5の(a)が、パルス波高値を定電圧としたパル
スを連続的に印加する場合の例を示し、図5の(b)
が、パルス波高値を増加させながら電圧パルスを印加す
る場合の例を示している。
The voltage waveform is particularly preferably a pulse waveform. FIG. 5A shows an example in which a pulse having a pulse peak value of a constant voltage is applied continuously, and FIG.
Shows an example in which a voltage pulse is applied while increasing the pulse peak value.

【0049】まず、パルス波高値を定電圧とした場合
(図5の(a))について説明する。
First, the case where the pulse peak value is a constant voltage (FIG. 5A) will be described.

【0050】図5の(a)において、T1、T2はそれ
ぞれ電圧波形のパルス幅とパルス間隔であり、T1を1
マイクロ秒〜10ミリ秒、T2を10マイクロ秒〜10
0ミリ秒とし、三角波の波高値(通電フォーミング時の
ピーク電圧)は、作成する電子放出素子の形態に応じて
適宜選択し、適当な真空度、例えば、10-5torr程
度の真空雰囲気下で数秒から数十分印加する。尚、前記
素子電極間に印加するパルス波形は、三角波に限られる
ものではなく、矩形波等、所望の波形を用いても良い。
In FIG. 5A, T1 and T2 are the pulse width and pulse interval of the voltage waveform, respectively, and T1 is 1
Microsecond to 10 milliseconds, T2 is 10 microsecond to 10
And 0 ms, peak value of the triangular wave (the peak voltage for the energization forming) is appropriately selected depending on the form of the electron-emitting device to create a suitable vacuum degree, for example, under a vacuum atmosphere of about 10 -5 torr Apply for a few seconds to tens of minutes. The pulse waveform applied between the device electrodes is not limited to a triangular wave, and a desired waveform such as a rectangular wave may be used.

【0051】次に、パルス波高値を増加させながら電圧
パルスを印加する場合(図5の(b))について説明す
る。
Next, a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 5B) will be described.

【0052】図5の(b)において、T1、T2は前述
の図5の(a)と同様であるが、三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば、0.1Vス
テップ程度づつ増加させ、適当な真空雰囲気下で印加す
る。
In FIG. 5B, T1 and T2 are the same as those in FIG. 5A, but the peak value of the triangular wave (peak voltage during energization forming) is, for example, about 0.1 V steps. It is applied in an appropriate vacuum atmosphere.

【0053】尚、この場合の通電フォーミング処理の終
了は、パルス間隔T2中に、導電性膜4を局所的に破
壊、変形しない程度の電圧、例えば、0.1V程度の電
圧で、上記素子電流Ifを測定し、抵抗値を求めて、例
えば、1Mオーム以上の抵抗を示した時に通電フォーミ
ングを終了とする。
In this case, the energization forming process is terminated at a voltage that does not cause local destruction or deformation of the conductive film 4 during the pulse interval T2, for example, at a voltage of about 0.1 V. If is measured, and the resistance value is obtained. When, for example, a resistance of 1 M ohm or more is indicated, the energization forming is terminated.

【0054】(B)更に、活性化処理を行う工程を有す
る。
(B) The method further includes a step of performing an activation process.

【0055】4)前述の通りフォーミング処理を行った
素子に対し、活性化処理を行うが、この活性化処理は、
所望の真空度で、通電フォーミング同様に、波高値を定
電圧としたパルスの印加を繰り返す処理工程であり、か
かる処理工程により、真空中に存在する有機物質から、
炭素あるいは炭素化合物が、上記素子に堆積して、素子
電流If及び放出電流Ieが著しく変化する。
4) An activation process is performed on the element on which the forming process has been performed as described above.
At a desired degree of vacuum, as in the energization forming, it is a process step of repeating the application of a pulse with a peak value of a constant voltage.By such a process step, from an organic substance existing in a vacuum,
Carbon or a carbon compound is deposited on the device, and the device current If and the emission current Ie change significantly.

【0056】ここで、前述した炭素あるいは炭素化合物
とは、TEM、ラマン等の結果から、グラファイト(但
し、単結晶及び多結晶の双方を含む)、非晶質カーボン
(但し、非晶質カーボンと多結晶グラファイトとの混合
物も含む)等であり、その堆積物の膜厚は、好ましく
は、500オングストローム以下であり、より好ましく
は、300オングストローム以下である。
Here, the above-mentioned carbon or carbon compound refers to graphite (including both single crystal and polycrystal), amorphous carbon (including amorphous carbon) from the results of TEM, Raman, and the like. And the thickness of the deposit is preferably 500 Å or less, more preferably 300 Å or less.

【0057】本発明の製造方法における上記活性化処理
は、以上の工程により、電極間に形成された、電子放出
部を含む導電性膜に、炭素化合物の存在する雰囲気下に
て、印加電圧パルスのパルスOFF時間T(秒)が該炭
素化合物の分圧P(torr)に対し、T>10-8/P
の関係を満たす電圧パルスを印加する工程を有すること
を特徴とする。
The above activation treatment in the manufacturing method of the present invention comprises the steps of: applying an applied voltage pulse to the conductive film including the electron-emitting portion formed between the electrodes in the above-described process under an atmosphere containing a carbon compound. Is longer than the partial pressure P (torr) of the carbon compound, T> 10 -8 / P
A step of applying a voltage pulse satisfying the following relationship:

【0058】以下で、本発明を特徴付ける上記活性化処
理について詳述する。
In the following, the activation process characterizing the present invention will be described in detail.

【0059】本発明の製造方法においては、上記フォー
ミング処理後の素子を、例えば、有機物質の存在する雰
囲気下に配置し、図6に示すような、ONとOFFの繰
り返しからなり、しかも、雰囲気中の有機物質分圧Pに
応じて、上記T>10-8/Pの関係を満たすパルスOF
F時間Tを有するパルス電圧を上記素子の導電性膜に印
加する。尚、パルス波形としては、矩形波、台形波、三
角波、正弦波等が挙げられる。
In the manufacturing method of the present invention, the element after the above-mentioned forming treatment is placed, for example, in an atmosphere in which an organic substance is present, and is repeatedly turned ON and OFF as shown in FIG. The pulse OF satisfying the relationship of T> 10 −8 / P according to the partial pressure P of the organic substance in the inside
A pulse voltage having an F time T is applied to the conductive film of the device. The pulse waveform includes a rectangular wave, trapezoidal wave, triangular wave, sine wave and the like.

【0060】更に、上記印加電圧パルスのON状態の電
圧(パルスON電圧)は、電圧制御型負性抵抗特性領域
以上の電圧であることが好ましく、特に、8V以上であ
ることが好ましい。また、パルスOFF電圧としては、
2V以下、好ましくは0Vとする。
Further, the voltage in the ON state of the applied voltage pulse (pulse ON voltage) is preferably a voltage equal to or higher than the voltage control type negative resistance characteristic region, and particularly preferably 8 V or higher. In addition, as the pulse OFF voltage,
2 V or less, preferably 0 V.

【0061】即ち、図7に、活性化処理が、フォーミン
グ処理電圧に比べて、十分に高いパルス電圧を印加して
行われる場合(高抵抗活性化処理)と、フォーミング処
理電圧に比べて、十分に低いパルス電圧を印加して行わ
れる場合(低抵抗活性化処理)の素子電流Ifと放出電
流Ieの時間変化を示す。尚、上記高抵抗活性化処理及
び低抵抗活性化処理は、後述する電圧制御型負性抵抗を
示す開始電圧(VP)をほぼ境界として分類される。
That is, FIG. 7 shows that the activation process is performed by applying a pulse voltage that is sufficiently higher than the forming process voltage (high resistance activation process), and that the activation process is performed more sufficiently than the forming process voltage. 5 shows a time change of the device current If and the emission current Ie when a low pulse voltage is applied (low resistance activation processing). The high-resistance activation process and the low-resistance activation process are classified with a start voltage (VP) indicating a voltage-controlled negative resistance described later as a boundary.

【0062】図7から明らかなように、高抵抗活性化処
理では、低抵抗活性化処理に比べ、Ifの増加傾向は小
さく、Ieの増加傾向は大きい。また、低抵抗活性化処
理では、高抵抗活性化処理に比べ、Ifの増加傾向は著
しく大きいが、Ieがほとんど増加していない。
As is clear from FIG. 7, the tendency of increase of If is smaller and the tendency of increase of Ie is larger in the high resistance activation processing than in the low resistance activation processing. Further, in the low resistance activation processing, the increase tendency of If is remarkably large as compared with the high resistance activation processing, but Ie hardly increases.

【0063】以上のように、上記活性化処理は、高抵抗
活性化処理が好ましく、上記印加電圧パルスのON電圧
は、電圧制御型負性抵抗特性領域以上の電圧であること
が好ましい。
As described above, the activation process is preferably a high resistance activation process, and the ON voltage of the applied voltage pulse is preferably a voltage higher than the voltage control type negative resistance characteristic region.

【0064】また、図8には、上記高抵抗活性化処理し
た場合(図8の(a))及び低抵抗活性化処理した場合
(図8の(b))の各素子の形態変化を観察した模式図
(断面図)を示す。尚、観察は、FESEM、TEM等
により行われる。
FIG. 8 shows the morphological change of each element in the case where the above-described high resistance activation processing was performed (FIG. 8A) and the case where the low resistance activation processing was performed (FIG. 8B). A schematic diagram (cross-sectional view) is shown. In addition, observation is performed by FESEM, TEM, or the like.

【0065】まず、高抵抗活性化処理(図8の(a))
では、前述の炭素あるいは炭素化合物(図8の61)は
主に、導電性膜4の構造の変化した部位3の一部と、該
部位3の一部から導電性膜4上に、素子電極5及び6の
うちの主として高電位側の素子電極5に向けて堆積して
いる。更にこれを高倍率で観察すると、該部位3の微粒
子の周囲及び周辺にも堆積している。また、素子電極間
距離によっては素子電極上にも堆積する場合もある。
First, a high resistance activation process (FIG. 8A)
Then, the above-mentioned carbon or carbon compound (61 in FIG. 8) mainly includes a part of the part 3 where the structure of the conductive film 4 has changed, and a part of the part 3 5 and 6 are deposited mainly toward the device electrode 5 on the high potential side. Furthermore, when this is observed at a high magnification, the fine particles at the portion 3 are also deposited around and around the fine particles. Also, depending on the distance between the device electrodes, there is also a case where the film is deposited on the device electrodes.

【0066】一方、低抵抗活性化処理(図8の(b))
では、前述の炭素あるいは炭素化合物は主に、導電性膜
4の構造の変化した部位3に堆積している。更にこれを
高倍率で観察すると、やはり、該部位3の微粒子の周囲
及び周辺にも堆積している。
On the other hand, low resistance activation processing (FIG. 8B)
In this case, the above-mentioned carbon or carbon compound is mainly deposited on the portion 3 of the conductive film 4 where the structure has changed. Furthermore, when this is observed at a high magnification, it is also found that the fine particles at the portion 3 are deposited around and around the fine particles.

【0067】また、上記活性化処理の際の雰囲気と真空
度について以下に説明する。
The atmosphere and the degree of vacuum during the activation process will be described below.

【0068】まず、活性化処理時の雰囲気は、有機物質
の存在雰囲気下に設定されるが、該有機物質について
は、真空排気系に起因するポンプオイルのオイルバック
からくる炭化水素重合体や、あるいは、従来公知の有機
材料をその分圧を制御して用いることができ、例えば、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類、さらに、これらの有機材料の誘導体が挙げら
れる。
First, the atmosphere at the time of the activation treatment is set in an atmosphere in which an organic substance is present. For the organic substance, a hydrocarbon polymer coming from an oil bag of a pump oil caused by an evacuation system, Alternatively, a conventionally known organic material can be used by controlling its partial pressure, for example,
Organic acids such as alkane, alkene, alkyne aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, sulfonic acids, etc., and derivatives of these organic materials No.

【0069】具体的には、メタン、エタン、エチレン、
アセチレン、プロピレン、ブタジエン、n−ヘキサン、
1−ヘキセン、n−オクタン、n−デカン、n−ドデカ
ン、ベンゼン、ニトロベンゼン、トルエン、o−キシレ
ン、ベンゾニトリル、クロロエチレン、トリクロロエチ
レン、メタノール、エタノール、イソプロピルアルコー
ル、エチレングリコール、グリセリン、ホルムアルデヒ
ド、アセトアルデヒド、プロパナール、アセトン、エチ
ルメチルケトン、ジエチルケトン、メチルアミン、エチ
ルアミン、エチレンジアミン、フェノール、蟻酸、酢
酸、プロピオン酸等が好ましい例として挙げられる。
Specifically, methane, ethane, ethylene,
Acetylene, propylene, butadiene, n-hexane,
1-hexene, n-octane, n-decane, n-dodecane, benzene, nitrobenzene, toluene, o-xylene, benzonitrile, chloroethylene, trichloroethylene, methanol, ethanol, isopropyl alcohol, ethylene glycol, glycerin, formaldehyde, acetaldehyde, Preferred examples include propanal, acetone, ethyl methyl ketone, diethyl ketone, methylamine, ethylamine, ethylenediamine, phenol, formic acid, acetic acid, and propionic acid.

【0070】上記有機物質の存在下での活性化処理は、
好ましくは、活性化処理する素子をオイル成分を含まな
い真空雰囲気中に保持し、その後、上述のような有機材
料を気体として導入して行われ、更には、有機材料の導
入分圧としては、その化合物の基板における吸着滞在時
間等によって適当な条件範囲が存在するが、10-2to
rr〜10-7torrに設定されるのが好ましい。ま
た、活性化処理時の真空度は、10-2torr〜10-7
torrにおいて設定可能であり、活性化に適した有機
化合物分圧に強く依存する。
The activation treatment in the presence of the above-mentioned organic substance comprises:
Preferably, the element to be subjected to the activation treatment is held in a vacuum atmosphere containing no oil component, and thereafter, the above-described organic material is introduced as a gas, which is further performed. There is an appropriate condition range depending on the adsorption residence time of the compound on the substrate, etc., but 10 −2 to
It is preferably set to rr to 10 -7 torr. The degree of vacuum at the time of the activation treatment is 10 −2 torr to 10 −7 torr.
It can be set at torr and strongly depends on the organic compound partial pressure suitable for activation.

【0071】以上のように作成された電子放出素子は、
好ましくは、前記通電フォーミング処理あるいは前記活
性化処理での真空度より高い真空度の真空雰囲気にて動
作駆動され、より好ましくは、80〜150℃にて加熱
後、このより高い真空度の真空雰囲気下で動作駆動され
る。尚、前記通電フォーミング処理あるいは前記活性化
処理での真空度より高い真空度の真空雰囲気とは、例え
ば、約10-6torr以上の真空度であり、より好まし
くは、前記炭素及び炭素化合物が新たにほぼ堆積しない
ような超高真空系である。このような超高真空系におい
ては、これ以上の炭素及び炭素化合物の堆積を抑制する
ことが可能であり、よって、素子電流If、放出電流I
eは安定する。
The electron-emitting device manufactured as described above is
Preferably, it is operated and driven in a vacuum atmosphere having a higher vacuum degree than the energization forming processing or the activation processing, and more preferably, after heating at 80 to 150 ° C., the vacuum atmosphere having the higher vacuum degree Operated below. Note that the vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the energization forming process or the activation process is, for example, a degree of vacuum of about 10 −6 torr or more, and more preferably, the carbon and the carbon compound are fresh. An ultra-high vacuum system that hardly accumulates on In such an ultra-high vacuum system, it is possible to suppress further deposition of carbon and carbon compounds, and therefore, the device current If and the emission current I
e is stable.

【0072】次に、以上の本発明の製造方法にて作成さ
れる電子放出素子の基本特性について、図9を用いて説
明する。
Next, basic characteristics of the electron-emitting device manufactured by the above-described manufacturing method of the present invention will be described with reference to FIG.

【0073】図9は、前述の図4に示した測定評価装置
により測定された、放出電流Ie及び素子電流Ifと、
素子電圧Vfの関係の典型的な例を示したものである。
尚、図9は、放出電流Ieは素子電流Ifに比べて著し
く小さいので、任意単位で示されている。
FIG. 9 shows the emission current Ie and the device current If measured by the measurement and evaluation device shown in FIG.
5 shows a typical example of the relationship between element voltages Vf.
FIG. 9 shows the emission current Ie in arbitrary units because the emission current Ie is significantly smaller than the element current If.

【0074】図9からも明らかなように、本発明の製造
方法にて作成される電子放出素子は、放出電流Ieに対
する三つの特徴的な性質を有する。
As is clear from FIG. 9, the electron-emitting device manufactured by the manufacturing method of the present invention has three characteristic properties with respect to the emission current Ie.

【0075】まず第一に、本素子はある電圧(閾値電圧
と呼ぶ、図9中のVth)以上の素子電圧を印加すると
急激に放出電流Ieが増加し、一方、閾値電圧Vth以
下では放出電流Ieがほとんど検出されない。すなわ
ち、放出電流Ieに対する明確な閾値電圧Vthを持っ
た非線形素子である。
First, the emission current Ie of the present device rapidly increases when a device voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 9) is applied. Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0076】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0077】第三に、アノード電極34に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。す
なわち、アノード電極34に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
Thirdly, the amount of charge discharged to the anode electrode 34 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 34 can be controlled by the time during which the device voltage Vf is applied.

【0078】尚、図9に示される通り、素子電流If
は、素子電圧Vfに対して単調増加する特性(MI特性
と呼ぶ)(図9の実線)と、電圧制御型負性抵抗特性
(VCNR特性と呼ぶ)(図9の破線)を示す両場合が
あるが、これら素子電流の特性は、その製法及び真空装
置内の真空雰囲気条件等に依存する。本発明において、
より好ましい態様は、上記MI特性を示す態様である。
As shown in FIG. 9, the element current If
In both cases, there are a characteristic that monotonically increases with respect to the element voltage Vf (referred to as MI characteristic) (solid line in FIG. 9) and a voltage-controlled negative resistance characteristic (referred to as VCNR characteristic) (dashed line in FIG. 9). However, the characteristics of these device currents depend on the manufacturing method, vacuum atmosphere conditions in a vacuum device, and the like. In the present invention,
A more preferred embodiment is an embodiment exhibiting the MI characteristic.

【0079】以上のように作成される電子放出素子は、
基本的には、以下に述べるような構成を有し、平面型表
面伝導型電子放出素子と垂直型表面伝導型電子放出素子
の二つに大別される。
The electron-emitting device manufactured as described above
Basically, it has a configuration as described below, and is roughly classified into two types: a flat surface conduction electron-emitting device and a vertical surface conduction electron-emitting device.

【0080】まず、平面型表面伝導型電子放出素子につ
いて説明する。
First, the plane type surface conduction electron-emitting device will be described.

【0081】図10の(a)及び(b)はそれぞれ、平
面型表面伝導型電子放出素子の基本構成を示す模式的平
面図及び断面図である。図10において、1は基板、5
及び6は素子電極、4は導電性膜、3は電子放出部を示
す。
FIGS. 10A and 10B are a schematic plan view and a cross-sectional view, respectively, showing the basic structure of a planar surface conduction electron-emitting device. In FIG. 10, 1 is a substrate, 5
Reference numerals 6 and 6 denote device electrodes, 4 denotes a conductive film, and 3 denotes an electron-emitting portion.

【0082】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等により形成したSiO2 を積層したガ
ラス基板等及びアルミナ等のセラミックス等が挙げられ
る。
Examples of the substrate 1 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on a blue plate glass by sputtering or the like, and ceramics such as alumina. No.

【0083】対向する素子電極5、6の材料としては、
一般的な導体材料が用いられ、例えば、Ni、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd等の金
属、或は合金、及びPd、Ag、Au、RuO2 、Pd
- Ag等の金属或は金属酸化物、ガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
The material of the opposing device electrodes 5 and 6 is as follows.
A general conductor material is used, for example, Ni, Cr, A
metals or alloys such as u, Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd
-It is appropriately selected from a printed conductor made of a metal such as Ag or a metal oxide, glass, or the like, a transparent conductor such as In 2 O 3 —SnO 2, or a semiconductor conductor material such as polysilicon.

【0084】素子電極間隔L1、素子電極長さW1、導
電性膜4の形状等は、かかる電子放出素子の応用形態等
により適宜設計されるが、素子電極間隔L1は、好まし
くは、数百オングストロームより数百マイクロメートル
であり、より好ましくは、素子電極間に印加する電圧と
電子放出し得る電界強度等により、数マイクロメートル
より数十マイクロメートルである。
The element electrode interval L1, the element electrode length W1, the shape of the conductive film 4 and the like are appropriately designed according to the application form of the electron-emitting device. The element electrode interval L1 is preferably several hundred angstroms. It is several hundred micrometers, more preferably several micrometers to several tens micrometers due to the voltage applied between the device electrodes and the electric field strength capable of emitting electrons.

【0085】尚、導電性膜4と素子電極5、6の積層順
序は、図10に示される態様に限られず、基板1上に、
導電性膜4、対向する素子電極5、6の順に積層構成し
ても良い。
The order of lamination of the conductive film 4 and the device electrodes 5 and 6 is not limited to the mode shown in FIG.
The conductive film 4 and the opposing device electrodes 5 and 6 may be stacked in this order.

【0086】導電性膜4は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜が特に好まし
く、その膜厚は、素子電極5、6へのステップカバレー
ジ、素子電極5、6間の抵抗値、及び前述した通電フォ
ーミング条件等によって適宜設定され、好ましくは、数
オングストロームより数千オングストロームで、特に好
ましくは、10オングストローム〜500オングストロ
ームであって、その抵抗値は、103 〜107 オーム/
□のシート抵抗値である。
In order to obtain good electron emission characteristics, the conductive film 4 is particularly preferably a fine particle film composed of fine particles. The thickness of the conductive film 4 depends on the step coverage on the device electrodes 5 and 6, the device electrodes 5 and 6. The resistance value is appropriately set depending on the resistance value between 6 and the above-described energization forming conditions and the like, preferably from several Angstroms to several thousand Angstroms, particularly preferably from 10 Angstroms to 500 Angstroms, and the resistance value is from 10 3 to 500 Angstroms. 10 7 ohms /
□ is the sheet resistance value.

【0087】また、導電性膜4を構成する材料は、P
d、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pb等の金属、PdO、S
nO2 、In23 、PbO、Sb23 等の酸化物、
HfB2 、ZrB2 、LaB6 、CeB6 、YB4 、G
dB4 等の硼化物、TiC、ZrC、HfC、TaC、
SiC、WC等の炭化物、TiN、ZrN、HfN等の
窒化物、Si、Ge等の半導体、カーボン等が挙げられ
る。
The material constituting the conductive film 4 is P
d, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, metal such as Zn, Sn, Ta, W, Pb, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 ,
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
borides such as dB 4 , TiC, ZrC, HfC, TaC,
Carbides such as SiC and WC; nitrides such as TiN, ZrN, and HfN; semiconductors such as Si and Ge; and carbon.

【0088】尚、ここで述べる微粒子膜とは、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数オングストロームより
数千オングストローム、好ましくは、10オングストロ
ーム〜200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other ( (Including islands), and the particle size of the fine particles is from several Angstroms to several thousand Angstroms, preferably 10 Angstroms to 200 Angstroms.

【0089】電子放出部3は、例えば、導電性膜4の一
部に形成された高抵抗の亀裂であり、導電性膜4の膜
厚、膜質、材料及び前述した通電フォーミング等の製法
に依存して形成される。また、数オングストロームより
数百オングストロームの粒径の導電性微粒子を有するこ
ともある。この導電性微粒子は、導電性膜4を構成する
材料の元素の一部、あるいは該元素の全てを含むもので
ある。また、電子放出部3及びその近傍の導電性膜4に
は、炭素あるいは炭素化合物を有する。
The electron-emitting portion 3 is, for example, a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness, film quality and material of the conductive film 4 and the manufacturing method such as the above-described energization forming. Formed. Further, the conductive fine particles may have a particle diameter of several Å to several hundred Å. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The electron emitting portion 3 and the conductive film 4 in the vicinity of the electron emitting portion 3 contain carbon or a carbon compound.

【0090】次に、前記垂直型表面伝導型電子放出素子
について説明する。
Next, the vertical surface conduction electron-emitting device will be described.

【0091】図11は、垂直型表面伝導型電子放出素子
の基本的な構成を示す模式的図面であり、図10と同一
の符号を付した部材は、図10のものと同様である。
FIG. 11 is a schematic diagram showing the basic structure of a vertical surface conduction electron-emitting device. Members denoted by the same reference numerals as those in FIG. 10 are the same as those in FIG.

【0092】基板1、素子電極5及び6、導電性膜4、
電子放出部3は、前述した平面型表面伝導型電子放出素
子と同様の材料にて構成されたものであるが、段差形成
部21は、真空蒸着法、印刷法、スパッタ法などで形成
されたSiO2 などの絶縁性材料で構成され、段差形成
部21の膜厚が、先に述べた平面型表面伝導型電子放出
素子の素子電極間隔L1に対応し、数百オングストロー
ムから数十マイクロメートルであり、該段差形成部の製
法、及び素子電極間に印加する電圧と電子放出し得る電
界強度により適宜設定されるが、好ましくは、数百オン
グストロームから数マイクロメートルとされる。
The substrate 1, the device electrodes 5 and 6, the conductive film 4,
The electron-emitting portion 3 is made of the same material as the above-mentioned flat surface-conduction type electron-emitting device, but the step forming portion 21 is formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The step-forming portion 21 is formed of an insulating material such as SiO 2, and has a film thickness of several hundred angstroms to several tens of micrometers corresponding to the device electrode interval L1 of the above-described flat surface conduction electron-emitting device. Yes, it is appropriately set according to the manufacturing method of the step forming portion, the voltage applied between the device electrodes, and the electric field strength capable of emitting electrons, but is preferably several hundred angstroms to several micrometers.

【0093】導電性膜4は、素子電極5及び6と段差形
成部21の作成後に形成されるために、素子電極5及び
6の上に積層される。なお、電子放出部3は、図11に
おいては、段差形成部21に直線状に示されているが、
作成条件及び前述の通電フォーミング条件などに依存し
て、その形状及び位置共にこれに限るものではない。
Since the conductive film 4 is formed after the device electrodes 5 and 6 and the step forming portion 21 are formed, the conductive film 4 is laminated on the device electrodes 5 and 6. Although the electron-emitting portion 3 is shown in a straight line in the step forming portion 21 in FIG.
The shape and position are not limited to these depending on the preparation conditions and the above-described energization forming conditions.

【0094】以上のような本発明の製造方法にて作成さ
れる電子放出素子は、前述の三つの特徴的性質を有する
ので、入力信号に応じて、電子放出特性が、複数の電子
放出素子を配置した電子源及び画像形成装置等において
も容易に制御できることとなり、多方面への応用ができ
る。
The electron-emitting device manufactured by the above-described manufacturing method of the present invention has the above-mentioned three characteristic properties. Therefore, the electron-emitting device has a plurality of electron-emitting devices in accordance with an input signal. It is possible to easily control the arranged electron source, the image forming apparatus, and the like, so that the invention can be applied to various fields.

【0095】次に、本発明の製造方法にて作成される電
子放出素子を用いた電子源及び画像形成装置の基本的な
構成について述べる。
Next, the basic structure of an electron source and an image forming apparatus using the electron-emitting devices produced by the manufacturing method of the present invention will be described.

【0096】本発明の製造方法により作成される電子放
出素子を、好ましくは複数個、基板上に配列して、電子
源及び画像形成装置が構成される。上記基板上での電子
放出素子の配列方式は、例えば、従来例で述べた、多数
の表面伝導型電子放出素子を並列に配置し、個々の素子
の両端を配線にて結線した、電子放出素子の行を多数配
列し(行方向と呼ぶ)、この配線と直交する方向に(列
方向と呼ぶ)、該電子源の上方の空間に設置された制御
電極(グリッドと呼ぶ)により電子を制御駆動する配列
法、及びつぎに述べるm本のX方向配線の上にn本のY
方向配線を、層間絶縁層を介して、設置し表面伝導型電
子放出素子の一対の素子電極にそれぞれ、X方向配線、
Y方向配線を接続した配列法があげられる。これを単純
マトリクス配置と以下呼ぶ。
An electron source and an image forming apparatus are preferably constructed by arranging a plurality of electron-emitting devices formed by the manufacturing method of the present invention on a substrate. The method of arranging the electron-emitting devices on the substrate is, for example, an electron-emitting device in which a large number of surface conduction electron-emitting devices are arranged in parallel and both ends of each device are connected by wiring as described in the conventional example. Are arrayed (referred to as a row direction), and electrons are controlled and driven by a control electrode (referred to as a grid) provided in a space above the electron source in a direction perpendicular to the wiring (referred to as a column direction). And n Y wires on m X wirings to be described below.
The directional wiring is provided via an interlayer insulating layer, and the X-directional wiring is provided on a pair of device electrodes of the surface conduction electron-emitting device, respectively.
An arrangement method in which Y-direction wirings are connected is exemplified. This is hereinafter referred to as a simple matrix arrangement.

【0097】まず、単純マトリクスについて詳述する。First, the simple matrix will be described in detail.

【0098】本発明にかかわる電子放出素子の前述した
3つの基本的特性の特徴によれば、単純マトリクス配置
された表面伝導型電子放出素子においても、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御される。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子に、上記パルス状電圧を
適宜印加すれれば、入力信号に応じて、表面伝導型電子
放出素子を選択し、その電子放出量が、制御できること
となる。
According to the above-mentioned three basic characteristics of the electron-emitting device according to the present invention, even in the surface-conduction electron-emitting device arranged in a simple matrix, the electrons emitted from the surface-conduction electron-emitting device are: Above the threshold voltage, it is controlled by the peak value and width of the pulse voltage applied between the opposing element electrodes. On the other hand, below the threshold voltage, almost no emission occurs. According to this characteristic, even when a large number of electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each device, a surface conduction electron-emitting device is selected according to an input signal, The electron emission amount can be controlled.

【0099】以下この原理に基づき構成した電子源基板
の構成について、図12を用いて説明する。尚、図12
において、71は複数の表面伝導型電子放出素子が配列
された基板(以下、電子源基板という)、72はX方向
配線、73はY方向配線、74は表面伝導型電子放出素
子、75は結線である。尚、表面伝導型電子放出素子7
4は、前述した平面型あるいは垂直型のどちらであって
も良い。
Hereinafter, the structure of the electron source substrate formed based on this principle will be described with reference to FIG. FIG.
In the figure, 71 is a substrate on which a plurality of surface conduction electron-emitting devices are arranged (hereinafter, referred to as an electron source substrate), 72 is an X-direction wiring, 73 is a Y-direction wiring, 74 is a surface conduction electron-emitting device, and 75 is a connection It is. The surface conduction electron-emitting device 7
4 may be either the above-mentioned flat type or vertical type.

【0100】図12において、電子源基板71は、前述
したガラス基板等であり、用途に応じて設置される表面
伝導型電子放出素子の個数及び個々の素子の設計上の形
状が、適宜設定される。
In FIG. 12, the electron source substrate 71 is the above-mentioned glass substrate or the like, and the number of surface conduction electron-emitting devices to be installed and the design shape of each device are appropriately set according to the application. You.

【0101】m本のX方向配線72は、DX1、DX
2、..、DXmからなり、真空蒸着法、印刷法、スパ
ッタ法等で形成した導電性金属等である。また、多数の
表面伝導型電子放出素子にほぼ均等な電圧が供給される
様に、材料、膜厚、配線巾が設定される。
The m X-directional wirings 72 are DX1, DX
2,. . , DXm, and a conductive metal formed by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that a substantially uniform voltage is supplied to many surface conduction electron-emitting devices.

【0102】Y方向配線73は、DY1 、DY
2、..、DYnのn本の配線よりなり、X方向配線7
2と同様に、真空蒸着法、印刷法、スパッタ法等で形成
し、所望のパターンとした導電性金属等からなり、多数
の表面伝導型電子放出素子にほぼ均等な電圧が供給され
る様に、材料、膜厚、配線巾等が設定される。
The Y-direction wiring 73 is DY1, DY
2,. . , DYn, and the X-direction wiring 7
As in the case of 2, it is formed by a vacuum evaporation method, a printing method, a sputtering method, or the like, and is made of a conductive metal or the like having a desired pattern so that a substantially uniform voltage is supplied to many surface conduction electron-emitting devices. , Material, film thickness, wiring width, etc. are set.

【0103】これらm本のX方向配線72とn本のY方
向配線73間には、不図示の層間絶縁層が設置され、電
気的に分離されて、マトリックス配線を構成する。尚、
m及びnは共に正の整数である。
An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 and electrically separated to form a matrix wiring. still,
m and n are both positive integers.

【0104】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等であり、X方
向配線72を形成した基板71の全面、あるいはその一
部に所望の形状で形成され、特に、X方向配線72とY
方向配線73の交差部の電位差に耐え得る様に、膜厚、
材料、製法が、適宜設定される。X方向配線72とY方
向配線73は、それぞれ外部端子として引き出されてい
る。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and is provided on the entire surface of the substrate 71 on which the X-direction wiring 72 is formed or on a part thereof. In particular, the X-directional wiring 72 and Y
In order to withstand the potential difference at the intersection of the direction wiring 73,
The material and manufacturing method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0105】更に、表面伝導型電子放出素子74の対向
する電極(不図示)が、m本のX方向配線72及びn本
のY方向配線73と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線75とによっ
て電気的に接続されているものである。
Further, the electrodes (not shown) opposed to the surface conduction electron-emitting device 74 are connected to the m X-directional wirings 72 and the n Y-directional wirings 73 by vacuum evaporation, printing, sputtering, or the like. It is electrically connected to the formed connection 75 made of a conductive metal or the like.

【0106】ここで、m本のX方向配線72、n本のY
方向配線73、結線75、及び、対向する素子電極の導
電性金属は、その構成元素の一部あるいはその構成元素
の全部が同一であっても、また、それぞれ異なっても良
く、前述した素子電極と同様の材料等から適宜選択され
る。尚、これら素子電極への配線は、素子電極と配線材
料とが同一である場合は、これらを素子電極と総称する
場合もある。
Here, m X-directional wires 72 and n Y wires
The directional wiring 73, the connection 75, and the conductive metal of the opposing element electrode may have the same or a different part of the constituent elements or all of the constituent elements. The material is appropriately selected from the same materials as described above. In addition, when the wiring to these device electrodes is the same as the device electrode and the wiring material, these may be collectively referred to as device electrodes.

【0107】また、表面伝導型電子放出素子は、基板7
1あるいは、不図示の層間絶縁層上のどちらに形成して
も良い。
The surface conduction electron-emitting device is provided on the substrate 7.
1 or on an interlayer insulating layer (not shown).

【0108】また、詳しくは、後述するが、前記X方向
配線72には、X方向に配列する表面伝導型電子放出素
子74の行を、入力信号に応じて、走査するための走査
信号を印加するための不図示の走査信号印加手段と電気
的に接続されている。
As will be described later in detail, a scanning signal for scanning a row of the surface conduction electron-emitting devices 74 arranged in the X direction in accordance with an input signal is applied to the X-direction wiring 72. And a scanning signal applying means (not shown) for performing the operation.

【0109】一方、Y方向配線73には、Y方向に配列
する表面伝導型電子放出素子74の列の各列を入力信号
に応じて、変調するための変調信号を印加するための不
図示の変調信号発生手段と電気的に接続されている。
On the other hand, the Y direction wiring 73 is provided with a modulation signal (not shown) for applying a modulation signal for modulating each of the rows of the surface conduction electron-emitting devices 74 arranged in the Y direction in accordance with an input signal. It is electrically connected to the modulation signal generating means.

【0110】更に、表面伝導型電子放出素子の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号の差電圧として供給されるものである。
Further, the driving voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.

【0111】以上のような構成により、単純なマトリク
ス配線だけで、個別の電子放出素子を選択して、独立に
駆動可能となる。
With the above-described configuration, individual electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【0112】次に、以上のようにして作成した単純マト
リクス配置による電子源を用いた、表示等に用いる画像
形成装置について、図13、図14、及び図15を用い
て説明する。
Next, an image forming apparatus used for display and the like using the electron sources having the simple matrix arrangement prepared as described above will be described with reference to FIGS. 13, 14, and 15. FIG.

【0113】図13は画像形成装置の表示パネルの基本
構成図、図14は蛍光膜を示す図、図15は画像形成装
置をNTSC方式のテレビ信号に応じて表示を行う例の
駆動回路のブロック図である。
FIG. 13 is a diagram showing the basic configuration of a display panel of an image forming apparatus, FIG. 14 is a view showing a fluorescent film, and FIG. 15 is a block diagram of a driving circuit in which the image forming apparatus displays an image in accordance with an NTSC television signal. FIG.

【0114】図13において、71は、上述のようにし
て電子放出素子を作製した電子源基板、81は、電子源
基板71を固定したリアプレート、86は、ガラス基板
83の内面に蛍光膜84とメタルバック85等が形成さ
れたフェースプレート、82は支持枠であり、リアプレ
ート81、支持枠82及びフェースプレート86をフリ
ットガラス等を塗布し、大気中あるいは、窒素中で、4
00〜500℃で10分以上焼成することで、封着し
て、外囲器88を構成する。
In FIG. 13, reference numeral 71 denotes an electron source substrate on which the electron-emitting device is manufactured as described above, 81 denotes a rear plate on which the electron source substrate 71 is fixed, and 86 denotes a fluorescent film 84 on the inner surface of a glass substrate 83. And a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame. The rear plate 81, the support frame 82, and the face plate 86 are coated with frit glass or the like, and
By baking at 00 to 500 ° C. for 10 minutes or more, sealing is performed to form the envelope 88.

【0115】尚、図13において、74は、図12にお
ける電子放出素子に相当し、72、73は、表面伝導型
電子放出素子の一対の素子電極と接続されたX方向配線
及びY方向配線である。
In FIG. 13, 74 corresponds to the electron-emitting device in FIG. 12, and 72 and 73 are X-direction wiring and Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device. is there.

【0116】外囲器88は、上述の如く、フェースープ
レート86、支持枠82、リアプレート81で外囲器8
8を構成したが、リアプレート81は主に基板71の強
度を補強する目的で設けられるため、基板71自体で十
分な強度を持つ場合は別体のリアプレート81は不要で
あり、基板71に直接支持枠82を封着し、フェースプ
レート86、支持枠82、基板71にて外囲器88を構
成しても良い。また、不図示ではあるが、更に、フェス
プレート86とリアプレート81間に、スペーサーと呼
ばれる支持体を設置することで、大気圧に対して十分な
強度を持つ外囲器88のの構成にすることもできる。
As described above, the envelope 88 is formed by the face-plate 86, the support frame 82, and the rear plate 81.
Although the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has a sufficient strength, the separate rear plate 81 is unnecessary, and The support frame 82 may be directly sealed, and the envelope 88 may be constituted by the face plate 86, the support frame 82, and the substrate 71. Although not shown, a supporter called a spacer is further provided between the festival plate 86 and the rear plate 81 to form an envelope 88 having sufficient strength against atmospheric pressure. You can also.

【0117】図14は蛍光膜である。蛍光膜84は、モ
ノクロームの場合は蛍光体のみから成るが、カラーの蛍
光膜の場合は、蛍光体の配列によりブラックストライプ
あるいはブラックマトリクスなどと呼ばれる黒色導電材
91と蛍光体92とで構成される。ブラックストライ
プ、ブラックマトリクスが設けられる目的は、カラー表
示の場合必要となる三原色蛍光体の、各蛍光体92間の
塗り分け部を黒くすることで混色等を目立たなくするこ
とと、蛍光膜84における外光反射によるコントラスト
の低下を抑制することである。ブラックストライプの材
料としては、通常良く用いられている黒鉛を主成分とす
る材料だけでなく、導電性があり、光の透過及び反射が
少ない材料であればこれに限るものではない。
FIG. 14 shows a fluorescent film. The fluorescent film 84 is composed of only a phosphor in the case of a monochrome, but is composed of a black conductive material 91 called a black stripe or a black matrix and a phosphor 92 depending on the arrangement of the phosphor in the case of a color fluorescent film. . The purpose of providing the black stripes and the black matrix is to make the three-color phosphors necessary for color display black by separating the coating portions between the phosphors 92 so as to make the color mixture and the like inconspicuous. The purpose is to suppress a decrease in contrast due to external light reflection. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, as long as it is conductive and has little light transmission and reflection.

【0118】ここで、ガラス基板83に蛍光体を塗布す
る方法はモノクローム、カラーによらず、沈澱法や印刷
法が用いられる。
Here, as a method of applying the phosphor on the glass substrate 83, a precipitation method or a printing method is used regardless of monochrome or color.

【0119】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート86側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するための電極として作用するこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体の保護等である。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後Alを真空蒸着等で
堆積することで作製できる。
A metal back 85 is usually provided on the inner side of the fluorescent film 84. The purpose of the metal back is to improve the brightness by mirror-reflecting the light emitted from the phosphor toward the inner surface side to the face plate 86 side, to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from damage due to collision of negative ions generated in the enclosure. The metal back can be produced by performing a smoothing process (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then depositing Al by vacuum deposition or the like.

【0120】フェースプレート86には、更に蛍光膜8
4の導伝性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けても良い。
The face plate 86 is further provided with a fluorescent film 8.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor 4.

【0121】また、前述の封着を行う際、カラーの場合
は各色蛍光体と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行なう必要がある。
When the above-mentioned sealing is performed, in the case of color, the phosphors of each color must correspond to the electron-emitting devices, so that it is necessary to perform sufficient alignment.

【0122】外囲器88は、不図示の排気管を通じ、1
-7torr程度の真空度にされ、封止が行われる。ま
た、外囲器88の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器88の封
止を行う直前あるいは封止後に、抵抗加熱あるいは高周
波加熱等の加熱法により、外囲器88内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。
The envelope 88 is connected to an exhaust pipe (not shown) to
The degree of vacuum is set to about 0 -7 torr, and sealing is performed. Further, a getter process may be performed in order to maintain the degree of vacuum of the envelope 88 after sealing. This is because the getter disposed at a predetermined position (not shown) in the envelope 88 is heated by a heating method such as resistance heating or high-frequency heating immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film.

【0123】ゲッターは通常Ba等が主成分であり、該
蒸着膜の吸着作用により、例えば、10-5〜10-7to
rrの真空度を維持するものである。
The getter is usually made of Ba or the like as a main component, and is, for example, 10 -5 to 10 -7 ton by the adsorption action of the deposited film.
rr is maintained.

【0124】次に、前述の単純マトリクス配置の電子源
を用いて構成した表示パネルを、NTSC方式のテレビ
信号に基づきテレビジョン表示を行うための駆動回路の
概略構成を図15のブロック図を用いて説明する。
Next, referring to the block diagram of FIG. 15, a schematic configuration of a drive circuit for performing a television display based on an NTSC television signal in a display panel constituted by using the above-described electron sources having the simple matrix arrangement will be described. Will be explained.

【0125】図15において、101は前記表示パネル
であり、また、102は走査回路、103は制御回路、
104はシフトレジスタ、105はラインメモリ、10
6は同期信号分離回路、107は変調信号発生器、Vx
及びVaは直流電圧源である。
In FIG. 15, 101 is the display panel, 102 is a scanning circuit, 103 is a control circuit,
104 is a shift register, 105 is a line memory, 10
6 is a synchronization signal separation circuit, 107 is a modulation signal generator, Vx
And Va are DC voltage sources.

【0126】以下、各部の機能を説明してゆくが、ま
ず、表示パネル101は、端子Dox1〜Doxm、端
子Doy1〜Doyn、及び、高圧端子Hvを介して外
部の電気回路と接続している。このうち、端子Dox1
〜Doxmには、前記表示パネル内に設けられている電
子源、即ち、M行N列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(N素子)づつ順次駆
動していくための操作信号が印加される。一方、端子D
oy1〜Doynには、前記走査信号により選択された
一行の表面伝導型電子放出素子の各素子の出力電子ビー
ムを制御するための変調信号が印加される。また、高圧
端子Hvには、直流電圧源Vaより、例えば、10kV
の直流電圧が供給されるが、これは、表面伝導型電子放
出素子より出力される電子ビームに、蛍光体を励起する
のに充分なエネルギーを付与するための加速電圧であ
る。
The function of each unit will be described below. First, the display panel 101 is connected to an external electric circuit via terminals Dox1 to Doxm, terminals Doy1 to Doyn, and a high voltage terminal Hv. Among them, the terminal Dox1
To Doxm, the electron sources provided in the display panel, that is, the group of surface conduction electron-emitting devices arranged in a matrix of M rows and N columns are sequentially driven one row (N element) at a time. Operation signal is applied. On the other hand, terminal D
To oy1 to Doyn, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting device in one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to the DC voltage source Va by, for example, 10 kV.
This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0127】次に、走査回路102について説明する。Next, the scanning circuit 102 will be described.

【0128】走査回路102は、その内部にM個のスイ
ッチング素子(同図中、S1〜Smで模式的に示してい
る)を備えるもので、各スイッチング素子は、直流電圧
源Vxの出力電圧もしくは0V(グランドレベル)のい
ずれか一方を選択し、表示パネル101の端子Dox1
〜Doxmと電気的に接続するものである。S1〜Sm
の各スイッチング素子は、制御回路103が出力する制
御信号Tscanに基づいて動作するものだが、実際に
は、例えば、FETのようなスイッチング素子を組み合
わせることにより容易に構成することが可能である。
The scanning circuit 102 includes M switching elements (schematically indicated by S1 to Sm in the figure) therein, and each switching element includes an output voltage of the DC voltage source Vx or 0 V (ground level) is selected, and the terminal Dox1 of the display panel 101 is selected.
~ Doxm. S1 to Sm
Each of the switching elements operates based on the control signal Tscan output from the control circuit 103. However, in practice, the switching elements can be easily configured by combining switching elements such as FETs.

【0129】尚、前記直流電圧源Vxは、本実施態様に
おいては、前記表面伝導型電子放出素子の特性(電子放
出の閾値電圧)に基づき、走査されない素子に印加され
る駆動電圧が、電子放出の閾値電圧以下となるような一
定電圧を出力するよう設定されている。
In this embodiment, the driving voltage applied to the non-scanning element is determined by the DC voltage source Vx based on the characteristics of the surface conduction electron-emitting device (threshold voltage of electron emission). Is set so as to output a constant voltage that is equal to or lower than the threshold voltage.

【0130】また、制御回路103は、外部より入力す
る画像信号に基づいて、適切な表示が行われるように各
部の動作を整合させる働きを持つものであり、以下に説
明する同期信号分離回路106より送られる同期信号T
syncに基づいて、各部に対して、Tscan、Ts
ft、及び、Tmryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside, and a synchronization signal separating circuit 106 described below. Sync signal T sent from
Based on sync, for each part, Tscan, Ts
ft and Tmry control signals are generated.

【0131】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する回路で、良く知られているよ
うに周波数分離(フィルター)回路を用いれば、容易に
構成できるものである。同期信号分離回路106により
分離された同期信号は、良く知られるように、垂直同期
信号と水平同期信号よりなるが、ここでは説明の便宜
上、Tsync信号として図示した。一方、前記テレビ
信号から分離された画像の輝度信号成分を、便宜上、D
ATA信号と示すが、同信号はシフトレジスタ104に
入力される。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC system television signal input from the outside. As is well known, a frequency separating (filter) circuit is provided. If used, it can be easily configured. As is well known, the synchronization signal separated by the synchronization signal separation circuit 106 is composed of a vertical synchronization signal and a horizontal synchronization signal, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
Although shown as an ATA signal, this signal is input to the shift register 104.

【0132】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する。即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えても良い。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子のN素子分の駆動データに相当する)のデータは、
Id1〜IdnのN個の並列信号として前記シフトレジ
スタ104より出力される。
The shift register 104 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. Works. That is, the control signal Tsft may be rephrased as a shift clock of the shift register 104. The data for one line of the serial / parallel-converted image (corresponding to the drive data for N elements of the electron-emitting devices)
The shift register 104 outputs as N parallel signals Id1 to Idn.

【0133】ラインメモリ105は、制御回路103よ
り送られる制御信号Tmryにしたがって、適宜Id1
〜Idnの内容を記憶する。記憶された内容は、I’d
1〜I’dnとして出力され、変調信号発生器107に
入力される。
The line memory 105 appropriately outputs Id1 according to the control signal Tmry sent from the control circuit 103.
IIdn is stored. The stored content is I'd
1 to I′dn and input to the modulation signal generator 107.

【0134】変調信号発生器107は、前記画像データ
I’d1〜I’dnの各々に応じて、表面伝導型電子放
出素子の各々に適切に駆動変調するための信号源で、そ
の出力信号は、端子Doy1〜Doynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dn. Is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Doy1 to Doyn.

【0135】本発明に係る電子放出素子は、前述した通
り、放出電流Ieに対して、以下の基本特性を有してい
る。即ち、前述したように、電子放出には明確な閾値電
圧Vthがあり、Vth以上の電圧を印加された時のみ
電子放出が生じる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, electron emission has a definite threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied.

【0136】また、電子放出の閾値電圧以上の電圧に対
しては、素子への印加電圧の変化に応じて、放出電流も
変化していく。尚、電子放出素子の材料や構成、製造方
法を変えることにより、電子放出の閾値電圧Vthの値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のようなことが言え
る。
For a voltage equal to or higher than the electron emission threshold voltage, the emission current changes in accordance with the change in the voltage applied to the element. Note that the value of the threshold voltage Vth of electron emission and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron-emitting device. I can say that.

【0137】即ち、本電子放出素子に、パルス状の電圧
を印加する場合、例えば、電子放出の閾値電圧以下の電
圧を印加しても電子放出は生じないが、電子放出の閾値
電圧以上の電圧を印加すると電子は放出される。その
際、第一には、パルスの波高値Vmを変化させることに
より、出力電子ビームの強度を制御することが可能であ
る。第二には、パルスの幅Pwを変化させることにより
出力される電子ビームの電荷の総量を制御することが可
能である。
That is, when a pulse-like voltage is applied to the present electron-emitting device, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but a voltage higher than the electron emission threshold voltage is applied. When electrons are applied, electrons are emitted. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0138】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が挙げられ、電圧変調方式を実施するには、
変調信号発生器107としては、一定の長さの電圧パル
スを発生するが入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, and the like can be mentioned.
As the modulation signal generator 107, a voltage modulation type circuit that generates a voltage pulse of a fixed length but modulates the peak value of the pulse appropriately according to input data is used.

【0139】また、パルス幅変調方式を実施するには、
変調信号発生器107としては、一定の波高値の電圧パ
ルスを発生するが、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いるものである。
In order to implement the pulse width modulation method,
The modulation signal generator 107 generates a voltage pulse having a constant peak value, and uses a circuit of a pulse width modulation system that appropriately modulates the width of the voltage pulse according to input data.

【0140】以上説明した一連の動作により、表示パネ
ル101を用いてテレビジョンの表示を行える。尚、上
記説明中、特に記載しなかったが、シフトレジスタ10
4やラインメモリ105は、デジタル信号式のものでも
アナログ信号式のものでも差し支えなく、要するに、画
像信号のシリアル/パラレル変換や記憶が所定の速度で
行われれば良い。
Through the series of operations described above, television display can be performed using the display panel 101. Although not particularly described in the above description, the shift register 10
The line memory 105 and the line memory 105 may be of a digital signal type or an analog signal type. In short, the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0141】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
することが必要であるが、これは、同期信号分離回路1
06の出力部にA/D変換器を備えれば容易に可能であ
ることは言うまでもない。また、これと関連して、ライ
ンメモリ105の出力信号がデジタル信号かアナログ信
号かにより、変調信号発生器107に用いられる回路が
若干異なったものとなるのも言うまでもない。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal.
Needless to say, if an A / D converter is provided at the output unit 06, it is easily possible. In connection with this, it goes without saying that the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal.

【0142】即ち、デジタル信号の場合には、電圧変調
方式においては、変調信号発生器107には、例えば、
D/A変換回路を用い、必要に応じて、増幅回路等を付
け加えれば良い。また、パルス幅変調方式おいては、変
調信号発生器107は、例えば、高速の発振器、及び発
振器の出力する波数を計数する計数器(カウンタ)、更
に、計数器の出力値と前記メモリの出力値を比較する比
較器(コンパレータ)を組み合わせた回路を用いれば、
当業者であれば容易に構成できる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付け加えても良い。
That is, in the case of a digital signal, in the voltage modulation method, for example, the modulation signal generator 107
A D / A conversion circuit may be used, and an amplification circuit and the like may be added as necessary. Further, in the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, furthermore, an output value of the counter and an output of the memory. If you use a circuit that combines a comparator that compares values,
A person skilled in the art can easily configure. If necessary, an amplifier may be added to amplify the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device.

【0143】一方、アナログ信号式を用いる場合には、
電圧変調方式においては、変調信号発生器107には、
例えば、オペアンプ等を用いた増幅回路を用いれば良
く、必要に応じて、レベルシフト回路等を付け加えても
良い。また、パルス幅変調方式においては、例えば、電
圧制御型発振回路(VCO)を用いれば良く、必要に応
じて、表面伝導型電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付け加えても良い。
On the other hand, when the analog signal type is used,
In the voltage modulation method, the modulation signal generator 107 includes:
For example, an amplifier circuit using an operational amplifier or the like may be used, and a level shift circuit or the like may be added as needed. In the pulse width modulation method, for example, a voltage controlled oscillator (VCO) may be used, and if necessary, an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device may be added. good.

【0144】以上のように完成した本発明の画像形成装
置において、こうして、各電子放出素子には、容器外端
子Dox1〜Doxm、Doy1〜Doynを通じて電
圧を印加することにより電子放出させ、高圧端子Hvを
通じてメタルバック85あるいは不図示の透明電極に高
圧を印加して電子ビームを加速し、蛍光膜84に電子ビ
ームを衝突させ、蛍光体を励起・発光させることで画像
を表示することができる。
In the image forming apparatus of the present invention completed as described above, each electron-emitting device emits electrons by applying a voltage through the external terminals Dox1 to Doxm and Doy1 to Doyn, and the high-voltage terminal Hv An image can be displayed by applying a high voltage to the metal back 85 or a transparent electrode (not shown) to accelerate the electron beam, collide the electron beam with the fluorescent film 84, and excite and emit the phosphor.

【0145】以上述べた構成は、表示等に用いられる画
像形成装置を作成する上で必要な概略構成であり、例え
ば、各部材の材料等、詳細な部分は上述の内容に限定さ
れるものではなく、画像形成装置の用途に適するように
適宜選択される。また、入力信号の例として、NTSC
方式を挙げたが、これに限るものではなく、他のPA
L、SECAM方式等の諸方式でも良い。また、更に
は、これらよりも、多数の走査線からなるTV信号、例
えば、MUSE方式をはじめとする高品位TV方式でも
良い。
The configuration described above is a schematic configuration necessary for producing an image forming apparatus used for display or the like. For example, detailed portions such as materials of each member are not limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. As an example of an input signal, NTSC
Although the method was mentioned, it is not limited to this, and other PA
Various methods such as L and SECAM may be used. Furthermore, a TV signal composed of a larger number of scanning lines than these, for example, a high-quality TV system such as the MUSE system may be used.

【0146】次に、前述した梯子型配置の電子源及び画
像形成装置の基本的な構成について、図16び図17用
いて説明する。
Next, the basic configuration of the electron source and the image forming apparatus having the ladder-type arrangement described above will be described with reference to FIGS.

【0147】図16において、110は電子源基板、1
11は電子放出素子、112は、Dx1〜Dx10より
なる前記電子放出素子を配線するための共通配線であ
る。電子放出素子111は、基板110上に、X方向に
並列に複数個配置される(これを素子行と呼ぶ)。この
素子行が複数行配置されて電子源を構成している。
In FIG. 16, reference numeral 110 denotes an electron source substrate, 1
Reference numeral 11 denotes an electron-emitting device, and 112 denotes a common wiring for wiring the electron-emitting devices Dx1 to Dx10. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of these element rows are arranged to form an electron source.

【0148】このような電子源は、各素子行の共通配線
間(Dx1−Dx2間、Dx3−Dx4間、Dx5−D
x6間、Dx7−Dx8間、Dx9−Dx10間)に適
宜、駆動電圧を印加することで、各素子行を独立に駆動
することが可能である。即ち、電子ビームを放出したい
素子行には、電子放出の閾値電圧以上の電圧を印加し、
電子ビームを放出させない素子行には、電子放出の閾値
電圧以下の電圧を印加すれば良い。また、各素子行間
で、それぞれ一方の共通配線を同一配線とする(例え
ば、Dx2とDx3、Dx4とDx5、Dx6とDx
7、Dx8とDx9をそれぞれ同一配線とする)ように
しても良い。
Such an electron source is provided between common lines (between Dx1 and Dx2, between Dx3 and Dx4, between Dx5 and Dx5
By appropriately applying a drive voltage between x6, between Dx7 and Dx8, and between Dx9 and Dx10, each element row can be driven independently. That is, a voltage equal to or higher than the threshold voltage of electron emission is applied to the element rows from which electron beams are to be emitted,
A voltage lower than the electron emission threshold voltage may be applied to the element rows that do not emit an electron beam. In addition, one common wiring is made the same wiring between each element row (for example, Dx2 and Dx3, Dx4 and Dx5, Dx6 and Dx
7, Dx8 and Dx9 are the same wiring).

【0149】図17は、梯子型配置の電子源を備えた画
像形成装置の表示パネル構造を示すための図である。1
20はグリッド電極、121は電子が通過するための空
孔、122は、Dox1、Dox2、・・・、Doxm
よりなる容器外端子、123は、グリッド電極120と
接続されたG1、G2、・・・、Gnからなる容器外端
子、110は、図16に示した前述の電子源基板であ
る。尚、図16及び図17の同一符号のものは同じもの
を示す。
FIG. 17 is a diagram showing a display panel structure of an image forming apparatus provided with a ladder type electron source. 1
20 is a grid electrode, 121 is a hole through which electrons pass, 122 is Dox1, Dox2,..., Doxm
The external terminal 123 made of G1, G2,..., Gn connected to the grid electrode 120, and the external terminal 110 made up of the electron source substrate shown in FIG. The same reference numerals in FIGS. 16 and 17 indicate the same components.

【0150】図17の表示パネルは、前述の単純マトリ
クス配置の画像形成装置(図13)と比較し、電子源基
板110とフェースプレート86との間にグリッド電極
120を備えている点で大きく異なっている。
The display panel of FIG. 17 is greatly different from the image forming apparatus of the simple matrix arrangement (FIG. 13) in that a grid electrode 120 is provided between the electron source substrate 110 and the face plate 86. ing.

【0151】図17において、基板110とフェースプ
レート86との間にはグリッド電極120が設けられて
いるが、このグリッド電極120は、表面伝導型電子放
出素子から放出された電子ビームを変調することのでき
る電極で、梯子配置の各素子行とは直交してストライプ
状に設けられており、更に、電子ビームを通過させるた
めに、各素子に対応して1個ずつ円形の空孔121が設
けられている。尚、このグリッド電極の形状及び設置位
置は必ずしも図17に示す態様に限られるものではな
く、電子放出素子の周辺や近傍に配置されていれば良
く、また、空孔121もメッシュ状に多数の通過口が設
けられた態様であっても良い。
In FIG. 17, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 modulates the electron beam emitted from the surface conduction electron-emitting device. These electrodes are provided in stripes perpendicular to each element row in the ladder arrangement. In addition, in order to allow an electron beam to pass through, one circular hole 121 is provided for each element. Have been. Note that the shape and the installation position of the grid electrode are not necessarily limited to the embodiment shown in FIG. 17, but may be arranged around or near the electron-emitting device. A mode in which a passage port is provided may be used.

【0152】尚、容器外端子122及びグリッド容器外
端子123は、不図示の制御回路と電気的に接続されて
いる。
The outer terminal 122 and the outer grid terminal 123 are electrically connected to a control circuit (not shown).

【0153】以上の画像形成装置は、素子行を1列ずつ
順次駆動(走査)していくのと同期して、グリッド電極
列に画像1ライン分の変調信号を同時に印加することに
より、各電子ビームの蛍光体への照射を制御し、画像を
1ラインずつ表示することができる。
In the above-described image forming apparatus, the modulation signals for one line of an image are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time. By controlling the irradiation of the beam to the phosphor, an image can be displayed line by line.

【0154】以上述べた、本発明の思想によれば、テレ
ビジョン放送の表示装置のみならず、テレビ会議システ
ム、コンピューター等の表示装置として、好適な画像形
成装置が提供される。更には、感光性ドラム等とで構成
された光プリンターとしての画像形成装置としても用い
ることもできる。
According to the above-described concept of the present invention, an image forming apparatus suitable as a display device for a television conference system or a computer as well as a television broadcast display device is provided. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum and the like.

【0155】[0155]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
The present invention will be described in more detail with reference to the following examples.

【0156】(実施例1)本実施例の電子放出素子の製
造方法を、図10の(a)、(b)及び図3の(a)〜
(c)を用いて以下に順を追って説明する。尚、本実施
例においては、図18に示すように、図10の表面伝導
型電子放出素子を4個作成した。
Example 1 A method of manufacturing an electron-emitting device of this example is described by referring to FIGS. 10A and 10B and FIGS.
The method will be described below in order using (c). In this example, as shown in FIG. 18, four surface conduction electron-emitting devices of FIG. 10 were prepared.

【0157】工程−a 基板1として清浄化した青板ガラスを用い、該青板ガラ
ス上に厚さ0.5ミクロンのシリコン酸化膜をスパッタ
法で形成し、更に、素子電極と素子電極間ギャップのパ
ターンをホトレジスト(RD−2000N−41、日立
化成社製)形成して、真空蒸着法により、厚さ50オン
グストロームのTi、厚さ1000オングストロームの
Niを順次堆積した。次に、ホトレジストパターンを有
機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素
子電極間隔L1が3ミクロン、素子電極の幅W1が30
0ミクロンの素子電極5、6を形成した(図3の
(a))。
Step-a Using a cleaned blue plate glass as the substrate 1, a silicon oxide film having a thickness of 0.5 μm is formed on the blue plate glass by a sputtering method, and further, a pattern of a device electrode and a gap between the device electrodes is formed. Was formed as a photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and Ti having a thickness of 50 Å and Ni having a thickness of 1000 Å were sequentially deposited by a vacuum evaporation method. Next, the photoresist pattern was dissolved with an organic solvent, the Ni / Ti deposited film was lifted off, and the device electrode interval L1 was 3 microns and the device electrode width W1 was 30.
Element electrodes 5 and 6 of 0 μm were formed (FIG. 3A).

【0158】工程−b 素子間電極ギャップL1及びこの近傍に開口を有するマ
スクを用い、膜厚1000オングストロームのCr膜を
真空蒸着により堆積・パターニングし、その上に有機P
d(ccp4230奥野製薬(株)社製)溶液をスピン
ナーにより回転塗布、300℃で10分間の加熱焼成処
理をした。以上のようにして、Pdを主元素とする微粒
子よりなる、膜厚が100オングストローム、シート抵
抗値が2×104 オーム/□の導電性膜を形成した。
Step-b: Using a mask having an inter-element electrode gap L1 and an opening in the vicinity thereof, a 1000 Å thick Cr film is deposited and patterned by vacuum evaporation, and an organic P
The d (ccp4230 manufactured by Okuno Pharmaceutical Co., Ltd.) solution was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. As described above, a conductive film made of fine particles containing Pd as a main element and having a thickness of 100 Å and a sheet resistance value of 2 × 10 4 ohm / □ was formed.

【0159】尚、ここで述べる微粒子膜とは、上述した
ように、複数の微粒子が集合した膜であり、その微細構
造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは、重なり合った状態
(島状も含む)の膜を指し、その粒径とは、前記状態で
粒子形状が認識可能な微粒子についての径をいう。
The fine particle film described here is a film in which a plurality of fine particles are gathered, as described above, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also when the fine particles are adjacent to each other. Alternatively, it refers to a film in an overlapped state (including an island shape), and the particle size refers to the diameter of the fine particles whose particle shape can be recognized in the above state.

【0160】工程−c 次に、Cr膜および焼成後の導電性膜を酸エッチャント
によりエッチングして所望のパターンの導電性膜2を形
成した(図3の(b))。
Step-c Next, the Cr film and the baked conductive film were etched with an acid etchant to form a conductive film 2 having a desired pattern (FIG. 3B).

【0161】以上の工程により、素子電極間に導電性膜
を有する4個の素子を、基板上に形成した。
Through the above steps, four devices having a conductive film between the device electrodes were formed on the substrate.

【0162】工程- d 次に、上記基板を図4に示した測定評価装置内に設置
し、該装置内を真空ポンプにて排気して2×10-5to
rrr の真空度にした後、電源31より、上記4素子の
各々の素子電極5、6間にそれぞれ電圧Vfを印加し、
通電処理(フォーミング処理)して、導電性膜2に局所
的な変形(亀裂)部分3を形成した(図3の(c))。
Step-d Next, the substrate was set in the measurement and evaluation apparatus shown in FIG. 4, and the inside of the apparatus was evacuated with a vacuum pump to 2 × 10 -5 ton.
After the degree of vacuum was rrr, a voltage Vf was applied between the device electrodes 5 and 6 of each of the above four devices from the power supply 31,
An energization process (forming process) was performed to form a locally deformed (cracked) portion 3 in the conductive film 2 (FIG. 3C).

【0163】このフォーミング処理の電圧波形を図5の
(b)に示す。
FIG. 5B shows a voltage waveform of the forming process.

【0164】図5の(b)中、T1及びT2は電圧波形
のパルス幅とパルス間隔であり、本実施例ではT1を1
ミリ秒、T2を10ミリ秒とし、矩形波の波高値(フォ
ーミング時のピーク電圧)は、0.1Vステップで昇圧
してフォーミング処理を行なった。
In FIG. 5 (b), T1 and T2 are the pulse width and pulse interval of the voltage waveform, and in this embodiment, T1 is 1
The forming process was performed by increasing the peak value of the rectangular wave (peak voltage at the time of forming) in steps of 0.1 V in milliseconds and T2 of 10 milliseconds.

【0165】また、フォーミング処理中は同時に、パル
ス間隔T2間に、抵抗測定用パルス電圧0.1Vを挿入
し、抵抗を測定した。尚、フォーミング処理の終了は、
抵抗測定パルスでの測定値が、約1Mオーム以上になっ
た時とし、同時に、素子への電圧の印加を終了した。そ
れぞれの素子のフォーミング電圧VFは、5.1V及び
5.0Vであった。
At the same time, a resistance measuring pulse voltage of 0.1 V was inserted between the pulse intervals T2 during the forming process, and the resistance was measured. The end of the forming process
The time when the value measured by the resistance measurement pulse became about 1 M ohm or more, and at the same time, the application of the voltage to the device was terminated. The forming voltage VF of each element was 5.1 V and 5.0 V.

【0166】工程−e 続いて、フォーミング処理した素子をそれぞれ活性化処
理した。
Step-e Subsequently, each of the devices subjected to the forming process was activated.

【0167】本実施例において、この活性化処理は、上
記4素子のうちの2個の素子(素子Aという)について
は、上記フォーミング処理後に、前記図4の装置の真空
度を1×10-5torrとし、図6の矩形波で、その波
高値が14V、パルス幅が100マイクロ秒、繰り返し
周波数が1Hzのパルス電圧を、素子電極5、6間に5
分間、印加することで行った。
[0167] In this embodiment, the activation treatment, for the two elements of the four element (referred element A), after the forming process, FIG. 4 of the apparatus a vacuum degree of 1 × 10 the - A pulse voltage having a peak value of 14 V, a pulse width of 100 microseconds, and a repetition frequency of 1 Hz is applied between the device electrodes 5 and 6 at 5 torr.
It was performed by applying for minutes.

【0168】尚、この活性化処理は、素子電流Ifと放
出電流Ieとを検出しながら行った。即ち、図4の評価
装置において、アノード電極34と電子放出素子間の距
離Hを4mm、アノード電極の電位を1kVとし、上記
4個の素子それぞれの素子電極5、6の間に上記パルス
電圧を印加し、その時に流れる素子電流If及び上記ア
ノード電極 に捕捉される放出電流Ieを測定しながら
行った。
The activation process was performed while detecting the device current If and the emission current Ie. That is, in the evaluation apparatus of FIG. 4, the distance H between the anode electrode 34 and the electron-emitting device is 4 mm, the potential of the anode electrode is 1 kV, and the pulse voltage is applied between the device electrodes 5 and 6 of the four devices. The measurement was performed while measuring the device current If applied and the emission current Ie captured by the anode electrode at that time.

【0169】一方、上記4素子のうち残りの2個の素子
(素子Bという)については、比較用サンプルとして、
上記素子Aに対して、パルス電圧の繰り返し周波数を1
00Hzとした以外は上記素子Aと同様の条件にて行っ
た。
On the other hand, the remaining two elements (referred to as element B) among the above four elements were used as comparative samples.
For the element A, the repetition frequency of the pulse voltage is set to 1
The test was performed under the same conditions as in the above-mentioned element A except that the frequency was set to 00 Hz.

【0170】図27に、この活性化処理時のIe及びI
fの時間変化を示す。尚、図27中、A−Ie及びA−
Ifは、上記素子Aの放出電流及び素子電流を示し、B
−Ie及びB−Ifは、上記素子Bの放出電流及び素子
電流を示す。
FIG. 27 shows Ie and I during this activation process.
The time change of f is shown. In FIG. 27, A-Ie and A-
If indicates an emission current and an element current of the element A, and B
-Ie and B-If indicate the emission current and the device current of the device B, respectively.

【0171】この図27から分かるように、素子A、B
共に、活性化処理駆動初期においてIe及びIfが急激
に増加し、その後も、その増加傾向は鈍りながらも増加
するのが観察されたが、Ie、Ifいずれも上記素子A
の方が、上記素子Bよりも大きかった。
As can be seen from FIG. 27, elements A and B
In both cases, it was observed that Ie and If rapidly increased in the early stage of the activation process, and thereafter, the increasing tendency was observed to increase, albeit at a slower rate.
Was larger than the element B.

【0172】次に、以上のように作成した電子放出素子
(素子A、素子B)について、上記活性化処理時の真空
度よりも高い真空度、1×10-6torrとし、上記パ
ルス電圧の繰り返し周波数を100Hzとした以外は同
様の条件にて、上記評価装置内で引き続き駆動(定常駆
動)を行った。
Next, with respect to the electron-emitting devices (elements A and B) prepared as described above, the degree of vacuum was set to 1 × 10 −6 torr higher than the degree of vacuum at the time of the activation treatment, and Under the same conditions except that the repetition frequency was set to 100 Hz, driving (steady driving) was continuously performed in the above-described evaluation apparatus.

【0173】この定常駆動時のIe及びIfの時間変化
についてもまた図10に示す。
FIG. 10 also shows the time change of Ie and If during the steady driving.

【0174】この図10から分かるように、上記素子A
は、Ie(A−Ie)は減少するが、上記素子BのIe
(B−Ie)よりも大きく、しかも、If(A−If)
は、上記素子BのIf(B−If)よりも小さくなる。
結果として、上記素子Aは、上記素子Bに比べ、高Ie
で高効率となる。
As can be seen from FIG. 10, the device A
Is that Ie (A-Ie) decreases, but Ie
Larger than (B-Ie) and If (A-If)
Is smaller than If (B-If) of the element B.
As a result, the device A has a higher Ie than the device B.
And high efficiency.

【0175】尚、活性化処理後の素子Aは、Ie=1.
3マイクロA、If=1.1ミリA、電子放出効率は
0.12%であり、上記100Hzの定常駆動後もIe
=1.0マイクロA、If=1.0ミリA、電子放出効
率は0.10%であった。
The device A after the activation process has Ie = 1.
3 microA, If = 1.1 milliA, the electron emission efficiency is 0.12%, and after the above-mentioned steady driving at 100 Hz, Ie
= 1.0 microA, If = 1.0 milliA, and the electron emission efficiency was 0.10%.

【0176】一方、活性化処理後の素子Bは、Ie=
0.4マイクロA、If=0.8ミリA、電子放出効率
は0.05%であり、上記100Hzの定常駆動、15
分間で、Ie=0.6マイクロA、If=1.2ミリ
A、電子放出効率は0.05%であった。
On the other hand, the element B after the activation process has Ie =
0.4 microA, If = 0.8 milliA, the electron emission efficiency is 0.05%,
In one minute, Ie = 0.6 microA, If = 1.2 milliA, and the electron emission efficiency was 0.05%.

【0177】また、本実施例においては、上記電子放出
素子A及びBの各1素子づつを電子顕微鏡で観察した結
果、素子A、B共に、活性化処理時の素子への電圧の印
加方向に依存して、特に、導電性膜4の変形(亀裂)部
分の一部より主として高電位側に被膜が形成されてい
た。
In this example, as a result of observing each of the electron-emitting devices A and B with an electron microscope, it was found that both of the devices A and B were in the direction of voltage application to the devices during the activation process. In particular, the coating is formed mainly on the high potential side from a part of the deformed (cracked) portion of the conductive film 4.

【0178】更に、より高倍率のFESEMにてで観察
すると、この被膜は、金属微粒子の周囲及び微粒子間に
も形成されているようであった。しかも、素子AとBと
を比較すると、素子Aの方が、上記導電性膜4の変形部
分の一部より高電位側を主として、より多くの被膜が形
成されていた。
Further, when observed with a higher magnification FESEM, it appeared that this coating was also formed around the metal fine particles and between the fine particles. Moreover, comparing the devices A and B, the device A had more films formed mainly on the high potential side than a part of the deformed portion of the conductive film 4.

【0179】また、TEM、ラマン等で更に観察する
と、この被膜は、グラファイト、アモルファスカーボン
からなる炭素被膜であることが確認できた。
Further observation by TEM, Raman and the like confirmed that this film was a carbon film composed of graphite and amorphous carbon.

【0180】以上より、本実施例に係る素子Aの方が、
放出電流Ieに寄与するような、電気的に切断された炭
素被膜がより多く形成され、素子電流Ifに寄与するよ
うな炭素被膜はより少なく形成されているように考えら
れる。よって、本発明の活性化処理工程を採ることによ
って、放出電流Ie及び効率の大きな電子放出素子が作
成できた。
As described above, the device A according to the present embodiment is
It is considered that the electrically cut carbon film that contributes to the emission current Ie is formed more, and the carbon film that contributes to the device current If is formed less. Therefore, by employing the activation process of the present invention, an electron-emitting device having high emission current Ie and high efficiency could be produced.

【0181】(実施例2)本実施例は、上述の実施例1
における活性化処理において、アセトン雰囲気中にて該
活性化処理を行った例を示すものである。
(Embodiment 2) This embodiment is similar to Embodiment 1 described above.
5 shows an example in which the activation treatment was performed in an acetone atmosphere in the activation treatment in FIG.

【0182】尚、本実施例においては、図4の測定評価
装置には、図19に示すように、ニードルバルブ40を
介して、有機材料を有するアンプル、ガスボンベ等の材
料源41が接続されており、活性化処理に際しては、該
装置内に有機材料が気体として導入されて素子の活性化
が行われる。尚、有機材料の導入量は、真空計により真
空度を測定しながら、ニードルバルブ40の開閉量と排
気ポンプの排気量により調整することができるようにな
っている。また、図19中、42はバルブ、43はドラ
イポンプ、44は磁気浮上ターボポンプ、35は真空装
置である。
In this embodiment, as shown in FIG. 19, a material source 41 such as an ampule or a gas cylinder having an organic material is connected to the measurement and evaluation apparatus shown in FIG. In the activation process, an organic material is introduced as a gas into the device to activate the device. The introduction amount of the organic material can be adjusted by the opening and closing amount of the needle valve 40 and the exhaust amount of the exhaust pump while measuring the degree of vacuum with a vacuum gauge. In FIG. 19, reference numeral 42 denotes a valve, 43 denotes a dry pump, 44 denotes a magnetic levitation turbo pump, and 35 denotes a vacuum device.

【0183】以下に、本実施例の電子放出素子の製造方
法を詳述する。
Hereinafter, a method for manufacturing the electron-emitting device of this embodiment will be described in detail.

【0184】まず、実施例1の工程a〜cと同様にし
て、図3の(b)に示すような、素子電極5、6間に導
電性膜2を有する1個の素子を、基板1上に形成した。
First, in the same manner as in steps a to c of Example 1, one element having the conductive film 2 between the element electrodes 5 and 6 as shown in FIG. Formed on top.

【0185】次に、上記素子を、上記図4、図19の測
定評価装置内に設置して、真空ポンプにて該装置内を排
気し、真空度が2×10-8torrに達した後、実施例
1と同様に、図5の(b)に示す電圧波形で、T1を1
ミリ秒、T2を10ミリ秒とし、矩形波の波高値(フォ
ーミング時のピーク電圧)は、0.1Vステップで昇圧
してフォーミング処理を行なった。
Next, the above-mentioned element was placed in the measurement and evaluation apparatus shown in FIGS. 4 and 19, and the inside of the apparatus was evacuated with a vacuum pump, and after the degree of vacuum reached 2 × 10 -8 torr. Similarly to the first embodiment, the voltage waveform shown in FIG.
The forming process was performed by increasing the peak value of the rectangular wave (peak voltage at the time of forming) in steps of 0.1 V in milliseconds and T2 of 10 milliseconds.

【0186】また、フォーミング処理中は同時に、パル
ス間隔T2間に、抵抗測定用パルス電圧0.1Vを挿入
し、抵抗を測定した。尚、フォーミング処理の終了は、
抵抗測定パルスでの測定値が、約1Mオーム以上になっ
た時とし、同時に、素子への電圧の印加を終了した。本
素子のフォーミング電圧VFは、5.1Vであった。
At the same time, a resistance measuring pulse voltage of 0.1 V was inserted between the pulse intervals T2 during the forming process to measure the resistance. The end of the forming process
The time when the value measured by the resistance measurement pulse became about 1 M ohm or more, and at the same time, the application of the voltage to the device was terminated. The forming voltage VF of this element was 5.1 V.

【0187】以上のようにして、導電性膜2に局所的な
変形(亀裂)部分を形成した(図3の(c))。
As described above, a locally deformed (cracked) portion was formed in the conductive film 2 (FIG. 3C).

【0188】次に、以上のようにして作成された素子
に、アセトンを約1×10-5torr導入した雰囲気下
で、30分間、素子電極5、6間に電圧を10分間印加
して活性化処理を行った。この際、有機材料(アセト
ン)の上記装置内への導入は、ニードルバルブを用いた
導入系(図19)で、装置内の圧力がほぼ一定になるよ
うに調節した。また、活性化処理の電圧は、図6に示す
矩形波のパルス電圧を用い、T1(パルスのON時間)
は100マイクロ秒、T3(パルスのOFF時間)は1
秒、矩形波の波高値は14Vである。
Next, a voltage was applied between the device electrodes 5 and 6 for 10 minutes in an atmosphere in which acetone was introduced at about 1 × 10 −5 torr, and the device was activated. Treatment. At this time, the introduction of the organic material (acetone) into the apparatus was adjusted by an introduction system using a needle valve (FIG. 19) so that the pressure in the apparatus became almost constant. The voltage of the activation process is a pulse voltage of a rectangular wave shown in FIG. 6, and T1 (pulse ON time)
Is 100 microseconds and T3 (pulse OFF time) is 1
In seconds, the peak value of the rectangular wave is 14V.

【0189】実施例1と同様に、素子に流れる素子電流
Ifと放出電流Ieを検出しながら、10分間でこの活
性化処理を停止した。尚、本実施例の素子においても、
実施例1同様の炭素被膜の存在が確認された。
As in the first embodiment, the activation process was stopped for 10 minutes while detecting the device current If flowing through the device and the emission current Ie. Incidentally, also in the element of this embodiment,
The presence of the same carbon coating as in Example 1 was confirmed.

【0190】その後、電圧印加駆動を行いながら、約1
×10-8torrまで排気を行い、装置内雰囲気中の有
機材料を排気して、上記活性化処理時の真空度より高い
真空度の真空雰囲気中で電子放出素子を駆動することに
よって、素子電流If及び放出電流Ieが一定に安定し
た(図20)。
Thereafter, while performing voltage application driving, about 1
Evacuation was performed to 10 -8 torr, the organic material in the atmosphere in the apparatus was evacuated, and the electron-emitting device was driven in a vacuum atmosphere having a degree of vacuum higher than the degree of vacuum during the activation process. If and emission current Ie were stabilized at a constant level (FIG. 20).

【0191】以上のようにして得られた電子放出素子の
特性は、図4の測定評価装置において、アノード電極3
4の電圧を1kV、アノード電極34と該電子放出素子
との距離Hを4mmとし、真空度1×10-8torr、
パルス幅100マイクロ秒、繰り返し周波数60Hz、
波高値14Vの矩形波にて定常駆動し、測定した。
The characteristics of the electron-emitting device obtained as described above were measured by the measurement and evaluation apparatus shown in FIG.
4 was 1 kV, the distance H between the anode electrode 34 and the electron-emitting device was 4 mm, the degree of vacuum was 1 × 10 −8 torr,
Pulse width 100 microseconds, repetition frequency 60Hz,
It was driven steadily by a rectangular wave having a peak value of 14 V and measured.

【0192】その結果、本実施例の電子放出素子は、素
子電流は1.0mA、放出電流は1.0マイクロAとな
り、電子放出効率は0.1%であり、放出電流が大き
く、高効率の素子であった。
As a result, in the electron-emitting device of this example, the device current was 1.0 mA, the emission current was 1.0 microA, the electron emission efficiency was 0.1%, the emission current was large, and the efficiency was high. Device.

【0193】(実施例3)本実施例は、前述した図11
に示されるような垂直型の表面伝導型電子放出素子の製
造方法に関するものである。
(Embodiment 3) This embodiment is similar to the embodiment shown in FIG.
The present invention relates to a method for manufacturing a vertical surface conduction electron-emitting device as shown in FIG.

【0194】本実施例の電子放出素子の製造方法につい
て、図21を用い以下で詳述する。
The method for manufacturing the electron-emitting device of this embodiment will be described in detail below with reference to FIG.

【0195】工程−a 絶縁性基板1として石英基板を用い、これを有機溶剤に
より充分に洗浄後、該基板1面上に、真空蒸着法により
Niを1000オングストローム積層し、フォトリソお
よびエッチングプロセスによってパターニングして、N
iからなる下部の素子電極5を形成した(図21の
(a))。
Step-a A quartz substrate was used as the insulating substrate 1, and after sufficiently washing it with an organic solvent, Ni was laminated on the surface of the substrate 1 by 1000 Å by vacuum evaporation and patterned by photolithography and etching processes. Then N
The lower device electrode 5 made of i was formed (FIG. 21A).

【0196】工程−b 上記下部の素子電極5の上に、SiO2 の層21をCV
D法により2ミクロン積層した(図21の(b))。
Step-b On the lower device electrode 5, a SiO 2 layer 21 was
A 2 micron layer was formed by the D method (FIG. 21B).

【0197】工程−c 更に、SiO2 層21の上にリフトオフ法で厚さ100
0オングストロームのNiからなる上部の素子電極6
(真空蒸着法により堆積)を形成した(図21の
(c))。
Step-c Further, a thickness of 100 μm was formed on the SiO 2 layer 21 by a lift-off method.
Upper element electrode 6 made of 0 angstrom Ni
(Deposited by vacuum evaporation) was formed (FIG. 21C).

【0198】工程−d その後、上部の素子電極5をマスクとして、ドライエッ
チング法によりSiO2 層21を部分的に除去して、S
iO2 層端面22を形成し、段差形成層21とした(図
21の(d))。尚、上述の素子電極5及び6の幅(図
10の平面型の表面伝導型電子放出素子のW1に相当す
る)は500ミクロンとした。
Step-d Thereafter, using the upper element electrode 5 as a mask, the SiO 2 layer 21 is partially removed by dry etching,
An iO 2 layer end face 22 was formed to form a step forming layer 21 (FIG. 21D). The width of the above-mentioned device electrodes 5 and 6 (corresponding to W1 of the flat surface conduction electron-emitting device in FIG. 10) was set to 500 microns.

【0199】工程−e 次に、有機パラジウム(ccp−4230、奥野製薬
(株)製)溶液をスピンコータを用いて塗布した後、3
00℃で10分間の加熱処理をして、酸化パラジウム
(PdO)を主体とする微粒子からなる導電性膜2を素
子電極5及び6間に位置する段差形成層21の端面22
を被覆するように形成した(図21の(e))。ここで
導電性膜2は、その幅W2(図10の平面型の表面伝導
型電子放出素子のW2に相当する)を300ミクロンと
した。尚、ここで述べる微粒子膜とは、複数の微粒子が
集合した膜であり、その微細構造として、微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接、
あるいは、重なり合った状態(島状も含む)の膜をさ
す。
Step-e Next, an organic palladium (ccp-4230, manufactured by Okuno Pharmaceutical Co., Ltd.) solution was applied using a spin coater.
A heat treatment is performed at 00 ° C. for 10 minutes so that the conductive film 2 made of fine particles mainly composed of palladium oxide (PdO) is formed on the end face 22 of the step forming layer 21 located between the device electrodes 5 and 6.
(FIG. 21E). Here, the width W2 of the conductive film 2 (corresponding to W2 of the planar surface conduction electron-emitting device in FIG. 10) was set to 300 microns. The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other.
Alternatively, it refers to a film in an overlapping state (including an island shape).

【0200】工程−f 次に、素子電極5と6の間に電圧を印加し、導電性膜2
を通電処理(フォーミング処理)することにより該導電
性膜に局所的な変形部分3を形成した(図21の
(f))。
Step-f Next, a voltage is applied between the device electrodes 5 and 6 so that the conductive film 2
Was subjected to an energizing process (forming process) to form a locally deformed portion 3 in the conductive film (FIG. 21 (f)).

【0201】ここで、本実施例におけるフォーミング処
理は図5の(b)に示す波形の電圧を用い、図5の
(b)中、パルス幅T1を1ミリ秒、パルス間隔T2を
10ミリ秒とし、三角波の波高値(フォーミング時のピ
ーク電圧)を0. 1V/秒の昇電圧速度で8Vまで増加
させた。また、上記フォーミング処理は、約1×10-6
torrの真空雰囲気下で行った。
Here, the forming process in this embodiment uses a voltage having a waveform shown in FIG. 5B, and in FIG. 5B, the pulse width T1 is 1 millisecond, and the pulse interval T2 is 10 milliseconds. The peak value (peak voltage at the time of forming) of the triangular wave was increased to 8 V at a voltage increasing rate of 0.1 V / sec. Further, the forming process is performed at about 1 × 10 −6.
The test was performed under a torr vacuum atmosphere.

【0202】以上のように作成された変形部分3は、パ
ラジウム元素を主成分とする網目状のパラジウムが切れ
たような亀裂構造をしており、その内部においてパラジ
ウム微粒子が分散配置された状態となり、その微粒子の
平均粒径は30オングストロームであった。
The deformed portion 3 formed as described above has a cracked structure in which mesh-like palladium containing palladium as a main component is cut, and palladium fine particles are dispersed and arranged inside. The average particle size of the fine particles was 30 angstroms.

【0203】工程−g 次に、炭素水素化合物分圧1×10-7torrを含む、
1×10-6torrの真空雰囲気下で、素子電極5、6
間にパルス電圧を印加して、活性化処理を行った。尚、
上記炭化水素化合物の存在は、ロータリーポンンプから
発生されるオイルバックに依る。ちなみに、真空排気系
は、ターボ分子ポンプで、2時排気にロータリーポンン
プを用いた。
Step-g Next, a partial pressure of a hydrocarbon compound is contained at 1 × 10 −7 torr.
Under a vacuum atmosphere of 1 × 10 −6 torr, the device electrodes 5 and 6
An activation process was performed by applying a pulse voltage in between. still,
The presence of the hydrocarbon compound depends on the oil bag generated from the rotary pump. Incidentally, the vacuum pumping system was a turbo molecular pump, and a rotary pump was used at 2 o'clock pumping.

【0204】また、このときの電圧パルス波形は図6に
示す矩形波形を用い、ON状態14V、OFF状態0V
で、パルスON時間T1=0.1マイクロ秒、繰り返し
周波数1Hz、パルスOFF時間T3=1秒とした。
The voltage pulse waveform at this time uses the rectangular waveform shown in FIG.
The pulse ON time T1 was set to 0.1 microsecond, the repetition frequency was set to 1 Hz, and the pulse OFF time T3 was set to 1 second.

【0205】また、活性化処理は、100秒間で終了と
した。尚、本実施例の素子も、実施例1の素子A同様の
炭素被膜の存在が確認された。
The activation process was completed in 100 seconds. In the device of this example, the presence of a carbon coating similar to that of device A of Example 1 was confirmed.

【0206】以上のようにして作成された電子放出素子
について、実施例1で用いた測定評価装置(図4)を用
いて、1×10-8torrの高真空下にて、アノード電
極34と電子放出素子間の距離Hを4mm、アノード電
極の電位を1kVとし、素子電極5及び6の間に素子電
圧を印加して、その時に流れる素子電流If及び放出電
流Ieを測定した。
The electron-emitting device manufactured as described above was connected to the anode electrode 34 under a high vacuum of 1 × 10 −8 torr using the measurement and evaluation apparatus (FIG. 4) used in Example 1. The distance H between the electron-emitting devices was 4 mm, the potential of the anode electrode was 1 kV, the device voltage was applied between the device electrodes 5 and 6, and the device current If and the emission current Ie flowing at that time were measured.

【0207】その結果、素子電圧16Vでは、素子電流
Ifが1.0mA、放出電流Ieが1.0マイクロAと
なり、電子放出効率は0.1%と、放出電流が大きく、
高効率で安定な特性を示した。
As a result, at a device voltage of 16 V, the device current If is 1.0 mA, the emission current Ie is 1.0 microA, the electron emission efficiency is 0.1%, and the emission current is large.
It exhibited high efficiency and stable characteristics.

【0208】(実施例4)本実施例は、多数の表面伝導
型電子放出素子を前述した単純マトリクス配置した電子
源及び画像形成装置の例を示すものである。
(Embodiment 4) This embodiment shows an example of an electron source and an image forming apparatus in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix as described above.

【0209】電子源の一部の平面図を図22に示す。ま
た、図22中のA−A’断面図を図23に、その製造工
程を図24、図25に示す。但し、図22、図23、図
24、図25で、同じ記号で示したものは、同じものを
示す。ここで、1は基板、72は図12のDxmに対応
するX方向配線(下配線とも呼ぶ)、73は図12のD
ynに対応するY方向配線(上配線とも呼ぶ)、4は電
子放出部を含む導電性膜、5、6は素子電極、141は
層間絶縁層、112は、素子電極5と下配線72と電気
的接続のためのコンタクトホールである。
FIG. 22 is a plan view of a part of the electron source. FIG. 23 is a cross-sectional view taken along the line AA ′ in FIG. 22, and FIGS. However, in FIGS. 22, 23, 24, and 25, the same reference numerals indicate the same components. Here, 1 is a substrate, 72 is an X-direction wiring (also referred to as a lower wiring) corresponding to Dxm in FIG.
Y is a Y-direction wiring corresponding to yn (also referred to as an upper wiring), 4 is a conductive film including an electron-emitting portion, 5 and 6 are device electrodes, 141 is an interlayer insulating layer, and 112 is a device electrode 5 and a lower wiring 72. Contact hole for electrical connection.

【0210】次に、製造方法を図24の(a)〜(d)
及び図25の(e)〜(h)により工程順に従って具体
的に説明する。
Next, the manufacturing method will be described with reference to FIGS.
25 and (e) to (h) of FIG.

【0211】工程−a 基板1として青板ガラスを用い、清浄化した青板ガラス
上に厚さ0.5ミクロンのシリコン酸化膜をスパッタ法
で形成した。更にその上に、真空蒸着により厚さ50オ
ングストロームのCr、厚さ6000オングストローム
のAuを順次積層した後、ホトレジスト(AZ137
0、ヘキスト社製)をスピンナーにより回転塗布、ベー
クした後、ホトマスク像を露光、現像して、下配線72
のレジストパターンを形成し、Au/Cr堆積膜をウエ
ットエッチングして、所望の形状の下配線72を形成し
た(図24の(a))。
Step-a Using a soda lime glass as the substrate 1, a 0.5 micron thick silicon oxide film was formed on the cleaned soda lime glass by a sputtering method. Further, Cr having a thickness of 50 angstroms and Au having a thickness of 6000 angstroms are sequentially laminated thereon by vacuum evaporation, and then a photoresist (AZ137) is formed.
0, manufactured by Hoechst Co., Ltd.), spin-coated with a spinner, baked, and then exposed and developed with a photomask image to form a lower wiring 72.
Then, the Au / Cr deposited film was wet-etched to form a lower wiring 72 having a desired shape (FIG. 24A).

【0212】工程−b 次に、厚さ1.0ミクロンのシリコン酸化膜からなる層
間絶縁層141をRFスパッタ法により堆積した(図2
4の(b))。
Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 2).
4 (b)).

【0213】工程−c 上記工程bで堆積したシリコン酸化膜にコンタクトホー
ル112を形成するためのホトレジストパターンを作
り、これをマスクとして層間絶縁層141をエッチング
してコンタクトホール112を形成した(図24の
(c))。ここで、エッチングはCF4 とH2 ガスを用
いたRIE(Reactive Ion Etchin
g)法によった。
Step-c A photoresist pattern for forming the contact hole 112 was formed in the silicon oxide film deposited in the above step b, and the interlayer insulating layer 141 was etched using the photoresist pattern as a mask to form the contact hole 112 (FIG. 24). (C)). Here, etching is performed by RIE (Reactive Ion Etchin) using CF 4 and H 2 gas.
g) The method was used.

【0214】工程−d その後、素子電極5と素子電極間ギャップのパターンを
ホトレジスト(RD−2000N−41、日立化成社
製)形成し、真空蒸着法により、厚さ50オングストロ
ームのTi、厚さ1000オングストロームのNiを順
次堆積した。
Step-d Thereafter, a pattern of a gap between the device electrode 5 and the device electrode is formed by photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and Ti having a thickness of 50 Å and a thickness of 1000 are formed by vacuum evaporation. Angstrom Ni was sequentially deposited.

【0215】次に、ホトレジストパターンを有機溶剤で
溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間
隔Gが3ミクロン、素子電極の幅W1が300ミクロン
の素子電極5、6を形成した(図24の(d))。
Next, the photoresist pattern was dissolved with an organic solvent, and the Ni / Ti deposited film was lifted off to form device electrodes 5 and 6 having a device electrode interval G of 3 μm and a device electrode width W1 of 300 μm ( FIG. 24D).

【0216】工程−e 素子電極5、6の上に上配線73のホトレジストパター
ンを形成した後、厚さ50オングストロームのTi、厚
さ5000オングストロームのAuを順次真空蒸着によ
り堆積し、リフトオフにより不要の部分を除去して、所
望の形状の上配線73を形成した(図25の(e))。
Step-e After forming a photoresist pattern of the upper wiring 73 on the device electrodes 5 and 6, Ti having a thickness of 50 angstroms and Au having a thickness of 5000 angstroms are sequentially deposited by vacuum deposition, and unnecessary lift-off is performed. The portion was removed to form an upper wiring 73 having a desired shape (FIG. 25E).

【0217】工程−f 次に、厚さ1000オングストロームのCr膜121を
真空蒸着により堆積・パターニングし、その上に有機P
d(ccp4230、奥野製薬(株)社製)溶液をスピ
ンナーにより回転塗布、300℃で10分間の加熱焼成
処理をした。
Step-f Next, a 1000 Å-thick Cr film 121 is deposited and patterned by vacuum evaporation, and organic P
A solution d (ccp4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes.

【0218】また、こうして形成されたPdを主元素と
する微粒子からなる導電性膜2の膜厚は100オングス
トローム、シート抵抗値は5×104 Ω/□であった。
The conductive film 2 composed of fine particles containing Pd as a main element thus formed had a thickness of 100 angstroms and a sheet resistance of 5 × 10 4 Ω / □.

【0219】尚、ここで述べる微粒子膜とは、上述した
ように、複数の微粒子が集合した膜であり、その微細構
造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは、重なり合った状態
(島状も含む)の膜をさし、その粒径とは、前記状態で
粒子形状が認識可能な微粒子ついての径をいう(図25
の(f))。
As described above, the fine particle film described herein is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also when the fine particles are adjacent to each other. Alternatively, it refers to a film in an overlapping state (including an island shape), and the particle size refers to the diameter of the fine particles whose particle shape can be recognized in the above state (FIG. 25).
(F)).

【0220】工程−g Cr膜121および焼成後の導電性膜2を酸エッチャン
トによりエッチングして所望のパターンを形成した(図
25の(g))。
Step-g The Cr film 121 and the baked conductive film 2 were etched with an acid etchant to form a desired pattern (FIG. 25 (g)).

【0221】工程−h コンタクトホール112部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50オン
グストロームのTi、厚さ5000オングストロームの
Auを順次堆積した。リフトオフにより不要の部分を除
去することにより、コンタクトホール112を埋め込ん
だ(図25の(h))。
Step-h A pattern was formed such that a resist was applied to portions other than the contact hole 112, and 50 Å thick Ti and 5000 Å thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 112 (FIG. 25H).

【0222】以上の工程により、基板1上に、下配線7
2、層間絶縁層141、上配線73、素子電極5、6、
導電性膜2等を形成した。
By the above steps, the lower wiring 7 is formed on the substrate 1.
2, interlayer insulating layer 141, upper wiring 73, device electrodes 5, 6,
The conductive film 2 and the like were formed.

【0223】次に、以上の工程で作製された素子基板を
用いて製造された電子源及びそれを用いた画像表示装置
の例を、図13及び図14を用いて説明する。
Next, an example of an electron source manufactured using the element substrate manufactured in the above steps and an image display device using the same will be described with reference to FIGS.

【0224】以上のようにして多数の平面型表面伝導電
子放出素子を作製した基板1を、リアプレート81上に
固定した後、基板1の5mm上方に、フェースプレート
86(ガラス基板83の内面に蛍光膜84とメタルバッ
ク85が形成されて構成される)を支持枠82を介し配
置し、フェースプレート86、支持枠82、リアプレー
ト81の接合部にフリットガラスを塗布し、大気中、4
00℃から500℃の温度で10分以上焼成することで
封着した。また、リアプレート88への基板1の固定も
フリットガラスで行った。尚、図13において、74は
電子放出素子、72、73はそれぞれX方向及びY方向
の素子配線である。
After fixing the substrate 1 on which a large number of planar surface conduction electron-emitting devices have been manufactured as described above on the rear plate 81, the face plate 86 (on the inner surface of the glass substrate 83) is placed 5 mm above the substrate 1. A fluorescent film 84 and a metal back 85 are formed on the support frame 82, and frit glass is applied to the joint between the face plate 86, the support frame 82, and the rear plate 81.
Sealing was performed by baking at a temperature of 00 ° C. to 500 ° C. for 10 minutes or more. The fixing of the substrate 1 to the rear plate 88 was also performed using frit glass. In FIG. 13, reference numeral 74 denotes an electron-emitting device, and reference numerals 72 and 73 denote device wirings in the X and Y directions, respectively.

【0225】また、蛍光膜84は、モノクロームの場合
は蛍光体のみから成るが、本実施例では蛍光体はストラ
イプ形状(図14の(a))を採用し、先にブラックス
トライプを形成し、その間隙部に各色蛍光体を塗布し、
蛍光膜84を作製した。ここで、ブラックストライプの
材料としては、通常良く用いられている黒鉛を主成分と
する材料を用い、ガラス基板83に蛍光体を塗布する方
法はスラリー法を用いた。
The fluorescent film 84 is made of only a phosphor in the case of monochrome, but in this embodiment, the phosphor has a stripe shape (FIG. 14A), and a black stripe is formed first. Each color phosphor is applied to the gap,
A fluorescent film 84 was produced. Here, as a material of the black stripe, a commonly used material mainly containing graphite was used, and a slurry method was used as a method of applying a phosphor on the glass substrate 83.

【0226】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。このメタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
A metal back 85 is usually provided on the inner side of the fluorescent film 84. This metal back was produced by performing a smoothing treatment (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then vacuum-depositing Al.

【0227】フェースプレート86には、更に、蛍光膜
84の導伝性を高めるため、蛍光膜84の外面側に透明
電極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導伝性が得られたので省
略した。
In the face plate 86, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to further enhance the conductivity of the fluorescent film 84. In this embodiment, a metal back is used. Was omitted because only sufficient conductivity was obtained.

【0228】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
At the time of the above-mentioned sealing, in the case of color, the phosphors of each color must correspond to the electron-emitting devices, so that sufficient alignment was performed.

【0229】以上のようにして完成したガラス容器(外
囲器)88内の雰囲気を排気管(図示せず)を通じ真空
ポンプにて排気し、十分な真空度に達した後、容器外端
子Dox1〜DoxmとDoy1〜Doynを通じ電子
放出素子74の電極5及び6間に電圧を印加し、導電性
膜2をフォーミング処理することにより、該導電性膜に
局所的な変形(亀裂)部分を形成した。
The atmosphere in the glass container (envelope) 88 completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown) to reach a sufficient degree of vacuum. By applying a voltage between the electrodes 5 and 6 of the electron-emitting device 74 through Doxm and Doy1 to Doyn to form the conductive film 2, a locally deformed (cracked) portion was formed in the conductive film. .

【0230】尚、本実施例において、フォーミング処理
の電圧波形は、図5の(b)に示す波形で行い、T1を
1ミリ秒、T2を10ミリ秒とし、約1×10-5tor
rの真空雰囲気下で行った。
In this embodiment, the voltage waveform of the forming process is the waveform shown in FIG. 5B, T1 is 1 ms, T2 is 10 ms, and about 1 × 10 −5 torr.
r under a vacuum atmosphere.

【0231】このように作成された上記局所的な変形
(亀裂)部分は、パラジウム元素を主成分とする微粒子
が分散配置された状態となり、その微粒子の平均粒径は
30オングストロームであった。
The locally deformed (cracked) portion thus formed was in a state in which fine particles containing palladium as a main component were dispersed and arranged, and the fine particles had an average particle size of 30 angstroms.

【0232】次に、外囲器88内の真空度を2×10-5
torrとし、上記フォーミング処理と同様の、波高値
14Vの矩形波電圧を、容器外端子Dox1〜Doxm
とDoy1〜Doynを通じ、素子の電極5、6間に印
加して、各素子の活性化処理を行った。
Next, the degree of vacuum in the envelope 88 is set to 2 × 10 −5.
Torr, and a rectangular wave voltage having a peak value of 14 V, which is the same as the above-described forming process, is applied to the external terminals Dox1 to Doxm.
And Doy1 to Doyn, the voltage was applied between the electrodes 5 and 6 of the device to activate each device.

【0233】尚、上記矩形波電圧の印加は、パルス幅を
100マイクロ秒、繰り返し周波数を1Hzとし、約5
分間、このとき流れる素子電流If及び放出電流Ieを
測定しながら行った。
The rectangular wave voltage is applied by setting the pulse width to 100 microseconds, the repetition frequency to 1 Hz, and
The measurement was performed while measuring the device current If and emission current Ie flowing at this time.

【0234】以上の工程により、多数の電子放出素子
が、基板上に配置された電子源が作製された。
Through the above steps, an electron source having a large number of electron-emitting devices arranged on a substrate was manufactured.

【0235】次に、10-6torr程度の真空度まで排
気し、不図示の排気管をガスバーナーで熱することで溶
着し、外囲器の封止を行った。
Next, the gas was evacuated to a degree of vacuum of about 10 -6 torr, and an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope.

【0236】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行った。
Finally, in order to maintain the degree of vacuum after sealing, gettering was performed by a high-frequency heating method.

【0237】以上のように作製した表示パネルに、前述
の駆動回路を装着し、本実施例の画像表示装置を完成し
た。この本実施例の画像表示装置は、各電子放出素子に
は、容器外端子Dox1〜Doxm、Doy1〜Doy
nを通じ、走査信号及び変調信号を不図示の信号発生手
段よりそれぞれ印加することにより電子放出させ、高圧
端子Hvを通じ、メタルバック89に数kV以上(本実
施例では5kV)の高圧を印加し、電子ビームを加速
し、蛍光膜88に衝突させ、励起・発光させることで画
像を表示した。
The above-described drive circuit was mounted on the display panel manufactured as described above, and the image display device of this example was completed. In the image display device according to the present embodiment, the external terminals Dox1 to Doxm and Doy1 to Doy are connected to the respective electron-emitting devices.
n, a scanning signal and a modulation signal are applied from a signal generation means (not shown) to emit electrons, and a high voltage of several kV or more (5 kV in this embodiment) is applied to the metal back 89 through a high voltage terminal Hv. An image was displayed by accelerating the electron beam, colliding with the fluorescent film 88, and exciting and emitting light.

【0238】また、本実施例の画像表示装置は、テレビ
ジョンに要求される輝度、100fL〜150fLにも
対応できる放出電流を示した。
Further, the image display device of the present embodiment exhibited a luminance required for a television, and an emission current capable of coping with 100 fL to 150 fL.

【0239】(実施例5)図26は、以上説明した表面
伝導型電子放出素子を電子源として用いたディスプレイ
パネルに、例えば、テレビジョン放送をはじめとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した表示装置の一例を示すための図である。
(Embodiment 5) FIG. 26 shows a display panel using the above-described surface conduction electron-emitting device as an electron source, for example, an image provided from various image information sources such as television broadcasting. FIG. 3 is a diagram illustrating an example of a display device configured to display information.

【0240】図26中、500はディスプレイパネル、
501はディスプレイパネルの駆動回路、502はディ
スプレイコントローラ、503はマチプレクサ、504
はデコーダ、505は入出力インターフェース回路、5
06はCPU、507は画像生成回路、508および5
09および510は画像メモリーインターフェース回
路、511は画像入力インターフェース回路、512お
よび513はTV信号受信回路、514は入力部であ
る。尚、本表示装置は、例えば、テレビジョン信号のよ
うに映像情報と音声情報の両方を含む信号を受信する場
合には、当然映像の表示と同時に音声を再生するもので
あるが、本発明の特徴と直接関係しない音声情報の受
信、分離、再生、処理、記憶などに関する回路やスピー
カーなどについては説明を省略する。
In FIG. 26, reference numeral 500 denotes a display panel;
Reference numeral 501 denotes a display panel driving circuit, 502 denotes a display controller, 503 denotes a multiplexer, 504.
Is a decoder, 505 is an input / output interface circuit, 5
06 is a CPU, 507 is an image generation circuit, and 508 and 5
09 and 510 are image memory interface circuits, 511 is an image input interface circuit, 512 and 513 are TV signal receiving circuits, and 514 is an input unit. When the present display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio simultaneously with the display of video. A description of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that is not directly related to features will be omitted.

【0241】以下、画像信号の流れに沿って各部の機能
を説明してゆく。
Hereinafter, the function of each unit will be described along the flow of the image signal.

【0242】まず、TV信号受信回路513は、例え
ば、電波や空間光通信などのような無線伝送系を用いて
伝送されるTV画像信号を受信する為の回路である。
First, the TV signal receiving circuit 513 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【0243】尚、受信するTV信号の方式は特に限られ
るものではなく、例えば、NTSC方式、PAL方式、
SECAM方式等の諸方式でも良い。また、これらより
更に多数の走査線よりなるTV信号(例えば、MUSE
方式をはじめとするいわゆる高品位TV)は、大面積化
や大画素数化に適した前記ディスプレイパネルの利点を
生かすのに好適な信号源である。
[0243] The system of the received TV signal is not particularly limited. For example, the NTSC system, the PAL system,
Various systems such as the SECAM system may be used. Also, a TV signal (for example, MUSE) composed of more scanning lines than these.
A so-called high-definition TV including a system is a signal source suitable for taking advantage of the display panel suitable for a large area and a large number of pixels.

【0244】TV信号受信回路513で受信されたTV
信号は、デコーダ504に出力される。
The TV signal received by the TV signal receiving circuit 513
The signal is output to decoder 504.

【0245】また、TV信号受信回路512は、例え
ば、同軸ケーブルや光ファイバー等のような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
であるが、前記TV信号受信回路513と同様に、受信
するTV信号の方式は特に限られるものではなく、ま
た、本回路で受信されたTV信号もデコーダ504に出
力される。
The TV signal receiving circuit 512 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the above, the format of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 504.

【0246】また、画像入力インターフェース回路51
1は、例えば、TVカメラや画像読み取りスキャナーな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ504に
出力される。
The image input interface circuit 51
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 504.

【0247】また、画像メモリーインターフェース回路
510は、ビデオテープレコーダー(以下、VTRと略
す)に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ504に出力され
る。
An image memory interface circuit 510 is a circuit for taking in an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The taken image signal is output to a decoder 504.

【0248】また、画像メモリーインターフェース回路
509は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ504に出力される。
An image memory interface circuit 509 is a circuit for taking in an image signal stored in a video disk, and the taken image signal is outputted to a decoder 504.

【0249】また、画像メモリーインターフェース回路
508は、所謂、静止画ディスクのように、静止画像デ
ータを記憶している装置から画像信号を取り込むための
回路で、取り込まれた静止画像データはデコーダ504
に入力される。
The image memory interface circuit 508 is a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
Is input to

【0250】また、入出力インターフェース回路505
は、本表示装置と外部のコンピュータもしくはコンピュ
ータネットワークもしくはプリンター等の出力装置とを
接続するための回路であって、画像データや文字・図形
情報の入出力を行うのはもちろんのこと、場合によって
は本表示装置の備えるCPU506と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。
The input / output interface circuit 505
Is a circuit for connecting the display device to an external computer or a computer network or an output device such as a printer, and performs not only input / output of image data and character / graphic information, but also in some cases. It is also possible to input and output control signals and numerical data between the CPU 506 of the display device and the outside.

【0251】また、画像生成回路507は、前記入出力
インターフェース回路505を介して、外部から入力さ
れる画像データや文字・図形情報や、あるいはCPU5
06より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば、画像データや文字・図形情報
を蓄積するための書き換え可能メモリーや、文字コード
に対応する画像パターンが記憶されている読み出し専用
メモリーや、画像処理を行うためのプロセッサー等をは
じめとして画像の生成に必要な回路が組み込まれてい
る。
The image generation circuit 507 receives image data and character / graphic information input from the outside via the input / output interface circuit 505 or the CPU 5.
This is a circuit for generating display image data based on the image data and character / graphic information output from the controller 06. Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing And other necessary circuits for generating an image.

【0252】本回路により生成された表示用画像データ
は、デコーダ504に出力されるが、場合によっては前
記入出力インターフェース回路505を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by the present circuit is output to the decoder 504, but may be output to an external computer network or printer via the input / output interface circuit 505 in some cases.

【0253】また、CPU506は、主として本表示装
置の動作制御や、表示画像の生成や選択や編集に関わる
作業を行うもので、例えば、マルチプレクサ503に制
御信号を出力し、ディスプレイパネルに表示する画像信
号を適宜選択したり組み合わせたりする。
The CPU 506 mainly controls the operation of the display device and performs operations related to generation, selection, and editing of a display image. For example, the CPU 506 outputs a control signal to the multiplexer 503 and outputs an image to be displayed on the display panel. Select and combine signals as appropriate.

【0254】また、その際には表示する画像信号に応じ
てディスプレイパネルコントローラ502に対して制御
信号を発生し、画面表示周波数や走査方法(例えば、イ
ンターレースか、ノンインターレースか)や一画面の走
査線の数等、表示装置の動作を適宜制御する。
At that time, a control signal is generated for the display panel controller 502 in accordance with the image signal to be displayed, and the screen display frequency, scanning method (for example, interlaced or non-interlaced), and scanning of one screen are performed. The operation of the display device such as the number of lines is appropriately controlled.

【0255】また、前記画像生成回路507に対して画
像データや文字・図形情報を直接出力したり、あるいは
前記入出力インターフェース回路505を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。
Also, image data and character / graphic information are directly output to the image generation circuit 507, or an external computer or memory is accessed via the input / output interface circuit 505 to access the image data or character / graphic information. Enter graphic information.

【0256】尚、CPU506は、もちろんこれ以外の
目的の作業にも関わるものであっても良く、例えば、パ
ーソナルコンピュータやワードプロセッサ等のように、
情報を生成したり処理する機能に直接関わっても良い。
あるいは、前述したように、入出力インターフェース回
路505を介して外部のコンピュータネットワークと接
続し、例えば、数値計算などの作業を外部機器と協同し
て行っても良い。
The CPU 506 may, of course, be involved in work for other purposes, such as a personal computer or a word processor.
It may be directly related to the function of generating and processing information.
Alternatively, as described above, a work such as a numerical calculation may be performed in cooperation with an external device by connecting to an external computer network via the input / output interface circuit 505.

【0257】また、入力部514は、前記CPU506
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、例えば、キーボードやマウス
のほか、ジョイスティック、バーコードリーダー、音声
認識装置等の多様な入力機器を用いる事が可能である。
The input unit 514 is connected to the CPU 506.
This is for the user to input commands, programs, or data, for example, and it is possible to use various input devices such as a joystick, a barcode reader, and a voice recognition device in addition to a keyboard and a mouse. .

【0258】また、デコーダ504は、前記507乃至
513より入力される種々の画像信号を3原色信号、ま
たは輝度信号とI信号、Q信号に逆変換するための回路
である。尚、同図中に点線で示すように、デコーダ50
4は内部に画像メモリーを備えるのが望ましく、これ
は、例えば、MUSE方式をはじめとして、逆変換する
に際して、画像メモリーを必要とするようなテレビ信号
を扱うためである。
The decoder 504 is a circuit for inversely converting various image signals inputted from the above-mentioned 507 to 513 into three primary color signals or a luminance signal and an I signal and a Q signal. As shown by the dotted line in FIG.
4 is preferably provided with an image memory therein, for example, in order to handle a television signal which requires an image memory at the time of inverse conversion such as the MUSE method.

【0259】また、画像メモリーを備える事により、静
止画の表示が容易になる、あるいは前記画像生成回路5
07及びCPU506と協同して画像の間引き、補間、
拡大、縮小、合成をはじめとする画像処理や編集が容易
に行えるようになるという利点が生まれるからである。
The provision of an image memory facilitates the display of a still image, or the image generation circuit 5
07 and the CPU 506 to cope with image thinning, interpolation,
This is because there is an advantage that image processing and editing including enlargement, reduction, and composition can be easily performed.

【0260】また、マルチプレクサ503は、前記CP
U506より入力される制御信号に基づき、表示画像を
適宜選択するものである。即ち、マルチプレクサ503
は、デコーダ504から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路501
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
The multiplexer 503 is connected to the CP
A display image is appropriately selected based on a control signal input from U506. That is, the multiplexer 503
Selects a desired image signal from the inversely converted image signals input from the decoder 504, and selects a driving circuit 501
Output to In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0261】また、ディスプレイパネルコントローラ5
02は、前記CPU506より入力される制御信号に基
づき、駆動回路501の動作を制御するための回路であ
る。まず、ディスプレイパネルの基本的な動作に関わる
ものとして、例えば、ディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路501に対して出力する。
Also, the display panel controller 5
Reference numeral 02 denotes a circuit for controlling the operation of the drive circuit 501 based on a control signal input from the CPU 506. First, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 501 as one related to the basic operation of the display panel.

【0262】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば、画面表示周波数や走査方法
(例えば、インターレースか、ノンインターレースか)
を制御するための信号を駆動回路501に対して出力す
る。
[0262] The display panel driving method includes, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace).
Is output to the drive circuit 501.

【0263】また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路501に対して出力する場
合もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 501.

【0264】また、駆動回路501は、ディスプレイパ
ネル500に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ503から入力される画像信
号と、前記ディスプレイパネルコントローラ502より
入力される制御信号に基づいて動作するものである。
The drive circuit 501 is a circuit for generating a drive signal to be applied to the display panel 500. The drive circuit 501 converts the image signal input from the multiplexer 503 and the control signal input from the display panel controller 502. It operates on the basis of:

【0265】以上、各部の機能について説明したが、図
26に例示した構成により、本表示装置においては多様
な画像情報源より入力される画像情報をディスプレイパ
ネル500に表示する事が可能である。
The function of each unit has been described above. With the configuration illustrated in FIG. 26, the present display device can display image information input from various image information sources on the display panel 500.

【0266】即ち、テレビジョン放送をはじめとする各
種の画像信号は、デコーダ504において逆変換された
後、マルチプレクサ503において適宜選択され、駆動
回路501に入入される。一方、デイスプレイコントロ
ーラ502は、表示する画像信号に応じて駆動回路50
1の動作を制御するための制御信号を発生する。
That is, various image signals such as television broadcasts are inversely converted by the decoder 504, appropriately selected by the multiplexer 503, and input to the drive circuit 501. On the other hand, the display controller 502 controls the driving circuit 50 according to an image signal to be displayed.
1 to generate a control signal for controlling the operation.

【0267】駆動回路501は、上記画像信号と制御信
号に基づいて、ディスプレイパネル500に駆動信号を
印加する。これにより、ディスプレイパネル500にお
いて画像が表示される。
The driving circuit 501 applies a driving signal to the display panel 500 based on the image signal and the control signal. Thus, an image is displayed on the display panel 500.

【0268】これら一連の動作は、CPU506により
統括的に制御される。
A series of these operations are controlled by the CPU 506 as a whole.

【0269】また、本表示装置においては、前記デコー
ダ504に内蔵する画像メモリや画像生成回路507及
び情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば、拡大、縮小、回転、
移動、エッジ強調、間引き、補間、色変換、画像の縦横
比変換等をはじめとする画像処理や、合成、消去、接
続、入れ換え、はめ込み等をはじめとする画像編集を行
う事も可能である。
In the present display device, not only the image memory and image generation circuit 507 incorporated in the decoder 504 but also the information selected from the information are displayed. , Shrink, rotate,
It is also possible to perform image processing such as movement, edge emphasis, thinning, interpolation, color conversion, image aspect ratio conversion and the like, and image editing such as synthesis, erasure, connection, replacement, insertion, and the like.

【0270】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や上記画像編集と同様に、音声情報
に関しても処理や編集を行なうための専用回路を設けて
も良い。
Although not particularly described in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0271】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサをはじめとする事務用端末機器、ゲーム機
等の機能を一台で兼ね備えることが可能で、産業用ある
いは民生用として極めて応用範囲が広い。
Accordingly, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device, an office terminal device including a word processor, a game terminal, and the like. It is possible to combine the functions of a single machine, etc., and has a very wide range of applications for industrial or consumer use.

【0272】尚、上記図26は、表面伝導型電子放出素
子を電子源とするディスプレイパネルを用いた表示装置
の構成の一例を示したに過ぎず、これのみに限定される
ものでない事は言うまでもない。例えば、図26の構成
要素のうち、使用目的上必要のない機能に関わる回路は
省いても差し支えない。また、これとは逆に、使用目的
によっては逆に, 使用目的によってはさらに構成要素を
追加しても良い。
FIG. 26 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. No. For example, among the components shown in FIG. 26, circuits relating to functions that are not necessary for the purpose of use may be omitted. On the contrary, depending on the purpose of use, components may be further added depending on the purpose of use.

【0273】例えば、本表示装置をテレビ電話機として
応用する場合には、テレビカメラ、音声マイク、照明
機、モデムを含む送受信回路等を構成要素に追加するの
が好適である。
For example, when the present display device is applied as a video telephone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, a lighting device, and a modem to the components.

【0274】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするデイスプレイパネルの薄
形化が容易なため、表示装置の奥行きを小さくすること
ができる。
In the present display device, in particular, it is easy to reduce the thickness of the display panel using a surface conduction electron-emitting device as an electron source, so that the depth of the display device can be reduced.

【0275】それに加えて、表面伝導型電子放出素子を
電子源とするディスプレイパネルは大画面化が容易で輝
度が高く視野角特性にも優れるため、本表示装置は、臨
場感あふれ、迫力にとんだ画像を視認性良く表示するこ
とが可能である。
In addition, a display panel using a surface conduction electron-emitting device as an electron source is easy to enlarge a screen, has high luminance, and has excellent viewing angle characteristics. Therefore, the present display device is full of realism and powerful. Images can be displayed with good visibility.

【0276】[0276]

【発明の効果】以上説明したように、本発明によれば、
製造工程が簡単で、効率の高い電子放出素子が提供さ
れ、しかも多数の素子を有する大面積基板にも適用で
き、更には、良好な階調性を有する高品位な画像形成装
置を提供できるという効果がある。
As described above, according to the present invention,
An electron-emitting device having a simple manufacturing process and high efficiency can be provided, and can be applied to a large-area substrate having a large number of devices. Further, a high-quality image forming apparatus having good gradation can be provided. effective.

【0277】つまり、活性化処理の電圧パルス印加条件
を制御することにより、より電子放出量の大きな、しか
も、より電子放出効率の大きな電子放出素子を得ること
ができ、また、耐久性等の点でも優れた電子放出素子を
得ることができる。また、本発明によれば、パルス幅依
存性が生じにくい等の動作安定性の優れた素子を得るこ
とができるという効果もある。
That is, by controlling the voltage pulse application condition of the activation process, it is possible to obtain an electron-emitting device having a larger amount of electron emission and a higher electron emission efficiency. However, an excellent electron-emitting device can be obtained. Further, according to the present invention, there is also an effect that an element having excellent operation stability such that the pulse width dependency does not easily occur can be obtained.

【0278】以上のようにして、効率が高く、耐久性に
優れ、動作安定性が高く、しかも階調表示に適した、複
数素子を配した画像表示装置等の画像形成装置が提供で
きる。
As described above, it is possible to provide an image forming apparatus such as an image display apparatus having a plurality of elements, which has high efficiency, excellent durability, high operation stability, and is suitable for gradation display.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る表面伝導型電子放出素子の活性化
処理における、電圧パルス印加条件と特性変化との関係
を示す図。
FIG. 1 is a diagram showing a relationship between a voltage pulse application condition and a characteristic change in an activation process of a surface conduction electron-emitting device according to the present invention.

【図2】本発明に係る表面伝導型電子放出素子の活性化
処理における、電圧パルス印加条件と有機物質の分圧と
の関係を示す図。
FIG. 2 is a diagram showing a relationship between a voltage pulse application condition and a partial pressure of an organic substance in an activation process of the surface conduction electron-emitting device according to the present invention.

【図3】本発明に係る表面伝導型電子放出素子の製造方
法の例を示す断面図。
FIG. 3 is a sectional view showing an example of a method for manufacturing a surface conduction electron-emitting device according to the present invention.

【図4】本発明に係る表面伝導型電子放出素子の測定評
価装置の概略構成図。
FIG. 4 is a schematic configuration diagram of an apparatus for measuring and evaluating a surface conduction electron-emitting device according to the present invention.

【図5】本発明に係る表面伝導型電子放出素子のフォー
ミング処理における電圧波形の例を示す図。
FIG. 5 is a diagram showing an example of a voltage waveform in a forming process of the surface conduction electron-emitting device according to the present invention.

【図6】本発明に係る表面伝導型電子放出素子の活性化
処理における電圧波形の例を示す図。
FIG. 6 is a diagram showing an example of a voltage waveform in an activation process of the surface conduction electron-emitting device according to the present invention.

【図7】本発明に係わる表面伝導型電子放出素子の素子
電流If、放出電流Ieの活性化処理時間依存例を示す
図。
FIG. 7 is a diagram showing an example of the activation processing time dependence of the device current If and the emission current Ie of the surface conduction electron-emitting device according to the present invention.

【図8】本発明に係る表面伝導型電子放出素子の活性化
処理による形態変化の例を示す模式的断面図。
FIG. 8 is a schematic cross-sectional view showing an example of a morphological change due to an activation process of the surface conduction electron-emitting device according to the present invention.

【図9】本発明に係わる表面伝導型電子放出素子の基本
的な特性を示す図。
FIG. 9 is a view showing basic characteristics of a surface conduction electron-emitting device according to the present invention.

【図10】本発明に係わる表面伝導型電子放出素子の模
式的平面図(a)及び断面図(b)。
FIG. 10 is a schematic plan view (a) and a sectional view (b) of a surface conduction electron-emitting device according to the present invention.

【図11】本発明に係わる表面伝導型電子放出素子の別
の態様を示す模式的断面図。
FIG. 11 is a schematic sectional view showing another embodiment of the surface conduction electron-emitting device according to the present invention.

【図12】単純マトリクス配置の電子源を示す図。FIG. 12 is a diagram showing an electron source in a simple matrix arrangement.

【図13】画像形成装置の表示パネルの概略構成図。FIG. 13 is a schematic configuration diagram of a display panel of the image forming apparatus.

【図14】表示パネルに用いられる蛍光膜を示す図。FIG. 14 is a diagram showing a fluorescent film used for a display panel.

【図15】画像形成装置をNTSC方式のテレビ信号に
応じて駆動表示を行う例を示す駆動回路のブロック図。
FIG. 15 is a block diagram of a drive circuit showing an example in which an image forming apparatus performs drive display in accordance with an NTSC television signal.

【図16】梯子配置の電子源を示す図。FIG. 16 is a diagram showing an electron source in a ladder arrangement.

【図17】画像形成装置の表示パネルの別の態様を示す
概略構成図。
FIG. 17 is a schematic configuration diagram showing another mode of the display panel of the image forming apparatus.

【図18】実施例における表面伝導型電子放出素子を示
す図。
FIG. 18 is a view showing a surface conduction electron-emitting device in an example.

【図19】活性化処理における炭素化合物の導入方法を
説明するための装置図。
FIG. 19 is an apparatus diagram for explaining a method of introducing a carbon compound in the activation treatment.

【図20】炭素化合物を導入して行う活性化処理におけ
る素子電流If、放出電流Ieの活性化処理時間依存例
を示す図。
FIG. 20 is a diagram showing an example of the activation process time dependence of the device current If and the emission current Ie in the activation process performed by introducing a carbon compound.

【図21】図11の表面伝導型電子放出素子の製造方法
を説明する断面図。
FIG. 21 is a sectional view illustrating the method for manufacturing the surface conduction electron-emitting device of FIG.

【図22】実施例における電子源の平面図である。FIG. 22 is a plan view of the electron source in the example.

【図23】実施例における電子源の一部断面図である。FIG. 23 is a partial cross-sectional view of an electron source according to an example.

【図24】実施例における電子源の製造方法を説明する
ための断面図。
FIG. 24 is a cross-sectional view for explaining the method of manufacturing the electron source in the example.

【図25】実施例における電子源の製造方法を説明する
ための断面図。
FIG. 25 is a cross-sectional view for explaining the method of manufacturing the electron source in the example.

【図26】実施例における画像形成装置を説明するため
の図。
FIG. 26 is a diagram illustrating an image forming apparatus according to an embodiment.

【図27】本発明に係る表面伝導型電子放出素子におけ
る、活性化処理及び表示駆動時の特性変化の例を示す
図。
FIG. 27 is a diagram showing an example of a change in characteristics during activation processing and display driving in the surface conduction electron-emitting device according to the present invention.

【図28】従来の電子放出素子を示す模式的平面図。FIG. 28 is a schematic plan view showing a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1,201 基板 5,6 素子電極 2,4,202,204 導電性膜 3,203 電子放出部 31,33 電源 30,32 電流計 34 アノード電極 35 真空装置 36 排気ポンプ 21 段差形成部 40 ニードルバルブ 41 炭素化合物材料源 42 バルブ 43 ドライポンプ 61 炭素あるいは炭素化合物 71,110 電子源基板 72 X方向配線 73 Y方向配線 74,111 電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 112 共通配線 120 変調(グリッド)電極 121 電子通過孔 122 素子配線の容器外端子 123 変調電極の容器外端子 141 層間絶縁層 112 コンタクトホール 1,201 Substrate 5,6 Device electrode 2,4,202,204 Conductive film 3,203 Electron emission section 31,33 Power supply 30,32 Ammeter 34 Anode electrode 35 Vacuum device 36 Exhaust pump 21 Step forming section 40 Needle valve Reference Signs List 41 Carbon compound material source 42 Valve 43 Dry pump 61 Carbon or carbon compound 71, 110 Electron source substrate 72 X direction wiring 73 Y direction wiring 74, 111 Electron emitting element 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 88 Envelope 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator 112 Common wiring 120 Modulation (grid) Pole 121 vessel terminals 141 interlayer insulating layer 112 a contact hole for vessel terminals 123 modulation electrodes of the electron passing holes 122 element wiring

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 対向する電極間に、電子放出部を含む導
電性膜を有する電子放出素子の製造方法において、炭素
化合物の存在する雰囲気下にて、電極間に形成された、
電子放出部を含む導電性膜に、印加電圧パルスの休止時
間T(秒)が該炭素化合物の分圧P(torr)に対
し、T>10−8/Pの関係を満たす電圧パルスを印加
する工程を有することを特徴とする電子放出素子の製造
方法。
1. A method for manufacturing an electron-emitting device having a conductive film including an electron-emitting portion between opposed electrodes, the method comprising: forming an electrode between the electrodes in an atmosphere in which a carbon compound is present;
A voltage pulse is applied to the conductive film including the electron-emitting portion so that the pause time T (second) of the applied voltage pulse satisfies the relationship of T> 10 −8 / P with respect to the partial pressure P (torr) of the carbon compound. A method for manufacturing an electron-emitting device, comprising the steps of:
【請求項2】 前記電圧パルスは、その波高値が電圧制
御型負性抵抗特性領域以上の電圧パルスである請求項1
に記載の電子放出素子の製造方法。
2. The voltage pulse according to claim 1, wherein the peak value of the voltage pulse is greater than or equal to a voltage control type negative resistance characteristic region.
3. The method for manufacturing an electron-emitting device according to item 1.
【請求項3】 前記炭素化合物は、アルカン、アルケ
ン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、
アルコール類、アルデヒド類、ケトン類、アミン類、フ
ェノール、カルボン、スルホン酸の有機酸類、及びこれ
ら炭素化合物の誘導体から選択される少なくとも一種で
ある請求項1に記載の電子放出素子の製造方法。
3. The carbon compound is an alkane, alkene, alkyne aliphatic hydrocarbon, aromatic hydrocarbon,
The method for manufacturing an electron-emitting device according to claim 1, wherein the method is at least one selected from alcohols, aldehydes, ketones, amines, phenols, carboxyls, organic acids such as sulfonic acids, and derivatives of these carbon compounds.
【請求項4】 前記炭素化合物は、真空排気装置のポン
プオイルあるいはその分解化合物である請求項1に記載
の電子放出素子の製造方法。
4. The method for manufacturing an electron-emitting device according to claim 1, wherein the carbon compound is a pump oil of a vacuum exhaust device or a decomposition compound thereof.
【請求項5】 前記導電性膜に電圧パルスを印加する工
程は、前記導電性膜に炭素あるいは炭素化合物を堆積さ
せる工程を有する請求項1に記載の電子放出素子の製造
方法。
5. The method according to claim 1, wherein the step of applying a voltage pulse to the conductive film includes the step of depositing carbon or a carbon compound on the conductive film.
【請求項6】 前記炭素あるいは炭素化合物の堆積物
は、グラファイト、あるいは、アモルファスカーボン、
あるいはそれらの混合物である請求項5に記載の電子放
出素子の製造方法。
6. The deposit of carbon or carbon compound is graphite or amorphous carbon,
6. The method for manufacturing an electron-emitting device according to claim 5, wherein the method is a mixture thereof.
【請求項7】 電子放出素子を有し、入力信号に応じて
電子を放出する電子源の製造方法において、前記電子放
出素子が、請求項1〜6のいずれかに記載の製造方法に
て製造されることを特徴とする電子源の製造方法。
7. A method of manufacturing an electron source having an electron-emitting device and emitting electrons in response to an input signal, wherein the electron-emitting device is manufactured by the manufacturing method according to claim 1. A method of manufacturing an electron source.
【請求項8】 複数の電子放出素子の各々の両端を配線
にて接続した電子放出素子の行を複数行と、該電子放出
素子より放出される電子線の変調を行う変調手段とを有
し、入力信号に応じて電子を放出する電子源の製造方法
において、前記電子放出素子が、請求項1〜6のいずれ
かに記載の製造方法にて製造されることを特徴とする電
子源の製造方法。
8. A plurality of electron-emitting devices having a plurality of electron-emitting devices in which both ends of each of the plurality of electron-emitting devices are connected by wiring, and modulation means for modulating an electron beam emitted from the electron-emitting device. 7. A method of manufacturing an electron source for emitting electrons according to an input signal, wherein the electron-emitting device is manufactured by the manufacturing method according to claim 1. Method.
【請求項9】 互いに電気的に絶縁されたm本のX方向
配線とn本のY方向配線とに接続し配列された複数の電
子放出素子を有し、入力信号に応じて電子を放出する電
子源の製造方法において、前記電子放出素子が、請求項
1〜6のいずれかに記載の製造方法にて製造されること
を特徴とする電子源の製造方法。
9. A plurality of electron-emitting devices connected and arranged to m X-directional wires and n Y-directional wires electrically insulated from each other, and emit electrons according to an input signal. A method for manufacturing an electron source, wherein the electron-emitting device is manufactured by the manufacturing method according to claim 1.
【請求項10】 電子源と画像形成部材とを有し、入力
信号に応じて画像を形成する画像形成装置の製造方法に
おいて、前記電子源が請求項7〜9のいずれかに記載の
製造方法にて製造されることを特徴とする画像形成装置
の製造方法。
10. A method of manufacturing an image forming apparatus having an electron source and an image forming member and forming an image in response to an input signal, wherein the electron source is any one of claims 7 to 9. And a method of manufacturing an image forming apparatus.
JP16008794A 1994-07-12 1994-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP3320206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16008794A JP3320206B2 (en) 1994-07-12 1994-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16008794A JP3320206B2 (en) 1994-07-12 1994-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH0831310A JPH0831310A (en) 1996-02-02
JP3320206B2 true JP3320206B2 (en) 2002-09-03

Family

ID=15707585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16008794A Expired - Fee Related JP3320206B2 (en) 1994-07-12 1994-07-12 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3320206B2 (en)

Also Published As

Publication number Publication date
JPH0831310A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP3200284B2 (en) Method of manufacturing electron source and image forming apparatus
JP3054137B2 (en) Image forming apparatus manufacturing method and manufacturing apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP3320206B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3200286B2 (en) Method of manufacturing electron source and image forming apparatus
JP3320299B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3320310B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000195428A (en) Manufacture of image forming device and its manufacturing device
JP2000082387A (en) Electron source, its manufacture, driving method, image forming device using the electron source, and driving method for the image forming device
JP2946180B2 (en) Electron emission device, image forming apparatus using the same, and manufacturing and driving methods thereof
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JP3728271B2 (en) Electron emitting device, electron source, and method of manufacturing image forming apparatus
JPH1012132A (en) Surface conductive electron emission element, electron source using the same, image forming device, and their manufacture
JP3387644B2 (en) Method of manufacturing image forming apparatus
JPH1055751A (en) Electron emission element, electron source, image forming device, and their manufacture
JP2000243258A (en) Electron emission element, electron source, image forming device and manufacture of them
JPH09265900A (en) Electron emission element, electron source, image forming device, and manufacture thereof
JP2000243252A (en) Electron source, image forming device and manufacture of the same
JPH11339662A (en) Electron emitting element, electron source, image forming device and manufacture of them
JPH09265899A (en) Electron emitter, its manufacture, electron source, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees