JP2000243252A - Electron source, image forming device and manufacture of the same - Google Patents

Electron source, image forming device and manufacture of the same

Info

Publication number
JP2000243252A
JP2000243252A JP4282999A JP4282999A JP2000243252A JP 2000243252 A JP2000243252 A JP 2000243252A JP 4282999 A JP4282999 A JP 4282999A JP 4282999 A JP4282999 A JP 4282999A JP 2000243252 A JP2000243252 A JP 2000243252A
Authority
JP
Japan
Prior art keywords
electron
electron source
wiring
electric field
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4282999A
Other languages
Japanese (ja)
Inventor
Toshiichi Onishi
敏一 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4282999A priority Critical patent/JP2000243252A/en
Publication of JP2000243252A publication Critical patent/JP2000243252A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve efficiency by comprising a process for applying an electric field between two sheets of substrates respectively, comprising an elemental electrode of each element and a wiring connected to the electrode in the shape of a ladder or a matrix, and placed facing opposite to one another in a state in which the wirings are faced inwardly. SOLUTION: An electric field application process for removing factors which induce the discharge phenomenon such as projection and contamination in advance, is executed after the wiring is formed on an electron source substrate (before the formation of a conductive film). An electron source substrate 218 is fixed on a mechanical stage 217, and the other electron source substrate 219 is fixed on the bottom of a substrate holder 211. The matrix wirings of the electron source substrates 218, 219 are electrically connected in common by a conductive getter 213 at the ends of the wirings, and connected to GND and a high-tension power source 221 by the cables 215, 216 and the like to equalize the wiring potential of two sheets of electron source substrates 218, 219. Since two sheets of electron source substrates 218, 219 are treated with one electric field application process, manufacturing efficiency can be improved, and cost can be reduced, so that an image forming device can be provided more inexpensively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に複数の電
子放出素子が形成された電子源の製造方法と該製造方法
による電子源、及び、該電子源を用いた画像形成装置と
その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electron source having a plurality of electron-emitting devices formed on a substrate, an electron source using the method, an image forming apparatus using the electron source, and manufacturing of the same. About the method.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた2種類
のものが知られている。冷陰極電子放出素子には電界放
出型(以下、「FE型」という。)、金属/絶縁層/金
属型(以下、「MIM型」という。)や表面伝導型電子
放出素子等がある。表面伝導型電子放出素子の例として
は、M.I.Elinson,Recio Eng.E
lectron Phys.,10,1290,(19
65)等に開示されたものがある。表面伝導型電子放出
素子は、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するものである。特開平7−235255号公報に
は、Pd等の金属薄膜を用いた表面伝導型電子放出素子
が開示されている。その素子構成を図1に模式的に示
す。同図において1は基板、2,3は素子電極である。
また、4は導電性膜で、Pd等の金属酸化物薄膜等から
なり、後述の通電フォーミングと呼ばれる通電処理によ
り、該導電性膜を局所的に破壊、変形もしくは変質せし
め、電気的に高抵抗な状態にした電子放出部5を形成す
る。
2. Description of the Related Art Conventionally, two types of electron-emitting devices using a thermionic electron-emitting device and a cold-cathode electron-emitting device have been known. The cold cathode electron emitting device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emitting device, and the like. Examples of surface conduction electron-emitting devices include those described in M.S. I. Elinson, Recio Eng. E
electron Phys. , 10, 1290, (19
65). The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. JP-A-7-235255 discloses a surface conduction electron-emitting device using a metal thin film such as Pd. FIG. 1 schematically shows the element configuration. In the figure, 1 is a substrate, and 2 and 3 are device electrodes.
Reference numeral 4 denotes a conductive film made of a metal oxide thin film of Pd or the like, which is locally broken, deformed, or altered by an energization process called energization forming described below, and has a high electrical resistance. The electron emitting portion 5 is formed in a state as described above.

【0003】さらに、電子放出特性を改善するため、後
述するように「活性化」と称する処理を行い、上記電子
放出部5とその亀裂近傍に、炭素・炭素化合物からなる
膜(カーボン膜)を形成する場合がある。この工程は、
有機物質を含む雰囲気中で、素子にパルス電圧を印加
し、炭素・炭素化合物を電子放出部周辺に堆積させる方
法により、行うことができる。
Further, in order to improve the electron emission characteristics, a process called “activation” is performed as described later, and a film (carbon film) made of carbon / carbon compound is formed near the electron emission portion 5 and its cracks. May form. This step is
This can be performed by a method in which a pulse voltage is applied to the element in an atmosphere containing an organic substance, and carbon / carbon compound is deposited around the electron emitting portion.

【0004】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数素子を配列形成できる利点がある。そこで、この特徴
を生かせるようないろいろな応用が研究されている。例
えば、荷電ビーム源、表示装置等があげられる。多数の
表面伝導型電子放出素子を配列形成した例としては、後
述する様に、並列に表面伝導型電子放出素子を配列し、
個々の素子の両端を配線(共通配線とも呼ぶ)で、それ
ぞれ結線した行を多数行配列した電子源があげられる
(例えば、特開昭64−031332号公報、特開平1
−283749号公報、特開平2−257552号公報
等)。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area because of its simple structure and easy manufacture. Therefore, various applications that make use of this feature are being studied. For example, a charged beam source, a display device, and the like can be given. As an example of arranging and forming a large number of surface conduction electron-emitting devices, as will be described later, surface conduction electron-emitting devices are arranged in parallel,
An electron source in which both ends of each element are connected by wiring (also referred to as a common wiring) and a plurality of connected rows are arranged in many rows (for example, JP-A-64-031332,
-2833749, JP-A-2-257552 and the like).

【0005】表示装置等の画像形成装置においては、近
年、液晶を用いた平板型表示装置がCRTに替わって普
及してきたが、自発光型でないため、バックライトを持
たなければならない等の問題点があり、自発光型の表示
装置の開発が望まれてきた。自発光型表示装置として
は、表面伝導型電子放出素子を多数配置した電子源と、
該電子源より放出された電子によって可視光を発光せし
める蛍光体とを組み合わせた表示装置である画像形成装
置があげられる(例えば、USP5066883)。し
たがって、電子源と蛍光体を有する基板の対向距離を短
くすることで、従来のCRTと異なり、薄型の画像形成
装置が得られる。
In image forming apparatuses such as display apparatuses, flat panel display apparatuses using liquid crystal have been widely used in place of CRTs in recent years. However, since they are not self-luminous, they must have a backlight. Therefore, development of a self-luminous display device has been desired. As a self-luminous display device, an electron source in which a number of surface conduction electron-emitting devices are arranged,
An image forming apparatus, which is a display device in which a phosphor that emits visible light by electrons emitted from the electron source is combined (for example, US Pat. No. 5,066,883). Therefore, unlike the conventional CRT, a thin image forming apparatus can be obtained by shortening the facing distance between the electron source and the substrate having the phosphor.

【0006】[0006]

【発明が解決しようとする課題】一般に、電子源から放
出された電子は、電子源と蛍光体との間に印加された電
圧(加速電圧)により加速され、蛍光体に衝突し発光す
る。従って、表示画像は、加速電圧が大きいほど高輝度
となり、前述したように電子源と蛍光体を有する基板の
対向距離を短くした薄型の画像形成装置の場合、加速電
圧によって電子源と蛍光体との間に形成される電界強度
が大きくなる。
Generally, electrons emitted from an electron source are accelerated by a voltage (acceleration voltage) applied between the electron source and the phosphor, and collide with the phosphor to emit light. Therefore, the display image has higher brightness as the acceleration voltage is higher, and as described above, in the case of a thin image forming apparatus in which the facing distance between the electron source and the substrate having the phosphor is short, the electron source and the phosphor are accelerated by the acceleration voltage. The electric field strength formed between them increases.

【0007】しかしながら、このような場合、以下のよ
うな問題点があった。
However, such a case has the following problems.

【0008】強電界が印加された電子源上に例えば突起
などがある場合、そこに電界が集中し、電子放出する場
合がある。放出電流による発熱や強電界の影響で、突起
の形状がさらに先鋭になり、電界強度がさらに大きくな
り、電子放出量が増加する。このような正のフィードバ
ックがかかると、最終的には、突起部が熱的に破壊され
るという現象が起こる。
When a strong electric field is applied to an electron source, for example, when there is a projection or the like, the electric field may concentrate on the electron source and emit electrons. Due to the heat generated by the emission current and the effect of the strong electric field, the shape of the projection becomes sharper, the electric field intensity further increases, and the amount of electron emission increases. When such positive feedback is applied, a phenomenon occurs in which the protrusion is eventually thermally destroyed.

【0009】また、電子源上に汚れなどがある場合で
も、2次電子放出係数が大きいとか、電子放出の仕事関
数が小さいなどの要因があると電子放出しやすくなる。
この場合でも、電子放出による強電界や高温で汚れが分
解蒸発する。
Even when the electron source is contaminated, electrons are easily emitted if there are factors such as a large secondary electron emission coefficient or a small work function of electron emission.
Even in this case, the dirt decomposes and evaporates in a strong electric field or high temperature due to electron emission.

【0010】このような現象が起こると、突起部や汚れ
の破壊だけではなく、画像形成装置内の真空雰囲気が悪
くなる。その結果、これらがトリガーとなって、高電界
が印加された、電子源と蛍光体との間で放電現象が起こ
り、加速された陽イオンが電子源に衝突し、電子源にダ
メージを与え、画像欠陥を引き起こすという問題が生じ
ている。
[0010] When such a phenomenon occurs, not only destruction of the projections and dirt, but also the vacuum atmosphere in the image forming apparatus becomes worse. As a result, these trigger the discharge phenomenon occurs between the electron source and the phosphor, to which a high electric field is applied, and the accelerated cations collide with the electron source, damaging the electron source, There is a problem of causing image defects.

【0011】このような現象の対応策として、電子源に
予め高電界を印加し、突起や汚れなど放電現象を誘発す
る因子を取り除く電界印加工程(フラッシング工程或い
はコンディショニング工程などと呼ばれている)が行わ
れている。従来、この工程は、電子源基板にアノード電
極を対向させ、高電圧をアノードに印加する方法や、画
像形成装置を構成する外囲器を作成後、電子源と蛍光体
間に高電圧を印加する手法が、一般に行われていた。
As a countermeasure against such a phenomenon, a high electric field is applied to the electron source in advance, and an electric field application step (called a flushing step or a conditioning step) for removing factors that induce a discharge phenomenon such as protrusions and dirt. Has been done. Conventionally, this process involves applying an anode electrode to the electron source substrate and applying a high voltage to the anode, or applying a high voltage between the electron source and the phosphor after creating an envelope that constitutes the image forming apparatus. That approach was commonly used.

【0012】しかしながら、このような電界印加工程で
は、突起部等の破壊によるダメージを少なくするために
電界を徐々に上昇する必要があり、工程に時間がかかる
という問題があった。
However, in such an electric field application step, it is necessary to gradually increase the electric field in order to reduce the damage due to the destruction of the projections and the like, and there has been a problem that the process takes time.

【0013】本発明の目的は、短時間で上記電界印加工
程を行い、効率よく信頼性の高い電子源を製造する方法
を提供することにあり、さらには、該電子源を用いて表
示特性に優れた画像形成装置及びその製造方法を提供す
ることにある。
It is an object of the present invention to provide a method for efficiently producing a highly reliable electron source by performing the above-mentioned electric field applying step in a short time. An object of the present invention is to provide an excellent image forming apparatus and a method of manufacturing the same.

【0014】[0014]

【課題を解決するための手段】本発明の電子源の製造方
法は、基板上に形成された一対の素子電極と、該素子電
極のそれぞれに電気的に接続された導電性膜と、該導電
性膜の一部に形成された電子放出部とを有する電子放出
素子を複数個、同一基板上に形成し、配線にて各素子の
素子電極をそれぞれ梯子状或いはマトリクス状に接続し
てなる電子源の製造方法であって、少なくとも上記配線
と素子電極とを形成した基板を2枚、該配線が内側にな
るように対向配置して上記基板間に電界を印加する電界
印加工程を有することを特徴とする。
According to the present invention, there is provided a method of manufacturing an electron source, comprising: a pair of device electrodes formed on a substrate; a conductive film electrically connected to each of the device electrodes; A plurality of electron-emitting devices having an electron-emitting portion formed on a part of a conductive film are formed on the same substrate, and the device electrodes of each device are connected in a ladder-like or matrix-like manner by wiring. A method of manufacturing a source, comprising: an electric field application step of applying at least two substrates on which the wirings and the device electrodes are formed, opposing each other such that the wirings are inside, and applying an electric field between the substrates. Features.

【0015】また、本発明の電子源は、基板上に形成さ
れた一対の素子電極と、該素子電極のそれぞれに電気的
に接続された導電性膜と、該導電性膜の一部に形成され
た電子放出部とを有する電子放出素子を複数個、同一基
板上に形成し、配線にて各素子の素子電極をそれぞれ梯
子状或いはマトリクス状に接続してなり、上記本発明の
電子源の製造方法により製造されたことを特徴とする。
Further, the electron source of the present invention comprises a pair of element electrodes formed on a substrate, a conductive film electrically connected to each of the element electrodes, and a part formed on the conductive film. A plurality of electron-emitting devices having an electron-emitting portion are formed on the same substrate, and the device electrodes of each device are connected in a ladder-like or matrix-like form by wiring, respectively. It is manufactured by a manufacturing method.

【0016】さらに本発明の第一の画像形成装置は、上
記電子放出素子を複数個並列に配置し結線してなる素子
行を少なくとも1行以上有し、各素子を駆動するための
配線が梯子状配置されている電子源と、画像形成部材、
及び情報信号により各素子から放出される電子線を制御
する制御電極を有することを特徴とし、第二の画像形成
装置は、上記電子放出素子を複数個配列してなる素子行
を少なくとも1行以上有し、該素子を駆動するための配
線がマトリクス配置されている電子源と、画像形成部材
とを有することを特徴とする。
Further, the first image forming apparatus of the present invention has at least one or more element rows formed by arranging and connecting a plurality of the above-mentioned electron emitting elements in parallel, and the wiring for driving each element is a ladder. An electron source, an image forming member,
And a control electrode for controlling an electron beam emitted from each element according to the information signal, wherein the second image forming apparatus has at least one element row in which a plurality of the electron-emitting elements are arranged. An electron source in which wirings for driving the element are arranged in a matrix, and an image forming member.

【0017】さらにまた、本発明の第一の画像形成装置
の製造方法は、上記本発明の電子源の製造方法で得られ
た電子源を、該電子源から放出される電子線を制御する
制御電極と、該電子源からの電子線の照射により画像を
形成する画像形成部材と組み合わせることを特徴とし、
第二の画像形成装置の製造方法は、上記本発明の電子源
の製造方法で得られた電子源を、該電子源からの電子線
の照射により画像を形成する画像形成部材と組み合わせ
ることを特徴とする。
Still further, according to a first method of manufacturing an image forming apparatus of the present invention, there is provided a method of controlling an electron source obtained by the above-described method of manufacturing an electron source of the present invention to control an electron beam emitted from the electron source. Electrodes, characterized in that they are combined with an image forming member that forms an image by irradiation of an electron beam from the electron source,
A second method of manufacturing an image forming apparatus is characterized in that the electron source obtained by the method of manufacturing an electron source of the present invention is combined with an image forming member that forms an image by irradiating an electron beam from the electron source. And

【0018】本発明の電子源の製造方法においては、突
起や汚れなどの放電現象を誘発する因子を予め取り除く
ための電界印加工程(フラッシング工程或いはコンディ
ショニング工程)を行う際に、2枚の電子源基板を対向
させて行うことにより、一回の電界印加工程で、2枚の
電界印加処理済みの基板を得ることができる。
In the method of manufacturing an electron source according to the present invention, when performing an electric field application step (flashing step or conditioning step) for removing factors inducing a discharge phenomenon such as protrusions and dirt in advance, two electron sources are used. When the substrates are opposed to each other, two electric field application-processed substrates can be obtained in one electric field application step.

【0019】従って、電界強度の昇降スピードを従来と
同じように行っても、1枚あたりの処理時間を1/2に
することができ、製造コストを下げることが可能であ
る。
Therefore, even if the electric field intensity is raised and lowered in the same manner as in the prior art, the processing time per sheet can be halved, and the manufacturing cost can be reduced.

【0020】さらに、このような電子源を表示装置など
の画像形成装置で用いることで、駆動時の放電現象が少
なく、長時間の画像表示を行っても表示画像に欠落画素
の少ない画像形成装置を提供するものである。
Further, by using such an electron source in an image forming apparatus such as a display device, the discharge phenomenon during driving is small, and even when a long-time image display is performed, the display image has few missing pixels. Is provided.

【0021】[0021]

【発明の実施の形態】以下、本発明の好ましい実施形態
として、平面型の表面伝導型電子放出素子を用いて構成
した電子源及び画像形成装置を例に挙げて本発明を詳細
に説明する。本発明に用いられる表面伝導型電子放出素
子は、例えば特開平7−235255号公報に記載され
た素子である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, as a preferred embodiment of the present invention, the present invention will be described in detail with reference to an electron source and an image forming apparatus constituted by using a flat surface conduction electron-emitting device. The surface conduction electron-emitting device used in the present invention is, for example, a device described in JP-A-7-235255.

【0022】図1は、本発明に用いられる平面型表面伝
導型電子放出素子の一例の構成を示す図であり、図1
(a)(b)はその平面図と断面図である。図1におい
て1は基板、2と3は素子電極、4は導電性膜、5は電
子放出部である。
FIG. 1 is a diagram showing a configuration of an example of a flat surface conduction electron-emitting device used in the present invention.
(A) and (b) are a plan view and a sectional view thereof. In FIG. 1, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film, and 5 is an electron emitting portion.

【0023】基板1としては、石英ガラス,Na等の不
純物含有量を減少したガラス,青板ガラス,青板ガラス
にスパッタ法等により形成したSiO2を積層したガラ
ス基板及びアルミナ等のセラミックス及びSi基板等を
用いることができる。
Examples of the substrate 1 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate obtained by laminating blue plate glass with SiO 2 formed by sputtering or the like, ceramics such as alumina, and a Si substrate. Can be used.

【0024】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができる。例えばNi、
Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd
等の金属或いは合金及びPd、Ag、Au、RuO2
Pd−Ag等の金属或いは金属酸化物とガラス等から構
成される印刷導体、In23−SnO2等の透明導電体
及びポリシリコン等の半導体導体材料等から適宜選択さ
れる。
Materials for the opposing device electrodes 2 and 3 include:
General conductor materials can be used. For example, Ni,
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Metals or alloys such as Pd, Ag, Au, RuO 2 ,
It is appropriately selected from a printed conductor composed of a metal such as Pd-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 , and a semiconductor conductor material such as polysilicon.

【0025】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Lは、好ましくは数百nm〜数百μm
の範囲とし、より好ましくは、素子電極間に印加する電
圧等を考慮して、数μm〜数十μmの範囲とする。素子
電極長さWは、電極の抵抗値、電子放出特性を考慮する
と、好ましくは数μm〜数百μmの範囲であり、素子電
極2、3の膜厚dは、好ましくは数十nm〜数μmの範
囲である。尚、図1に示した構成だけでなく、基板1上
に、導電性膜4、対向する素子電極2,3の順に積層し
た構成とすることもできる。
The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The device electrode interval L is preferably several hundred nm to several hundred μm.
More preferably, the range is several μm to several tens μm in consideration of a voltage applied between the device electrodes and the like. The element electrode length W is preferably in the range of several μm to several hundred μm in consideration of the resistance value and the electron emission characteristics of the electrode, and the film thickness d of the element electrodes 2 and 3 is preferably several tens nm to several tens of nm. It is in the range of μm. In addition, not only the configuration shown in FIG. 1 but also a configuration in which a conductive film 4 and opposing element electrodes 2 and 3 are laminated in this order on the substrate 1 can be adopted.

【0026】導電性膜4の膜厚は、素子電極2,3への
ステップカバレージ、素子電極2,3間の抵抗値及び後
述するフォーミング条件等を考慮して適宜設定される
が、通常は、0.1nmの数倍から数百nmの範囲とす
るのが好ましく、より好ましくは1nmより50nmの
範囲とするのが良い。その抵抗値は、Rsが102から1
7Ω/□の値である。なおRsは、厚さがt、幅がwで
長さがlの薄膜の抵抗Rを、R=Rs(l/w)とおい
たときに現れる量である。また、本願明細書において、
フォーミング処理については、通電処理を例に挙げて説
明するが、フォーミング処理はこれに限られるものでは
なく、膜に亀裂を生じさせて高抵抗状態を形成する処理
を包含するものである。
The thickness of the conductive film 4 is appropriately set in consideration of the step coverage of the device electrodes 2 and 3, the resistance between the device electrodes 2 and 3, a forming condition described later, and the like. It is preferably in the range of several times 0.1 nm to several hundred nm, more preferably in the range of 1 nm to 50 nm. The resistance value of R s is 10 2 to 1
0 is a 7 Ω / □ of value. Note that R s is an amount that appears when the resistance R of a thin film having a thickness t, a width w, and a length 1 is defined as R = R s (l / w). Also, in the present specification,
The forming process will be described by taking an energizing process as an example, but the forming process is not limited to this, and includes a process of forming a high resistance state by causing a crack in a film.

【0027】導電性膜4を構成する材料は、Pd,P
t,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pd等の金属、PdO,S
nO2,In23,PbO,Sb23等の酸化物、Hf
2,ZrB2,LaB6,CeB6,YB4,GdB4等の
硼化物、TiC,ZrC,HfC,TaC,SiC,W
C等の炭化物、TiN,ZrN,HfN等の窒化物、S
i,Ge等の半導体、カーボン等の中から適宜選択され
る。
The material constituting the conductive film 4 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
metals such as e, Zn, Sn, Ta, W, Pd, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , Hf
Borides such as B 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 , TiC, ZrC, HfC, TaC, SiC, W
Carbide such as C, nitride such as TiN, ZrN, HfN, S
It is appropriately selected from semiconductors such as i and Ge, carbon and the like.

【0028】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部5の内部には、
0.1nmの数倍から数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜4を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部5及びその近傍の
導電性膜4には、炭素及び炭素化合物を有することもで
きる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the film thickness, film quality, material of the conductive film 4 and a method such as energization forming which will be described later. It will be. Inside the electron emission unit 5,
In some cases, conductive fine particles having a particle size ranging from several times 0.1 nm to several tens nm are present. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 4. The electron emitting portion 5 and the conductive film 4 near the electron emitting portion 5 can also contain carbon and a carbon compound.

【0029】上記電子放出素子の基本的な製造方法の一
例を図2に示す。尚、図2において、図1に示した部位
と同じ部位には同一の符号を付している。
FIG. 2 shows an example of a basic method of manufacturing the above-mentioned electron-emitting device. In FIG. 2, the same parts as those shown in FIG. 1 are denoted by the same reference numerals.

【0030】1)基板1を洗剤、純水および有機溶剤等
を用いて十分に洗浄し、真空蒸着法、スパッタ法等によ
り、素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板1上に素子電極2、3を形成する
(図2(a))。
1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, the substrate 1 is deposited on the substrate 1 by using, for example, a photolithography technique. Then, device electrodes 2 and 3 are formed (FIG. 2A).

【0031】2)素子電極2、3を設けた基板1に、有
機金属溶液を塗布して、有機金属薄膜を形成する。有機
金属溶液には、前述の導電性膜4の材料の金属を主元素
とする有機金属化合物の溶液を用いることができる。有
機金属薄膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性膜4を形成する(図2
(b))。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性膜4の形成法はこれに限られるもので
なく、真空蒸着法、スパッタ法、化学的気相堆積法、分
散塗布法、ディッピング法、スピンナー法、インクジェ
ット法等を用いることもできる。
2) An organic metal solution is applied to the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used. The organic metal thin film is heated and baked, and patterned by lift-off, etching, or the like to form a conductive film 4 (FIG. 2).
(B)). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, A dipping method, a spinner method, an inkjet method, or the like can also be used.

【0032】インクジェット法を用いた場合には、10
ngから数十ng程度の微小液滴を再現性良く発生し基
板に付与することができ、フォトリソグラフィによるパ
ターニングや真空プロセスが不要であるため、生産性の
上から好ましい。インクジェット法の装置としては、エ
ネルギー発生素子として電気熱変換体を用いたバブルジ
ェットタイプ、或いは圧電素子を用いたピエゾジェット
タイプ等が使用可能である。上記液滴の焼成手段として
は、電磁波照射手段や加熱空気照射手段、基板全体を加
熱する手段が用いられる。電磁波照射手段としては、例
えば赤外線ランプ、アルゴンイオンレーザー、半導体レ
ーザー等を用いることができる。
When the ink jet method is used, 10
Fine droplets of about ng to several tens of ng can be generated with good reproducibility and applied to the substrate, and patterning by photolithography and a vacuum process are unnecessary, which is preferable in terms of productivity. As a device of the ink jet method, a bubble jet type using an electrothermal converter as an energy generating element, a piezo jet type using a piezoelectric element, or the like can be used. As the means for firing the droplets, means for irradiating electromagnetic waves, means for irradiating heated air, and means for heating the entire substrate are used. As the electromagnetic wave irradiation means, for example, an infrared lamp, an argon ion laser, a semiconductor laser, or the like can be used.

【0033】3)つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極2、3間に、不図示の電源
を用いて、通電を行うと、導電性膜4の部位に、構造の
変化した電子放出部5が形成される(図2(c))。通
電フォーミングによれば導電性膜4に局所的に破壊、変
形もしくは変質等の構造の変化した部位(一般に、亀裂
形態である場合が多い)が形成される。該部位が電子放
出部5を構成する。通電フォーミングの電圧波形の例を
図3に示す。
3) Subsequently, a forming step is performed.
As an example of a method of the forming step, a method by an energization process will be described. When an electric current is applied between the device electrodes 2 and 3 using a power supply (not shown), an electron-emitting portion 5 having a changed structure is formed at the portion of the conductive film 4 (FIG. 2C). According to the energization forming, a portion (generally, often in the form of a crack) whose structure such as destruction, deformation or alteration is locally formed in the conductive film 4 is formed. This portion constitutes the electron emission section 5. FIG. 3 shows an example of the voltage waveform of the energization forming.

【0034】電圧波形としては、パルス波形が好まし
い。これにはパルス波高値を定電圧としたパルスを連続
的に印加する図3(a)に示した手法とパルス波高値を
増加させながら、電圧パルスを印加する図3(b)に示
した手法がある。
The voltage waveform is preferably a pulse waveform. The method shown in FIG. 3A in which a pulse with a constant pulse peak value is applied continuously and the method shown in FIG. 3B in which a voltage pulse is applied while increasing the pulse peak value are used for this purpose. There is.

【0035】先ず、パルス波高値を定電圧とした場合に
ついて、図3(a)で説明する。図3(a)におけるT
1及びT2は電圧波形のパルス幅とパルス間隔である。三
角波の波高値(通電フォーミング時のピーク電圧)は、
表面伝導型電子放出素子の形態に応じて適宜選択され
る。このような条件のもと、例えば、数秒〜数十秒間電
圧を印加する。パルス波形は、三角波に限定されるもの
ではなく、矩形波等の所望の波形を採用することができ
る。
First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T in FIG. 3 (a)
1 and T 2 are the pulse width and the pulse interval of the voltage waveform. The peak value of the triangular wave (peak voltage during energization forming)
It is appropriately selected according to the form of the surface conduction electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens of seconds. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0036】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図3(b)で説明する。
図3(b)におけるT1及びT2は図3(a)に示したT
1、T2と同様である。また三角波の波高値は、例えば
0.1V程度ずつ増加させる。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T 1 and T 2 in FIG. 3 (b) shown in FIG. 3 (a) T
1, it is similar to T 2. The peak value of the triangular wave is increased, for example, by about 0.1V.

【0037】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性膜4を局所的に破壊、変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば、0.1V程度の電圧印加により流れる電流
を測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了する。
The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T 2 and measuring the current. For example, a current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained. When the resistance value indicates 1 MΩ or more, the energization forming is terminated.

【0038】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施す。活性化工程とは、この工程
により、素子電流If、放出電流Ieが、著しく変化する
工程である。
4) The element after the forming is subjected to a process called an activation step. The activation process is a process in which the device current If and the emission current Ie are significantly changed by this process.

【0039】活性化工程は、例えば、有機物質を含有す
る雰囲気下で、通電フォーミングと同様に、パルスの印
加を繰り返すことで行うことができる。このときの好ま
しい有機物質のガス圧は、前述の応用の形態、真空容器
の形状や、有機物質の種類などにより異なるため、場合
に応じ適宜設定される。
The activation step can be performed, for example, by repeating the application of a pulse in an atmosphere containing an organic substance in the same manner as the energization forming. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is accordingly set as appropriate.

【0040】この処理により、雰囲気中に存在する有機
物質から、導電性膜上に形成された電子放出部に、炭素
や炭素化合物が素子上に堆積し、素子電流If,放出電
流Ieが著しく変化するようになる。
By this treatment, carbon or a carbon compound is deposited on the element from the organic substance existing in the atmosphere to the electron emission portion formed on the conductive film, and the element current If and the emission current Ie are reduced. It will change significantly.

【0041】ここで、炭素や炭素化合物とは、例えばグ
ラファイト(いわいるHOPG,PG,GCを包含する
もので、HOPGはほぼ完全なグラファイトの結晶構
造、PGは結晶粒が200Å程度で結晶構造がやや乱れ
たもの、GCは結晶粒が20Å程度になり結晶構造の乱
れがさらに大きくなったものを指す。)、非晶質カーボ
ン(アモルファスカーボン及び、アモルファスカーボン
と前記グラファイトの微結晶の混合物を指す)であり、
その膜厚は、50nm以下の範囲とするのが好ましく、
30nm以下の範囲とすることがより好ましい。
Here, carbon and carbon compounds include, for example, graphite (what is called HOPG, PG, and GC). HOPG has a crystal structure of almost perfect graphite, and PG has a crystal grain of about 200 ° and a crystal structure of about 200 °. A slightly disturbed material, GC refers to a material in which the crystal grain is about 20 ° and the disorder of the crystal structure is further increased.), Amorphous carbon (amorphous carbon and a mixture of amorphous carbon and the fine crystals of the graphite) )
The film thickness is preferably in the range of 50 nm or less,
More preferably, the thickness is 30 nm or less.

【0042】本発明で用いることができる、適当な有機
物質としては、アルカン、アルケン、アルキンの脂肪族
炭化水素類、芳香族炭化水素類、アルコール類、アルデ
ヒド類、ケトン類、アミン類、フェノール、カルボン
酸、スルホン酸等の有機酸類等を挙げることが出来、具
体的には、メタン、エタン、プロパンなどCn2n+2
表される飽和炭化水素、エチレン、プロピレン、アセチ
レンなどCn2n、Cn2nやCn2n-2等の組成式で表
される不飽和炭化水素、ベンゼン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等が使用で
きる。
Suitable organic substances that can be used in the present invention include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, and the like. carboxylic acid, organic acids such as sulfonic acid can be exemplified, specifically, methane, ethane, saturated hydrocarbon represented by C n H 2n + 2 such as propane, ethylene, propylene, acetylene, etc. C n H 2n, C n H 2n or C n H 2n-2 unsaturated hydrocarbon expressed by a composition formula such as, benzene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid And propionic acid.

【0043】本発明では、これらの有機物質を単独で用
いても良いし、必要に応じては、混合して用いても良
い。
In the present invention, these organic substances may be used alone, or may be used as a mixture if necessary.

【0044】また、これらの有機物質を有機物質でない
他のガスと希釈して用いても良い。希釈ガスとして用い
ることができるガスの種類としては、例えば、窒素、ア
ルゴン、キセノンといった不活性ガスが挙げられる。
Further, these organic substances may be used by diluting them with another gas which is not an organic substance. Examples of the type of gas that can be used as the diluting gas include an inert gas such as nitrogen, argon, and xenon.

【0045】本発明では、活性化工程における電圧印加
の手法は、電圧値の時間変化、電圧印加の方向、波形等
の条件が考えられる。
In the present invention, the method of applying a voltage in the activation step may be a condition such as a time change of a voltage value, a direction of the voltage application, and a waveform.

【0046】電圧値の時間変化は、フォーミングと同様
に、電圧値を時間とともに上昇させていく手法や、固定
電圧で行う手法で行うことができる。
As in the case of the forming, the time change of the voltage value can be performed by a method of increasing the voltage value with time or a method of performing the operation at a fixed voltage.

【0047】また、図4で示すように、電圧印加の方向
は、駆動と同様の方向(順方向)のみ(図4(a))に
印加しても良いし、順方向、逆方向を交互に変化させて
印加(図4(b))しても良い。交互に電圧を印加する
場合、亀裂にたいして、対称にカーボン膜が形成される
ものと思われるので、好ましい。
As shown in FIG. 4, the direction of voltage application may be applied only in the same direction as the driving (forward direction) (FIG. 4 (a)), or alternately in the forward and reverse directions. (FIG. 4B). It is preferable to apply the voltage alternately, since it is considered that the carbon film is formed symmetrically with respect to the crack.

【0048】また、波形については、図4では、矩形波
の例を用いたが、正弦波、三角波、鋸波等任意の波形を
用いることができる。
Although the example of the waveform is shown in FIG. 4 as a rectangular wave, any waveform such as a sine wave, a triangular wave, and a sawtooth wave can be used.

【0049】活性化工程の終了判定は、素子電流If
放出電流Ieを測定しながら、適宜行う。
The termination of the activation step is appropriately determined while measuring the device current If and the emission current Ie .

【0050】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
5) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0051】真空容器内の有機成分の分圧は、上記の炭
素及び炭素化合物がほぼ新たに堆積しない分圧で1.3
×10-6Pa以下が好ましく、さらには1.3×10-8
Pa以下が特に好ましい。さらに真空容器内を排気する
ときには、真空容器全体を加熱して、真空容器内壁や、
電子放出素子に吸着した有機物質分子を排気しやすくす
るのが好ましい。このときの加熱条件は、80〜250
℃好ましくは150℃以上で、できるだけ長時間処理す
るのが望ましいが、特にこの条件に限るものではなく、
真空容器の大きさや形状、電子放出素子の構成などの諸
条件により適宜選ばれる条件により行う。真空容器内の
圧力は極力低くすることが必要で、1×10-5Pa以下
が好ましく、さらに1.3×10-6Pa以下が特に好ま
しい。
The partial pressure of the organic component in the vacuum vessel is 1.3 at which the above-mentioned carbon and carbon compounds hardly newly deposit.
× 10 −6 Pa or less, more preferably 1.3 × 10 −8 Pa
Pa or less is particularly preferred. Further, when evacuating the inside of the vacuum vessel, the entire vacuum vessel is heated, and the inner wall of the vacuum vessel,
It is preferable that the organic substance molecules adsorbed on the electron-emitting device be easily exhausted. The heating conditions at this time are 80 to 250
C. Preferably at 150 ° C. or higher, it is desirable to treat as long as possible, but it is not particularly limited to this condition.
This is performed under conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, and is preferably 1 × 10 −5 Pa or less, and particularly preferably 1.3 × 10 −6 Pa or less.

【0052】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体が多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したH2
O,O2なども除去でき、結果として素子電流If,放出
電流Ieが安定する。
It is preferable that the atmosphere at the time of driving after the stabilization step is performed is the same as that at the end of the stabilization treatment, but the present invention is not limited to this. Even if the pressure itself slightly increases, sufficiently stable characteristics can be maintained. By employing such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and H 2 adsorbed on a vacuum vessel or a substrate can be suppressed.
O, O 2 and the like can also be removed, and as a result, the device current If and emission current Ie are stabilized.

【0053】上述した工程を経て得られた本発明に用い
られる電子放出素子の基本特性について図5、図6を参
照しながら説明する。
The basic characteristics of the electron-emitting device used in the present invention obtained through the above-described steps will be described with reference to FIGS.

【0054】図5は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図5においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。図5において、55は真空容器であり、56は
排気ポンプである。真空容器55内には電子放出素子が
配されている。即ち、1は電子放出素子を構成する基板
であり、2及び3は素子電極、4は導電性膜、5は電子
放出部である。51は、電子放出素子に素子電圧Vf
印加するための電源、50は素子電極2,3間の導電性
膜4を流れる素子電流Ifを測定するための電流計、5
4は素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極である。53はアノード電極
54に電圧を印加するための高圧電源、52は素子の電
子放出部5より放出される放出電流Ieを測定するため
の電流計である。一例として、アノード電極の電圧をl
kV〜10kVの範囲とし、アノード電極と電子放出素
子との距離Hを2mm〜8mmの範囲として測定を行う
ことができる。
FIG. 5 is a schematic view showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. Also in FIG. 5, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In FIG. 5, 55 is a vacuum vessel, and 56 is an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. That is, 1 is a substrate constituting an electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive film, and 5 is an electron-emitting portion. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3;
Reference numeral 4 denotes an anode electrode for capturing an emission current Ie emitted from the electron emission portion of the device. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission portion 5 of the device. As an example, the voltage of the anode electrode is l
The measurement can be performed with the range of kV to 10 kV and the distance H between the anode electrode and the electron-emitting device in the range of 2 mm to 8 mm.

【0055】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ56は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。
In the vacuum vessel 55, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 56 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra high vacuum device system including an ion pump and the like. The entire vacuum processing apparatus equipped with the electron source substrate shown here is
It can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0056】図6は、図5に示した真空処理装置を用い
て測定された本発明に好適な電子放出素子の放出電流I
e、素子電流Ifと素子電圧Vfの関係を模式的に示した
図である。図6においては、放出電流Ieが素子電流If
に比べて著しく小さいので、任意単位で示している。な
お、縦・横軸ともリニアスケールである。
FIG. 6 shows the emission current I of the electron-emitting device suitable for the present invention measured using the vacuum processing apparatus shown in FIG.
e is a diagram schematically showing a relationship between an element current If and an element voltage Vf . In FIG. 6, the emission current Ie is the device current If
Since it is significantly smaller than, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.

【0057】図6からも明らかなように、本発明に用い
られる電子放出素子は、放出電流Ieに関して以下の三
つの特徴的性質を有する。
As is clear from FIG. 6, the electron-emitting device used in the present invention has the following three characteristic characteristics with respect to the emission current Ie .

【0058】即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図6中
のVth)以上の素子電圧を印加すると急激に放出電流I
eが増加し、一方しきい値電圧Vth以下では放出電流Ie
がほとんど検出されない。つまり、放出電流Ieに対す
る明確なしきい値電圧Vthを持った非線形素子である。
(I) When a device voltage of a certain voltage (called a threshold voltage, V th in FIG. 6) or more is applied to the device, the emission current I suddenly increases.
e increases, while the emission current I e is lower than the threshold voltage V th.
Is hardly detected. That is, it is a non-linear element having a clear threshold voltage V th for the emission current I e .

【0059】(ii)放出電流Ieが素子電圧Vfに単調
増加依存するため、放出電流Ieは素子電圧Vfで制御で
きる。
(Ii) Since the emission current Ie depends monotonically on the device voltage Vf , the emission current Ie can be controlled by the device voltage Vf .

【0060】(iii)アノード電極54に捕捉される
放出電荷は、素子電圧Vfを印加する時間に依存する。
つまり、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
(Iii) The emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0061】以上の説明より理解されるように、本発明
に用いられる電子放出素子は、入力信号に応じて電子放
出特性を容易に制御できることになる。この性質を利用
すると複数の電子放出素子を配して構成した電子源、画
像形成装置等、多方面への応用が可能となる。図6にお
いては、素子電流Ifが素子電圧Vfに対して単調増加す
る(以下、「MI特性」という。)例を示した。素子電
流Ifが素子電圧Vfに対して電圧制御型負性抵抗特性
(以下、「VCNR特性」という。)を示す場合もある
(不図示)。これら特性は、前述の工程を制御すること
で制御できる。
As understood from the above description, the electron-emitting device used in the present invention can easily control the electron-emitting characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices. FIG. 6 shows an example in which the device current If monotonically increases with respect to the device voltage Vf (hereinafter, referred to as “MI characteristic”). The element current If may exhibit a voltage-controlled negative resistance characteristic (hereinafter, referred to as a "VCNR characteristic") with respect to the element voltage Vf (not shown). These characteristics can be controlled by controlling the aforementioned steps.

【0062】本発明の電子源は、上記した電子放出素子
が複数個、基板上に配列してなり、また本発明の画像形
成装置は、該電子源と、電子源からの電子線の照射によ
り画像を形成することができる画像形成部材とを組み合
わせて構成される。
The electron source of the present invention comprises a plurality of the above-described electron-emitting devices arranged on a substrate. The image forming apparatus of the present invention comprises an electron source and an electron beam emitted from the electron source. It is configured by combining with an image forming member capable of forming an image.

【0063】本発明の電子源において、電子放出素子の
配列については、種々のものが採用できる。一例とし
て、並列に配置した多数の電子放出素子の個々を両端で
接続し、電子放出素子の行を多数個配し(行方向と呼
ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該
電子放出素子の上方に配した制御電極(グリッドとも呼
ぶ)により、電子放出素子からの電子を制御駆動する梯
子状配置のものがある。これとは別に、電子放出素子を
X方向及びY方向に行列状に複数個配し、同じ行に配さ
れた複数の電子放出素子の電極の一方を、X方向の配線
に共通に接続し、同じ列に配された複数の電子放出素子
の電極の他方を、Y方向の配線に共通に接続するものが
挙げられる。このようなものは所謂単純マトリクス配置
である。まず単純マトリクス配置について以下に詳述す
る。
In the electron source of the present invention, various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0064】図7に本発明の電子源の一実施形態の模式
図を示す。図7において、71は電子源基板、72はX
方向配線、73はY方向配線である。74は表面伝導型
電子放出素子、75は結線である。
FIG. 7 is a schematic view of one embodiment of the electron source of the present invention. In FIG. 7, 71 is an electron source substrate, and 72 is X
The direction wiring 73 is a Y-direction wiring. 74 is a surface conduction electron-emitting device, and 75 is a connection.

【0065】m本のX方向配線72は,Dx1,Dx2
…,Dxmからなり,真空蒸着法,印刷法,スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Y方向配
線73は、Dy1,Dy2,…,Dynのn本の配線よりな
り,X方向配線72と同様に形成される。これらm本の
X方向配線72とn本のY方向配線73との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している(m,nは、共に正の整数)。不図示の層間
絶縁層は、真空蒸着法,印刷法,スパッタ法等を用いて
形成されたSiO2等で構成される。例えば、X方向配
線72を形成した基板71の全面或いは一部に所望の形
状で形成され、特に、X方向配線72とY方向配線73
の交差部の電位差に耐え得るように、膜厚,材料,製法
が、適宜設定される。X方向配線72とY方向配線73
は、それぞれ外部端子として引き出されている。
The m X-direction wirings 72 include D x1 , D x2 ,
, Dxm , and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed. Y-direction wiring 73, D y1, D y2, ... , it consists n wirings of D yn, is formed in the same manner as the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are both Positive integer). The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, the X-directional wiring 72 and the Y-directional wiring 73 are formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed.
The film thickness, material, and manufacturing method are set as appropriate so as to withstand the potential difference at the intersection of. X direction wiring 72 and Y direction wiring 73
Are drawn out as external terminals.

【0066】表面伝導型電子放出素子74を構成する一
対の電極(不図示)は、m本のX方向配線72とn本の
Y方向配線73と導電性金属等からなる結線75によっ
て電気的に接続されている。配線72と配線73を構成
する材料、結線75を構成する材料及び一対の素子電極
を構成する材料は、その構成元素の一部あるいは全部が
同一であっても、またそれぞれ異なってもよい。これら
材料は、例えば前述の素子電極の材料より適宜選択され
る。素子電極を構成する材料と配線材料が同一である場
合には、素子電極に接続した配線は素子電極ということ
もできる。
A pair of electrodes (not shown) constituting the surface conduction electron-emitting device 74 are electrically connected to each other by a connection 75 made of a conductive metal or the like with m X-direction wires 72 and n Y-direction wires 73. It is connected. The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may have some or all of the same or different constituent elements. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0067】本発明の電子源を構成する電子放出素子に
ついては、前述したとおり(i)乃至(iii)の特性
がある。即ち、電子放出素子からの放出電子は、しきい
値電圧以上では、対向する素子電極間に印加するパルス
状電圧の波高値と幅で制御できる。一方、しきい値電圧
以下では、殆ど放出されない。この特性によれば、多数
の電子放出素子を配置した場合においても、個々の素子
に、パルス状電圧を適宜印加すれば、入力信号に応じ
て、電子放出素子を選択して電子放出量を制御できる。
The electron-emitting device constituting the electron source of the present invention has characteristics (i) to (iii) as described above. That is, when the electron emission from the electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each device, the electron-emitting device is selected according to an input signal to control the amount of electron emission. it can.

【0068】例えば、X方向配線72には、X方向に配
列した表面伝導型電子放出素子74の行を選択するため
の走査信号を印加する不図示の走査信号印加手段が接続
される。一方、Y方向配線73には、Y方向に配列した
表面伝導型電子放出素子74の各列を入力信号に応じて
変調するための不図示の変調信号発生手段が接続され
る。各電子放出素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れる。
For example, a scanning signal applying unit (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction is connected to the X-direction wiring 72. On the other hand, a modulation signal generating means (not shown) for modulating each row of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0069】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.

【0070】本発明の電子源の製造方法においては、図
7に示したように多数の電子放出素子を同一基板上に備
えた電子源の製造工程において、同じ電子源基板を2
枚、マトリクス配線が形成された面を対向させて配置
し、これらの基板間に高電界を印加する電界印加工程を
有することを特徴とする。
In the method of manufacturing an electron source according to the present invention, as shown in FIG. 7, in the manufacturing process of an electron source having a large number of electron-emitting devices on the same substrate, the same
And an electric field applying step of applying a high electric field between these substrates by arranging the substrates and the surfaces on which the matrix wirings are formed facing each other.

【0071】当該電界印加工程は、後述するフォーミン
グ工程の前に行うことが好ましい。これは、フォーミン
グ工程後では、マトリクス配線上にフォーミングされて
亀裂を有する導電性膜が接続されているので、2枚の電
子源基板間に電界を印加して電子源基板上に電流が流れ
た場合に、マトリクス配線の配線抵抗による電位上昇に
より、導電性膜にフォーミング工程で印加した以上の電
圧がかかり、亀裂が形態が破壊され、電子源の製造がで
きなくなる可能性があるからである。
The electric field application step is preferably performed before a forming step described later. This is because, after the forming step, since the conductive film having a crack formed by being formed on the matrix wiring is connected to the matrix wiring, an electric field is applied between the two electron source substrates to cause a current to flow on the electron source substrate. In this case, a voltage higher than that applied in the forming step is applied to the conductive film due to an increase in potential due to the wiring resistance of the matrix wiring, and the crack may be destroyed and the electron source may not be manufactured.

【0072】さらに、上記電界印加工程は、マトリクス
配線、素子電極のみが形成された状態で行う方が、導電
性膜に対する影響が無いので好ましい。
Further, it is preferable that the electric field application step be performed in a state where only the matrix wiring and the element electrodes are formed, because there is no influence on the conductive film.

【0073】図8は、2枚の電子源基板を対向させる際
の、基板配置の例を示す図である。図中,71a,71
bは基板、72a,72bは下配線であるX方向配線、
73a,73bは上配線であるY方向配線、76a,7
6bは層間絶縁層である。図8で示されるように、2枚
の電子源基板71a,71bは、配線73a、73bが
形成された面を対向させて配置される。
FIG. 8 is a diagram showing an example of a substrate arrangement when two electron source substrates are opposed to each other. In the figure, 71a, 71
b is a substrate, 72a and 72b are X-direction wirings as lower wirings,
73a and 73b are Y-direction wirings as upper wirings, and 76a and 7b.
6b is an interlayer insulating layer. As shown in FIG. 8, the two electron source substrates 71a and 71b are arranged so that the surfaces on which the wirings 73a and 73b are formed face each other.

【0074】一般にマトリクス配線は、多くの電子放出
素子が駆動されるので、配線抵抗が低いことが望まれる
ため、配線の厚さや幅をできるだけ大きくする方が好ま
しい。配線の幅は、画像形成装置の精細度を確保するた
めにはあまり大きくすることは難しく、厚みを大きくす
る場合がある。厚みの厚い配線を作る場合、蒸着時間が
長くなったり、繰り返し印刷を行ったりする場合が有
り、このようなときには、配線上などに異物が付着など
するなどの危険性が増し、強電界がかかる突起部が発生
する可能性がある。
In general, since a matrix wiring drives many electron-emitting devices, it is desired that the wiring resistance is low. Therefore, it is preferable to increase the thickness and width of the wiring as much as possible. It is difficult to make the width of the wiring too large to secure the definition of the image forming apparatus, and the thickness may be increased. When making thick wiring, the deposition time may be long or printing may be repeated, and in such a case, the danger of foreign substances adhering to the wiring etc. increases, and a strong electric field is applied Protrusions may occur.

【0075】後述する画像形成装置において、蛍光体と
の距離が最も近くなるのはマトリクス配線の上配線であ
り、特に、上配線が層間絶縁層を介して下配線と交差す
る領域が最も蛍光体との距離が近くなる。従って、2枚
の電子源基板を対向させる際にも、図8(a)に示した
ように、それぞれの基板71a,71bの上配線(Y方
向配線73a,73b)が平行となるように方向をそろ
え、上配線同士の距離が最も近くなるように対向させる
方が好ましい。この場合、この厚みのある配線が交差す
る領域が最も近くなる。
In an image forming apparatus to be described later, the distance from the phosphor is closest to the upper wiring of the matrix wiring. In particular, the area where the upper wiring intersects the lower wiring via the interlayer insulating layer is the most phosphor. And the distance becomes shorter. Therefore, even when the two electron source substrates are opposed to each other, as shown in FIG. 8A, the direction in which the upper wirings (Y direction wirings 73a, 73b) of the respective substrates 71a, 71b are parallel to each other. It is preferable that the upper wirings are opposed to each other so that the distance between the upper wirings is the shortest. In this case, the region where the thick wiring intersects is closest.

【0076】また、必要に応じては、上配線だけではな
く、他の領域も大きな電界を印加するために、例えば図
8(b)に示すように、基板の対向する位置を変えた
り、電界を印加した状態で2枚の電子源基板の相対位置
を変えても良い。
Further, if necessary, in order to apply a large electric field not only to the upper wiring but also to other regions, for example, as shown in FIG. The relative position of the two electron source substrates may be changed in a state in which is applied.

【0077】図9は、2枚の電子源基板間に電界を印加
する際の装置の構成概略図である。当該装置において、
ステージ210上には、XYZ方向に移動可能なメカニ
カルステージ217が有り、その上に電子源基板218
が固定されている。他方の電子源基板219は、基板ホ
ルダー211の底面に固定されている。基板ホルダー2
11は、絶縁性の碍子212を介してステージ210に
固定されている。メカニカルステージ217を制御する
ことにより、2枚の電子源基板218,219の相対位
置を決めることができる。
FIG. 9 is a schematic diagram showing the configuration of an apparatus for applying an electric field between two electron source substrates. In the device,
On the stage 210, there is a mechanical stage 217 that can be moved in the XYZ directions.
Has been fixed. The other electron source substrate 219 is fixed to the bottom surface of the substrate holder 211. Substrate holder 2
11 is fixed to the stage 210 via an insulating insulator 212. By controlling the mechanical stage 217, the relative positions of the two electron source substrates 218 and 219 can be determined.

【0078】電子源基板218、219のマトリクス配
線は、配線の端部で導電性の取り出し部材213で電気
的に共通に接続され、これをケーブル215、216等
でGNDと高圧電源221に接続される。尚、電気的な
接続とは、各基板において、各配線間を同電位にするこ
とを目的としたもので、すなわち、2枚の基板218,
219で、それぞれの配線電位を電界印加に等しくする
ためである。
The matrix wirings of the electron source substrates 218 and 219 are electrically connected in common by a conductive extraction member 213 at the ends of the wirings, and are connected to GND and the high voltage power supply 221 by cables 215 and 216. You. Note that the electrical connection is intended to make the same potential between the wirings on each substrate, that is, the two substrates 218,
This is to make each wiring potential equal to the electric field application at 219.

【0079】ここで、電気的な接続としては、金属など
の非常に抵抗率の小さい材料を用いて接続する場合の
他、逆に、基板上の配線間を半導体などの抵抗率のやや
大きい材料で接続したり、意図的に配線間の接続を抵抗
素子を介して行う場合がある。
Here, the electrical connection may be made by using a material having a very low resistivity such as a metal, or conversely, a material having a relatively large resistivity such as a semiconductor may be formed between wirings on a substrate. In some cases, the connection may be made via a resistive element.

【0080】本発明では、電界印加工程で放電現象が起
こったとしても、放電の短時間に流れる電荷量が、抵抗
の時定数により制限されるため、放電現象が起こっても
電子源基板に対するダメージが少ないと考えられる。た
だし、放電時に、配線間に電位差が生じ易くなるため
に、導電性膜やフォーミング後の亀裂形態に影響を与え
やすくなるので、電子源基板上に配線を形成した後(導
電性膜の形成前)で、電界印加工程を行うことが好まし
い。
In the present invention, even if a discharge phenomenon occurs in the electric field application step, the amount of charge flowing in a short time of discharge is limited by the time constant of the resistance. Is considered to be small. However, since a potential difference is easily generated between the wirings during discharge, the conductive film and a crack form after forming are easily affected. Therefore, after forming the wiring on the electron source substrate (before forming the conductive film). ), An electric field application step is preferably performed.

【0081】従って、電気的な接続は、抵抗素子を介し
た後者のケースで行うことが好ましい。この時、配線間
に接続される抵抗の抵抗値は、おおよそ1kΩ以上、好
ましくは10kΩ程度である。
Therefore, it is preferable that the electrical connection be made in the latter case via the resistance element. At this time, the resistance value of the resistor connected between the wirings is about 1 kΩ or more, preferably about 10 kΩ.

【0082】また、導電性の取り出し部材としては、比
較的柔らかい金属材料(金、インジュームなど)のシー
トやワイヤーが用いられ、これらを圧着して用いられ
る。あるいは、カーボンや金属のフィラーを接着剤中に
分散させた導電性材料などを、配線端部に接着して用い
られる。
Further, as the conductive take-out member, a sheet or wire of a relatively soft metal material (gold, indium, etc.) is used, and these are used by pressing. Alternatively, a conductive material in which carbon or metal filler is dispersed in an adhesive or the like is used by being adhered to the end of the wiring.

【0083】この電気的な接続の具体的な構成として
は、例えば、図10に示すように、導電性の取り出し部
材200、201は、配線72,73の端部で圧着され
る。また、図11に示すように、導電性部材202、2
03と隣接する配線72,73の端部を接続した上に、
抵抗素子204をこの間に接続した構成が挙げられる。
尚、図10,図11においては、X方向配線72とY方
向配線73との交差部に設けられる層間絶縁層は便宜上
省略した。
As a specific configuration of the electrical connection, for example, as shown in FIG. 10, the conductive take-out members 200 and 201 are crimped at the ends of the wirings 72 and 73. In addition, as shown in FIG.
03 and the ends of the wires 72 and 73 adjacent to each other,
There is a configuration in which the resistance element 204 is connected between them.
In FIGS. 10 and 11, the interlayer insulating layer provided at the intersection of the X-directional wiring 72 and the Y-directional wiring 73 is omitted for convenience.

【0084】図9の装置において、導電性の取り出し部
材213上は、2枚の電子源基板間で近接するので、高
抵抗のシリコーン材料などで絶縁シール214を行うこ
とが好ましい。
In the apparatus shown in FIG. 9, since the conductive extraction member 213 is close to the two electron source substrates, it is preferable that the insulating seal 214 is made of a high-resistance silicone material or the like.

【0085】また、高電圧を印加されるケーブル216
には、電流制限のための抵抗220を入れ、電流の上限
を規制するほうが好ましい。
The cable 216 to which a high voltage is applied
It is more preferable to insert a resistor 220 for limiting the current to regulate the upper limit of the current.

【0086】また、電子源基板間に流れる電流を測定す
る装置222を用い、電子源基板間に生じる放電現象を
評価することができる。
Further, the discharge phenomenon occurring between the electron source substrates can be evaluated by using the device 222 for measuring the current flowing between the electron source substrates.

【0087】本発明に係る電界印加工程において印加さ
れる電界強度は、画像形成装置として電子源と蛍光体間
に印加される電界強度以上である必要がある。電子源と
蛍光体間の距離は、薄型画像形成装置を実現する点や電
子ビームの広がりなどの点から、約2〜6mmであり、
加速電圧値は、蛍光体の発光特性などで左右されるが、
高輝度画像を実現する点で、一般のCRT用蛍光体では
6〜10kV必要と思われる。従って、電界印加工程で
印加される電界強度は、1〜5kV/mm程度である。
The electric field intensity applied in the electric field applying step according to the present invention needs to be higher than the electric field intensity applied between the electron source and the phosphor as the image forming apparatus. The distance between the electron source and the phosphor is about 2 to 6 mm from the viewpoint of realizing a thin image forming apparatus and the spread of an electron beam.
The acceleration voltage value depends on the light emission characteristics of the phosphor, etc.
From the viewpoint of realizing a high-luminance image, it is considered that a general phosphor for CRT requires 6 to 10 kV. Therefore, the electric field intensity applied in the electric field application step is about 1 to 5 kV / mm.

【0088】また、このような高電界の電界印加を行う
際は、真空雰囲気下で行う必要がある。真空圧力が大き
いと火花放電などの連続的な放電が起こり、電子源基板
上の素子に影響が生じ易くなる。好ましい真空圧力は、
10-4torr以下であることが好ましく、不図示の真
空装置内に図9で示される構成の電界印加装置が保持さ
れる。真空排気は、図5で示したものと同様な排気装置
を用いて行うことができる。
When applying such a high electric field, it is necessary to perform the application in a vacuum atmosphere. If the vacuum pressure is large, a continuous discharge such as a spark discharge occurs, which easily affects the elements on the electron source substrate. The preferred vacuum pressure is
The pressure is preferably 10 −4 torr or less, and an electric field applying device having a configuration shown in FIG. 9 is held in a vacuum device (not shown). The evacuation can be performed using the same evacuation apparatus as that shown in FIG.

【0089】電界印加工程で電界を印加する時間は、画
像表示装置の駆動時間程度が好ましいが、電界印加工程
に時間がかかる。電界印加強度を実際の駆動時の電界印
加強度より大きくすることで、この時間を短くすること
ができる。
The time for applying the electric field in the electric field application step is preferably about the driving time of the image display device, but the electric field application step takes time. This time can be shortened by making the electric field applied intensity higher than the electric field applied intensity at the time of actual driving.

【0090】また、本発明の製造方法では、2枚の基板
を用いているために、一回の電界印加工程で、2枚の処
理済みの基板を得ることができる。従って、1枚あたり
の処理時間を1/2にすることができ、製造コストを下
げることが可能である。
In the manufacturing method of the present invention, since two substrates are used, two processed substrates can be obtained in one electric field application step. Therefore, the processing time per sheet can be halved, and the manufacturing cost can be reduced.

【0091】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図12〜図14
を用いて説明する。
FIGS. 12 to 14 show an image forming apparatus constructed using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG.

【0092】図12は、本発明の画像形成装置の一実施
形態の表示パネルの一例を示す模式図であり、図13
は、図12の表示パネルに使用される蛍光膜の模式図で
ある。また。図14は、NTSC方式のテレビ信号に応
じて表示を行なうための駆動回路の一例を示すブロック
図である。
FIG. 12 is a schematic diagram showing an example of a display panel of an embodiment of the image forming apparatus of the present invention.
FIG. 13 is a schematic diagram of a fluorescent film used for the display panel of FIG. Also. FIG. 14 is a block diagram showing an example of a driving circuit for performing display according to an NTSC television signal.

【0093】図12において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は、支持枠であり該支持枠82には、リア
プレート81、フェースプレート86が低融点のフリッ
トガラスなどを用いて、接合される。74は、図1に示
した電子放出素子であり、72、73は、電子放出素子
の一対の素子電極と接続されたX方向配線及びY方向配
線である。尚、便宜上導電性膜については省略した。
In FIG. 12, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame to which a rear plate 81 and a face plate 86 are joined by using low melting point frit glass or the like. Reference numeral 74 denotes the electron-emitting device shown in FIG. 1, and reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the electron-emitting device. The conductive film is omitted for convenience.

【0094】外囲器88は、上述の如く、フェースープ
レート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成しても良い。一方、フェースープレート86、
リアプレート81間に、スペーサーとよばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
The envelope 88 is composed of the face-plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, face-plate 86,
By providing a support (not shown) called a spacer between the rear plates 81, an envelope 88 having sufficient strength against atmospheric pressure can be formed.

【0095】図13は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列によりブラックストライプあるいはブラックマトリ
クスなどと呼ばれる黒色導電材91と蛍光体92とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体92間の塗り分け部を黒く
することで混色等を目立たなくすることと、蛍光膜84
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。
FIG. 13 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it can be composed of a black conductive material 91 called a black stripe or a black matrix and a fluorescent material 92 depending on the arrangement of the fluorescent materials. The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 92 of the necessary three primary color phosphors black in the case of color display so that color mixing and the like become inconspicuous.
In suppressing a decrease in contrast due to reflection of external light. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0096】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method, a printing method or the like irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve the brightness by specular reflection on the 6 side, act as an electrode for applying electron beam acceleration voltage, protect the phosphor from damage due to collision of negative ions generated in the envelope, etc. It is. The metal back performs a smoothing process (usually called “filming”) on the inner surface of the phosphor film after the phosphor film is formed,
Thereafter, it can be manufactured by depositing Al using vacuum evaporation or the like.

【0097】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
The face plate 86 further includes the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.

【0098】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device.
Sufficient alignment is essential.

【0099】図12に示した画像形成装置の表示パネル
の製造方法の一例を以下に説明する。
An example of a method for manufacturing the display panel of the image forming apparatus shown in FIG. 12 will be described below.

【0100】図17はこの工程に用いる装置の概要を示
す模式図である。表示パネル101は、排気管132を
介して真空チャンバー133に連結され、さらにゲート
バルブ134を介して排気装置135に接続されてい
る。真空チャンバー133には、内部の圧力及び雰囲気
中の各成分の分圧を測定するために、圧力計136、四
重極質量分析器137等が取り付けられている。表示パ
ネル101の外囲器88内部の圧力などを直接測定する
ことは困難であるため、該真空チャンバー133内の圧
力などを測定し、処理条件を制御する。真空チャンバー
133には、さらに必要なガスを真空チャンバー内に導
入して雰囲気を制御するため、ガス導入ライン138が
接続されている。該ガス導入ライン138の他端には導
入物質源140が接続されており、導入物質がアンプル
やボンベなどに入れて貯蔵されている。ガス導入ライン
の途中には、導入物質を導入するレートを制御するため
の導入量制御手段139が設けられている。該導入量制
御手段としては具体的には、スローリークバルブなど逃
す流量を制御可能なバルブや、マスフローコントローラ
ーなどが、導入物質の種類に応じて、それぞれ使用が可
能である。
FIG. 17 is a schematic diagram showing an outline of an apparatus used in this step. The display panel 101 is connected to the vacuum chamber 133 via an exhaust pipe 132 and further connected to an exhaust device 135 via a gate valve 134. The vacuum chamber 133 is provided with a pressure gauge 136, a quadrupole mass analyzer 137, and the like for measuring the internal pressure and the partial pressure of each component in the atmosphere. Since it is difficult to directly measure the pressure inside the envelope 88 of the display panel 101, the pressure inside the vacuum chamber 133 is measured to control the processing conditions. A gas introduction line 138 is connected to the vacuum chamber 133 in order to introduce necessary gas into the vacuum chamber and control the atmosphere. An introduction substance source 140 is connected to the other end of the gas introduction line 138, and the introduction substance is stored in an ampoule or a cylinder. In the middle of the gas introduction line, an introduction amount control means 139 for controlling the introduction rate of the introduction substance is provided. As the introduction amount control means, specifically, a valve such as a slow leak valve capable of controlling the flow rate to be released, a mass flow controller, or the like can be used according to the type of the substance to be introduced.

【0101】図17の装置により外囲器88の内部を排
気し、フォーミングを行う。この際、例えば図18に示
すように、Y方向配線73を共通電極141に接続し、
X方向配線72の内の一つに接続された素子に電源14
2によって、同時に電圧パルスを印加して、フォーミン
グを行うことができる。パルスの形状や、処理の終了の
判定などの条件は、個別素子のフォーミングについての
既述の方法に準じて選択すればよい。また、複数のX方
向配線72に、位相をずらせたパルスを順次印加(スク
ロール)することにより、複数のX方向配線72に接続
された素子をまとめてフォーミングする事も可能であ
る。図中143は電流測定用抵抗を、144は電流測定
用のオシロスコープを示す。
The interior of the envelope 88 is evacuated by the apparatus shown in FIG. 17 to perform forming. At this time, for example, as shown in FIG. 18, the Y-direction wiring 73 is connected to the common electrode 141,
The element connected to one of the X-direction wirings 72 is connected to the power supply 14.
2, the forming can be performed by applying the voltage pulse at the same time. Conditions such as the shape of the pulse and the determination of the end of the processing may be selected according to the above-described method for forming the individual elements. Further, by sequentially applying (scrolling) a pulse with a phase shifted to the plurality of X-direction wirings 72, it is possible to form the elements connected to the plurality of X-direction wirings 72 collectively. In the drawing, reference numeral 143 denotes a current measurement resistor, and 144 denotes an oscilloscope for current measurement.

【0102】フォーミング終了後、活性化工程を行う。
外囲器88内は、十分に排気した後有機物質がガス導入
ライン138から導入される。
After the forming is completed, an activation step is performed.
After sufficiently exhausting the inside of the envelope 88, the organic substance is introduced from the gas introduction line 138.

【0103】この様にして形成した、有機物質を含む雰
囲気中で、各電子放出素子に電圧を印加することによ
り、炭素あるいは炭素化合物、ないし両者の混合物が電
子放出部に堆積し、電子放出量がドラスティックに上昇
するのは、個別素子の場合と同様である。また、このと
きの電圧の印加方法は、Y方向配線73を共通電極14
1に接続し、複数のX方向配線72に、位相をずらせた
パルスを順次印加(スクロール)することにより、複数
のX方向配線72に接続された素子をまとめて活性化す
る事も可能である。パルスの形状や、処理の終了の判定
などの条件は、個別素子の活性化についての既述の方法
に準じて選択すればよい。
By applying a voltage to each electron-emitting device in an atmosphere containing an organic substance formed in this manner, carbon or a carbon compound, or a mixture of both, is deposited on the electron-emitting portion, and the amount of emitted electrons is increased. Rises drastically as in the case of the individual element. At this time, the voltage is applied by connecting the Y-direction wiring 73 to the common electrode 14.
1 and sequentially applying (scrolling) a pulse having a shifted phase to the plurality of X-direction wirings 72, it is also possible to activate the elements connected to the plurality of X-direction wirings 72 collectively. . Conditions such as the shape of the pulse and the determination of the end of the processing may be selected according to the method described above for activating the individual elements.

【0104】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。外囲器88を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどのオイルを使用しない排気
装置135によりの排気管132を通じて排気し、有機
物質の十分少ない雰囲気にした後、排気管をバーナーで
熱して溶解させて封じきる。外囲器88の封止後の圧力
を維持するために、ゲッター処理を行なうこともでき
る。これは、外囲器88の封止を行う直前あるいは封止
後に、抵抗加熱あるいは高周波加熱等を用いた加熱によ
り、外囲器88内の所定の位置(不図示)に配置された
ゲッターを加熱し、蒸着膜を形成する処理である。ゲッ
ターは通常はBa等が主成分であり、該蒸着膜の吸着作
用により、外囲器88内の雰囲気を維持するものであ
る。
After the activation step, a stabilization step is preferably performed as in the case of an individual element. While the envelope 88 was heated and maintained at 80 to 250 ° C., the atmosphere was exhausted through an exhaust pipe 132 of an exhaust device 135 that does not use oil, such as an ion pump and a sorption pump, to obtain an atmosphere containing a sufficiently small amount of organic substances. Then, the exhaust pipe is heated with a burner to melt and seal. In order to maintain the pressure after the envelope 88 is sealed, a getter process may be performed. This is because the getter disposed at a predetermined position (not shown) in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and maintains the atmosphere in the envelope 88 by the adsorption action of the deposited film.

【0105】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図14を用いて説明する。図10において、
101は表示パネル、102は走査回路、103は制御
回路、104はシフトレジスタである。105はライン
メモリ、106は同期信号分離回路、107は変調信号
発生器、VxおよびVaは直流電圧源である。表示パネル
101は、端子Dx1〜Dxm、端子Dy1〜Dyn、及び高圧
端子87を介して外部の電気回路と接続している。端子
y1〜Dynには、表示パネル内に設けられている電子
源、即ち、m行×n列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(n素子)ずつ順次駆
動する為の走査信号が印加される。
Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is a display panel, 102 is a scanning circuit, 103 is a control circuit, and 104 is a shift register. 105 a line memory, a synchronous signal separating circuit 106, 107 is a modulation signal generator, V x and V a are DC voltage sources. Display panel 101, the terminal D x1 to D xm, connected to an external electric circuit via terminals D y1 to D yn, and a high-voltage terminal 87. Terminals D y1 to D yn are sequentially provided with electron sources provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows × n columns in a matrix (one row at a time). A scanning signal for driving is applied.

【0106】端子Dx1〜Dxmには、前記走査信号により
選択された一行の表面伝導型電子放出素子の各素子の出
力電子ビームを制御する為の変調信号が印加される。高
圧端子87には、直流電圧源Vaより、例えば10kV
の直流電圧が供給されるが、これは表面伝導型電子放出
素子から放出される電子ビームに蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。走査
回路102について説明する。同回路は、内部にm個の
スイッチング素子を備えたもので(図中,S1〜Smで模
式的に示している)ある。各スイッチング素子は、直流
電圧源Vxの出力電圧もしくは0V(グランドレベル)
のいずれか一方を選択し、表示パネル101の端子Dy1
〜Dynと電気的に接続される。S1〜Smの各スイッチン
グ素子は、制御回路103が出力する制御信号Tscan
基づいて動作するものであり、例えばFETのようなス
イッチング素子を組み合わせることにより構成すること
ができる。
To the terminals D x1 to D xm , a modulation signal for controlling the output electron beam of each of the surface conduction electron-emitting devices in one row selected by the scanning signal is applied. The high-voltage terminal 87, the DC voltage source V a, for example, 10kV
Is supplied to the electron beam emitted from the surface-conduction type electron-emitting device at an accelerating voltage for applying sufficient energy to excite the phosphor. The scanning circuit 102 will be described. This circuit is a those with m-number of switching devices therein (in the figure, is schematically shown in S 1 to S m) it is. Each switching element is an output voltage or 0V (ground level) of the DC voltage source V x
Is selected, and the terminal D y1 of the display panel 101 is selected.
~ Dyn . Each of the switching elements S 1 to S m operates based on a control signal T scan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0107】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
[0107] DC voltage source V x is the example a surface conduction electron-emitting device characteristics (electron emission threshold voltage) to the basis scanned drive voltage applied to have no element electron emission threshold in the case of It is set to output a constant voltage that is equal to or lower than the value voltage.

【0108】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。制御回路103は、同期
信号分離回路106より送られる同期信号Tsyncに基づ
いて、各部に対してTscan及びTsft及びTmryの各制御
信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Control circuit 103 in accordance with the synchronization signal T sync sent from the synchronous signal separating circuit 106, generates the respective control signals of T scan and T sft and T mry to each unit.

【0109】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離(フィルター)回路等を用いて構成できる。同期信号
分離回路106により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
sync信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上DATA信号と表し
た。該DATA信号はシフトレジスタ104に入力され
る。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is illustrated here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0110】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて動
作する(即ち、制御信号Tsftは、シフトレジスタ10
4のシフトクロックであるということもできる。)。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子n素子分の駆動データに相当)のデータは、Id1
dnのn個の並列信号として前記シフトレジスタ104
より出力される。
The shift register 104 converts the DATA signal input serially in time series into a serial / parallel format for each line of an image. The shift register 104 converts the DATA signal into a control signal Tsft sent from the control circuit 103. (Ie, the control signal T sft is applied to the shift register 10
4 shift clocks. ). The data for one line of the serial / parallel-converted image (corresponding to drive data for n electron-emitting devices) is I d1 to I d1 .
The shift register 104 as n parallel signals of I dn
Output.

【0111】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記億する為の記億装置であ
り、制御回路103より送られる制御信号Tmryに従っ
て適宜Id1〜Idnの内容を記憶する。記憶された内容
は、Id'1〜Id'nとして出力され、変調信号発生器10
7に入力される。
The line memory 105 is a memory device for storing data for one line of an image for a required time only, and appropriately stores the contents of I d1 to I dn according to a control signal T mry sent from the control circuit 103. Is stored. The stored contents are output as I d'1 ~I d'n, the modulation signal generator 10
7 is input.

【0112】変調信号発生器107は、画像データI
d'1〜Id'nの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Dx1〜Dxnを通じて表示パネル101内の表
面伝導型電子放出素子に印加される。前述したように、
本発明を適用可能な電子放出素子は放出電流Ieに対し
て以下の基本特性を有している。即ち、電子放出には明
確なしきい値電圧Vthがあり、Vth以上の電圧を印加さ
れた時のみ電子放出が生じる。電子放出しきい値以上の
電圧に対しては、素子への印加電圧の変化に応じて放出
電流も変化する。このことから、本素子にパルス状の電
圧を印加する場合、例えば電子放出閾値以下の電圧を印
加しても電子放出は生じないが、電子放出閾値以上の電
圧を印加する場合には電子ビームが出力される。その
際、パルスの波高値Vmを変化させる事により出力電子
ビームの強度を制御することが可能である。また、パル
スの幅Pwを変化させることにより出力される電子ビー
ムの電荷の総量を制御する事が可能である。従って、入
力信号に応じて、電子放出素子を変調する方式として
は、電圧変調方式、パルス幅変調方式等が採用できる。
電圧変調方式を実施するに際しては、変調信号発生器1
07として、一定長さの電圧パルスを発生し、入力され
るデータに応じて適宜パルスの波高値を変調するような
電圧変調方式の回路を用いることができる。
The modulation signal generator 107 outputs the image data I
d'1 is ~I signal source for appropriately driving modulating each of the surface conduction electron-emitting device according to each of d'n, the output signal, the display panel 101 through the terminals D x1 to D xn Is applied to the surface conduction electron-emitting device. As previously mentioned,
The electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie . That is, electron emission has a clear threshold voltage Vth , and electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, the electron beam is emitted. Is output. At that time, it is possible to control the intensity of the output electron beam by changing the peak value V m of pulse. Further, it is possible to control the total amount of electric charge of an electron beam output by changing the width P w of pulse. Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method of modulating the electron-emitting device according to the input signal.
When implementing the voltage modulation method, the modulation signal generator 1
As 07, a voltage modulation type circuit that generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to input data can be used.

【0113】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
When implementing the pulse width modulation method,
As the modulation signal generator 107, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0114】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be either a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0115】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器107には、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)及び計数器の出力値と前記メモリ
の出力値を比較する比較器(コンパレータ)を組み合せ
た回路を用いる。必要に応じて、比較器の出力するパル
ス幅変調された変調信号を表面伝導型電子放出素子の駆
動電圧にまで電圧増幅するための増幅器を付加すること
もできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter may be provided at the output of the synchronization signal separation circuit 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0116】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VOC)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。このような構成をとり得る本発明の画像表示装置
においては、各電子放出素子に、容器外端子Dx1
xm、Dy1〜Dynを介して電圧を印加することにより、
電子放出が生ずる。高圧端子87を介してメタルバック
85、あるいは透明電極(不図示)に高圧を印加し、電
子ビームを加速する。加速された電子は、蛍光膜84に
衝突し、発光が生じて画像が形成される。ここで述べた
画像形成装置の構成は、本発明を適用可能な画像形成装
置の一例であり、本発明の技術思想に基づいて種々の変
形が可能である。入力信号については、NTSC方式を
挙げたが入力信号はこれに限られるものではなく、PA
L,SECAM方式などの他、これよりも、多数の走査
線からなるTV信号(例えば、MUSE方式をはじめと
する高品位TV)方式をも採用できる。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier can be used as the modulation signal generator 107, and a level shift circuit and the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VOC) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary. In the image display device of the present invention that can take such a configuration, each of the electron-emitting devices has an external terminal D x1 to D x1 .
By applying a voltage via D xm , D y1 to D yn ,
Electron emission occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image. The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. As for the input signal, the NTSC system has been described, but the input signal is not limited to this.
In addition to the L and SECAM schemes, a TV signal (for example, a MUSE scheme or other high-definition TV) composed of a larger number of scanning lines can be adopted.

【0117】図15は、梯子型配置の電子源の一例を示
す模式図である。図15において、110は電子源基
板、111は電子放出素子である。112はD1〜D10
からなる、電子放出素子111を接続するための共通配
線である。電子放出素子111は、基板110上に、X
方向に並列に複数個配されている(これを素子行と呼
ぶ)。この素子行が複数個配されて、電子源を構成して
いる。各素子行の共通配線間に駆動電圧を印加すること
で、各素子行を独立に駆動させることができる。即ち、
電子ビームを放出させたい素子行には、電子放出しきい
値以上の電圧を、電子ビームを放出しない素子行には、
電子放出しきい値以下の電圧を印加する。各素子行間の
共通配線D2〜D9は、例えばD2、D3を同一配線とする
こともできる。
FIG. 15 is a schematic view showing an example of a ladder type electron source. In FIG. 15, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. 112 is D 1 to D 10
And a common wiring for connecting the electron-emitting devices 111. The electron-emitting device 111 has an X
A plurality are arranged in parallel in the direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is,
A voltage equal to or higher than the electron emission threshold is applied to an element row that wants to emit an electron beam.
A voltage lower than the electron emission threshold is applied. Common wiring D 2 to D 9 of each element rows can also be, for example, D 2, D 3 of the same wiring.

【0118】図16は、上記梯子型配置の電子源を備え
た本発明の画像形成装置における表示パネル構造の一例
を示す模式図である。120はグリッド電極、121は
電子が通過するため空孔、122はD1,D2,…,Dm
よりなる容器外端子である。123は、グリッド電極1
20と接続されたG1,G2,…,Gnからなる容器外端
子、110は各素子行間の共通配線を同一配線とした電
子源基板である。図16においては、図12に示した部
位と同じ部位には、この図に付したのと同一の符号を付
している。
FIG. 16 is a schematic diagram showing an example of a display panel structure in the image forming apparatus of the present invention provided with the ladder-type electron source. 120 is a grid electrode, 121 is a hole for passing electrons, and 122 is D 1 , D 2 ,.
This is an external terminal made of a container. 123 is a grid electrode 1
An external terminal 110 composed of G 1 , G 2 ,..., G n connected to 20 is an electron source substrate in which the common wiring between the element rows is the same. In FIG. 16, the same portions as those shown in FIG. 12 are denoted by the same reference numerals as those in FIG.

【0119】図16の画像形成装置と、図12に示した
単純マトリクス配置の画像形成装置との大きな違いは、
電子源基板110とフェースプレート86の間にグリッ
ド電極120を備えているか否かである。グリッド電極
120は、表面伝導型電子放出素子から放出された電子
ビームを変調するためのものであり、梯子型配置の素子
行と直交して設けられたストライプ状の電極に電子ビー
ムを通過させるため、各素子に対応して1個ずつ円形の
空孔121が設けられている。グリッドの形状や設置位
置は図16に示したものに限定されるものではない。例
えば、空孔としてメッシュ状に多数の通過口を設けるこ
ともでき、グリッドを表面伝導型電子放出素子の周囲や
近傍に設けることもできる。
The major difference between the image forming apparatus of FIG. 16 and the image forming apparatus of the simple matrix arrangement shown in FIG.
Whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86 is determined. The grid electrode 120 modulates the electron beam emitted from the surface conduction electron-emitting device, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. , One circular hole 121 is provided for each element. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as holes, and a grid may be provided around or near the surface conduction electron-emitting device.

【0120】容器外端子122およびグリッド容器外端
子123は、不図示の制御回路と電気的に接続されてい
る。本例の画像形成装置では、素子行を1列ずつ順次駆
動(走査)していくのと同期してグリッド電極列に画像
1ライン分の変調信号を同時に印加する。これにより、
各電子ビームの蛍光体への照射を制御し、画像を1ライ
ンずつ表示することができる。本発明の画像形成装置
は、テレビジョン放送の表示装置、テレビ会議システム
やコンピューター等の表示装置の他、感光性ドラム等を
用いて構成された光プリンターとしての画像形成装置等
としても用いることができる。
The outer terminal 122 and the outer grid terminal 123 are electrically connected to a control circuit (not shown). In the image forming apparatus of the present embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode columns in synchronization with sequentially driving (scanning) the element rows one by one. This allows
By controlling the irradiation of each electron beam to the phosphor, an image can be displayed line by line. The image forming apparatus of the present invention can be used as an image forming apparatus as an optical printer configured using a photosensitive drum or the like, in addition to a display device of a television broadcast, a display device of a video conference system, a computer, or the like. it can.

【0121】図24は、例えばテレビジョン放送をはじ
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した本発明の画像形成装置の一例を
示す図である。
FIG. 24 is a diagram showing an example of the image forming apparatus of the present invention configured to display image information provided from various image information sources such as a television broadcast.

【0122】図中、1700はディスプレイパネル、1
701はディスプレイパネルの駆動回路、1702はデ
ィスプレイコントローラ、1703はマルチプレクサ、
1704はデコーダ、1705は入出力インタフェース
回路、1706はCPU、1707は画像生成回路、1
708〜1710は画像メモリインタフェース回路、1
711は画像入力インターフェース回路、1712及び
1713はTV信号受信回路、1714は入力部であ
る。
In the figure, 1700 is a display panel, 1
701 is a display panel driving circuit, 1702 is a display controller, 1703 is a multiplexer,
1704 is a decoder, 1705 is an input / output interface circuit, 1706 is a CPU, 1707 is an image generation circuit,
Reference numerals 708 to 1710 denote image memory interface circuits,
711 is an image input interface circuit, 1712 and 1713 are TV signal receiving circuits, and 1714 is an input unit.

【0123】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。
When the present image forming apparatus receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【0124】以下、画像信号の流れに沿って各部の機能
を説明する。
Hereinafter, the function of each section will be described along the flow of the image signal.

【0125】先ず、TV信号受信回路1713は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。受信する
TV信号の方式は特に限られるものではなく、例えばN
TSC方式、PAL方式、SECAM方式等、いずれの
方式でも良い。また、これらよりさらに多数の走査線よ
りなるTV信号、例えばMUSE方式をはじめとするい
わゆる高品位TV信号は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。
First, the TV signal receiving circuit 1713 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The type of the TV signal to be received is not particularly limited.
Any system such as the TSC system, the PAL system, and the SECAM system may be used. Further, a TV signal including a larger number of scanning lines than these, for example, a so-called high-definition TV signal such as a MUSE system is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source.

【0126】上記TV信号受信回路1713で受信され
たTV信号は、デコーダ1704に出力される。
The TV signal received by the TV signal receiving circuit 1713 is output to the decoder 1704.

【0127】また、TV信号受信回路1712は、例え
ば同軸ケーブルや光ファイバ等のような有線伝送系を用
いて伝送されるTV信号を受信するための回路である。
前記TV信号受信回路1713と同様に、受信するTV
信号の方式は特に限られるものではなく、また本回路で
受信されたTV信号もデコーダ1704に出力される。
The TV signal receiving circuit 1712 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber.
Like the TV signal receiving circuit 1713, the TV
The signal system is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1704.

【0128】画像入力インターフェース回路1711
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1704に出
力される。
Image input interface circuit 1711
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1704.

【0129】画像メモリインターフェース回路1710
は、ビデオテープレコーダ(以下「VTR」と称する)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1704に出力される。
Image memory interface circuit 1710
Stands for Video Tape Recorder (hereinafter referred to as "VTR")
Is a circuit for taking in the image signal stored in the decoder 1704, and the taken-in image signal is output to the decoder 1704.

【0130】画像メモリインターフェース回路1709
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ17
04に出力される。
Image memory interface circuit 1709
Is a circuit for taking in an image signal stored in the video disk.
04 is output.

【0131】画像メモリインターフェース回路1708
は、静止画ディスクのように、静止画像データを記憶し
ている装置から画像信号を取り込むための回路で、取り
込まれた静止画像データはデコーダ1704に入力され
る。
Image memory interface circuit 1708
Is a circuit for taking in an image signal from a device storing still image data, such as a still image disk, and the taken still image data is input to the decoder 1704.

【0132】入出力インターフェース回路1705は、
本画像表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力や、場合によっては本画像形成装置の備えるCP
U1706と外部との間で制御信号や数値データの入出
力などを行なうことも可能である。
The input / output interface circuit 1705 is
This is a circuit for connecting the present image display device to an output device such as an external computer, computer network or printer. Input / output of image data and character / graphic information, and in some cases, CP
It is also possible to input and output control signals and numerical data between the U1706 and the outside.

【0133】画像生成回路1707は、前記入出力イン
ターフェース回路1705を介して外部から入力される
画像データや文字・図形情報や、或いはCPU1706
より出力される画像データや文字・図形情報に基づき、
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読み出し専用メモリ
や、画像処理を行なうためのプロセッサ等をはじめとし
て、画像の生成に必要な回路が組み込まれている。
The image generation circuit 1707 is provided with image data and character / graphic information input from outside via the input / output interface circuit 1705, or the CPU 1706.
Based on image data and character / graphic information output from
This is a circuit for generating display image data. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, and the like And other circuits necessary for generating an image.

【0134】本回路により生成された表示用画像データ
は、デコーダ1704に出力されるが、場合によっては
前記入出力インターフェース回路1705を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。
The display image data generated by this circuit is output to the decoder 1704. In some cases, the display image data can be output to an external computer network or printer via the input / output interface circuit 1705.

【0135】CPU1706は、主として本画像表示装
置の動作制御や、表示画像の生成や選択、編集に関わる
作業を行なう。
The CPU 1706 mainly performs operations related to operation control of the image display apparatus, generation, selection, and editing of a display image.

【0136】例えば、マルチプレクサ1703に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
702に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1707に対して画像
データや文字・図形情報を直接出力したり、或いは前記
入出力インターフェース回路1705を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
For example, a control signal is output to the multiplexer 1703, and an image signal to be displayed on the display panel is appropriately selected or combined. In that case, the display panel controller 1
A control signal is generated for the display device 702 to appropriately control the operation of the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. In addition, image data, character / graphic information is directly output to the image generation circuit 1707, or an external computer or memory is accessed via the input / output interface circuit 1705 to access image data, character / graphic information, or the like.
Enter graphic information.

【0137】尚、CPU1706は、これ以外の目的の
作業にも関わるものであっても良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或いは
前述したように、入出力インターフェース回路1705
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器として共同して行なっ
ても良い。
It should be noted that the CPU 1706 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 1705
The computer may be connected to an external computer network via a computer, and work such as numerical calculation may be jointly performed as an external device.

【0138】入力部1714は、前記CPU1706に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
等の多様な入力機器を用いることが可能である。
An input unit 1714 is for the user to input commands, programs, data, and the like to the CPU 1706. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0139】デコーダ1704は、前記1707〜17
13より入力される種々の画像信号を3原色信号、また
は輝度信号とI信号、Q信号に逆変換するための回路で
ある。尚、図中に点線で示すように、デコーダ1704
は内部に画像メモリを備えていることが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するの
際に画像メモリを必要とするようなテレビ信号を扱うた
めである。また、画像メモリを備えることにより、静止
画像の表示が容易になる。或いは前記画像生成回路17
07及びCPU1706と共同して、画像の間引き、補
完、拡大、縮小、合成をはじめとする画像処理や編集が
容易になるという利点が得られる。
The decoder 1704 is provided by
This is a circuit for inversely converting various image signals input from 13 into three primary color signals or a luminance signal and an I signal and a Q signal. As shown by the dotted line in FIG.
Preferably has an image memory inside. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 17
07 and the CPU 1706, there is obtained an advantage that image processing and editing including thinning, complementing, enlarging, reducing, and synthesizing images are facilitated.

【0140】マルチプレクサ1703は、前記CPU1
706より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1703
はデコーダ1704から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1701
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。
The multiplexer 1703 is connected to the CPU 1
A display image is appropriately selected based on a control signal input from 706. That is, the multiplexer 1703
Selects a desired image signal from the inversely converted image signals input from the decoder 1704 and selects a driving circuit 1701
Output to In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0141】ディスプレイパネルコントローラ1702
は、前記CPU1706より入力される制御信号に基づ
き、駆動回路1701の動作を制御するための回路であ
る。
Display panel controller 1702
Is a circuit for controlling the operation of the drive circuit 1701 based on a control signal input from the CPU 1706.

【0142】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(不図示)の動作シーケンスを制御するための信号を駆
動回路1701に対して出力する。ディスプレイパネル
の駆動方法に関わるものとして、例えば画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)を制御するための信号を駆動回路1701に対し
て出力する。また、場合によっては、表示画像の輝度や
コントラストや色調やシャープネスといった画質の調整
に関わる制御信号を駆動回路1701に対して出力する
場合もある。
As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 1701. As a method related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 1701. In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 1701.

【0143】駆動回路1701は、ディスプレイパネル
1700に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1703から入力される画像信
号と、前記ディスプレイパネルコントローラ1702よ
り入力される制御信号に基づいて動作するものである。
A drive circuit 1701 is a circuit for generating a drive signal to be applied to the display panel 1700, and is based on an image signal input from the multiplexer 1703 and a control signal input from the display panel controller 1702. It works.

【0144】以上、各部の機能を説明したが、図24に
例示した構成により、本画像形成装置においては、多様
な画像情報源より入力される画像情報をディスプレイパ
ネル1700に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号は、デコー
ダ1704において逆変換された後、マルチプレクサ1
703において適宜選択され、駆動回路1701に入力
される。一方、ディスプレイコントローラ1702は、
表示する画像信号に応じて駆動回路1701の動作を制
御するための制御信号を発生する。駆動回路1701
は、上記画像信号と制御信号に基づいてディスプレイパ
ネル1700に駆動信号を印加する。これにより、ディ
スプレイパネル1700において画像が表示される。こ
れらの一連の動作は、CPU1706により統括的に制
御される。
The function of each section has been described above. With the configuration illustrated in FIG. 24, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 1700. is there. That is, various image signals such as television broadcasts are inversely converted by the decoder 1704 and then converted by the multiplexer 1.
At 703, it is appropriately selected and input to the driving circuit 1701. On the other hand, the display controller 1702
A control signal for controlling operation of the driving circuit 1701 is generated in accordance with an image signal to be displayed. Drive circuit 1701
Applies a drive signal to the display panel 1700 based on the image signal and the control signal. Thus, an image is displayed on display panel 1700. These series of operations are totally controlled by the CPU 1706.

【0145】本画像形成装置においては、前記デコーダ
1704に内蔵する画像メモリや、画像生成回路170
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補完、色変換、画像の
縦横比変換等をはじめとする画像処理や、合成、消去、
接続、入れ替え、嵌め込み等をはじめとする画像編集を
行なうことも可能である。また、上記画像処理や画像編
集と同様に、音声情報に関しても処理や編集を行なうた
めの専用回路を設けても良い。
In the present image forming apparatus, an image memory built in the decoder 1704 and an image generation circuit 170
7 and information selected from the information, as well as image information to be displayed, such as enlargement, reduction, rotation, movement, edge enhancement, thinning, complementing, color conversion, image aspect ratio conversion, etc. Initial image processing, compositing, erasing,
It is also possible to perform image editing including connection, replacement, fitting, and the like. As with the image processing and image editing, a dedicated circuit for processing and editing audio information may be provided.

【0146】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサをはじめとする事務用端末機器、ゲー
ム器などの機能を一台で兼ね備えることが可能で、産業
用或いは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus includes a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game consoles, and the like, and has a very wide range of applications for industrial or consumer use.

【0147】尚、図24は、電子放出素子を電子ビーム
源とする表示パネルを用いた画像形成装置とする場合の
構成の一例を示したに過ぎず、本発明の画像形成装置が
これのみに限定されるものでないことは言うまでもな
い。
FIG. 24 shows only an example of the configuration of an image forming apparatus using a display panel using an electron-emitting device as an electron beam source, and the image forming apparatus of the present invention is not limited to this. It goes without saying that it is not limited.

【0148】例えば、図24の構成要素の内、使用目的
上必要のない機能に関わる回路は省いてもさしつかえな
い。また、これとは逆に、使用目的によってはさらに構
成要素を追加しても良い。例えば、本画像表示装置をテ
レビ電話機として応用する場合には、テレビカメラ、音
声マイク、照明器、モデムを含む送受信回路等を構成要
素に追加するのが好適である。
For example, of the components shown in FIG. 24, circuits relating to functions that are unnecessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present image display device is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0149】本画像形成装置においては、電子放出素子
を電子源としているので、ディスプレイパネルの薄型化
が容易なため、画像形成装置の奥行きを小さくすること
ができる。それに加えて、電子放出素子を電子ビーム源
とする表示パネルは大画面化が容易で輝度が高く、視野
角特性にも優れるため、画像形成装置は、臨場感にあふ
れ、迫力に富んだ画像を視認性良く表示することが可能
である。
In the present image forming apparatus, since the electron-emitting device is used as the electron source, the display panel can be easily made thin, so that the depth of the image forming apparatus can be reduced. In addition, a display panel using an electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is capable of realizing a realistic and powerful image. It is possible to display with good visibility.

【0150】[0150]

【実施例】以下、実施例により本発明をより詳細に説明
する。
The present invention will be described in more detail with reference to the following examples.

【0151】(実施例1)本実施例で作製した電子源の
一部の平面図を図19に示す。また、図中のA−A’断
面図を図20に示す。但し、図19、図20で、同じ符
号を付したものは、同じものを示す。ここで71は基
板、72は図12のDxmに対応するX方向配線(下配線
とも呼ぶ)、73は図12のDynに対応するY方向配線
(上配線とも呼ぶ)、4は電子放出部(不図示)を含む
導電性膜、2、3は素子電極、151は層間絶縁層、1
52は素子電極2と下配線72と電気的接続のためのコ
ンタクトホールである。
Example 1 FIG. 19 shows a plan view of a part of the electron source manufactured in this example. FIG. 20 is a cross-sectional view taken along the line AA ′ in the figure. However, in FIGS. 19 and 20, the components denoted by the same reference numerals indicate the same components. Here 71 denotes a substrate, 72 (also referred to as a lower wiring) X-direction wiring corresponding to D xm of 12, 73 (also referred to as an upper wiring) Y-direction wiring corresponding to D yn in Fig. 12, 4 electron emission Parts, not shown), 2, 3 are device electrodes, 151 is an interlayer insulating layer, 1
52 is a contact hole for electrical connection between the element electrode 2 and the lower wiring 72.

【0152】本実施例の電子源には、X方向配線上に3
00個、Y方向配線上に100個の電子放出素子を形成
した。製造方法を図21により工程順に従って具体的に
説明する。
The electron source of this embodiment has three wires on the X-direction wiring.
00 and 100 electron-emitting devices were formed on the Y-direction wiring. The manufacturing method will be specifically described with reference to FIG.

【0153】工程−a 清浄化した青板ガラス上に厚さ0.5μmのシリコン酸
化膜をスパッタ法で形成した基板71上に、真空蒸着に
より厚さ5nmのCr、厚さ600nmのAuを順次積
層した後、ホトレジスト(ヘキスト社製「AZ137
0」)をスピンナーにより回転塗布、ベークした後、ホ
トマスク像を露光、現像して、下配線72のレジストパ
ターンを形成し、Au/Cr堆積膜をウエットエッチン
グして、所望の形状の下配線72を形成した(図21
(a))。
Step-a A 5 nm-thick Cr layer and a 600 nm-thick Au layer are sequentially laminated by vacuum evaporation on a substrate 71 having a 0.5 μm-thick silicon oxide film formed on a cleaned blue plate glass by a sputtering method. After that, the photoresist (“AZ137 manufactured by Hoechst Co., Ltd.”
0 ") is spin-coated with a spinner and baked, then the photomask image is exposed and developed to form a resist pattern for the lower wiring 72, and the Au / Cr deposited film is wet-etched to form the lower wiring 72 having a desired shape. (FIG. 21)
(A)).

【0154】工程−b 厚さ1.0μmのシリコン酸化膜からなる層間絶縁層1
51をRFスパッタ法により堆積した(図21
(b))。
Step-b Interlayer insulating layer 1 made of a silicon oxide film having a thickness of 1.0 μm
51 were deposited by RF sputtering (FIG. 21).
(B)).

【0155】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
52を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層151をエッチングしてコ
ンタクトホール152を形成した(図21(c))。エ
ッチングはCF4とH2ガスを用いたRIE(React
ive Ion Etching)法によった。
Step-c The contact hole 1 was formed in the silicon oxide film deposited in the step b.
A photoresist pattern for forming 52 was formed, and using this as a mask, the interlayer insulating layer 151 was etched to form a contact hole 152 (FIG. 21C). Etching is performed by RIE (React) using CF 4 and H 2 gas.
iv Ion Etching) method.

【0156】工程−d 素子電極2と素子電極3間ギャップLとなるべきパター
ンをホトレジスト(日立化成社製「RD−2000N−
41」)形成し、真空蒸着法により、厚さ5nmのT
i、厚さ100nmのNiを順次堆積した。ホトレジス
トパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリ
フトオフし、素子電極間隔Lが5μm、素子電極の幅W
が300μmの素子電極2、3を形成した(図21
(d))。
Step-d A pattern to be a gap L between the device electrode 2 and the device electrode 3 is formed by a photoresist ("RD-2000N-" manufactured by Hitachi Chemical Co., Ltd.).
41)) and a 5 nm-thick T
i, Ni having a thickness of 100 nm was sequentially deposited. The photoresist pattern is dissolved with an organic solvent, the Ni / Ti deposited film is lifted off, the element electrode interval L is 5 μm, the element electrode width W
Formed device electrodes 2 and 3 having a thickness of 300 μm (FIG. 21).
(D)).

【0157】工程−e 素子電極3の上に上配線73のホトレジストパターンを
形成した後、厚さ5nmのTi、厚さ500nmのAu
を順次真空蒸着により堆積し、リフトオフにより不要の
部分を除去して、所望の形状の上配線73を形成した
(図22(e))。
Step-e After forming a photoresist pattern of the upper wiring 73 on the device electrode 3, 5 nm thick Ti and 500 nm thick Au
Were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form an upper wiring 73 having a desired shape (FIG. 22E).

【0158】工程−f 膜厚100nmのCr膜を真空蒸着により堆積・パター
ニングし、その上に有機Pd溶液(奥野製薬(株)製
「ccp4230」)をスピンナーにより回転塗布、3
00℃で10分間の加熱焼成処理をした。また、こうし
て形成された主元素としてPdOよりなる導電性膜4の
膜厚は10nm、シート抵抗値は5×104Ω/□であ
った。
Step-f A Cr film having a thickness of 100 nm is deposited and patterned by vacuum deposition, and an organic Pd solution (“cpp4230” manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated thereon by a spinner.
A heating and baking treatment was performed at 00 ° C. for 10 minutes. The conductive film 4 made of PdO as a main element thus formed had a thickness of 10 nm and a sheet resistance of 5 × 10 4 Ω / □.

【0159】その後、Cr膜および焼成後の導電性膜4
を酸エッチャントによりエッチングして所望のパターン
を形成した(図22(f))。
Thereafter, the Cr film and the fired conductive film 4
Was etched with an acid etchant to form a desired pattern (FIG. 22F).

【0160】工程−g コンタクトホール152部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ5nmの
Ti、厚さ500nmのAuを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール152を埋め込んだ(図22(g))。
Step-g A pattern was formed such that a resist was applied to portions other than the contact hole 152, and 5 nm thick Ti and 500 nm thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 152 (FIG. 22G).

【0161】以上の工程により絶縁性基板71上に下配
線72、層間絶縁層151、上配線73、素子電極2、
3、導電性膜4等を形成した。
Through the above steps, the lower wiring 72, the interlayer insulating layer 151, the upper wiring 73, the element electrode 2,
3. Conductive film 4 and the like were formed.

【0162】次に、以上のようにして作成した電子源を
2枚を用い、図9に示したような構成の電界印加装置に
より、2枚の電子源基板の間に電界を印加した。
Next, using two electron sources prepared as described above, an electric field was applied between the two electron source substrates by an electric field applying apparatus having the structure shown in FIG.

【0163】まず、2枚の電子源基板218、219そ
れぞれに対して、上下配線の端部に厚さ500μm、幅
5mmのインジウムシートを取り出し部材213を圧着
し、すべての配線が共通になるようにした。インジウム
シート上にシリコーン製の絶縁シール材214(信越シ
リコーン社製「SH783」)を塗布し、72時間硬化
させた。
First, an indium sheet having a thickness of 500 μm and a width of 5 mm is taken out from each of the two electron source substrates 218 and 219 at the ends of the upper and lower wirings, and a member 213 is crimped so that all wirings are common. I made it. An insulating seal material 214 made of silicone ("SH783" manufactured by Shin-Etsu Silicone Co., Ltd.) was applied onto the indium sheet, and cured for 72 hours.

【0164】図9の装置に2枚の電子源基板218、2
19を対向距離6mmで取り付けた。この際、上メカニ
カルステージ217を動かして、上配線同士が平行かつ
正面に対向するように調整した。また、電子源基板21
8上の配線をGNDに接続し、他方の電子源基板219
の配線を20MΩの抵抗220を介して高圧電源221
に接続した。
The two electron source substrates 218, 2
19 were mounted at a facing distance of 6 mm. At this time, the upper mechanical stage 217 was moved and adjusted so that the upper wirings were parallel to each other and faced in front. Also, the electron source substrate 21
8 is connected to GND, and the other electron source substrate 219 is connected.
High-voltage power supply 221 through a 20 MΩ resistor 220.
Connected to.

【0165】不図示の排気装置で、電界印加装置周りの
真空圧力を10-5torrに排気した。
The vacuum pressure around the electric field applying device was evacuated to 10 −5 torr by an exhaust device (not shown).

【0166】次に高圧電源221により、電子源基板2
18、219の間に15kVのDC電圧を6時間印加し
た。
Next, the high voltage power supply 221 causes the electron source substrate 2
Between 18 and 219, a DC voltage of 15 kV was applied for 6 hours.

【0167】また、電子源基板間に流れる電流を測定す
る計測装置222を用いたところ、6時間の間に、電子
源基板間に1mA以上流れる放電現象が11回観測され
た。
When a measuring device 222 for measuring a current flowing between the electron source substrates was used, eleven discharge phenomena of 1 mA or more between the electron source substrates were observed in 6 hours.

【0168】その後、高圧電源221をOFFにし、装
置から電子源基板を取り外し、絶縁性シリコーンとイン
ジウムシートを電子源基板上から取り除いた。
Thereafter, the high-voltage power supply 221 was turned off, the electron source substrate was removed from the apparatus, and the insulating silicone and the indium sheet were removed from the electron source substrate.

【0169】このようにして電界印加が行われた電子源
基板を用いて図12に示す構成の画像形成装置を以下の
ようにして作成した。
Using the electron source substrate to which the electric field was thus applied, an image forming apparatus having the structure shown in FIG. 12 was produced as follows.

【0170】多数の平面型表面伝導型電子放出素子を作
製した基板71をリアプレート81上に固定した後、基
板1の5mm上方に、フェースプレート86(ガラス基
板83の内面に蛍光膜84とメタルバック85が形成さ
れて構成される)を支持枠82を介し配置し、フェース
プレート86、支持枠82、リアプレート81の接合部
にフリットガラスを塗布し、大気中で410℃で10分
以上焼成することで封着し、外囲器88を作成した。ま
た、リアプレート81への基板71の固定もフリットガ
ラスで行った。
After fixing the substrate 71 on which a large number of planar surface conduction electron-emitting devices were formed on the rear plate 81, the face plate 86 (the fluorescent film 84 and the metal The back plate 85 is formed via a support frame 82, and frit glass is applied to a joint between the face plate 86, the support frame 82, and the rear plate 81, and baked at 410 ° C. for 10 minutes or more in the atmosphere. Then, the envelope 88 was formed. The fixing of the substrate 71 to the rear plate 81 was also performed using frit glass.

【0171】蛍光膜84は、黒色導電材91と蛍光体9
2とで構成された、ブラックストライプ配列のカラーの
蛍光膜を用いた。先にブラックストライプを形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜84を作製し
た。ガラス基板に蛍光体を塗布する方法はスラリー法を
用いた。また、蛍光膜84の内面側にはメタルバック8
5を設けた。メタルバック85は、蛍光膜作製後、蛍光
膜の内面側表面の平滑化処理(通常フィルミングと呼ば
れる)を行い、その後Alを真空蒸着することで作製し
た。前述の封着を行う際、カラーの場合は各色蛍光体と
電子放出素子とを対応させなくてはいけないため、十分
な位置合わせを行った。
The fluorescent film 84 is made of the black conductive material 91 and the phosphor 9
2 and a color fluorescent film having a black stripe arrangement was used. First, a black stripe was formed, and phosphors of each color were applied to the gaps, thereby forming a phosphor film 84. A slurry method was used as a method of applying a phosphor on a glass substrate. A metal back 8 is provided on the inner side of the fluorescent film 84.
5 were provided. The metal back 85 was produced by performing a smoothing process (usually called filming) on the inner surface of the phosphor film after producing the phosphor film, and then vacuum-depositing Al. At the time of performing the above-mentioned sealing, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, sufficient alignment was performed.

【0172】以上のようにして完成した外囲器88を排
気管(不図示)を介し、磁気浮上型ターボモレキュラー
ポンプで排気された真空装置と接続した。
The envelope 88 completed as described above was connected to a vacuum device evacuated by a magnetically levitated turbomolecular pump via an exhaust pipe (not shown).

【0173】その後、外囲器88内を1.3×10-4
aまで排気した。
Thereafter, the inside of the envelope 88 is set to 1.3 × 10 -4 P
It exhausted to a.

【0174】容器外端子Dx1〜Dxm(m=300)とD
y1〜Dyn(n=100)を通じ電子放出素子74の素子
電極2、3間に電圧を印加し、電子放出部5を、導電性
膜4を通電処理(フォーミング処理)することにより作
成した。
The outer terminals D x1 to D xm (m = 300) and D
A voltage was applied between the device electrodes 2 and 3 of the electron-emitting device 74 through y1 to Dyn (n = 100), and the electron-emitting portion 5 was formed by applying a current to the conductive film 4 (forming process).

【0175】フォーミング処理の電圧波形を図3(b)
に示す。図3(b)中、本実施例ではT1を1mse
c、T2を10msecとし、矩形波の波高値(フォー
ミング時のピーク電圧)は0.1Vステップで昇圧し、
フォーミング処理を行なった。また、フォーミング処理
中は、同時に、0.1Vの電圧で、T2間に抵抗測定パ
ルスを挿入し、抵抗を測定した。尚フォーミング処理の
終了は、抵抗測定パルスでの測定値が、約1MΩ以上に
なった時とし、同時に、素子への電圧の印加を終了し
た。それぞれの素子のフォーミング電圧VFは5.0V
であった。
FIG. 3B shows the voltage waveform of the forming process.
Shown in In FIG. 3B, in this embodiment, T 1 is set to 1 msec.
c, T 2 is set to 10 msec, and the peak value (peak voltage at the time of forming) of the rectangular wave is boosted in 0.1 V steps,
A forming process was performed. Further, during the forming process, at the same time, at 0.1V voltage, and insert the resistance measuring pulse between T 2, and the resistance was measured. The forming process was terminated when the value measured by the resistance measurement pulse became about 1 MΩ or more, and at the same time, the application of the voltage to the element was terminated. Forming voltage V F of each element is 5.0V
Met.

【0176】このように作成された電子放出部5は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は3nmであった。
In the electron-emitting portion 5 thus formed, fine particles containing palladium as a main component were dispersed and arranged, and the fine particles had an average particle size of 3 nm.

【0177】次に、真空装置を経由して、外囲器88内
にベンゾニトリルを6.6×10-4Paを導入した。
Next, 6.6 × 10 −4 Pa of benzonitrile was introduced into the envelope 88 via a vacuum device.

【0178】容器外端子Dx1〜Dxm(m=300)を共
通にし、Dy1〜Dyn(n=100)に順次電源(不図
示)を接続し、対応する電子放出素子74の素子電極
2、3間に電圧を印加し活性化工程を行った。
The external terminals D x1 to D xm (m = 300) are made common, and a power supply (not shown) is connected to D y1 to D yn (n = 100) in sequence. An activation step was performed by applying a voltage between a few.

【0179】活性化工程での電圧印加条件は、波高値は
±10V、パルス幅0.1msec、パルス間隔5ms
ecの両極の矩形波(図4(b))を用いた。その後、
矩形波の波高値は±10Vから±14Vまで3.3mV
/secで徐々に電圧を増加させ、±14Vに達したと
きに電圧印加を終了した。
The voltage application conditions in the activation step are as follows: peak value ± 10 V, pulse width 0.1 msec, pulse interval 5 ms
ec, a rectangular wave of both polarities (FIG. 4B) was used. afterwards,
The peak value of the square wave is 3.3 mV from ± 10 V to ± 14 V
The voltage was gradually increased at / sec, and when the voltage reached ± 14 V, the voltage application was terminated.

【0180】その後、外囲器88内のベンゾニトリルを
排気した。
Thereafter, the benzonitrile in the envelope 88 was evacuated.

【0181】最後に安定化工程として、約1.33×1
-4Paの圧力で、150℃で10時間のベーキングを
行った後、不図示の排気管をガスバーナーで熱すること
で溶着し外囲器88の封止を行った。以上のように完成
した本発明の画像形成装置において、各電子放出素子に
は、容器外端子Dx1〜Dxm(m=300)、端子Dy1
yn(n=100)を通じ、走査信号及び変調信号を不
図示の信号発生手段よりそれぞれ、印加することによ
り、電子放出させ、高圧端子87を通じ、メタルバック
9に8kVの高圧を印加し、電子ビームを加速し、蛍光
膜84に衝突させ、励起・発光させることで画像を表示
した。
Finally, as a stabilization step, about 1.33 × 1
After baking was performed at 150 ° C. for 10 hours at a pressure of 0 −4 Pa, the exhaust pipe (not shown) was welded by heating with a gas burner, and the envelope 88 was sealed. The image forming apparatus of the present invention completed as described above, each electron-emitting device, vessel terminals D x1 ~D xm (m = 300 ), terminals D y1 ~
A scanning signal and a modulation signal are applied from a signal generation unit (not shown) through D yn (n = 100) to emit electrons, and a high voltage of 8 kV is applied to the metal back 9 through a high voltage terminal 87 to generate electrons. The image was displayed by accelerating the beam, colliding with the fluorescent film 84, exciting and emitting light.

【0182】また、電子源上の素子を駆動させない状態
で、メタルバック9に10kVの高圧を6時間印加する
耐圧チェックを行ったところ、突発的な放電現象は観測
されなかった。
When a withstand voltage check of applying a high voltage of 10 kV to the metal back 9 for 6 hours was performed without driving the elements on the electron source, no sudden discharge phenomenon was observed.

【0183】ここで、突発的な放電現象は、高圧端子に
流れる電流が、1mAを超えた回数と定義した。この耐
圧チェック前後での、各電子放出素子の個別の特性(I
e)を測定したところ、ばらつきは、共に8%であっ
た。
Here, the sudden discharge phenomenon was defined as the number of times the current flowing through the high voltage terminal exceeded 1 mA. Before and after this withstand voltage check, individual characteristics (I
When e ) was measured, the variations were both 8%.

【0184】ここで、ばらつきは、各素子のIe値の平
均値でその分散値を割った値とした。
Here, the variation was a value obtained by dividing the variance by the average value of the Ie values of the respective elements.

【0185】(比較例1)図9の装置による電界印加を
行わなかった以外は実施例1と同様にして画像形成装置
を作製した。
Comparative Example 1 An image forming apparatus was manufactured in the same manner as in Example 1 except that no electric field was applied by the apparatus shown in FIG.

【0186】作成した画像形成装置で、同様の耐圧チェ
ックを行ったところ、突発的な放電現象が10回観測さ
れた。
When a similar breakdown voltage check was performed on the formed image forming apparatus, a sudden discharge phenomenon was observed 10 times.

【0187】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつきは
8%から30%に変化した。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variation changed from 8% to 30%.

【0188】(実施例2)図9の装置における電界印加
中に電子源基板間の相対位置を下配線方向に上配線のピ
ッチ分の距離を往復させた以外は実施例1と同様にして
電子源を作製した。往復時の基板間の相対速度は、1m
m/minとした。それ以外は、実施例1と同様に行っ
た。
(Example 2) Electrons were formed in the same manner as in Example 1 except that the relative position between the electron source substrates was moved back and forth in the direction of the lower wiring by the pitch of the upper wiring during the application of the electric field in the apparatus of FIG. The source was made. The relative speed between the substrates during reciprocation is 1 m
m / min. Other than that, it carried out similarly to Example 1.

【0189】上記電界印加工程で、6時間の間に、電子
源基板間に1mA以上流れる放電現象が10回観測され
た。
In the electric field application step, a discharge phenomenon of 1 mA or more between the electron source substrates was observed 10 times during 6 hours.

【0190】作成した画像形成装置で、実施例1と同様
の耐圧チェックを行ったところ、突発的な放電現象は観
測されなかった。
When a withstand voltage check similar to that of Example 1 was performed on the formed image forming apparatus, no sudden discharge phenomenon was observed.

【0191】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつき
は、共に9%であった。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variations were both 9%.

【0192】(実施例3)本実施例では、スクリーン印
刷法により電子源基板を作製した。図23に、その工程
を模式的に示す。以下、各工程を説明する。
Example 3 In this example, an electron source substrate was manufactured by a screen printing method. FIG. 23 schematically shows the process. Hereinafter, each step will be described.

【0193】ソーダライムガラスからなる基板227
に、スパッタ法により金属薄膜成膜後、ホトリソエッチ
ング法により素子電極225及び226を形成した。材
質は厚み5nmのTiを下引き層とした厚み100nm
のNi薄膜から成っている。尚、素子電極間隔は20μ
m、素子電極225の長さは300μm、素子電極22
6は500μmに形成した(図23(a))。
Substrate 227 made of soda lime glass
Then, after forming a metal thin film by a sputtering method, device electrodes 225 and 226 were formed by a photolithographic etching method. The material is 100 nm thick with a 5 nm thick Ti underlayer.
Made of a Ni thin film. The element electrode interval is 20μ.
m, the length of the device electrode 225 is 300 μm,
No. 6 was formed to a thickness of 500 μm (FIG. 23A).

【0194】次に素子電極225を接続するように下配
線236をインク粘度4×105cpsの銀ペーストを
用いて印刷法により形成し、これを焼成(焼成温度55
0℃、ピーク保持時間約15分)した。配線幅は100
μm、配線厚さは約10μm、ピッチ500μmであっ
た(図23(b))。ここで、印刷は、スキージはポリ
ウレタン製の硬度80度の平スキージ、スクリーン版は
メッシュサイズが350メッシュ、メッシュに用いてい
るステンレスワイヤの線径が16μmのステンレススク
リーンを用いた。印刷条件はギャップを2mm、押し込
み量を2mm、スキージ速度を100mm/secとし
た。また吸引は各吸引口において50リットル/min
の流速で吸引口をスクリーンより約5mm離して行なっ
た。
Next, a lower wiring 236 is formed by a printing method using a silver paste having an ink viscosity of 4 × 10 5 cps so as to connect the device electrodes 225, and this is fired (a firing temperature of 55 ° C.).
0 ° C., peak retention time about 15 minutes). Wiring width is 100
μm, the wiring thickness was about 10 μm, and the pitch was 500 μm (FIG. 23B). Here, for printing, a squeegee was a flat squeegee made of polyurethane having a hardness of 80 degrees, and a screen plate was a stainless screen having a mesh size of 350 mesh and a stainless wire having a wire diameter of 16 μm used for the mesh. The printing conditions were a gap of 2 mm, a pushing amount of 2 mm, and a squeegee speed of 100 mm / sec. Suction is performed at 50 L / min at each suction port.
At a flow rate of about 5 mm from the screen.

【0195】次にガラスを主成分とする絶縁膜250を
印刷後、焼成することによって形成した。これは下配線
236に直交した帯状の絶縁層であるが、部分的に切り
欠きを有しており、この切り欠き部を介して上配線と素
子電極226と電気的に接続した。絶縁膜のペースト材
料はPbOを主成分としてガラスバインダーを混合した
ペーストである。焼成温度は550℃、ピーク保持時間
は15分間である。この絶縁膜形成工程は2回繰り返し
行った。絶縁膜の幅は500μm、厚さは約40μm、
ピッチは1000μmである(図23(c))。
Next, an insulating film 250 mainly composed of glass was formed by printing and firing. This is a strip-shaped insulating layer orthogonal to the lower wiring 236, but has a cutout partially, and is electrically connected to the upper wiring and the element electrode 226 through the cutout. The paste material for the insulating film is a paste containing PbO as a main component and a glass binder mixed. The firing temperature is 550 ° C., and the peak holding time is 15 minutes. This insulating film forming step was repeated twice. The width of the insulating film is 500 μm, the thickness is about 40 μm,
The pitch is 1000 μm (FIG. 23C).

【0196】次に上配線235を絶縁層250上に形成
した。上配線は帯状のパターンであり、素子電極226
と電気的に接続されるように形成する。上配線は下配線
と同様に形成した。配線幅は300μm、配線厚さは約
10μm、ピッチは1000μmとした(図23
(d))。
Next, an upper wiring 235 was formed on the insulating layer 250. The upper wiring is a band-shaped pattern, and the element electrode 226 is formed.
It is formed so as to be electrically connected to. The upper wiring was formed in the same manner as the lower wiring. The wiring width was 300 μm, the wiring thickness was about 10 μm, and the pitch was 1000 μm (FIG. 23).
(D)).

【0197】次にこのようにして作成されたマトリクス
配線基板を2枚用い、実施例1と同様に図9の装置によ
り、電界印加工程を行った。
Next, an electric field application step was performed using the two matrix wiring substrates thus prepared, using the apparatus shown in FIG.

【0198】また、電子源基板間に流れる電流を測定す
る計測装置222を用いたところ、6時間の間に、電子
源基板間に1mA以上流れる放電現象が15回観測され
た。
When a measuring device 222 for measuring the current flowing between the electron source substrates was used, a discharge phenomenon of 1 mA or more between the electron source substrates was observed 15 times in 6 hours.

【0199】その後、高圧電源221をOFFにし、装
置から電子源基板を取り外し、絶縁性シリコーンとイン
ジウムシートを電子源基板上から取り除いた。
Thereafter, the high-voltage power supply 221 was turned off, the electron source substrate was removed from the apparatus, and the insulating silicone and the indium sheet were removed from the electron source substrate.

【0200】続いて、有機パラジウム含有溶液(奥野製
薬(株)製「ccp−4230」)を、液滴付与装置と
して圧電素子を用いたインクジェット噴射装置(不図
示)を用いて、素子電極225、226間に液滴の状態
で付与した。
Subsequently, an organic palladium-containing solution (“cpp-4230” manufactured by Okuno Pharmaceutical Co., Ltd.) was applied to an element electrode 225 using an ink jet ejecting apparatus (not shown) using a piezoelectric element as a droplet applying apparatus. It was applied in the form of droplets between 226.

【0201】次に、300℃で10分間の加熱処理を行
って、酸化パラジウム(PdO)からなる導電性膜22
4を形成した。この時、導電性膜224の膜厚は、20
0Åで台形の形状をしており、中央部が厚く、周辺部に
向かって徐々に薄くなっていた(図23(e))。
Next, a heat treatment is performed at 300 ° C. for 10 minutes to form a conductive film 22 made of palladium oxide (PdO).
4 was formed. At this time, the thickness of the conductive film 224 is 20
It had a trapezoidal shape at 0 °, and was thick at the center and gradually thinned toward the periphery (FIG. 23 (e)).

【0202】形成された電子源基板は上配線100本、
下配線100本が層間絶縁層を介しマトリクス状に配置
され、表面伝導型電子放出素子を10000素子有する
ものである。
The formed electron source substrate has 100 upper wirings,
100 lower wirings are arranged in a matrix with an interlayer insulating layer interposed therebetween, and have 10,000 surface conduction electron-emitting devices.

【0203】次に、このようにして電界印加が行われた
電子源基板を用いて、実施例1と同様に図12に示す構
成の画像形成装置を作成した。
Next, by using the electron source substrate to which the electric field was applied in this manner, an image forming apparatus having the structure shown in FIG.

【0204】作成した画像形成装置で、同様の耐圧チェ
ックを行ったところ、突発的な放電現象は観測されなか
った。
When a similar withstand voltage check was performed on the formed image forming apparatus, no sudden discharge phenomenon was observed.

【0205】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつき
は、共に9%であった。
The individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, and the variation was 9% in each case.

【0206】(比較例2)電界印加工程を行わなかった
以外は実施例3と同様にして画像形成装置を作製した。
作成した画像形成装置で、同様の耐圧チェックを行った
ところ、突発的な放電現象が30回観測された。
Comparative Example 2 An image forming apparatus was manufactured in the same manner as in Example 3 except that the electric field application step was not performed.
When a similar breakdown voltage check was performed on the prepared image forming apparatus, a sudden discharge phenomenon was observed 30 times.

【0207】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつきは
9%から35%に変化した。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variation changed from 9% to 35%.

【0208】(実施例4)図11に示すように、高圧を
印加する電子源基板上の隣接配線間に10kΩの抵抗素
子を挿入して接続し、電子源基板上の端部の配線Dx1
xm、Dy1、Dynを高圧電源に接続した以外は、実施
例3と同様にして画像形成装置を作製した。
(Embodiment 4) As shown in FIG. 11, a 10 kΩ resistive element is inserted and connected between adjacent wirings on the electron source substrate to which a high voltage is applied, and an end wiring D x1 on the electron source substrate is connected. except the connected D xm, the Dy 1, D yn to a high voltage power supply and was prepared image forming apparatus in the same manner as in example 3.

【0209】電圧印加工程で、6時間の間に、電子源基
板間に1mA以上流れる放電現象が10回観測された。
In the voltage application step, a discharge phenomenon of 1 mA or more between the electron source substrates was observed 10 times during 6 hours.

【0210】作成した画像形成装置で、同様の耐圧チェ
ックを行ったところ、突発的な放電現象は観測されなか
った。
When a similar breakdown voltage check was performed on the formed image forming apparatus, no sudden discharge phenomenon was observed.

【0211】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつき
は、共に7%であった。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variations were both 7%.

【0212】(実施例5)図15に示したような、隣接
する2本の配線間に電子放出素子111を多数有する、
梯子型の電子源基板を作成した。本例では、電子源基板
110上の隣接配線間には、電子放出素子が120個形
成し、このような隣接配線組を40組作成した。
Embodiment 5 As shown in FIG. 15, a large number of electron-emitting devices 111 are provided between two adjacent wirings.
A ladder type electron source substrate was created. In this example, 120 electron-emitting devices were formed between adjacent wirings on the electron source substrate 110, and 40 such sets of adjacent wirings were created.

【0213】電子源基板は、清浄化した青板ガラス上に
厚さ500nmのシリコン酸化膜をスパッタ法で形成し
た基板上に、実施例1で示した工程d〜fと同様にして
素子電極、配線、導電性膜を作成した。
An electron source substrate was formed by forming a 500 nm-thick silicon oxide film on a cleaned blue plate glass by a sputtering method on a substrate in the same manner as in steps d to f shown in Example 1 to form an element electrode and wiring. Then, a conductive film was formed.

【0214】この電子源基板を2枚用い、実施例1と同
様に電界印加工程を行った。
Using two electron source substrates, an electric field applying step was performed in the same manner as in Example 1.

【0215】即ち、2枚の電子源基板は、配線が正面に
対向するように対向距離6mmで配置し、高圧電源22
1により、電子源基板218、219の間に15kVの
DC電圧を6時間印加した。また、電子源基板間に流れ
る電流を測定する計測装置222を用いたところ、6時
間の間に、電子源基板間に1mA以上流れる放電現象が
12回観測された。
That is, the two electron source substrates are arranged at a facing distance of 6 mm so that the wiring faces the front.
1, a DC voltage of 15 kV was applied between the electron source substrates 218 and 219 for 6 hours. In addition, when a measuring device 222 for measuring a current flowing between the electron source substrates was used, a discharge phenomenon of 1 mA or more flowing between the electron source substrates was observed 12 times in 6 hours.

【0216】次にこの電子源基板110をリアプレート
81上に固定した後、電子源基板110の上方に、空孔
121を有するグリッド電極120を電子放出素子の配
線電極112と直交する方向に配置した。更に電子源基
板110の5mm上方に、フェースプレート86(ガラ
ス基板の内面に蛍光膜とメタルバックが形成されて構成
される)を支持枠82を介し配置し、フェースプレート
86、支持枠82、リアプレート81の接合部にフリッ
トガラスを塗布し、大気中で410℃で10分以上焼成
することで封着し、外囲器88を作成した(図16)。
またリアプレート81への電子源基板110の固定もフ
リットガラスで行った。
Next, after fixing the electron source substrate 110 on the rear plate 81, a grid electrode 120 having holes 121 is arranged above the electron source substrate 110 in a direction orthogonal to the wiring electrodes 112 of the electron-emitting devices. did. Further, a face plate 86 (formed by forming a fluorescent film and a metal back on the inner surface of a glass substrate) is disposed 5 mm above the electron source substrate 110 via a support frame 82, and the face plate 86, the support frame 82, and the rear Frit glass was applied to the joint portion of the plate 81, and baked at 410 ° C. for 10 minutes or more in the atmosphere to seal, thereby forming an envelope 88 (FIG. 16).
The fixing of the electron source substrate 110 to the rear plate 81 was also performed with frit glass.

【0217】蛍光膜84は、黒色導電材91と蛍光体9
2とで構成された、ブラックストライプ配列のカラーの
蛍光膜を用いた(図9)。先にブラックストライプを形
成し、その間隙部に各色蛍光体を塗布し、蛍光膜84を
作製した。ガラス基板に蛍光体を塗布する方法はスラリ
ー法を用いた。
The fluorescent film 84 is composed of the black conductive material 91 and the phosphor 9
2 was used (FIG. 9). First, a black stripe was formed, and phosphors of each color were applied to the gaps, thereby forming a phosphor film 84. A slurry method was used as a method of applying a phosphor on a glass substrate.

【0218】また、蛍光膜84の内面側にはメタルバッ
クを設けた。メタルバックは、蛍光膜作製後、蛍光膜の
内面側表面の平滑化処理(通常フィルミングと呼ばれ
る)を行い、その後Alを真空蒸着することで作製し
た。
Further, a metal back is provided on the inner surface side of the fluorescent film 84. The metal back was manufactured by performing a smoothing treatment (usually called filming) on the inner surface of the fluorescent film after the fluorescent film was manufactured, and then vacuum-depositing Al.

【0219】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
When the above-mentioned sealing is performed, in the case of color, since the phosphors of each color must correspond to the electron-emitting devices, sufficient alignment is performed.

【0220】以上のようにして完成した外囲器88を排
気管(図示せず)を介し、オイルを使用しない真空ポン
プで排気できる真空装置と接続した。
The envelope 88 completed as described above was connected via an exhaust pipe (not shown) to a vacuum device capable of evacuating with a vacuum pump not using oil.

【0221】その後、外囲器88内を1.33×10-4
Paまで排気した。
Thereafter, the inside of the envelope 88 is 1.33 × 10 −4.
It exhausted to Pa.

【0222】容器外端子D1〜Dm(m=120)を通じ
電子放出素子111の電極2、3間に電圧を印加し、電
子放出部5を、導電性膜4を通電処理(フォーミング処
理)することにより作成した。
A voltage is applied between the electrodes 2 and 3 of the electron-emitting device 111 through the external terminals D 1 to D m (m = 120), and the electron-emitting portion 5 and the conductive film 4 are energized (forming). Created by doing.

【0223】次に、真空装置を経由して、外囲器88内
にベンゾニトリルを6.6×10-4Paを導入した。
Next, 6.6 × 10 −4 Pa of benzonitrile was introduced into the envelope 88 via a vacuum device.

【0224】容器外端子D1〜Dm(m=120)を通じ
電子放出素子111の電極2、3間に電圧を印加し活性
化工程を行った。
A voltage was applied between the electrodes 2 and 3 of the electron-emitting device 111 through the external terminals D 1 to D m (m = 120) to perform an activation step.

【0225】活性化工程での電圧印加条件は、波高値は
±10V、パルス幅0.1msec、パルス間隔5ms
ecの両極の矩形波(図4(b))を用いた。その後、
矩形波の波高値は±10Vから±14Vまで3.3mV
/secで徐々に電圧を増加させ、±14Vに達したと
きに電圧印加を終了した。
The voltage application conditions in the activation step are as follows: a peak value is ± 10 V, a pulse width is 0.1 msec, and a pulse interval is 5 ms.
ec, a rectangular wave of both polarities (FIG. 4B) was used. afterwards,
The peak value of the square wave is 3.3 mV from ± 10 V to ± 14 V
The voltage was gradually increased at / sec, and when the voltage reached ± 14 V, the voltage application was terminated.

【0226】その後、外囲器88内のベンゾニトリルを
排気した。
Thereafter, the benzonitrile in the envelope 88 was evacuated.

【0227】最後に安定化工程として、約1.33×1
-4Paの圧力で、150℃で10時間のベーキングを
行った後、実施例1と同様の電圧印加を行い、不図示の
排気管をガスバーナーで熱することで溶着し外囲器88
の封止を行った。
Finally, as a stabilization step, about 1.33 × 1
After performing baking at 150 ° C. for 10 hours at a pressure of 0 −4 Pa, the same voltage application as in Example 1 is performed, and the exhaust pipe (not shown) is welded by heating with a gas burner to form an envelope 88.
Was sealed.

【0228】以上のように完成した本発明の画像形成装
置において、各電子放出素子には、容器外端子D1〜Dm
(m=120)を通じ、電圧を印加することにより電子
放出させ、放出された電子はグリッド電極120の電子
通過用の空孔121を通過した後、高圧端子87を通
じ、メタルバック、あるいは透明電極(不図示)に印加
された数kV以上の高圧により加速され、蛍光膜84に
衝突し、励起・発光させる。その際、グリッド電極12
0に情報信号に応じた電圧を容器外端子G1〜Gn を通じ
印加することにより、空孔121を通過する電子ビーム
を制御し画像表示するものである。
The image forming apparatus of the present invention completed as described above
In each of the electron emitters, a terminal D outside the container is provided.1~ Dm
(M = 120), the electron is applied by applying a voltage.
The emitted electrons are emitted from the grid electrode 120.
After passing through the passage hole 121, the high-voltage terminal 87 is passed.
Same, metal back, or transparent electrode (not shown)
Is accelerated by the applied high pressure of several kV or more,
They collide and excite and emit light. At this time, the grid electrode 12
When the voltage corresponding to the information signal is set to 0, the external terminal G1~ Gn Through
The electron beam passing through the hole 121 by applying
Is controlled to display an image.

【0229】作成した画像形成装置で、同様の耐圧チェ
ックを行ったところ、突発的な放電現象は観測されなか
った。
When a similar withstand voltage check was performed on the formed image forming apparatus, no sudden discharge phenomenon was observed.

【0230】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつきは
共に8%であった。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variations were both 8%.

【0231】(比較例2)図9の装置による電界印加を
行わなかった以外は実施例3と同様にして画像形成装置
を作製した。
Comparative Example 2 An image forming apparatus was manufactured in the same manner as in Example 3 except that no electric field was applied by the apparatus shown in FIG.

【0232】作成した画像形成装置で、同様の耐圧チェ
ックを行ったところ、突発的な放電現象が20回観測さ
れた。
When a similar breakdown voltage check was performed on the formed image forming apparatus, a sudden discharge phenomenon was observed 20 times.

【0233】この耐圧チェック前後での、各電子放出素
子の個別の特性(Ie)を測定したところ、ばらつき
は、8%から32%に変化した。
When the individual characteristics (I e ) of each electron-emitting device before and after this withstand voltage check were measured, the variation varied from 8% to 32%.

【0234】[0234]

【発明の効果】以上説明したように、本発明の電子源の
製造方法では電界印加工程を経ているため、該製造方法
で得られる電子源を用いて、表示画像に欠落画素が少な
く、均一な画像を表示する信頼性の高い画像表示装置が
構成される。また、本発明の製造方法では、1回の電界
印加工程で2枚の基板を処理するため、当該工程におけ
る処理時間を従来の1/2にすることができ、製造効率
を向上して、製造コストを下げ、より安価に画像形成装
置を提供することができる。
As described above, in the method of manufacturing an electron source according to the present invention, since an electric field is applied, an electron source obtained by the manufacturing method is used to reduce the number of missing pixels in a display image and to provide a uniform image. A highly reliable image display device for displaying an image is configured. Further, in the manufacturing method of the present invention, since two substrates are processed in one electric field application process, the processing time in the process can be reduced to half of the conventional process, and the manufacturing efficiency can be improved. The cost can be reduced and the image forming apparatus can be provided at lower cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に用いる表面伝導型電子放出素子の一例
の構成を示す模式図である。
FIG. 1 is a schematic diagram showing a configuration of an example of a surface conduction electron-emitting device used in the present invention.

【図2】図1の電子放出素子の製造方法の一例を示す工
程図である。
FIG. 2 is a process chart showing an example of a method for manufacturing the electron-emitting device of FIG.

【図3】本発明の電子源の製造方法に係わる通電フォー
ミングの電圧波形の例を示す図である。
FIG. 3 is a diagram showing an example of a voltage waveform of energization forming according to the method for manufacturing an electron source of the present invention.

【図4】本発明の電子源の製造方法に係わる活性化工程
の電圧波形の例を示す図である。
FIG. 4 is a diagram showing an example of a voltage waveform in an activation step according to the method for manufacturing an electron source of the present invention.

【図5】本発明の電子源を構成する電子放出素子の電子
放出特性を評価するための測定評価機能を備えた真空処
理装置の一例を示す模式図である。
FIG. 5 is a schematic view showing an example of a vacuum processing apparatus provided with a measurement evaluation function for evaluating the electron emission characteristics of an electron emission element constituting the electron source of the present invention.

【図6】本発明の電子源を構成する電子放出素子におけ
る放出電流Ie、素子電流Ifと素子電圧Vfの関係の一
例を示すグラフである。
[6] the emission current I e in the electron-emitting devices constituting the electron source of the present invention, is a graph showing an example of the relationship between the device current I f and the element voltage V f.

【図7】本発明の電子源の一実施形態である単純マトリ
クス配置の電子源の一例を示す模式図である。
FIG. 7 is a schematic diagram showing an example of an electron source having a simple matrix arrangement, which is one embodiment of the electron source of the present invention.

【図8】本発明の電子源の製造方法の電界印加工程にお
ける電子源基板の配置例を示す図である。
FIG. 8 is a view showing an example of the arrangement of electron source substrates in an electric field application step of the method for manufacturing an electron source of the present invention.

【図9】本発明の電子源の製造方法の電界印加工程を行
う装置を模式的に示す図である。
FIG. 9 is a diagram schematically showing an apparatus for performing an electric field application step in the method for manufacturing an electron source according to the present invention.

【図10】本発明の電子源の製造方法の電界印加工程に
おいて、電極取り出し部材と配線との接続形態の一例を
示す図である。
FIG. 10 is a diagram showing an example of a connection form between an electrode extraction member and a wiring in an electric field application step of the method for manufacturing an electron source according to the present invention.

【図11】本発明の電子源の製造方法の電界印加工程に
おいて、電極取り出し部材と配線との接続形態の他の例
を示す図である。
FIG. 11 is a diagram showing another example of a connection form between the electrode takeout member and the wiring in the electric field application step of the method for manufacturing an electron source according to the present invention.

【図12】本発明の画像形成装置の一実施形態である単
純マトリクス配置の電子源を用いた表示パネルの一例を
示す模式図である。
FIG. 12 is a schematic diagram illustrating an example of a display panel using an electron source having a simple matrix arrangement, which is an embodiment of the image forming apparatus of the present invention.

【図13】図12の表示パネルに用いられる蛍光膜の構
成例を示す図である。
FIG. 13 is a diagram showing a configuration example of a fluorescent film used in the display panel of FIG.

【図14】本発明の画像形成装置にNTSC方式のテレ
ビ信号に応じて表示を行なうための駆動回路の一例を示
すブロック図である。
FIG. 14 is a block diagram illustrating an example of a drive circuit for performing display in accordance with an NTSC television signal in the image forming apparatus of the present invention.

【図15】本発明の電子源の他の実施形態である梯子状
配置の電子源の一例を示す模式図である。
FIG. 15 is a schematic view showing an example of an electron source having a ladder-like arrangement as another embodiment of the electron source of the present invention.

【図16】本発明の画像形成装置の他の実施形態である
梯子状配置の電子源を用いた表示パネルの一例を示す模
式図である。
FIG. 16 is a schematic diagram illustrating an example of a display panel using an electron source having a ladder arrangement according to another embodiment of the image forming apparatus of the present invention.

【図17】本発明の電子源の製造方法における、フォー
ミング、活性化工程を行うための真空排気装置の模式図
である。
FIG. 17 is a schematic view of a vacuum evacuation apparatus for performing a forming and an activation step in the method for manufacturing an electron source according to the present invention.

【図18】本発明の電子源の製造方法における、フォー
ミング、活性化工程のための結線方法を示す模式図であ
る。
FIG. 18 is a schematic diagram showing a wiring method for forming and activating steps in the method for manufacturing an electron source according to the present invention.

【図19】本発明の実施例1で作製した電子源の平面模
式図である。
FIG. 19 is a schematic plan view of the electron source manufactured in Example 1 of the present invention.

【図20】図19の電子源の部分断面図である。20 is a partial cross-sectional view of the electron source of FIG.

【図21】本発明の実施例1における電子源の製造工程
図である。
FIG. 21 is a manufacturing process diagram of the electron source according to the first embodiment of the present invention.

【図22】本発明の実施例1における電子源の製造工程
図である。
FIG. 22 is a manufacturing process diagram of the electron source according to the first embodiment of the present invention.

【図23】本発明の実施例3における電子源の製造工程
図である。
FIG. 23 is a manufacturing process diagram of the electron source according to the third embodiment of the present invention.

【図24】本発明の画像形成装置の一例を示すブロック
図である。
FIG. 24 is a block diagram illustrating an example of the image forming apparatus of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2、3 素子電極 4 導電性膜 5 電子放出部 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 71、71a、71b 電子源基板 72、72a、72b X方向配線 73、73a、73b Y方向配線 74 表面伝導型電子放出素子 75 結線 76a,76b 層間絶縁層 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 110 電子源基板 111 電子放出素子 112 共通配線 120 グリッド電極 121 空孔 122、123 容器外端子 132 排気管 133 真空チャンバー 134 ゲートバルブ 135 排気装置 136 圧力計 137 四重極質量分析器 138 ガス導入ライン 139 導入量制御手段 140 導入物質源 141 共通電極 142 電源 143 電流測定用抵抗 144 オシロスコープ 151 層間絶縁膜 152 コンタクトホール 200、201、202、203 取り出し部材 204 抵抗素子 210 ステージ 211 基板ホルダー 212 絶縁性碍子 213 取り出し部材 214 絶縁シール 215、216 ケーブル 217 メカニカルステージ 218、219 電子源基板 220 抵抗 221 高圧電源 222 電流測定装置 225、226 素子電極 224 導電性膜 227 ソーダガラス基板 235 上配線 236 下配線 250 絶縁層 1700 ディスプレイパネル 1701 駆動回路 1702 ディスプレイコントローラ 1703 マルチプレクサ 1704 デコーダ 1705 入出力インターフェース回路 1706 CPU 1707 画像生成回路 1708〜1710 画像メモリインターフェース回路 1711 画像入力インターフェース回路 1712、1713 TV信号受信回路 1714 入力部 DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Element electrode 4 Conductive film 5 Electron emission part 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust pump 71, 71a, 71b Electron source substrate 72, 72a, 72b X direction Wiring 73, 73a, 73b Y-directional wiring 74 Surface conduction electron-emitting device 75 Connection 76a, 76b Interlayer insulating layer 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescent film 85 Metal back 86 Face plate 87 High voltage terminal 88 Envelope 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator 110 Electron source substrate 111 Electron emitting element 112 Common wiring 120 Grid electrode 121 Hole 122, 1 3 External terminal 132 Exhaust pipe 133 Vacuum chamber 134 Gate valve 135 Exhaust device 136 Pressure gauge 137 Quadrupole mass analyzer 138 Gas introduction line 139 Introduction amount control means 140 Introduced substance source 141 Common electrode 142 Power supply 143 Current measurement resistance 144 Oscilloscope 151 Interlayer insulating film 152 Contact hole 200, 201, 202, 203 Extraction member 204 Resistance element 210 Stage 211 Substrate holder 212 Insulator 213 Extraction member 214 Insulation seal 215, 216 Cable 217 Mechanical stage 218, 219 Electron source substrate 220 Resistance 221 High voltage power supply 222 Current measuring device 225, 226 Device electrode 224 Conductive film 227 Soda glass substrate 235 Upper wiring 236 Lower wiring 250 Insulating layer 170 Display panel 1701 driver circuit 1702 a display controller 1703 multiplexer 1704 decoder 1705 input-output interface circuit 1706 CPU 1707 image generating circuit 1708 to 1710 image memory interface circuit 1711 image input interface circuit 1712, 1713 TV signal receiving circuit 1714 input

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された一対の素子電極と、
該素子電極のそれぞれに電気的に接続された導電性膜
と、該導電性膜の一部に形成された電子放出部とを有す
る電子放出素子を複数個、同一基板上に形成し、配線に
て各素子の素子電極をそれぞれ梯子状或いはマトリクス
状に接続してなる電子源の製造方法であって、少なくと
も上記配線と素子電極とを形成した基板を2枚、該配線
が内側になるように対向配置して上記基板間に電界を印
加する電界印加工程を有することを特徴とする電子源の
製造方法。
A pair of device electrodes formed on a substrate;
A plurality of electron-emitting devices each having a conductive film electrically connected to each of the device electrodes and an electron-emitting portion formed on a part of the conductive film are formed on the same substrate, and wiring is formed. A method of manufacturing an electron source by connecting element electrodes of each element in a ladder shape or a matrix shape, wherein at least two substrates on which the wiring and the element electrode are formed are arranged such that the wiring is inside. A method for manufacturing an electron source, comprising: an electric field application step of applying an electric field between the substrates by disposing the electron sources opposite to each other.
【請求項2】 上記電界印加工程が真空雰囲気下で行わ
れる請求項1記載の電子源の製造方法。
2. The method according to claim 1, wherein the step of applying an electric field is performed in a vacuum atmosphere.
【請求項3】 上記電界印加工程において、2枚の基板
のそれぞれにおいて、各配線を共通に接続して同電位と
する請求項1記載の電子源の製造方法。
3. The method of manufacturing an electron source according to claim 1, wherein, in the electric field applying step, wirings are commonly connected to each other on the two substrates to have the same potential.
【請求項4】 上記2枚の基板の少なくとも一方におい
て、各配線が抵抗体を介して共通に接続されている請求
項3記載の電子源の製造方法。
4. The method for manufacturing an electron source according to claim 3, wherein at least one of said two substrates has respective wirings commonly connected via a resistor.
【請求項5】 上記2枚の基板の少なくとも一方におい
て、各配線が抵抗体を介して高圧電源に接続されている
請求項3記載の電子源の製造方法。
5. The method for manufacturing an electron source according to claim 3, wherein at least one of the two substrates has each wiring connected to a high-voltage power supply via a resistor.
【請求項6】 上記電界印加工程において、互いに近接
する各基板の最上面に位置する配線が平行配置するよう
に、2枚の基板を対向配置させる請求項1記載の電子源
の製造方法。
6. The method for manufacturing an electron source according to claim 1, wherein in the electric field applying step, the two substrates are arranged so as to face each other such that the wiring located on the uppermost surface of each of the substrates adjacent to each other is arranged in parallel.
【請求項7】 上記電界印加工程において、互いに近接
する各基板の最上面の配線が最短距離に位置するよう
に、2枚の基板を対向配置させる請求項6記載の電子源
の製造方法。
7. The method for manufacturing an electron source according to claim 6, wherein, in the electric field applying step, the two substrates are arranged to face each other such that the uppermost wiring of each substrate adjacent to each other is located at the shortest distance.
【請求項8】 上記電界印加工程において、2枚の基板
の相対位置を変化させる請求項1記載の電子源の製造方
法。
8. The method according to claim 1, wherein the relative position between the two substrates is changed in the electric field application step.
【請求項9】 上記電界印加工程において、2枚の基板
間の距離を一定に保持した状態で、相対位置を変化させ
る請求項8記載の電子源の製造方法。
9. The method for manufacturing an electron source according to claim 8, wherein the relative position is changed while maintaining a constant distance between the two substrates in the electric field applying step.
【請求項10】 上記電界印加工程が、各素子の導電性
膜に電子放出部を形成する工程の前に行われる請求項1
記載の電子源の製造方法。
10. The method according to claim 1, wherein the step of applying an electric field is performed before the step of forming an electron-emitting portion in the conductive film of each element.
A method for manufacturing the electron source according to the above.
【請求項11】 上記電界印加工程が、各素子の導電性
膜を形成する工程の前に行われる請求項10記載の電子
源の製造方法。
11. The method for manufacturing an electron source according to claim 10, wherein the step of applying an electric field is performed before the step of forming a conductive film of each element.
【請求項12】 基板上に形成された一対の素子電極
と、該素子電極のそれぞれに電気的に接続された導電性
膜と、該導電性膜の一部に形成された電子放出部とを有
する電子放出素子を複数個、同一基板上に形成し、配線
にて各素子の素子電極をそれぞれ梯子状或いはマトリク
ス状に接続してなり、請求項1〜11のいずれかに記載
の電子源の製造方法により製造されたことを特徴とする
電子源。
12. A pair of device electrodes formed on a substrate, a conductive film electrically connected to each of the device electrodes, and an electron-emitting portion formed on a part of the conductive film. The electron source according to any one of claims 1 to 11, wherein a plurality of electron-emitting devices are formed on the same substrate, and the device electrodes of each device are connected in a ladder shape or a matrix shape by wiring. An electron source manufactured by a manufacturing method.
【請求項13】 上記電子放出素子が表面伝導型電子放
出素子である請求項12記載の電子源。
13. The electron source according to claim 12, wherein said electron-emitting device is a surface conduction electron-emitting device.
【請求項14】 上記電子放出素子を複数個並列に配置
し結線してなる素子行を少なくとも1行以上有し、各素
子を駆動するための配線が梯子状配置されていることを
特徴とする請求項12または13に記載の電子源。
14. A semiconductor device comprising: at least one element row formed by arranging and connecting a plurality of said electron-emitting devices in parallel, and wiring for driving each element is arranged in a ladder shape. An electron source according to claim 12.
【請求項15】 上記電子放出素子を複数個配列してな
る素子行を少なくとも1行以上有し、該素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項12または13に記載の電子源。
15. The semiconductor device according to claim 12, wherein at least one element row in which a plurality of the electron-emitting devices are arranged is provided, and wirings for driving the elements are arranged in a matrix. The electron source according to 1.
【請求項16】 請求項14記載の電子源と、画像形成
部材、及び情報信号により各素子から放出される電子線
を制御する制御電極を有することを特徴とする画像形成
装置。
16. An image forming apparatus comprising: the electron source according to claim 14; an image forming member; and a control electrode for controlling an electron beam emitted from each element according to an information signal.
【請求項17】 請求項15記載の電子源と、画像形成
部材とを有することを特徴とする画像形成装置。
17. An image forming apparatus, comprising: the electron source according to claim 15; and an image forming member.
【請求項18】 請求項1〜11のいずれかに記載の電
子源の製造方法で得られた電子源を、該電子源から放出
される電子線を制御する制御電極と、該電子源からの電
子線の照射により画像を形成する画像形成部材と組み合
わせることを特徴とする画像形成装置の製造方法。
18. An electron source obtained by the method for manufacturing an electron source according to claim 1, comprising: a control electrode for controlling an electron beam emitted from the electron source; A method of manufacturing an image forming apparatus, wherein the method is combined with an image forming member that forms an image by irradiating an electron beam.
【請求項19】 請求項1〜11のいずれかに記載の電
子源の製造方法で得られた電子源を、該電子源からの電
子線の照射により画像を形成する画像形成部材と組み合
わせることを特徴とする画像形成装置の製造方法。
19. A method of combining an electron source obtained by the method for manufacturing an electron source according to claim 1 with an image forming member that forms an image by irradiating an electron beam from the electron source. A method for manufacturing an image forming apparatus characterized by the above-mentioned.
JP4282999A 1999-02-22 1999-02-22 Electron source, image forming device and manufacture of the same Withdrawn JP2000243252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4282999A JP2000243252A (en) 1999-02-22 1999-02-22 Electron source, image forming device and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4282999A JP2000243252A (en) 1999-02-22 1999-02-22 Electron source, image forming device and manufacture of the same

Publications (1)

Publication Number Publication Date
JP2000243252A true JP2000243252A (en) 2000-09-08

Family

ID=12646864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4282999A Withdrawn JP2000243252A (en) 1999-02-22 1999-02-22 Electron source, image forming device and manufacture of the same

Country Status (1)

Country Link
JP (1) JP2000243252A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759018B1 (en) 2005-12-14 2007-09-14 주식회사 에피온 Method of treating field emission display device
US7294034B2 (en) 2000-01-24 2007-11-13 Kabushiki Kaisha Toshiba Image display apparatus, method of manufacturing the same, and sealing-material applying device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294034B2 (en) 2000-01-24 2007-11-13 Kabushiki Kaisha Toshiba Image display apparatus, method of manufacturing the same, and sealing-material applying device
KR100759018B1 (en) 2005-12-14 2007-09-14 주식회사 에피온 Method of treating field emission display device

Similar Documents

Publication Publication Date Title
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP2000311601A (en) Electron emitting element, electron source, image forming device and their manufacture
JP3069956B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH1154027A (en) Electron source and manufacture of image forming device
JP2001319561A (en) Electron source and picture display device
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2000243252A (en) Electron source, image forming device and manufacture of the same
JP2000243323A (en) Image forming device and manufacture thereof
JP3586092B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3320310B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JPH11233005A (en) Electron source, image forming device and their manufacturing method and manufacturing device
JP3122879B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3618978B2 (en) Electron emitting device, electron source, and manufacturing method of image forming apparatus
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JPH1012135A (en) Manufacture of electron emission element, electron source, display panel, and image forming device
JP3320206B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH1055751A (en) Electron emission element, electron source, image forming device, and their manufacture
JP2000243257A (en) Manufacture of electron emission element, electron source and image forming device
JP2000243227A (en) Electron source and image forming device
JP2000243258A (en) Electron emission element, electron source, image forming device and manufacture of them
JP2000311595A (en) Electron source, image forming device and manufacture thereof
JP2000251667A (en) Electron emission element, electron source, image forming device and manufacture of them
JP2000243291A (en) Manufacture of image forming device, and the image forming device
JPH103853A (en) Electron emitting element, electron source and image forming device using the element, and manufacture thereof
JP2000021290A (en) Electron emission element, electron source, image forming device, and their manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509