JPH0818075A - Schottky barrier diode and semiconductor integrated circuit - Google Patents

Schottky barrier diode and semiconductor integrated circuit

Info

Publication number
JPH0818075A
JPH0818075A JP15317494A JP15317494A JPH0818075A JP H0818075 A JPH0818075 A JP H0818075A JP 15317494 A JP15317494 A JP 15317494A JP 15317494 A JP15317494 A JP 15317494A JP H0818075 A JPH0818075 A JP H0818075A
Authority
JP
Japan
Prior art keywords
region
electrode
barrier diode
substrate
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15317494A
Other languages
Japanese (ja)
Inventor
Tadashi Nose
忠司 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP15317494A priority Critical patent/JPH0818075A/en
Publication of JPH0818075A publication Critical patent/JPH0818075A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To provide a Schottky barrier diode which has materialized high withstand voltage without raising the resistance value in a forward direction. CONSTITUTION:A cathode region 13 is made by selectively diffusing n<->-type impurities into a p<+>-type substrate 12 to serve as an anode region, and a p<+>-type anode contact region 14 is made outside the cathode region 13 on the substrate 12, and an n<+>-type cathode contact region 15 is made at the inner end of the cathode region 13 on the substrate 12. And, a plurality of p<+>-type impurity- diffused regions 17a are made dispersedly right below the anode electrode 16 extended from the anode contact region 14, being made on the surface of the substrate 12, and also an impurity-diffused region 17b positioned right below the end of the anode electrode 16 is made to partition, in plan view, the cathode region 13 into the side of the cathode contact region 15 and the residual section.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はショットキーバリヤダイ
オード及び半導体集積回路に関し、詳しくは、高耐圧化
を実現したショットキーバリヤダイオード、及びそのシ
ョットキーバリヤダイオードと共にMOSトランジスタ
を含む他の半導体素子を組み込んだ半導体集積回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Schottky barrier diode and a semiconductor integrated circuit, and more particularly to a Schottky barrier diode which realizes a high breakdown voltage, and another semiconductor element including a MOS transistor together with the Schottky barrier diode. The present invention relates to an integrated semiconductor integrated circuit.

【0002】[0002]

【従来の技術】高耐圧化を実現したショットキーバリヤ
ダイオードの一例としては、例えば、特開昭61−88
560号公報に開示されたものがある。
2. Description of the Related Art As an example of a Schottky barrier diode which has realized a high breakdown voltage, for example, Japanese Patent Laid-Open No. 61-88 is available.
There is one disclosed in Japanese Patent No. 560.

【0003】このショットキーバリヤダイオードは、図
3に示すようにN+ 型のサブストレート基板1上にN-
型のエピタキシャル層2を形成し、そのエピタキシャル
層2上にP型不純物を選択的に拡散してP型の不純物拡
散領域3を点在させて形成した構造を有する。
[0003] The Schottky barrier diode, on an N + -type substrate substrate 1 as shown in FIG. 3 N -
A type epitaxial layer 2 is formed, P type impurities are selectively diffused on the epitaxial layer 2, and P type impurity diffusion regions 3 are scattered to form a structure.

【0004】前記ショットキーバリヤダイオードでは、
エピタキシャル層2の表面に形成したアノード電極4を
マイナス電位、サブストレート基板1の裏面に形成した
カソード電極5をプラス電位にした逆バイアス状態で所
定の電圧を印加すると、各不純物拡散領域3とエピタキ
シャル層2との接合部からそのエピタキシャル層2へ向
けて空乏層6が延び、図示の如くその延びた空乏層6が
各不純物拡散領域3間でつながった状態となる。この空
乏層6により、ショットキー接合自体の耐圧に比較して
高耐圧化を実現するようにしている。
In the Schottky barrier diode,
When a predetermined voltage is applied in a reverse bias state in which the anode electrode 4 formed on the surface of the epitaxial layer 2 has a negative potential and the cathode electrode 5 formed on the back surface of the substrate 1 has a positive potential, a predetermined voltage is applied to each impurity diffusion region 3 and the epitaxial layer 2. The depletion layer 6 extends from the junction with the layer 2 toward the epitaxial layer 2, and the extended depletion layer 6 is connected between the impurity diffusion regions 3 as shown in the figure. The depletion layer 6 realizes higher breakdown voltage than that of the Schottky junction itself.

【0005】[0005]

【発明が解決しようとする課題】ところで、前述した構
造のショットキーバリヤダイオードでは、アノード電極
4をマイナス電位、カソード電極5をプラス電位にした
逆バイアス状態での耐圧がせいぜい100V程度しかな
い。また、高耐圧化するためには、エピタキシャル層2
の比抵抗を高くすると共に厚くする必要があるので、前
記アノード電極4をプラス電位、カソード電極5をマイ
ナス電位にした順バイアス状態での抵抗値が上昇してし
まうという問題がある。
By the way, in the Schottky barrier diode having the above-described structure, the breakdown voltage in the reverse bias state in which the anode electrode 4 is at the negative potential and the cathode electrode 5 is at the positive potential is about 100 V at most. In order to increase the breakdown voltage, the epitaxial layer 2
Therefore, there is a problem that the resistance value increases in a forward bias state in which the anode electrode 4 is set to a positive potential and the cathode electrode 5 is set to a negative potential.

【0006】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、順方向での抵
抗値を上昇させることなく、より一層の高耐圧化を実現
し得るショットキーバリヤダイオード及びそれを用いた
半導体集積回路を提供することにある。
Therefore, the present invention has been proposed in view of the above problems, and an object of the present invention is to provide a shot capable of realizing a higher breakdown voltage without increasing the resistance value in the forward direction. A key barrier diode and a semiconductor integrated circuit using the same are provided.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明のショットキーバリヤダイ
オードは、一導電型基板上に他導電型でなる素子領域を
形成し、前記素子領域の表面にオーミックコンタクトす
る一方の電極を設け、前記素子領域の表面に前記一方の
電極側と残り側とを平面視仕切る一導電型でなる第1の
拡散領域を形成し、前記素子領域の残り側表面に一導電
型でなる第2の拡散領域を分散配置し、前記素子領域の
残り側に前記素子領域にショットキー接合し前記第1、
第2の拡散領域にオーミック接合する他方電極を前記基
板にオーミック接合して形成したことを特徴とする。
As a technical means for achieving the above object, a Schottky barrier diode according to the present invention is such that an element region of another conductivity type is formed on a substrate of one conductivity type. One electrode that makes ohmic contact is provided on the surface of the device region, and a first diffusion region of one conductivity type is formed on the surface of the device region to partition the one electrode side and the remaining side in plan view, and the remaining device region is formed. The second diffusion regions of one conductivity type are dispersedly arranged on the side surface, and the first region is formed by Schottky junction with the device region on the remaining side of the device region.
It is characterized in that the other electrode, which makes an ohmic contact with the second diffusion region, is formed by making an ohmic contact with the substrate.

【0008】また、本発明の半導体集積回路は、前記シ
ョットキーバリヤダイオードと共に一導電型基板上にM
OSトランジスタを含む他の半導体素子を形成した半導
体集積回路において、前記MOSトランジスタのドレイ
ン電極とショットキーバリヤダイオードの前記一方の電
極とを電気的に接続し、前記MOSトランジスタのソー
ス電極と前記ショットキーバリヤダイオードの他方の電
極が電気的に接続して前記ショットキーバリヤダイオー
ドが、MOSトランジスタと他の半導体素子との間に形
成される寄生トランジスタをONさせないようにクラン
プすることを特徴とする。
In the semiconductor integrated circuit of the present invention, the Schottky barrier diode and the M conductivity type substrate are provided on the substrate.
In a semiconductor integrated circuit in which another semiconductor element including an OS transistor is formed, the drain electrode of the MOS transistor and the one electrode of the Schottky barrier diode are electrically connected, and the source electrode of the MOS transistor and the Schottky The other electrode of the barrier diode is electrically connected, and the Schottky barrier diode clamps a parasitic transistor formed between the MOS transistor and another semiconductor element so as not to turn on.

【0009】尚、前記ショットキーバリヤダイオードと
接続されるMOSトランジスタが高耐圧構造のものであ
ることが望ましい。
It is desirable that the MOS transistor connected to the Schottky barrier diode has a high breakdown voltage structure.

【0010】[0010]

【作用】本発明のショットキーバリヤダイオードでは、
逆バイアス時、第1、第2の拡散領域と素子領域との接
合部からその素子領域へ向けて空乏層が延びると共に基
板と素子領域との接合部からもその素子領域へ向けて空
乏層が延びるダブルリサーフ構造をなし、特に、第2の
拡散領域を前記素子領域を仕切って形成したことによ
り、第1の拡散領域と基板との両方からの空乏層の延び
に基づき、その部分でピンチオフするので高耐圧化が実
現できる。また、第2の拡散領域より延びる空乏層はシ
ョットキー接合の耐圧より低い電圧で互いにつながり、
第1の拡散領域でのピンチオフまでショットキー接合を
保護する。
In the Schottky barrier diode of the present invention,
During reverse bias, the depletion layer extends from the junction between the first and second diffusion regions and the element region toward the element region, and the depletion layer also extends from the junction between the substrate and the element region toward the element region. The extended double RESURF structure is formed, and in particular, the second diffusion region is formed by partitioning the element region, so that the pinch-off occurs at that portion based on the extension of the depletion layer from both the first diffusion region and the substrate. Therefore, high breakdown voltage can be realized. Further, the depletion layers extending from the second diffusion region are connected to each other at a voltage lower than the breakdown voltage of the Schottky junction,
Protect the Schottky junction until pinch-off in the first diffusion region.

【0011】また、前記ショットキーバリヤダイオード
と共にMOSトランジスタを含む他の半導体素子を形成
した半導体集積回路では、前記MOSトランジスタのド
レイン電極とソース電極間に逆の電圧がかかっても、そ
のドレイン電極と前記ショットキーバリヤダイオードの
一方の電極とを電気的に接続しているので、MOSトラ
ンジスタと他の半導体素子との間に形成される寄生トラ
ンジスタをショットキーバリヤダイオードの低い順方向
電圧でもってONさせないようにクランプできる。
In a semiconductor integrated circuit in which another semiconductor element including a MOS transistor is formed together with the Schottky barrier diode, even if a reverse voltage is applied between the drain electrode and the source electrode of the MOS transistor, the drain electrode and Since one electrode of the Schottky barrier diode is electrically connected, the parasitic transistor formed between the MOS transistor and another semiconductor element is not turned on by the low forward voltage of the Schottky barrier diode. Can be clamped as

【0012】[0012]

【実施例】本発明に係るショットキーバリヤダイオード
及びそれを用いた半導体集積回路の実施例を図1及び図
2に示して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a Schottky barrier diode and a semiconductor integrated circuit using the same according to the present invention will be described with reference to FIGS.

【0013】本発明のショットキーバリヤダイオード1
1は、図1に示すような構造を有する。即ち、P-
〔一導電型〕のサブストレート基板12上にN- 型〔他
導電型〕不純物を選択的に拡散してカソード領域〔素子
領域〕13を形成し、前記サブストレート基板12上の
カソード領域13の外側にP+ 型のアノードコンタクト
領域14を形成する。一方、前記サブストレート基板1
2上のカソード領域13の内側端部にN+ 型のカソード
コンタクト領域15を形成する。そして、前記サブスト
レート基板12上にアルミニウム等のアノード電極16
をアノードコンタクト領域14から延びカソードコンタ
クト領域15へ向けて形成する。このアノード電極16
の直下のカソード領域13内に複数のP+ 型の不純物拡
散領域〔第2の拡散領域〕17aを分散させて形成す
る。本発明では、アノード電極16の端部直下に位置す
るP+ 型の不純物拡散領域〔第1の拡散領域〕17bを
カソード領域13をカソードコンタクト領域15側と残
り部分とに平面視仕切るように形成する。尚、18はカ
ソードコンタクト領域15に形成されたカソード電極、
19はSiO2 等の絶縁酸化膜である。
The Schottky barrier diode 1 of the present invention
1 has a structure as shown in FIG. That is, N type [other conductivity type] impurities are selectively diffused on a P type [one conductivity type] substrate substrate 12 to form a cathode region [element region] 13, and the cathode region [device region] 13 is formed on the substrate substrate 12. A P + type anode contact region 14 is formed outside the cathode region 13. On the other hand, the substrate substrate 1
An N + type cathode contact region 15 is formed at the inner end of the cathode region 13 on the upper part 2. The anode electrode 16 made of aluminum or the like is formed on the substrate substrate 12.
From the anode contact region 14 toward the cathode contact region 15. This anode electrode 16
A plurality of P + -type impurity diffusion regions [second diffusion regions] 17a are dispersedly formed in the cathode region 13 immediately below. In the present invention, the P + -type impurity diffusion region [first diffusion region] 17b located immediately below the end of the anode electrode 16 is formed so as to partition the cathode region 13 into the cathode contact region 15 side and the remaining portion in plan view. To do. Incidentally, 18 is a cathode electrode formed in the cathode contact region 15,
19 is SiO 2 Etc. is an insulating oxide film.

【0014】このショットキーバリヤダイオード11で
は、カソード電極18にプラス電位、アノード電極16
にマイナス電位にした逆バイアス状態で所定の電圧を印
加すると、各不純物拡散領域17a,17bとカソード
領域13との接合部からそのカソード領域13へ向けて
空乏層20が延び、その延びた空乏層20が各不純物拡
散領域17a,17b間でつながった状態となる。一
方、サブストレート基板12とカソード領域13との接
合部からもそのカソード領域13へ向けて空乏層21が
延びる。カソード領域13とアノード電極16との接合
面に作るショットキー接合の耐圧より低い電圧で、カソ
ード領域13と基板12、拡散領域17a、拡散領域1
7bそれぞれが作るPN接合の作る空乏層20が表面に
おいてつながるように拡散領域17aを分散配置する。
したがって、ショットキー接合部が耐圧ブレークダウン
することはない。
In this Schottky barrier diode 11, the cathode electrode 18 has a positive potential and the anode electrode 16 has a positive potential.
When a predetermined voltage is applied to the cathode region 13 in the reverse bias state with a negative potential, the depletion layer 20 extends from the junction between the impurity diffusion regions 17a and 17b and the cathode region 13 to the cathode region 13, and the extended depletion layer 20 is connected between the impurity diffusion regions 17a and 17b. On the other hand, the depletion layer 21 extends from the junction between the substrate substrate 12 and the cathode region 13 toward the cathode region 13. The cathode region 13 and the substrate 12, the diffusion region 17a, and the diffusion region 1 have a voltage lower than the breakdown voltage of the Schottky junction formed on the junction surface between the cathode region 13 and the anode electrode 16.
Diffusion regions 17a are dispersedly arranged so that the depletion layers 20 formed by the PN junctions formed by 7b are connected at the surface.
Therefore, the Schottky junction does not breakdown in breakdown voltage.

【0015】上記の目的で構成するので拡散領域17a
はできるだけ小面積として順方向電流のさまたげとなら
ないようにするのが好ましい。
Since it is constructed for the above purpose, the diffusion region 17a
Is preferably as small as possible so as not to interfere with the forward current.

【0016】このダブルリサーフ構造を有する横方向型
のショットキーバリヤダイオード11において、アノー
ド電極16の端部直下に位置する不純物拡散領域17b
をある程度幅広に形成すれば、アノード電極16の端部
直下の不純物拡散領域17bから延びる空乏層20とサ
ブストレート基板12から延びる空乏層21とがつなが
ってピンチオフした後はカソード側とアノード側とが完
全に遮断されるので不純物拡散領域17bの幅に応じた
耐圧を得ることができる。このようにして、ダブルリサ
ーフ構造を有する横方向型のショットキーバリヤダイオ
ード11では、順バイアス時、アノード電極16からカ
ソード電極18へ向けてカソード領域13中を流れる順
方向電流が不純物拡散領域17a,17bにより阻止さ
れることなく、順方向での抵抗値が上昇することはな
い。また、アノード電極16の端部直下の不純物拡散領
域17bからの空乏層20とサブストレート基板12か
らの空乏層21とのピンチオフにより、500V程度ま
で耐圧を向上させることができる。
In the lateral Schottky barrier diode 11 having the double RESURF structure, the impurity diffusion region 17b located immediately below the end of the anode electrode 16 is formed.
Is formed to have a certain width, the depletion layer 20 extending from the impurity diffusion region 17b immediately below the end of the anode electrode 16 and the depletion layer 21 extending from the substrate substrate 12 are connected to each other and pinched off. Since it is completely cut off, a breakdown voltage corresponding to the width of the impurity diffusion region 17b can be obtained. Thus, in the lateral Schottky barrier diode 11 having the double RESURF structure, the forward current flowing in the cathode region 13 from the anode electrode 16 to the cathode electrode 18 is forward-biased in the impurity diffusion region 17a. , 17b, and the resistance value in the forward direction does not increase. Further, pinch-off of the depletion layer 20 from the impurity diffusion region 17b immediately below the end of the anode electrode 16 and the depletion layer 21 from the substrate substrate 12 can improve the breakdown voltage up to about 500V.

【0017】次に、前述したショットキーバリヤダイオ
ード11と共にMOSトランジスタ22を含む他の半導
体素子23を形成した半導体集積回路を図2に示す。
Next, FIG. 2 shows a semiconductor integrated circuit in which another semiconductor element 23 including a MOS transistor 22 is formed together with the Schottky barrier diode 11 described above.

【0018】この半導体集積回路は、前述したショット
キーバリヤダイオード11を形成した同一のサブストレ
ート基板12に後述のMOSトランジスタ22を含む他
の半導体素子23を組み込んだ構造のもので、そのMO
Sトランジスタ22は、例えば、図示しない他のMOS
トランジスタとでHブリッジを回路構成する。
This semiconductor integrated circuit has a structure in which another semiconductor element 23 including a MOS transistor 22 described later is incorporated in the same substrate substrate 12 on which the Schottky barrier diode 11 described above is formed.
The S transistor 22 is, for example, another MOS not shown.
The H bridge is composed of a transistor and a circuit.

【0019】このMOSトランジスタ22は、ダブルリ
サーフ構造を有する高耐圧のもので、サブストレート基
板12上にドレイン領域となるN- 型の不純物拡散領域
24を選択的に形成し、更に、その表面側に拡散領域2
5を二つに仕切るようにP-型の不純物拡散領域25を
形成する。このP- 型の不純物拡散領域25に対し一方
の側にドレイン電極のコンタクト領域となるN+ 型の不
純物拡散領域26を形成し、他方の側であってN- 型の
不純物拡散領域24の外側にP+ 型の不純物拡散領域2
7とソース領域となるN+ 型の不純物拡散領域28を隣
接して形成し、前記N+ 型の不純物拡散領域26からド
レイン電極29を引き出すと共に、P+型及びN+ 型の
不純物拡散領域27,28からソース電極30を引き出
す。そして、サブストレート基板12上にN- 型の不純
物拡散領域24とN+ 型の不純物拡散領域28とに跨が
ってゲート酸化膜を介してポリシリコン等のゲート電極
31を形成する。この構成によれば前記したショットキ
ーバリヤダイオードと同じような作用により高耐圧のM
OSトランジスタを得る。尚、32は他の半導体素子2
3が形成されたN- 型の不純物拡散領域である。また、
前記P- 型の不純物拡散領域25はソース電極30と電
気的に接続される。
This MOS transistor 22 has a high withstand voltage having a double RESURF structure, and selectively forms an N -- type impurity diffusion region 24 to be a drain region on the substrate substrate 12, and further, its surface. Diffusion area 2 on the side
A P -type impurity diffusion region 25 is formed so as to divide 5 into two. An N + -type impurity diffusion region 26 to be a contact region of the drain electrode is formed on one side of the P -type impurity diffusion region 25, and on the other side, outside the N -type impurity diffusion region 24. P + type impurity diffusion region 2
7 and an N + -type impurity diffusion region 28 serving as a source region are formed adjacent to each other, a drain electrode 29 is drawn from the N + -type impurity diffusion region 26, and a P + -type and N + -type impurity diffusion region 27 is formed. , 28 to pull out the source electrode 30. Then, a gate electrode 31 made of polysilicon or the like is formed on the substrate substrate 12 across the N type impurity diffusion region 24 and the N + type impurity diffusion region 28 with a gate oxide film interposed therebetween. According to this structure, a high breakdown voltage M is obtained by the same action as that of the Schottky barrier diode described above.
Obtain an OS transistor. Incidentally, 32 is another semiconductor element 2.
3 is an N -type impurity diffusion region in which 3 is formed. Also,
The P type impurity diffusion region 25 is electrically connected to the source electrode 30.

【0020】前記半導体集積回路において、MOSトラ
ンジスタ22のドレイン電極29にソース電極30に対
しマイナスのサージ電圧が瞬間的に印加された場合、そ
のドレイン電極29がマイナス電位にあるのに対して、
他の半導体素子23のN- 型の不純物拡散領域34がプ
ラス電位にあると、サブストレート基板12からドレイ
ン電極29へ向けてN- 型の不純物拡散領域24に電流
が流れ、前記サブストレート基板12をベース、ドレイ
ン電極29をエミッタ、他の半導体素子23のN- 型の
不純物拡散領域34をコレクタとする寄生トランジスタ
33が形成されONする。したがって、N- 型の不純物
拡散領域34を含んで構成された素子又は回路が誤動作
する。
In the semiconductor integrated circuit, when a negative surge voltage is momentarily applied to the drain electrode 29 of the MOS transistor 22 with respect to the source electrode 30, the drain electrode 29 is at a negative potential.
When the N type impurity diffusion region 34 of the other semiconductor element 23 is at the positive potential, a current flows from the substrate substrate 12 to the N type impurity diffusion region 24 toward the drain electrode 29, and the substrate substrate 12 And a drain electrode 29 as an emitter and an N -type impurity diffusion region 34 of another semiconductor element 23 as a collector are formed and turned on. Therefore, an element or circuit including the N type impurity diffusion region 34 malfunctions.

【0021】本発明では、前記MOSトランジスタ22
のドレイン電極29及びソース電極30を、ショットキ
ーバリヤダイオード11のカソード電極18及びアノー
ド電極16とそれぞれ電気的に接続することにより、そ
のショットキーバリヤダイオード11の低い順方向電圧
でもって前記寄生トランジスタ35がONしないように
クランプすることが可能となり、他の半導体素子23が
誤動作することはない。
In the present invention, the MOS transistor 22
By electrically connecting the drain electrode 29 and the source electrode 30 of the Schottky barrier diode 11 to the cathode electrode 18 and the anode electrode 16 of the Schottky barrier diode 11, respectively, the parasitic transistor 35 can be driven by the low forward voltage of the Schottky barrier diode 11. Can be clamped so as not to turn on, and the other semiconductor elements 23 do not malfunction.

【0022】本実施例の場合、基板12でアノード電極
16とソース電極30は接続されているので基板外で配
線することは必ずしも必要でないが基板には比抵抗が高
く設定されているのでMOSトランジスタ22とショッ
トキーバリヤダイオード11の配置によっては基板外で
配線接続するのが好ましい。
In the case of this embodiment, since the anode electrode 16 and the source electrode 30 are connected to each other on the substrate 12, it is not always necessary to wire them outside the substrate, but since the substrate has a high specific resistance, it is a MOS transistor. Depending on the arrangement of 22 and the Schottky barrier diode 11, it is preferable to connect the wiring outside the substrate.

【0023】本実施例によれば、ショットキーバリヤダ
イオード11とMOSトランジスタ22はまったく同一
の工程で同時に形成することができるという利点を有す
る。そして、ショットキーバリヤダイオード11の拡散
領域17bとMOSトランジスタ22の拡散領域25の
幅寸法を同一として同じ高耐圧とすることもできるし、
拡散領域17bの幅寸法を小さくしてショットキーバリ
ヤダイオード11の耐圧を低くしてMOSトランジスタ
22にかかる過電圧に対する保護ダイオードとすること
もできる。また、MOSトランジスタの形成は本実施例
に限らず他の形であっても適用できる。
According to this embodiment, there is an advantage that the Schottky barrier diode 11 and the MOS transistor 22 can be simultaneously formed in exactly the same process. The diffusion region 17b of the Schottky barrier diode 11 and the diffusion region 25 of the MOS transistor 22 may have the same width dimension to have the same high breakdown voltage.
It is also possible to reduce the width dimension of the diffusion region 17b to reduce the breakdown voltage of the Schottky barrier diode 11 and use it as a protection diode against an overvoltage applied to the MOS transistor 22. Further, the formation of the MOS transistor is not limited to this embodiment, and other forms can be applied.

【0024】[0024]

【発明の効果】本発明のショットキーバリヤダイオード
によれば、逆バイアス時、アノード電極の端部直下に位
置する不純物拡散領域から延びる空乏層と基板から延び
る空乏層とでピンチオフするので耐圧を飛躍的に向上さ
せることができ、順方向での抵抗値を上昇させることな
く、高耐圧のショットキーバリヤダイオードが実現でき
る。
According to the Schottky barrier diode of the present invention, at the time of reverse bias, the depletion layer extending from the impurity diffusion region located immediately below the end of the anode electrode and the depletion layer extending from the substrate pinch off, so that the breakdown voltage jumps. It is possible to realize a high breakdown voltage Schottky barrier diode without increasing the resistance value in the forward direction.

【0025】また、前記ショットキーバリヤダイオード
を組み込んだ半導体集積回路によれば、前記MOSトラ
ンジスタのドレイン電極がマイナス電位となっても、M
OSトランジスタと他の半導体素子との間に形成される
寄生トランジスタをショットキーバリヤダイオードの低
い順方向電圧でもってONさせないようにクランプでき
るので、他の半導体素子が誤動作することはなく信頼性
が大幅に向上する。
Further, according to the semiconductor integrated circuit incorporating the Schottky barrier diode, even if the drain electrode of the MOS transistor has a negative potential, M
Since the parasitic transistor formed between the OS transistor and the other semiconductor element can be clamped so as not to be turned on by the low forward voltage of the Schottky barrier diode, the other semiconductor element does not malfunction and the reliability is greatly improved. Improve to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るショットキーバリヤダイオードの
実施例を示す断面図
FIG. 1 is a sectional view showing an embodiment of a Schottky barrier diode according to the present invention.

【図2】本発明に係る半導体集積回路の実施例を示す断
面図
FIG. 2 is a sectional view showing an embodiment of a semiconductor integrated circuit according to the present invention.

【図3】ショットキーバリヤダイオードの従来例を示す
断面図
FIG. 3 is a sectional view showing a conventional example of a Schottky barrier diode.

【符号の説明】[Explanation of symbols]

11 ショットキーバリヤダイオード 12 一導電型基板〔サブストレート基板〕 13 素子領域〔カソード領域〕 14 アノードコンタクト領域 15 カソードコンタクト領域 16 他の電極〔アノード電極〕 17a 第2の拡散領域〔他の不純物拡散領域〕 17b 第1の拡散領域〔アノード電極の端部直下に
位置する不純物拡散領域〕 18 一方の電極〔カソード電極〕 22 MOSトランジスタ 23 他の半導体素子 29 ドレイン電極 30 ソース電極 33 寄生トランジスタ
11 Schottky Barrier Diode 12 One Conduction Type Substrate [Substrate Substrate] 13 Element Region [Cathode Region] 14 Anode Contact Region 15 Cathode Contact Region 16 Other Electrode [Anode Electrode] 17a Second Diffusion Region [Other Impurity Diffusion Region] 17b First Diffusion Region [Impurity Diffusion Region Immediately Under Edge of Anode Electrode] 18 One Electrode [Cathode Electrode] 22 MOS Transistor 23 Other Semiconductor Element 29 Drain Electrode 30 Source Electrode 33 Parasitic Transistor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一導電型基板上に他導電型でなる素子領
域を形成し、前記素子領域の表面にオーミックコンタク
トする一方の電極を設け、前記素子領域の表面に前記一
方の電極側と残り側とを平面視仕切る一導電型でなる第
1の拡散領域を形成し、前記素子領域の残り側表面に一
導電型でなる第2の拡散領域を分散配置し、前記素子領
域の残り側に前記素子領域にショットキー接合し前記第
1、第2の拡散領域にオーミック接合する他方電極を前
記基板にオーミック接合して形成したことを特徴とする
ショットキーバリヤダイオード。
1. An element region of another conductivity type is formed on a substrate of one conductivity type, one electrode which makes ohmic contact is provided on the surface of the element region, and the one electrode side and the other electrode are left on the surface of the element region. Forming a first diffusion region of one conductivity type that divides the side in a plan view, dispersively disposing second diffusion regions of one conductivity type on the surface of the remaining side of the element region, and A Schottky barrier diode, characterized in that the other electrode, which is Schottky-junctioned to the element region and ohmic-joined to the first and second diffusion regions, is ohmic-joined to the substrate.
【請求項2】 アノード領域となるP型基板上に選択的
にN型でなるカソード領域を形成し、前記P型基板上の
カソード領域の外側にP型のアノードコンタクト領域を
形成し、前記カソード領域の内側端部にN型のカソード
コンタクト領域を形成し、P型基板の表面に形成されて
アノードコンタクト領域から延びるアノード電極の直下
に、複数のP型不純物拡散領域を分散して形成すると共
に、アノード電極の端部直下に位置する不純物拡散領域
を前記カソード領域をカソードコンタクト領域側と残り
側とに平面視仕切るように形成したことを特徴とするシ
ョットキーバリヤダイオード。
2. A cathode region, which is selectively N-type, is formed on a P-type substrate that serves as an anode region, and a P-type anode contact region is formed outside the cathode region on the P-type substrate, and the cathode is formed. An N-type cathode contact region is formed at the inner end of the region, and a plurality of P-type impurity diffusion regions are dispersedly formed immediately below the anode electrode formed on the surface of the P-type substrate and extending from the anode contact region. A Schottky barrier diode characterized in that an impurity diffusion region located immediately below an end of the anode electrode is formed so as to partition the cathode region into a cathode contact region side and a remaining side in a plan view.
【請求項3】 請求項1記載のショットキーバリヤダイ
オードと共に一導電型基板上にMOSトランジスタを含
む他の半導体素子を形成した半導体集積回路において、
前記MOSトランジスタのドレイン電極とショットキー
バリヤダイオードの前記一方の電極とを電気的に接続
し、前記MOSトランジスタのソース電極と前記ショッ
トキーバリヤダイオードの他方の電極が電気的に接続し
て前記ショットキーバリヤダイオードが、MOSトラン
ジスタと他の半導体素子との間に形成される寄生トラン
ジスタをONさせないようにクランプすることを特徴と
する半導体集積回路。
3. A semiconductor integrated circuit in which another semiconductor element including a MOS transistor is formed on a substrate of one conductivity type together with the Schottky barrier diode according to claim 1.
The drain electrode of the MOS transistor and the one electrode of the Schottky barrier diode are electrically connected, and the source electrode of the MOS transistor and the other electrode of the Schottky barrier diode are electrically connected, and the Schottky A semiconductor integrated circuit in which a barrier diode clamps a parasitic transistor formed between a MOS transistor and another semiconductor element so as not to turn on.
【請求項4】 前記ショットキーバリヤダイオードと接
続されるMOSトランジスタが高耐圧構造のものである
ことを特徴とする請求項3記載の半導体集積回路。
4. The semiconductor integrated circuit according to claim 3, wherein the MOS transistor connected to the Schottky barrier diode has a high breakdown voltage structure.
JP15317494A 1994-07-05 1994-07-05 Schottky barrier diode and semiconductor integrated circuit Withdrawn JPH0818075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15317494A JPH0818075A (en) 1994-07-05 1994-07-05 Schottky barrier diode and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15317494A JPH0818075A (en) 1994-07-05 1994-07-05 Schottky barrier diode and semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0818075A true JPH0818075A (en) 1996-01-19

Family

ID=15556677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15317494A Withdrawn JPH0818075A (en) 1994-07-05 1994-07-05 Schottky barrier diode and semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0818075A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364923B1 (en) * 2000-06-13 2002-12-16 주식회사 케이이씨 Schottky Barrier Diode and its manufacturing method
KR100683101B1 (en) * 2005-03-30 2007-02-15 산요덴키가부시키가이샤 Semiconductor device
WO2012086099A1 (en) * 2010-12-21 2012-06-28 三菱電機株式会社 Silicon carbide semiconductor device and method for manufacturing same
US9156073B2 (en) 2008-03-03 2015-10-13 Nakata Manufacturing Co., Ltd. Forming apparatus, shoe thereof and forming method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364923B1 (en) * 2000-06-13 2002-12-16 주식회사 케이이씨 Schottky Barrier Diode and its manufacturing method
KR100683101B1 (en) * 2005-03-30 2007-02-15 산요덴키가부시키가이샤 Semiconductor device
US9156073B2 (en) 2008-03-03 2015-10-13 Nakata Manufacturing Co., Ltd. Forming apparatus, shoe thereof and forming method
WO2012086099A1 (en) * 2010-12-21 2012-06-28 三菱電機株式会社 Silicon carbide semiconductor device and method for manufacturing same
JP5669863B2 (en) * 2010-12-21 2015-02-18 三菱電機株式会社 Silicon carbide semiconductor device and manufacturing method thereof
US9111751B2 (en) 2010-12-21 2015-08-18 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of fabricating same

Similar Documents

Publication Publication Date Title
US4823172A (en) Vertical MOSFET having Schottky diode for latch-up prevention
JP5357370B2 (en) Semiconductor device
US6246092B1 (en) High breakdown voltage MOS semiconductor apparatus
US6713794B2 (en) Lateral semiconductor device
JP4277496B2 (en) Semiconductor device
US4717940A (en) MIS controlled gate turn-off thyristor
EP1331672B1 (en) Double diffusion MOSFET
JP3417013B2 (en) Insulated gate bipolar transistor
JP3209091B2 (en) Semiconductor device having insulated gate bipolar transistor
JPH0357614B2 (en)
JPH0687504B2 (en) Semiconductor device
JPH02275675A (en) Mos type semiconductor device
JPH0778978A (en) Vertical mosfet transistor
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
JPH08274321A (en) Semiconductor device
JP2937185B2 (en) High breakdown voltage MOS type semiconductor device
CN111668212B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JPH0818075A (en) Schottky barrier diode and semiconductor integrated circuit
JP4029549B2 (en) Semiconductor device
JPH04363068A (en) Semiconductor device
JPH055373B2 (en)
JP2988047B2 (en) Semiconductor device
JPS6327865B2 (en)
JP2916158B2 (en) Conduction modulation type MOSFET
JP2924348B2 (en) Transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002