JPH08179943A - マイクロプログラム取り出し制御方式 - Google Patents

Abstract

(57)【要約】 【目的】マイクロプログラムで動作するプロセッサに対
して、性能低下を招かずハードウェア量を削減できるマ
イクロプログラム取り出し制御方式を提供する。 【構成】プロセッサ２０は、主記憶１の規定範囲内の使
用頻度の大きいマイクロプログラムを複写格納するマイ
クロプログラム記憶手段５と、複数転送ブロック長のマ
イクロプログラムを格納するマイクロプログラムバッフ
ァ７と、規定範囲内のときマイクロプログラム記憶手段
５から範囲外のとき主記憶１からマイクロプログラムを
取り出してマイクロプログラム実行部８での実行を制御
するマイクロプログラム取り出し手段２と、初期化手段
３とを備える。起動時に初期化手段３がマイクロプログ
ラム記憶手段５をパリティエラー状態とするため、マイ
クロプログラムが未登録の間はパリティチェック回路９
でエラーが検出され、主記憶１からの読み込みが実行さ
れマイクロプログラム記憶手段５に登録される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプログラム取り
出し制御方式に関し、特にマイクロプログラムによって
動作が制御されるプロセッサを有する情報処理装置にお
けるマイクロプログラム取り出し制御方式に関する。

【０００２】

【従来の技術】マイクロプログラムで動作するマイクロ
命令方式のプロセッサに対する従来のマイクロプログラ
ム取り出し制御方式には、マイクロプログラムをすべて
格納できる大きさの専用ＲＡＭを設けてこれに実装する
方式と、マイクロプログラムは主記憶上に格納し専用の
キャッシュを使用する方式とがある。

【０００３】前者の場合には、プロセッサが動作するた
めのマイクロプログラムの取り出しはすべてこの専用Ｒ
ＡＭを参照し、システムバスを経由することなく直接に
行われる。制御情報にはデータのインテグリティを確保
するため、パリティあるいはＥＣＣ等の情報が付随して
おり、参照時にエラーが検出されると、マイクロプログ
ラムの再格納あるいはエラー訂正等が行われるのが一般
的である。このため、専用ＲＡＭに加え、システム立ち
上げ時またはエラー発生時にシステムバスを介してマイ
クロプログラムを格納するための手段が設けられてい
る。

【０００４】後者の場合は、主記憶からマイクロプログ
ラムを取り出す手段と、取り出したマイクロプログラム
を格納するキャッシュとで構成される。マイクロプログ
ラムの取り出しは、まずキャッシュを参照して行われ、
キャッシュに登録されていないか又は登録されていても
エラーが検出された場合に主記憶から取り出される。主
記憶から取り出されたマイクロプログラムは、すべてキ
ャッシュに登録されるが、このときキャッシュに空き領
域が無ければ、例えば前回の使用時点が最も古いものを
削除しリプレースする。このようにキャッシュには任意
のマイクロプログラムが任意の位置に格納されるため、
マイクロプログラムが格納されるデータ部に加え、キャ
ッシュ内の格納位置を管理するディレクトリ部と格納デ
ータの有無を示す有効性表示部とが設けられている。

【０００５】

【発明が解決しようとする課題】上述した従来のマイク
ロプログラム取り出し制御方式では、前者の場合、マイ
クロプログラムをすべて格納できる大きさの専用ＲＡＭ
のほか、マイクロプログラムを専用ＲＡＭに格納する手
段が必要であり、ハードウェア量が大きくなるという欠
点がある。このことは、特にプロセッサを関連回路を含
めて１チップに集積しようとする場合の最も大きな課題
の一つとなっている。後者の場合、キャッシュのためメ
モリのハードウェア量は調整可能であるが、ディレクト
リ部と有効性表示部とを含む必要があるために限度があ
り、更に実行頻度の小さいマイクロプログラムにより既
に登録されている実行頻度の大きいものがリプレースさ
れてしまう場合もあり、性能低下を招く可能性があると
いう欠点がある。

【０００６】本発明の目的は、マイクロプログラムで制
御されるプロセッサにおいて、性能低下を招くことなく
ハードウェア量を削減することが可能なマイクロプログ
ラム取り出し制御方式を提供することにある。

【０００７】

【課題を解決するための手段】請求項１のマイクロプロ
グラム取り出し制御方式は、主記憶と、マイクロプログ
ラムによって動作が制御されるプロセッサとを有する情
報処理装置のマイクロプログラム取り出し制御方式にお
いて、前記主記憶上に設けられマイクロプログラムの全
体が実装される制御記憶領域と、前記プロセッサ専用に
設けられ前記制御記憶領域のあらかじめ定めた規定範囲
のマイクロプログラムを決められた対応関係で複写格納
するマイクロプログラム記憶手段と、前記マイクロプロ
グラム記憶手段に対応するマイクロプログラムが格納さ
れているか否かをブロック単位で示す情報ビットを記憶
する有効性表示ビット記憶手段と、マイクロプログラム
をマイクロ命令単位で実行するマイクロプログラム実行
部に引き渡すマイクロプログラムを少なくとも１ブロッ
ク単位分は格納できるマイクロプログラムバッファと、
指示されたマイクロプログラムのアドレスが前記規定範
囲内であるか否かを判定し、範囲内の場合は前記有効性
表示ビット記憶手段を参照して前記マイクロプログラム
記憶手段から読み出すか又は前記制御記憶領域からブロ
ック単位で読み出し前記マイクロプログラムバッファに
転送すると共に前記マイクロプログラム記憶手段に格納
するかを決定し、範囲外の場合は前記制御記憶領域から
読み出し前記マイクロプログラムバッファに格納するマ
イクロプログラム取り出し手段とを備えて構成されてい
る。

【０００８】請求項２のマイクロプログラム取り出し制
御方式は、請求項１記載のマイクロプログラム取り出し
制御方式において、前記有効性表示ビット記憶手段に代
えて起動時に前記マイクロプログラム記憶手段にパリテ
ィエラー状態となる疑似データを書き込む初期化手段を
備え、前記マイクロプログラム取り出し手段は指示され
たマイクロプログラムのアドレスが前記規定範囲内の場
合は前記マイクロプログラム記憶手段から取り出し、パ
リティエラーを検出した場合のみ前記制御記憶領域から
の読み出しを行うように構成されていることを特徴とし
ている。

【０００９】請求項３のマイクロプログラム取り出し制
御方式は、請求項１又は２記載のマイクロプログラム取
り出し制御方式において、前記マイクロプログラムバッ
ファが、前記プロセッサと主記憶間の転送ブロック長の
複数倍の容量を有することを特徴としている。

【００１０】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。

【００１２】本実施例のマイクロプログラム取り出し制
御方式は、図１に示すように、主記憶１と、マイクロプ
ログラムにより制御されるプロセッサ２０とを備えた情
報処理システムにおいて実現されている。プロセッサ２
０は、主記憶１に実装されている特定範囲のマイクロプ
ログラムを複写し格納するマイクロプログラム記憶手段
５と、マイクロプログラムを実行するマイクロプログラ
ム実行部８と、主記憶１又はマイクロプログラム記憶手
段５からマイクロプログラム実行部８に実行すべきマイ
クロプログラムを渡し、プロセッサ２０の動作を制御す
るマイクロプログラム取り出し手段２とを備えて構成さ
れている。更に、マイクロプログラム実行部８で実行す
るマイクロプログラムを一時格納するためのマイクロプ
ログラムバッファ７と、マイクロプログラムバッファ７
に読み込まれるマイクロプログラムの誤り検出を行うパ
リティチェック回路９と、起動時にマイクロプログラム
記憶手段５の初期化を行う初期化手段３と、マイクロプ
ログラムデータの経路を選択するセレクタ４及び６とが
含まれている。

【００１３】主記憶１には、システムで使用されるマイ
クロプログラムの全体が格納される制御記憶領域があ
り、この制御記憶領域の特定のアドレス範囲（規定範
囲）に、使用頻度が大きい又は高速処理が要求されるマ
イクロプログラムが集中して割り当てられている。

【００１４】マイクロプログラム取り出し手段２は、主
記憶１からシステムバス１０を介してブロック転送され
るブロック単位のマイクロプログラムデータ１１を、マ
イクロプログラム記憶手段５及びマイクロプログラムバ
ッファ７に供給するため、セレクタ４及びセレクタ６に
接続されている。マイクロプログラム取り出し手段２
は、マイクロプログラム実行部８又はシステムバス１０
を介してシステムから次に実行すべきマイクロプログラ
ムアドレスを受け取ると、そのアドレスがあらかじめ設
定された規定範囲内にあるか否かを判定し、範囲内であ
ればアドレス指定制御信号１２によって当該アドレスを
含むブロックを指定してマイクロプログラム記憶手段５
から読み出す。この時、読み出したデータにパリティエ
ラーがあれば、主記憶１から再読み出しを行いマイクロ
プログラムバッファ７に格納すると共にマイクロプログ
ラム記憶手段５への書き込みを行う。受け取ったアドレ
スが規定範囲外であれば、マイクロプログラム記憶手段
５を参照することなく主記憶１から読み出しマイクロプ
ログラムバッファ７に格納する。

【００１５】マイクロプログラム記憶手段５は、主記憶
１の制御記憶領域の規定範囲に格納されているマイクロ
プログラムを複写して格納できる容量のＲＡＭで構成さ
れ、パリティを含むマイクロプログラムデータを制御記
憶領域のアドレスと１対１に対応するアドレスに記憶す
るように構成されている。マイクロプログラム取り出し
手段２が出力するアドレス指定制御信号１２によってア
クセスされ、マイクロプログラムデータの登録および読
み出しが行われる。読み出されたマイクロプログラムデ
ータ１６は、セレクタ６を経てマイクロプログラムバッ
ファ７に入力される。

【００１６】マイクロプログラムバッファ７は、マイク
ロプログラム記憶手段５からのマイクロプログラムデー
タ１６又はマイクロプログラム取り出し手段２が主記憶
１から取り出したマイクロプログラムデータ１１を格納
するバッファであり、少なくとも１転送ブロック長のデ
ータを格納できる必要があるが、複数ブロック長を格納
できることが望ましく、ここでは２転送ブロック長が格
納できるように構成されているものとする。

【００１７】マイクロプログラム実行部８は、マイクロ
プログラムバッファ７からマイクロプログラムを構成す
るマイクロ命令１８を一つずつ入力し実行すると共に、
データの最後に記録されている次のステップのマイクロ
命令またはマイクロプログラムのアドレスをマイクロプ
ログラム取り出し手段２に通知する。

【００１８】パリティチェック回路９はマイクロプログ
ラムバッファ入力データ１７を入力してパリティチェッ
クを行う。パリティエラーを検出すると、パリティエラ
ー信号１９をマイクロプログラム取り出し手段２に送出
し、主記憶１からのマイクロプログラムの再取り出しを
要求する。

【００１９】初期化手段３は、システム起動時にマイク
ロプログラム実行部８が出力する初期化指示信号１５に
より起動され、パリティがエラーとなるような任意の初
期化データ１４を生成し、セレクタ４を介して書き込ん
でマイクロプログラム記憶手段５の内容をすべて無効デ
ータ化することにより初期化する。

【００２０】次に全体の動作について順を追って説明す
る。

【００２１】プロセッサ２０の初期状態はマイクロプロ
グラム記憶手段５が切り離された状態にあり、マイクロ
プログラム取り出し手段２に起動がかかる。起動がかか
るとシステムバス１０を通じて主記憶１から起動用のマ
イクロプログラムが取り出され、転送データ選択信号１
３によりセレクタ６で選択されたマイクロプログラムデ
ータ１１がマイクロプログラムバッファ７に格納され
る。取り出された起動用のマイクロプログラムには、マ
イクロプログラム記憶手段５の初期化が指示されてお
り、マイクロプログラム実行部８は初期化指示信号１５
を出力する。初期化指示信号１５により初期化手段３は
パリティエラー状態となる疑似データを生成して出力
し、これがセレクタ４で選択されマイクロプログラム記
憶手段５に格納される。全エントリの初期化が完了した
ところで、マイクロプログラム記憶手段５が組み込ま
れ、通常の動作状態すなわちセレクタ４がマイクロプロ
グラム取り出し手段２側に、セレクタ６がマイクロプロ
グラム記憶手段５側に接続された状態となる。

【００２２】動作状態におけるマイクロプログラム取り
出し手段２は、マイクロプログラム取り出しに際して、
まずアドレス範囲をチェックする。取り出すべきマイク
ロプログラムアドレスがマイクロプログラム記憶手段５
に対する登録対象である規定範囲外であれば主記憶１か
ら取り出しを行う。主記憶１からのマイクロプログラム
の取り出しはブロック転送で行われるが、マイクロプロ
グラムバッファ７は１転送ブロック長より大きいバッフ
ァ能力を有しており、転送されてきたマイクロプログラ
ムはいったんすべてマイクロプログラムバッファ７に格
納される。この際パリティチェック回路９によるパリテ
ィチェックが行われ、異常が無ければマイクロプログラ
ム実行部８により実行される。

【００２３】マイクロプログラムはマイクロ命令の集ま
りであり、一般に実行する順番に配列されているため、
マイクロプログラムバッファ７に格納されたマイクロプ
ログラムからマイクロ命令が順番に取り出され実行され
る。マイクロプログラムがマイクロプログラムバッファ
７に格納されたブロック内で完結せず次のブロックに継
続している場合、マイクロプログラムバッファ７から最
後のマイクロ命令を取り込むと、マイクロプログラム実
行部８は次の命令のアドレスをマイクロプログラム取り
出し手段２に通知する。マイクロプログラムバッファ７
の容量が１転送ブロック長の場合には、ここでマイクロ
プログラム取り出し手段２が次のブロックを主記憶１か
ら取り出してマイクロプログラムバッファ７に格納する
ことになる。このため、次のブロックのマイクロプログ
ラムが到着するまで、マイクロプログラム実行部８が実
行待ちとなることがある。本実施例は、マイクロプログ
ラムバッファ７の容量を２転送ブロック長とすることに
より、このような実行待ちが発生しないように構成され
ている。すなわち、主記憶１から次のブロックをあらか
じめ予測転送しておくことができ、ブロック間にまたが
るマイクロプログラムの転送待ちを解消することができ
る。なお、実行すべきマイクロプログラムが先のブロッ
クの中途で完了して次のブロックに継続しなかった場合
には、予測転送された後のブロックは使用されることな
く廃棄されることになる。

【００２４】一方、マイクロプログラムが転送されたブ
ロックの先頭からでなく、途中から実行開始される場合
には、マイクロプログラム取り出し手段２が取り出し開
始位置をマイクロプログラム実行部８に通知し、マイク
ロプログラムバッファ７の先頭からでなく途中から実行
開始させるようにすればよい。又、マイクロプログラム
取り出し手段２が主記憶１からのブロック転送の際、ブ
ロック内のマイクロ命令の転送順序を変更し、実行開始
位置を先頭にして後半を先に前半を後から転送させてマ
イクロプログラムバッファ７に格納し、マイクロプログ
ラム実行部８は先頭から実行開始するようにしてもよ
い。この場合、マイクロプログラム記憶手段５に対して
登録を行う際には、元のブロック内の配列に戻して書き
込む必要がある。

【００２５】取り出すべきマイクロプログラムアドレス
が規定範囲内の場合には、アドレス指定制御信号１２を
通じてマイクロプログラム記憶手段５が参照され、該当
するブロックのマイクロプログラムデータ１６がセレク
タ６によりマイクロプログラムバッファ入力データ１７
として選択され、マイクロプログラムバッファ７に格納
される。この際、パリティチェック回路９によりパリテ
ィチェックが行われるが、起動後の最初の使用であり当
該マイクロプログラムがマイクロプログラム記憶手段５
に登録されていないときは、初期化データが読み出され
るためパリティエラーが検出されパリティエラー信号１
９が出力され、マイクロプログラム取り出し手段２によ
り主記憶１から当該マイクロプログラムが取り出され
る。主記憶１から取り出されたマイクロプログラムデー
タ１１は、マイクロプログラムバッファ７に格納される
と共に、マイクロプログラム記憶手段５の所定の位置に
正しいパリティと共に書き込まれる。

【００２６】この後、同じアドレスが再び参照された場
合には、登録されたマイクロプログラムが読み出され、
パリティエラーが検出されないため主記憶１からのマイ
クロプログラムの取り出しは行われない。パリティチェ
ック回路９でパリティエラーが検出されなければ、マイ
クロプログラム記憶手段５に有効なマイクロプログラム
が登録されていることであり、マイクロプログラムバッ
ファ７に送られたマイクロプログラムは、マイクロプロ
グラム実行部８によりマイクロ命令単位で実行される。

【００２７】パリティチェック回路９においてパリティ
エラーが検出される場合は、上述したマイクロプログラ
ム記憶手段５にマイクロプログラムが登録されていない
場合のほか、マイクロプログラム記憶手段５に障害が発
生した場合や主記憶１から取り出したマイクロプログラ
ムデータ１１に障害が発生した場合が考えられる。いず
れの場合もパリティエラー信号１９がパリティチェック
回路９から出力されるため、マイクロプログラム取り出
し手段２により主記憶１からブロック単位での再取り出
しが実行される。

【００２８】以上詳細に説明したように、本実施例にお
いては、プロセッサ専用に設けたマイクロプログラム記
憶手段には、従来のキャッシュと異なり主記憶上の制御
記憶領域の規定範囲のデータを１対１の対応を保って記
憶するため、ディレクトリ部が不要となるほか、パリテ
ィエラーにより有効なデータが記憶されているかを判断
するため有効性表示部も不要となっている。更に、マイ
クロプログラム実行部の入力に２転送ブロック長を格納
できるマイクロプログラムバッファを有するため、主記
憶から読み込む規定範囲外のマイクロプログラムの実行
に際しても実行待ちの発生する機会は非常に少なくなっ
ている。

【００２９】上述した実施例は、マイクロプログラム記
憶手段に有効なマイクロプログラムが格納済みであるか
否かの判定をパリティエラーを検出して行い、登録の有
無を示す特別な情報（有効性表示ビット）を必要としな
い構成となっているが、従来のキャッシュ方式の場合と
同様に有効性表示ビットを設定して判定するように構成
することもできる。この場合には、マイクロプログラム
記憶手段を構成する専用ＲＡＭの一部をブロック単位で
登録の有無を示す有効性表示ビットを格納する有効性表
示ビット記憶手段とし、マイクロプログラム取り出し手
段は規定範囲内のマイクロプログラムアドレスの取り出
し要求を受けたときに有効性表示ビット記憶手段を参照
し、有効であればマイクロプログラム記憶手段から、有
効でなければ主記憶の制御記憶領域から取り出す構成と
なる。起動の際の初期化は、パリティエラー状態となる
ような特別な初期化ではなく、通常の方法でマイクロプ
ログラム記憶手段と共に有効性表示ビット記憶手段を初
期化すればよい。

【００３０】又、上述の実施例では、マイクロプログラ
ムバッファは２転送ブロック長を格納できるものとした
が、ブロック関係属実行のマイクロプログラムの場合に
実行待ちとなる可能性は残るが、１転送ブロック長を記
憶できる容量があればよいことは前述した通りであり、
有効性表示ビット記憶手段を設けた場合でもパリティエ
ラーを使用する場合と同様である。

【００３１】更に、上述の実施例では、マイクロプログ
ラム記憶手段には主記憶の制御記憶領域内の規定範囲の
マイクロプログラムが、初期化後の運用中に順次転送さ
れ複写される構成となっているが、起動用のマイクロプ
ログラム中に初期化時に運用開始に先立って規定範囲内
のマイクロプログラムを一括転送する命令を加えておく
構成も考えられる。

【００３２】

【発明の効果】以上説明したように、本発明のマイクロ
プログラム取り出し制御方式は、従来のキャッシュと異
なり、主記憶の規定範囲のマイクロプログラムを１対１
の対応を保ってマイクロプログラム記憶手段に記憶する
ため、ディレクトリ部が不要となり、使用頻度の大きい
マイクロプログラムを規定範囲内に割り付けておけば、
使用頻度の小さいマイクロプログラムにより使用頻度の
大きいマイクロプログラムがリプレースされることもな
い。又、マイクロプログラム実行部の入力には少なくと
も１転送ブロック長を格納できるマイクロプログラムバ
ッファを有するため、主記憶から読み込まれる規定範囲
外のマイクロプログラムの実行も遅滞なく実行される。
従って、性能を低下させることなくプロセッサ専用のＲ
ＡＭ容量を削減することができる効果があり、特に１チ
ッププロセッサ化により信頼性の向上を図るために有効
である。

【００３３】又、マイクロプログラム記憶手段をパリテ
ィエラー状態に初期化する初期化手段を設けることによ
り、障害の発生を検出するためのパリティビットを登録
の有無を示す情報に兼用することが可能であり、有効な
マイクロプログラムが登録されているか否かを示す有効
性表示ビットを省略してハードウェア量を更にを削減す
ることができる。更に、マイクロプログラムバッファの
容量を２転送ブロック長以上とすると、規定範囲外のマ
イクロプログラム実行時の転送待ちを更に削減できる効
果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【符号の説明】

１ 主記憶 ２ マイクロプログラム取り出し手段 ３ 初期化手段 ４，６ セレクタ ５ マイクロプログラム記憶手段 ７ マイクロプログラムバッファ ８ マイクロプログラム実行部 ９ パリティチェック回路 １０ システムバス １１，１６ マイクロプログラムデータ １２ アドレス指定制御信号 １３ 転送データ選択信号 １４ 初期化データ １５ 初期化指示信号 １７ マイクロプログラムバッファ入力データ １８ マイクロ命令 １９ パリティエラー信号 ２０ プロセッサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主記憶と、マイクロプログラムによって
   動作が制御されるプロセッサとを有する情報処理装置の
   マイクロプログラム取り出し制御方式において、前記主
   記憶上に設けられマイクロプログラムの全体が実装され
   る制御記憶領域と、前記プロセッサ専用に設けられ前記
   制御記憶領域のあらかじめ定めた規定範囲のマイクロプ
   ログラムを決められた対応関係で複写格納するマイクロ
   プログラム記憶手段と、前記マイクロプログラム記憶手
   段に対応するマイクロプログラムが格納されているか否
   かをブロック単位で示す情報ビットを記憶する有効性表
   示ビット記憶手段と、マイクロプログラムをマイクロ命
   令単位で実行するマイクロプログラム実行部に引き渡す
   マイクロプログラムを少なくとも１ブロック単位分は格
   納できるマイクロプログラムバッファと、指示されたマ
   イクロプログラムのアドレスが前記規定範囲内であるか
   否かを判定し、範囲内の場合は前記有効性表示ビット記
   憶手段を参照して前記マイクロプログラム記憶手段から
   読み出すか又は前記制御記憶領域からブロック単位で読
   み出し前記マイクロプログラムバッファに転送すると共
   に前記マイクロプログラム記憶手段に格納するかを決定
   し、範囲外の場合は前記制御記憶領域から読み出し前記
   マイクロプログラムバッファに格納するマイクロプログ
   ラム取り出し手段とを備えたことを特徴とするマイクロ
   プログラム取り出し制御方式。
2. 【請求項２】 前記有効性表示ビット記憶手段に代えて
   起動時に前記マイクロプログラム記憶手段にパリティエ
   ラー状態となる疑似データを書き込む初期化手段を備
   え、前記マイクロプログラム取り出し手段は指示された
   マイクロプログラムのアドレスが前記規定範囲内の場合
   は前記マイクロプログラム記憶手段から取り出し、パリ
   ティエラーを検出した場合のみ前記制御記憶領域からの
   読み出しを行うように構成されていることを特徴とする
   請求項１記載のマイクロプログラム取り出し制御方式。
3. 【請求項３】 前記マイクロプログラムバッファが、前
   記プロセッサと主記憶間の転送ブロック長の複数倍の容
   量を有することを特徴とする請求項１又は２記載のマイ
   クロプログラム取り出し制御方式。