JPH0817838A - フリップチップ接続方法 - Google Patents
フリップチップ接続方法Info
- Publication number
- JPH0817838A JPH0817838A JP6151176A JP15117694A JPH0817838A JP H0817838 A JPH0817838 A JP H0817838A JP 6151176 A JP6151176 A JP 6151176A JP 15117694 A JP15117694 A JP 15117694A JP H0817838 A JPH0817838 A JP H0817838A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bare chip
- substrate
- melting point
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ワイヤバンピングにより形成されたバンプの高
さや形状を簡便な工程によって、そろえる。 【構成】接合に用いるはんだまたはロウ材の融点よりも
高い融点を持つ、比較的低い金属または合金の線材を用
いて、ベアチップ２１にバンプ２２を形成したのち
（ａ、ｂ）、融点付近まで加熱しながら平板４に押圧
し、バンプの高さまたは高さと形状を規定する（ｃ）。
このようなバンプを有するベアチップ１を接合に用いる
はんだまたはロウ材をあらかじめ施した基板７側電極８
に位置あわせし（ｄ）、エアリフロ−装置でベアチップ
を位置付けしながら、バンプ材料を溶融することなく、
はんだまたはロウ材を主に溶融することによって接続を
行う（ｅ）。
さや形状を簡便な工程によって、そろえる。 【構成】接合に用いるはんだまたはロウ材の融点よりも
高い融点を持つ、比較的低い金属または合金の線材を用
いて、ベアチップ２１にバンプ２２を形成したのち
（ａ、ｂ）、融点付近まで加熱しながら平板４に押圧
し、バンプの高さまたは高さと形状を規定する（ｃ）。
このようなバンプを有するベアチップ１を接合に用いる
はんだまたはロウ材をあらかじめ施した基板７側電極８
に位置あわせし（ｄ）、エアリフロ−装置でベアチップ
を位置付けしながら、バンプ材料を溶融することなく、
はんだまたはロウ材を主に溶融することによって接続を
行う（ｅ）。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路装置の実装技
術に関し、特に、ベアチップを用いた低背高密度実装、
マルチチップモジュール技術の高歩留まり高信頼度化お
よび低コスト化の技術に関するものである。
術に関し、特に、ベアチップを用いた低背高密度実装、
マルチチップモジュール技術の高歩留まり高信頼度化お
よび低コスト化の技術に関するものである。
【０００２】
【従来の技術】フリップチップ接続では、ベアチップの
電極上に設けたバンプと、基板上の電極をハンダ接続す
ることにより、ベアチップを基板上に実装する。
電極上に設けたバンプと、基板上の電極をハンダ接続す
ることにより、ベアチップを基板上に実装する。
【０００３】このようなフリップチップ接続の従来の技
術としては、高融点はんだバンプと共晶はんだによる接
続技術や、ワイヤバンピング法による金バンプと導電性
接着剤や共晶はんだ、In-Snはんだによる接続搭載方法
が開発され、一部は実用化されている。
術としては、高融点はんだバンプと共晶はんだによる接
続技術や、ワイヤバンピング法による金バンプと導電性
接着剤や共晶はんだ、In-Snはんだによる接続搭載方法
が開発され、一部は実用化されている。
【０００４】ところが、高融点はんだバンプは、半導体
の前工程において、アルミ電極にＢＬＭ（ボール制御メ
タライゼーション）と呼ばれる特別のメタライゼーショ
ンを施し、さらに鉛および錫の蒸着またはめっきを行う
必要があるため、ウェハプロセスでのバンプ形成が必要
であり、既に、ペレタイズされたベアチップには適用で
きなかった。
の前工程において、アルミ電極にＢＬＭ（ボール制御メ
タライゼーション）と呼ばれる特別のメタライゼーショ
ンを施し、さらに鉛および錫の蒸着またはめっきを行う
必要があるため、ウェハプロセスでのバンプ形成が必要
であり、既に、ペレタイズされたベアチップには適用で
きなかった。
【０００５】ペレタイズされたベアチップに対して個別
にバンプ形成可能な方法として、ワイヤボンディング法
を利用したバンプ形成方法があげられるが、この方法で
は、バンプ高さのばらつきが大きく、接続歩留まりの低
下を招き易い欠点があるため、ワイヤバンピングの際に
ツールを複雑に動作させたり、バンプを形成した後にチ
ップ毎にバンプの先端を一定荷重で押圧または一定高さ
まで押圧する必要があった。そして、このため、製造の
スループットが低く、工程コストがかさむという問題が
あった。特に、バンプ数の多いベアチップについては、
プレス機などで成形する必要があった。
にバンプ形成可能な方法として、ワイヤボンディング法
を利用したバンプ形成方法があげられるが、この方法で
は、バンプ高さのばらつきが大きく、接続歩留まりの低
下を招き易い欠点があるため、ワイヤバンピングの際に
ツールを複雑に動作させたり、バンプを形成した後にチ
ップ毎にバンプの先端を一定荷重で押圧または一定高さ
まで押圧する必要があった。そして、このため、製造の
スループットが低く、工程コストがかさむという問題が
あった。特に、バンプ数の多いベアチップについては、
プレス機などで成形する必要があった。
【０００６】次に、このようなワイヤバンピングによる
バンプを用いた接続に関しては、金バンプ上に導電性接
着剤を塗布し、基板に搭載する方法が知られているが、
この方法は、既存のリフロー装置等によっては実施でき
ないため、既存の基板組立製造ラインへの適用が困難で
あるという問題がある。一方、金バンプと共晶はんだ、
または、金バンプとIn-Snはんだを用いる方法では、既
存のリフロー装置の活用が図れるが、接合部にAuとSnの
比較的脆い化合物を形成してしまうので耐衝撃性などの
信頼性の点で問題となる。
バンプを用いた接続に関しては、金バンプ上に導電性接
着剤を塗布し、基板に搭載する方法が知られているが、
この方法は、既存のリフロー装置等によっては実施でき
ないため、既存の基板組立製造ラインへの適用が困難で
あるという問題がある。一方、金バンプと共晶はんだ、
または、金バンプとIn-Snはんだを用いる方法では、既
存のリフロー装置の活用が図れるが、接合部にAuとSnの
比較的脆い化合物を形成してしまうので耐衝撃性などの
信頼性の点で問題となる。
【０００７】なお、ワイヤバンピングの技術に関して
は、特公平４−４１５１９号公報、特開平４−１７４５
２７号公報、特開平５−４７７０号公報等に記載の技術
が知られている。
は、特公平４−４１５１９号公報、特開平４−１７４５
２７号公報、特開平５−４７７０号公報等に記載の技術
が知られている。
【０００８】また、形成したバンプの高さばらつきを低
減する技術としては、特開平４−３３４０３５号公報記
載の低融点はんだによるバンプを溶融して整形する技術
や、実開平５−８９３９号公報記載の型を用いる技術等
が知られている。
減する技術としては、特開平４−３３４０３５号公報記
載の低融点はんだによるバンプを溶融して整形する技術
や、実開平５−８９３９号公報記載の型を用いる技術等
が知られている。
【０００９】また、金バンプと共晶はんだおよび金バン
プと3.5%Ag-96.5%Snによる接続に関しては、ナショナル
テクニカルレポート３９巻５号（１９９３年１０月）お
よび、１９９４年インターナショナルマイクロエレクト
ロニクスコンファレンス（ＩＭＣ １９９４）プロシー
ディングスｐｐ．４１９−４２４に記載されている。ま
た、これとは、バンプの形成方法は異なるが、低融点は
んだと高融点はんだの組合せによって接続構造を形成す
る技術として、特表平５−５０８７３６号公報記載の技
術が知られている。
プと3.5%Ag-96.5%Snによる接続に関しては、ナショナル
テクニカルレポート３９巻５号（１９９３年１０月）お
よび、１９９４年インターナショナルマイクロエレクト
ロニクスコンファレンス（ＩＭＣ １９９４）プロシー
ディングスｐｐ．４１９−４２４に記載されている。ま
た、これとは、バンプの形成方法は異なるが、低融点は
んだと高融点はんだの組合せによって接続構造を形成す
る技術として、特表平５−５０８７３６号公報記載の技
術が知られている。
【００１０】また、Sn-AgまたはSn-Ag-Sb-Znなどのアル
ミ電極に直接バンプ形成可能な合金を用いるバンプ形成
の技術については、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．
３１巻１９９２年（ジャパニーズジャーナルオブアプラ
イドフィジクス）ｐｐ．７６１−７６７Ｐａｒｔ１、３
号（１９９３年３月）記載の技術が知られている。
ミ電極に直接バンプ形成可能な合金を用いるバンプ形成
の技術については、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．
３１巻１９９２年（ジャパニーズジャーナルオブアプラ
イドフィジクス）ｐｐ．７６１−７６７Ｐａｒｔ１、３
号（１９９３年３月）記載の技術が知られている。
【００１１】
【発明が解決しようとする課題】そこで、本発明は、バ
ンプの高さや形状をそろえるためのコストを低減するこ
とを目的とする。また、既存ののリフロ−装置を活用す
ることができ、かつ、信頼性の高い接続を行なうことの
できる回路基板の組立て工程を提供することを目的とす
る。
ンプの高さや形状をそろえるためのコストを低減するこ
とを目的とする。また、既存ののリフロ−装置を活用す
ることができ、かつ、信頼性の高い接続を行なうことの
できる回路基板の組立て工程を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】前記目的達成のために、
本発明は、たとえば、基板にベアチップを直接搭載する
フリップチップ接続方法であって、ベアチップの一つの
面上に形成された複数の電極のそれぞれに、Sn、Ag、Z
n、Ti、Sb、Au、Pbの中から少なくとも１種選択した添
加金属を含む合金をバンプ材として用いたバンプをワイ
ヤバンピングによって形成するステップと、ベアチップ
の各電極に形成されたバンプの群であるバンプ群を、前
記バンプ材の融点近傍の前記バンプ材の融点より低い温
度まで加熱し、平面を有する所定の部材の前記平面によ
って、前記ベアチップの前記電極が形成されている面に
垂直な方向から前記バンプ群を押圧することにより、前
記各バンプを成型するステップとを含むことを特徴とす
るフリップチップ接続方法を提供する。
本発明は、たとえば、基板にベアチップを直接搭載する
フリップチップ接続方法であって、ベアチップの一つの
面上に形成された複数の電極のそれぞれに、Sn、Ag、Z
n、Ti、Sb、Au、Pbの中から少なくとも１種選択した添
加金属を含む合金をバンプ材として用いたバンプをワイ
ヤバンピングによって形成するステップと、ベアチップ
の各電極に形成されたバンプの群であるバンプ群を、前
記バンプ材の融点近傍の前記バンプ材の融点より低い温
度まで加熱し、平面を有する所定の部材の前記平面によ
って、前記ベアチップの前記電極が形成されている面に
垂直な方向から前記バンプ群を押圧することにより、前
記各バンプを成型するステップとを含むことを特徴とす
るフリップチップ接続方法を提供する。
【００１３】また、ベアチップを基板上に搭載する際に
は、バンプに対応する基板側電極にバンプ材料よりも低
融点の合金膜を施しておき、ベアチップと基板の位置あ
わせを行い、それを保持しながらリフロー装置などのは
んだ付け装置で組み立てることによって、はんだ付けが
必要な部品との混載が可能で既存の組立ラインを活用で
きる低コストのフリップチップ接続方法を実現すること
ができる。
は、バンプに対応する基板側電極にバンプ材料よりも低
融点の合金膜を施しておき、ベアチップと基板の位置あ
わせを行い、それを保持しながらリフロー装置などのは
んだ付け装置で組み立てることによって、はんだ付けが
必要な部品との混載が可能で既存の組立ラインを活用で
きる低コストのフリップチップ接続方法を実現すること
ができる。
【００１４】
【作用】本発明によれば、バンプを形成したベアチップ
をバンプ材料の融点に近い温度まで加熱し、バンプ材料
の変形抵抗を低減した上で、平面によって押圧する。こ
のようにすることにより、バンプの高さが高い部分に荷
重が集中し、塑性変形するため他のバンプと比較して高
いバンプは低くなり、バンプの高さおよび形状がそろ
う。この作用によれば、一定荷重を加えながら加熱、押
圧し続けることによって、低荷重でバンプ全体の高さが
揃うことになる。また、この際、雌型を形成した平面を
用いれば、接続信頼性を確保するために理想に近い形状
のバンプを形成できる。
をバンプ材料の融点に近い温度まで加熱し、バンプ材料
の変形抵抗を低減した上で、平面によって押圧する。こ
のようにすることにより、バンプの高さが高い部分に荷
重が集中し、塑性変形するため他のバンプと比較して高
いバンプは低くなり、バンプの高さおよび形状がそろ
う。この作用によれば、一定荷重を加えながら加熱、押
圧し続けることによって、低荷重でバンプ全体の高さが
揃うことになる。また、この際、雌型を形成した平面を
用いれば、接続信頼性を確保するために理想に近い形状
のバンプを形成できる。
【００１５】すなわち、本発明によれば、ベアチップ上
の電極に形成するバンプを、ワイヤバンピングなどの方
法によるバンプ形成後に適当な熱処理と機械的成形を加
えることにより、低荷重でバンプ高さを一括してそろえ
ることが可能となる。また、本発明に係る方法は、バネ
を用いた簡単な治具と連続リフロー装置などを使って、
ワイヤバンピング後のバンプ高さおよび形状をそろえる
ことができるので、スループットの高い成形を行うこと
ができるようになる。
の電極に形成するバンプを、ワイヤバンピングなどの方
法によるバンプ形成後に適当な熱処理と機械的成形を加
えることにより、低荷重でバンプ高さを一括してそろえ
ることが可能となる。また、本発明に係る方法は、バネ
を用いた簡単な治具と連続リフロー装置などを使って、
ワイヤバンピング後のバンプ高さおよび形状をそろえる
ことができるので、スループットの高い成形を行うこと
ができるようになる。
【００１６】また、Snを主な構成元素とするバンプを形
成した場合には、Snを含む低融点はんだ（Sn／In＝50／
50など）を基板側電極にディップ法などによってはんだ
膜を施すことによって、接合時に脆い化合物などの生成
がなく、安定した接続が得られる。
成した場合には、Snを含む低融点はんだ（Sn／In＝50／
50など）を基板側電極にディップ法などによってはんだ
膜を施すことによって、接合時に脆い化合物などの生成
がなく、安定した接続が得られる。
【００１７】ところで、ベアチップに直接形成するバン
プは、半導体の電極ピッチで形成されるため、バンプ
径、高さとも微細なものである。ところが、民生用の基
板は、一般的に、有機基板がほとんどであり、リフロー
などの加熱工程で反りなどの変形が生じる。微細なバン
プはその反りなどの変形に追随できないため、未接続と
なる。そこで、基板の変形を矯正し、ベアチップと基板
電極の位置ずれを防止するために、ベアチップと基板を
リフロー工程中も継続して一定荷重で押圧する必要があ
る。
プは、半導体の電極ピッチで形成されるため、バンプ
径、高さとも微細なものである。ところが、民生用の基
板は、一般的に、有機基板がほとんどであり、リフロー
などの加熱工程で反りなどの変形が生じる。微細なバン
プはその反りなどの変形に追随できないため、未接続と
なる。そこで、基板の変形を矯正し、ベアチップと基板
電極の位置ずれを防止するために、ベアチップと基板を
リフロー工程中も継続して一定荷重で押圧する必要があ
る。
【００１８】そこで、前述した本発明に係る方法によっ
て成型したバンプを介したベアチップの基板への接続
は、基板側電極にバンプ材料よりも低融点のはんだ膜
（合金膜）を施し、バンプを溶融させることなく、はん
だ膜のみ溶融させることにより、基板とベアチップとを
接続するようにすることが望ましい。このようにする
と、バンプ材料の融点以下で組立を行うため、バンプは
溶融することがなく、押圧してもバンプが潰れ過ぎるこ
とがない。
て成型したバンプを介したベアチップの基板への接続
は、基板側電極にバンプ材料よりも低融点のはんだ膜
（合金膜）を施し、バンプを溶融させることなく、はん
だ膜のみ溶融させることにより、基板とベアチップとを
接続するようにすることが望ましい。このようにする
と、バンプ材料の融点以下で組立を行うため、バンプは
溶融することがなく、押圧してもバンプが潰れ過ぎるこ
とがない。
【００１９】
【実施例】以下、本発明の第１実施例を説明する。
【００２０】図１に、本第１実施例に係る回路基板の組
立て工程を示す。
立て工程を示す。
【００２１】図中、8ミリ角のベアチップ１上の外周部
には130ミクロンピッチで100ミクロン角のアルミ電極２
が形成されている。
には130ミクロンピッチで100ミクロン角のアルミ電極２
が形成されている。
【００２２】本第１実施例では、工程ａ、ｂで、このベ
アチップの電極上にSn／Ag＝99／1（重量%）を組成とす
る線材でバンピングを行う。そして、このバンピングに
よって形成されるバンプ３は、直径80ミクロン、高さ70
〜80ミクロンで突起のある欠球体を呈している。本第１
実施例では、このようなバンプを、チップの全周に２０
０箇所形成した。
アチップの電極上にSn／Ag＝99／1（重量%）を組成とす
る線材でバンピングを行う。そして、このバンピングに
よって形成されるバンプ３は、直径80ミクロン、高さ70
〜80ミクロンで突起のある欠球体を呈している。本第１
実施例では、このようなバンプを、チップの全周に２０
０箇所形成した。
【００２３】次に、工程ｃで、Sn／Ag＝99／1のバンプ
を、その融点近傍２５０℃まで加熱しながら、平板ガラ
ス４によって10gの荷重を図示するようにバンプに加
え、3分間放置した。これによって、バンプ３は直径82
〜85ミクロン、高さ65〜67ミクロンの範囲内となった。
このように、本第１実施例によれば、極めて簡便な方法
によって、高さばらつきを低減したバンプ５を形成でき
た。
を、その融点近傍２５０℃まで加熱しながら、平板ガラ
ス４によって10gの荷重を図示するようにバンプに加
え、3分間放置した。これによって、バンプ３は直径82
〜85ミクロン、高さ65〜67ミクロンの範囲内となった。
このように、本第１実施例によれば、極めて簡便な方法
によって、高さばらつきを低減したバンプ５を形成でき
た。
【００２４】そこで、次に、このバンプを形成したベア
チップを基板と接続し、回路基板を組立る。
チップを基板と接続し、回路基板を組立る。
【００２５】まず、あらかじめ、ベアチップを搭載する
基板６の所定の基板側電極７に、Sn／In＝50／50のはん
だを溶射して所定の厚さのはんだ膜８を形成する。また
は溶湯浸漬および平面化等の技術を用いて、Sn／In＝50
／50の所定の厚さのはんだ膜８を形成しておく。
基板６の所定の基板側電極７に、Sn／In＝50／50のはん
だを溶射して所定の厚さのはんだ膜８を形成する。また
は溶湯浸漬および平面化等の技術を用いて、Sn／In＝50
／50の所定の厚さのはんだ膜８を形成しておく。
【００２６】そして、工程ｄで、ベアチップ１のバンプ
５と基板側電極７を位置あわせし、工程ｅで、治具９に
よってチップを基板に押圧し、位置ずれ等が発生しない
ようにし、さらに、コンデンサやパッケージされた半導
体装置などの表面実装部品１０を搭載する。
５と基板側電極７を位置あわせし、工程ｅで、治具９に
よってチップを基板に押圧し、位置ずれ等が発生しない
ようにし、さらに、コンデンサやパッケージされた半導
体装置などの表面実装部品１０を搭載する。
【００２７】そして、基板の最高温度が２２０℃になる
ように設定したエアリフロ−装置に投入し、Sn/In=50／
50はんだを溶融し、ベアチップ、表面実装部品１０を基
板６に接続し、回路基板のの組立を完了し、マルチチッ
プモジュ−ル１１を得る。最後に、マルチチップモジュ
−ルの機能テストを行った後、必要なチップリペアや補
修を行い、マルチチップモジュ−ルを完成する。
ように設定したエアリフロ−装置に投入し、Sn/In=50／
50はんだを溶融し、ベアチップ、表面実装部品１０を基
板６に接続し、回路基板のの組立を完了し、マルチチッ
プモジュ−ル１１を得る。最後に、マルチチップモジュ
−ルの機能テストを行った後、必要なチップリペアや補
修を行い、マルチチップモジュ−ルを完成する。
【００２８】これによって、工程数を従来の表面実装部
品１０の組立工程に比べて大幅に増加させることなく、
接続歩留まりの高いフリップチップ接続と表面実装部品
との混合搭載が可能な低コスト組立ができる。
品１０の組立工程に比べて大幅に増加させることなく、
接続歩留まりの高いフリップチップ接続と表面実装部品
との混合搭載が可能な低コスト組立ができる。
【００２９】なお、基板６としてセラミックを用いた場
合には、ベアチップ１と基板６の熱膨張係数の差が小さ
いため、特別な処理は必ずしも必要ではないが、さらに
工程ｆで、電極の保護のためにポッティング樹脂をベア
チップ１に施すようにすれば、環境への耐性を向上する
ことができる。
合には、ベアチップ１と基板６の熱膨張係数の差が小さ
いため、特別な処理は必ずしも必要ではないが、さらに
工程ｆで、電極の保護のためにポッティング樹脂をベア
チップ１に施すようにすれば、環境への耐性を向上する
ことができる。
【００３０】また、基板６として有機基板を使用した場
合には、工程ｆで、基板６とベアチップ１の間隙に所定
の熱膨張係数を持つ樹脂１２を充填することによって、
接続信頼性の充分なマルチチップモジュ−ル１３が得ら
れる。
合には、工程ｆで、基板６とベアチップ１の間隙に所定
の熱膨張係数を持つ樹脂１２を充填することによって、
接続信頼性の充分なマルチチップモジュ−ル１３が得ら
れる。
【００３１】なお、補強樹脂を基板とチップの間隙だけ
でなく、マルチチップモジュ−ル全体に塗布するように
すれば、この工程を簡略化しながら、信頼性を確保でき
る。
でなく、マルチチップモジュ−ル全体に塗布するように
すれば、この工程を簡略化しながら、信頼性を確保でき
る。
【００３２】以上、本発明の第１実施例について説明し
た。
た。
【００３３】なお、基板側電極のうちフリップチップを
搭載する電極に供給するはんだを鉛−錫の共晶はんだと
し、一般の表面実装部品を搭載する電極には前述のSn/I
n＝５０／５０はんだを供給しておくことによって、フ
リップチップ接続を先に行い、そのあとで、より低い温
度のリフローによって表面実装部品を搭載接続すること
も可能である。
搭載する電極に供給するはんだを鉛−錫の共晶はんだと
し、一般の表面実装部品を搭載する電極には前述のSn/I
n＝５０／５０はんだを供給しておくことによって、フ
リップチップ接続を先に行い、そのあとで、より低い温
度のリフローによって表面実装部品を搭載接続すること
も可能である。
【００３４】以下、本発明の第２の実施例について説明
する。
する。
【００３５】図２に本第２実施例に係る回路基板の組立
て工程を示す。
て工程を示す。
【００３６】図中、１６ミリ角のベアチップ２１上の外
周部には、130ミクロンピッチで100ミクロン角のアルミ
電極２２が形成されている。
周部には、130ミクロンピッチで100ミクロン角のアルミ
電極２２が形成されている。
【００３７】本第２実施例では、工程ａ、ｂで、このよ
うなベアチップの電極上にSn／Ag＝99／1（重量%）を組
成とする線材でバンピングを行う。このバンピングによ
って形成されるバンプ２３は、直径80ミクロン、高さ70
〜80ミクロンで、突起のある欠球体を呈している。
うなベアチップの電極上にSn／Ag＝99／1（重量%）を組
成とする線材でバンピングを行う。このバンピングによ
って形成されるバンプ２３は、直径80ミクロン、高さ70
〜80ミクロンで、突起のある欠球体を呈している。
【００３８】次に、工程ｃで、あらかじめ所望のバンプ
形状の雌型をフォトエッチングによって形成したガラス
板２４を用意し、バンプと位置あわせを行い、ベアチッ
プ２１とガラス板２４を位置あわせしたものを融点近傍
２３０℃まで加熱し、ガラス板２４に５０ｇの荷重を加
え、3分放置した。これによって、バンプ２３を、直径8
2〜85ミクロン、高さ65〜67ミクロンの範囲の、所望の
形状を持ったバンプ２５とすることができた。
形状の雌型をフォトエッチングによって形成したガラス
板２４を用意し、バンプと位置あわせを行い、ベアチッ
プ２１とガラス板２４を位置あわせしたものを融点近傍
２３０℃まで加熱し、ガラス板２４に５０ｇの荷重を加
え、3分放置した。これによって、バンプ２３を、直径8
2〜85ミクロン、高さ65〜67ミクロンの範囲の、所望の
形状を持ったバンプ２５とすることができた。
【００３９】次に、このバンプを形成したベアチップを
基板と接続し、回路基板を組立る。
基板と接続し、回路基板を組立る。
【００４０】さて、ベアチップを搭載する基板２６とし
ては、前記第１実施例と同様に所定の厚さのはんだ膜を
形成したものを用いてもよいが、本第２実施例では、Sn
／In＝50／50のはんだペーストを印刷し、溶融させてい
るあいだに窒素ガスを吹き付け、過剰のはんだを除去
し、基板側電極２７に所定の厚さのはんだ膜２８を形成
したものを用いる。
ては、前記第１実施例と同様に所定の厚さのはんだ膜を
形成したものを用いてもよいが、本第２実施例では、Sn
／In＝50／50のはんだペーストを印刷し、溶融させてい
るあいだに窒素ガスを吹き付け、過剰のはんだを除去
し、基板側電極２７に所定の厚さのはんだ膜２８を形成
したものを用いる。
【００４１】そして、工程ｃでは、ベアチップ２１のバ
ンプ２５と基板側電極２７を位置あわせし、治具２９に
よってチップを基板に押圧し、位置ずれ等が発生しない
ようにし、さらに、コンデンサやパッケージされた半導
体装置などの表面実装部品３０などを基板に搭載する。
そして、このようにして搭載したものを基板の最高温度
が２２０℃になるように設定したエアリフロ装置に投入
し、Sn/In=50／50はんだを溶融し、ベアチップと表面実
装部品を基板に接続し、回路基板の組立を完了し、マル
チチップモジュ−ルを得る。そして、必要なモジュ−ル
テストとチップリペア等の補修を行ったのち、実施例１
と同様にして樹脂補強を施し、信頼性の確保されたマル
チチップモジュ−ルを形成した。
ンプ２５と基板側電極２７を位置あわせし、治具２９に
よってチップを基板に押圧し、位置ずれ等が発生しない
ようにし、さらに、コンデンサやパッケージされた半導
体装置などの表面実装部品３０などを基板に搭載する。
そして、このようにして搭載したものを基板の最高温度
が２２０℃になるように設定したエアリフロ装置に投入
し、Sn/In=50／50はんだを溶融し、ベアチップと表面実
装部品を基板に接続し、回路基板の組立を完了し、マル
チチップモジュ−ルを得る。そして、必要なモジュ−ル
テストとチップリペア等の補修を行ったのち、実施例１
と同様にして樹脂補強を施し、信頼性の確保されたマル
チチップモジュ−ルを形成した。
【００４２】このように、本第２実施例によっても、前
記第１実施例と同様に、工程数を大幅に増加することな
く、フリップチップ接続と表面実装部品との混合搭載が
可能なマルチチップモジュ−ルを構成することができ
た。
記第１実施例と同様に、工程数を大幅に増加することな
く、フリップチップ接続と表面実装部品との混合搭載が
可能なマルチチップモジュ−ルを構成することができ
た。
【００４３】以上説明したように、本発明の実施例によ
れば、まず、高さばらつきの解消が課題であったワイヤ
バンピングによるバンプ形成において、簡便な工程を追
加するのみで高さばらつきを低減できることができる。
また、型による成形によってバンプ形状と高さを正確に
成型することができる。これらのことより、本発明の実
施例によれば、フリップチップ実装における、接続歩留
まりを向上させることができる。
れば、まず、高さばらつきの解消が課題であったワイヤ
バンピングによるバンプ形成において、簡便な工程を追
加するのみで高さばらつきを低減できることができる。
また、型による成形によってバンプ形状と高さを正確に
成型することができる。これらのことより、本発明の実
施例によれば、フリップチップ実装における、接続歩留
まりを向上させることができる。
【００４４】また、本発明の実施例によれば、バンプを
形成する材料として、接続に用いるはんだ材料またはロ
ウ材の融点よりも高い融点を有する材料を選択し、フリ
ップチップ接続をするベアチップを固定しながらはんだ
リフロ−を行うので、表面実装部品との混合一括接続が
可能となり、組立コスト上昇の抑止、および既存の基板
組立装置の活用を図ることができる。
形成する材料として、接続に用いるはんだ材料またはロ
ウ材の融点よりも高い融点を有する材料を選択し、フリ
ップチップ接続をするベアチップを固定しながらはんだ
リフロ−を行うので、表面実装部品との混合一括接続が
可能となり、組立コスト上昇の抑止、および既存の基板
組立装置の活用を図ることができる。
【００４５】したがい、これらのことより、本発明の実
施例によれば、低コストのマルチチップモジュ−ルまた
はフリップチップを含む回路基板の組立を行なうことが
できる。
施例によれば、低コストのマルチチップモジュ−ルまた
はフリップチップを含む回路基板の組立を行なうことが
できる。
【００４６】なお、前記各実施例におけるバンプの材料
としては、Sn、Ag、Zn、Ti、Sb、Au、Pbの中から選択し
た１種以上の添加金属を含む合金を用いることができ
る。
としては、Sn、Ag、Zn、Ti、Sb、Au、Pbの中から選択し
た１種以上の添加金属を含む合金を用いることができ
る。
【００４７】また、Snを主な構成元素とするバンプを用
いるようにすれば接合部に脆い化合物などは生成され
ず、安定した接続が得られる。
いるようにすれば接合部に脆い化合物などは生成され
ず、安定した接続が得られる。
【００４８】
【発明の効果】以上のように、本発明によれば、バンプ
の高さや形状をそろえるためのコストを低減することが
できる。また、既存ののリフロ−装置を活用することが
でき、かつ、信頼性の高い接続を行なうことのできる回
路基板の組立て工程を提供することができる。
の高さや形状をそろえるためのコストを低減することが
できる。また、既存ののリフロ−装置を活用することが
でき、かつ、信頼性の高い接続を行なうことのできる回
路基板の組立て工程を提供することができる。
【図１】本発明の第１実施例に係る回路基板の組立工程
を示す図である。
を示す図である。
【図２】本発明の第１実施例に係る回路基板の組立工程
を示す図である。
を示す図である。
１ ベアチップ ２ ベアチップ上のアルミ電極 ３ ワイヤバンピングによって形成されたバンプ ４ 平板ガラス ５ 高さばらつきを低減したバンプ ６ 基板 ７ 基板側電極 ８ はんだ膜 ９ フリップチップ固定治具 １０ 表面実装部品 １１ マルチチップモジュ−ル １２ 樹脂 １３ 樹脂補強されたマルチチップモジュ−ル ２１ ベアチップ ２２ ベアチップ上のアルミ電極 ２３ ワイヤバンピングによって形成されたバンプ ２４ 表面加工されたガラス板 ２５ 形状転写されたバンプ ２６ 基板 ２７ 基板側電極 ２８ はんだ膜 ２９ フリップチップ固定治具 ３０ 表面実装部品 ３１ マルチチップモジュ−ルまたは回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (4)
- 【請求項１】基板にベアチップを直接搭載するフリップ
チップ接続方法であって、 ベアチップの一つの面上に形成された複数の電極のそれ
ぞれに、Sn、Ag、Zn、Ti、Sb、Au、Pbの中から少なくと
も１種選択した添加金属を含む合金をバンプ材として用
いたバンプをワイヤバンピングによって形成するステッ
プと、 ベアチップの各電極に形成されたバンプの群であるバン
プ群を、前記バンプ材の融点近傍の前記バンプ材の融点
より低い温度まで加熱し、平面を有する所定の部材の前
記平面によって、前記ベアチップの前記電極が形成され
ている面に垂直な方向から前記バンプ群を押圧すること
により、前記各バンプを成型するステップとを含むこと
を特徴とするフリップチップ接続方法。 - 【請求項２】請求項１記載のフリップチップ接続方法で
あって、 前記各バンプを成型するステップは、ベアチップの各電
極面上に形成されたバンプの群であるバンプ群を、前記
バンプ材の融点近傍の前記バンプ材の融点より低い温度
まで加熱し、前記各バンプ群の形状の雌型となるように
形状を加工した平面を有する所定の部材の前記平面によ
って、前記バンプ群に前記雌型が当接するように、前記
ベアチップの前記電極が形成されている面に垂直な方向
から前記バンプ群を押圧することにより、前記各バンプ
を成型するステップであることを特徴とするフリップチ
ップ接続方法。 - 【請求項３】請求項１または２記載のフリップフロップ
接続方法であって、 所定の基板に基板上に形成された電極に、前記バンプ材
よりも低融点の組成を有する合金膜を施すステップと、 バンプを成型されたベアチップを、前記基板に、基板上
の電極と前記バンプが当接するように搭載するステップ
と、 ベアチップを搭載した基板を、前記バンプ材の融点より
低い温度であって、前記合金膜の融点を超える温度でリ
フロ−するステップとを有することを特徴とするフリッ
プチップ接続方法。 - 【請求項４】基板にベアチップを直接搭載するフリップ
チップ接続方法であって、 ベアチップの一つの面上に形成された各電極に、Snを主
添加金属とする合金をバンプ材として用いたバンプをワ
イヤバンピングによって形成するステップと、 ベアチップの各電極に形成されたバンプの群であるバン
プ群を、前記バンプ材の融点近傍の前記バンプ材の融点
より低い温度まで加熱し、平面を有する所定の部材の前
記平面によって、前記ベアチップの前記電極が形成され
ている面に垂直な方向から前記バンプ群を押圧すること
により、前記各バンプを成型するステップと、 所定の基板に基板上に形成された電極に、Snを含み前記
バンプ材よりも低い融点の組成を有する合金膜を施すス
テップ、 バンプを成型されたベアチップを、前記基板に、基板上
の電極と前記バンプが当接するように搭載するステップ
と、 ベアチップを搭載した基板を、前記バンプ材の融点より
低い温度であって、前記合金膜の融点を超える温度でリ
フロ−するステップとを有することを特徴とするフリッ
プチップ接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15117694A JP3209640B2 (ja) | 1994-07-01 | 1994-07-01 | フリップチップ接続方法および回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15117694A JP3209640B2 (ja) | 1994-07-01 | 1994-07-01 | フリップチップ接続方法および回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817838A true JPH0817838A (ja) | 1996-01-19 |
| JP3209640B2 JP3209640B2 (ja) | 2001-09-17 |
Family
ID=15512971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15117694A Expired - Fee Related JP3209640B2 (ja) | 1994-07-01 | 1994-07-01 | フリップチップ接続方法および回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209640B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
-
1994
- 1994-07-01 JP JP15117694A patent/JP3209640B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033346A (ja) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | ハンダバンプ電極の形成に用いるハンダペースト |
| WO2003001596A1 (en) * | 2001-06-22 | 2003-01-03 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
| US7026188B2 (en) | 2001-06-22 | 2006-04-11 | Renesas Technology Corp. | Electronic device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209640B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786271A (en) | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package | |
| EP1386356B1 (en) | Fluxless flip chip interconnection | |
| US6020221A (en) | Process for manufacturing a semiconductor device having a stiffener member | |
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| JP3146345B2 (ja) | バンプチップスケール半導体パッケージのバンプ形成方法 | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| US20010050181A1 (en) | Semiconductor module and circuit substrate | |
| US6214156B1 (en) | Semiconductor device mounted on board by flip-chip and method for mounting the same | |
| US20040135251A1 (en) | Composite metal column for mounting semiconductor device | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP3209640B2 (ja) | フリップチップ接続方法および回路基板の製造方法 | |
| JP2002170847A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| KR100437278B1 (ko) | 반도체 플립칩 패키지 제조방법 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2001313462A (ja) | 電子部品の実装方法 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2001156095A (ja) | 電極、半導体装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |