JPH0817478B2 - 垂直フィルタ回路 - Google Patents
垂直フィルタ回路Info
- Publication number
- JPH0817478B2 JPH0817478B2 JP2285277A JP28527790A JPH0817478B2 JP H0817478 B2 JPH0817478 B2 JP H0817478B2 JP 2285277 A JP2285277 A JP 2285277A JP 28527790 A JP28527790 A JP 28527790A JP H0817478 B2 JPH0817478 B2 JP H0817478B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、走査線数1125本のいわゆるMUSE方式の帯域
圧縮したハイビジョン信号を、走査線数525本、フレー
ム数毎秒60のいわゆるクリアビジョンと呼ぶEDTVのNTSC
ノンインタレース用信号に変換するMUSE/NTSCコンバー
タに使用する走査線数変換用の垂直フィルタ回路に関す
る。
圧縮したハイビジョン信号を、走査線数525本、フレー
ム数毎秒60のいわゆるクリアビジョンと呼ぶEDTVのNTSC
ノンインタレース用信号に変換するMUSE/NTSCコンバー
タに使用する走査線数変換用の垂直フィルタ回路に関す
る。
高精細度テレビとして提案されているいわゆるハイビ
ジョンの方式は、走査線数が1125本と多く、また画面の
縦横比も9:16で、走査線数が525本、画面の縦横比3:4を
採用している従来のNTSC方式とは異なっている。
ジョンの方式は、走査線数が1125本と多く、また画面の
縦横比も9:16で、走査線数が525本、画面の縦横比3:4を
採用している従来のNTSC方式とは異なっている。
依って同ハイビジョンの放送信号を従来のNTSC方式の
装置で受像するためには、走査線数を変換することが必
要となる。
装置で受像するためには、走査線数を変換することが必
要となる。
第６図は画面の縦横比9:16のハイビジョンの画像を3:
4の画面の縦横比のNTSC信号再生用のスクリーンに嵌め
込んだ図であり、垂直フィルタを使用して走査線数を3:
2で変換した場合や、5:4で変換して9:16のハイビジョン
の画面の縦横比のままNTSC信号再生用のスクリーンに嵌
め込んだ場合は、画像の歪みを防止するため水平方向も
3:2、あるいは5:4に時間軸圧縮する必要があり、前者の
場合は圧縮率が高く、NTSC信号再生用のスクリーンの左
右に画像のないブランク部分が発生し、NTSC信号再生用
のスクリーンの有効利用ができず、後者の場合は圧縮率
が低く、ハイビジョンの画面の左右がNTSC信号再生用の
スクリーンからはみ出してしまい、ハイビジョンの画像
が一部欠けるという問題があった。
4の画面の縦横比のNTSC信号再生用のスクリーンに嵌め
込んだ図であり、垂直フィルタを使用して走査線数を3:
2で変換した場合や、5:4で変換して9:16のハイビジョン
の画面の縦横比のままNTSC信号再生用のスクリーンに嵌
め込んだ場合は、画像の歪みを防止するため水平方向も
3:2、あるいは5:4に時間軸圧縮する必要があり、前者の
場合は圧縮率が高く、NTSC信号再生用のスクリーンの左
右に画像のないブランク部分が発生し、NTSC信号再生用
のスクリーンの有効利用ができず、後者の場合は圧縮率
が低く、ハイビジョンの画面の左右がNTSC信号再生用の
スクリーンからはみ出してしまい、ハイビジョンの画像
が一部欠けるという問題があった。
従って、NTSC信号再生用のスクリーンの水平方向を一
杯にしてハイビジョンの画像を表示するためには、ハイ
ビジョンの画像を4:3で変換すれば良く、本発明は、走
査線数1125本のハイビジョンのMUSE信号中に含まれてい
る１フィールド516本の輝度信号走査線を3/4に圧縮して
NTSCノンインタレース用信号に変換する垂直フィルタ回
路を提供することを目的とする。
杯にしてハイビジョンの画像を表示するためには、ハイ
ビジョンの画像を4:3で変換すれば良く、本発明は、走
査線数1125本のハイビジョンのMUSE信号中に含まれてい
る１フィールド516本の輝度信号走査線を3/4に圧縮して
NTSCノンインタレース用信号に変換する垂直フィルタ回
路を提供することを目的とする。
第５図は本発明の一実施例を示すMUSE/NTSCコンバー
タに使用する垂直フィルタの走査線変換の位置関係を示
す説明図であり、同図に示すように、ハイビジョンのMU
SE信号をディジタル信号に変換して抽出した１フィール
ド516本の走査線を有する輝度信号を垂直フィルタに入
力して、同垂直フィルタで前記516本の輝度信号走査線
の隣接する４本の実線で示す走査線の第１に7/8、第２
に1/8の重み付けを行って加算して点線で示す１番目の
走査線を抽出し、前記第２と第３に各々1/2の重み付け
を行って加算して点線で示す２番目の走査線を抽出し、
前記第３に1/8、第４に7/8の重み付けを行って加算して
点線で示す３番目の走査線を抽出し、同手順を繰り返す
ことにより走査線数を3/4に圧縮してNTSCノンインタレ
ース用信号に変換するようにしたものである。
タに使用する垂直フィルタの走査線変換の位置関係を示
す説明図であり、同図に示すように、ハイビジョンのMU
SE信号をディジタル信号に変換して抽出した１フィール
ド516本の走査線を有する輝度信号を垂直フィルタに入
力して、同垂直フィルタで前記516本の輝度信号走査線
の隣接する４本の実線で示す走査線の第１に7/8、第２
に1/8の重み付けを行って加算して点線で示す１番目の
走査線を抽出し、前記第２と第３に各々1/2の重み付け
を行って加算して点線で示す２番目の走査線を抽出し、
前記第３に1/8、第４に7/8の重み付けを行って加算して
点線で示す３番目の走査線を抽出し、同手順を繰り返す
ことにより走査線数を3/4に圧縮してNTSCノンインタレ
ース用信号に変換するようにしたものである。
あるいは、前記1/8及び7/8の重み付けの数値を使用す
る代わりに同数値の近似値である、1/6及び5/6の数値を
使用し第５図の括弧内で示した重み付けで走査線を抽出
するようにしている。
る代わりに同数値の近似値である、1/6及び5/6の数値を
使用し第５図の括弧内で示した重み付けで走査線を抽出
するようにしている。
本発明では、第５図の如くMUSE信号の１フレームの走
査線1125本の内、毎秒60Hzの１フィールド分の516本の
輝度信号走査線の各４本から３本に変換して走査線を変
えるようにしてあり、516本を387本の走査線に変換し、
同387本の走査線でフレーム数毎秒60のNTSCノンインタ
レース用信号とするようにしている。
査線1125本の内、毎秒60Hzの１フィールド分の516本の
輝度信号走査線の各４本から３本に変換して走査線を変
えるようにしてあり、516本を387本の走査線に変換し、
同387本の走査線でフレーム数毎秒60のNTSCノンインタ
レース用信号とするようにしている。
NTSCノンインタレース用信号の有効走査線本数は483
本であり、387本との差分は映像信号のないブランク部
分となるが、直流成分を同ブランク部分に重畳する等の
処理を行い、水平方向も同圧縮率3/4で時間軸圧縮を行
うことによりNTSC信号再生用のスクリーンの水平方向を
一杯にしてハイビジョンの画像を縦横比9:16のまま表示
することができる。
本であり、387本との差分は映像信号のないブランク部
分となるが、直流成分を同ブランク部分に重畳する等の
処理を行い、水平方向も同圧縮率3/4で時間軸圧縮を行
うことによりNTSC信号再生用のスクリーンの水平方向を
一杯にしてハイビジョンの画像を縦横比9:16のまま表示
することができる。
第１図は本発明の一実施例を示すMUSE/NTSCコンバー
タの要部電気回路ブロック図であり、ハイビジョンのMU
SE信号をディジタル信号に変換して抽出した走査線数11
25本の内１フィールド分の516本の輝度信号データを入
力端子１を介して垂直フィルタに入力しており、同垂直
フィルタで入力された映像信号αを分岐させて、同分岐
させて第１を1H遅延回路２に入力して1H遅延させた信号
βを出力させ、信号βの出力を分岐させて一方を加算器
３に入力し、同加算器３で前記入力信号の分岐の第２か
ら加えられている入力映像信号αと加算してα＋βの信
号を出力して1/2を乗算する乗算器６に入力し、同乗算
器６で1/2を乗じて1/2・（α＋β）の信号を出力し、1/
2・（α＋β）の信号出力を分岐させて、同分岐させた
一方をセレクタ10に入力している。
タの要部電気回路ブロック図であり、ハイビジョンのMU
SE信号をディジタル信号に変換して抽出した走査線数11
25本の内１フィールド分の516本の輝度信号データを入
力端子１を介して垂直フィルタに入力しており、同垂直
フィルタで入力された映像信号αを分岐させて、同分岐
させて第１を1H遅延回路２に入力して1H遅延させた信号
βを出力させ、信号βの出力を分岐させて一方を加算器
３に入力し、同加算器３で前記入力信号の分岐の第２か
ら加えられている入力映像信号αと加算してα＋βの信
号を出力して1/2を乗算する乗算器６に入力し、同乗算
器６で1/2を乗じて1/2・（α＋β）の信号を出力し、1/
2・（α＋β）の信号出力を分岐させて、同分岐させた
一方をセレクタ10に入力している。
前記分岐させた1/2・（α＋β）の信号出力の他方は1
/4を乗算する乗算器７に入力し、同乗算器７で1/4を乗
じて1/8・（α＋β）の信号を出力し加算器９に入力し
ている。
/4を乗算する乗算器７に入力し、同乗算器７で1/4を乗
じて1/8・（α＋β）の信号を出力し加算器９に入力し
ている。
前記入力信号の分岐の第３から入力映像信号αをセレ
クタ４に入力し、さらに、前記信号βの出力の分岐させ
た他方を同セレクタ４に入力し、同セレクタ４に加えら
れている制御信号１により信号α、あるいは信号βを出
力して3/4を乗算する乗算器５に入力し、同乗算器５で3
/4を乗じて3/4・α、あるいは3/4・βの信号を出力し、
加算器９に入力している。
クタ４に入力し、さらに、前記信号βの出力の分岐させ
た他方を同セレクタ４に入力し、同セレクタ４に加えら
れている制御信号１により信号α、あるいは信号βを出
力して3/4を乗算する乗算器５に入力し、同乗算器５で3
/4を乗じて3/4・α、あるいは3/4・βの信号を出力し、
加算器９に入力している。
同加算器９で加えられている前記1/8・（α＋β）の
信号に前記3/4・α、あるいは3/4・β信号を加算して1/
8・（７α＋β）、あるいは1/8・（α＋７β）の信号を
出力してセレクタ10に入力している。
信号に前記3/4・α、あるいは3/4・β信号を加算して1/
8・（７α＋β）、あるいは1/8・（α＋７β）の信号を
出力してセレクタ10に入力している。
セレクタ10では加えられている制御信号２により入力
される前記1/2・（α＋β）の信号と、1/8・（７α＋
β）の信号と1/8・（α＋７β）の信号のいずれかを選
択して出力し、FIFO（Fast In Fast Outの略）タイプの
メモリ11に入力し、同メモリ11では入力されている書き
込み制御信号及び読み出し制御信号により入力信号の書
き込み及び読み出しを行って出力端子12に映像信号を出
力するようにしている。
される前記1/2・（α＋β）の信号と、1/8・（７α＋
β）の信号と1/8・（α＋７β）の信号のいずれかを選
択して出力し、FIFO（Fast In Fast Outの略）タイプの
メモリ11に入力し、同メモリ11では入力されている書き
込み制御信号及び読み出し制御信号により入力信号の書
き込み及び読み出しを行って出力端子12に映像信号を出
力するようにしている。
上記実施例では乗算器を使用して説明しているが、乗
算器を使用する代わりにビットシフトと加算器を使用す
るようにして、入力された信号のビットをシフトさせ
て、同シフトさせた信号同士を加算するようにしても良
い。乗算器を使用すると回路が複雑になり、回路規模も
大きくなるが、ビットシフトと加算だけであれば回路規
模も小さくできるという利点がある。あるいは、乗算器
を使用する代わりに係数ROMを使用し、同係数ROMの内部
の係数と入力信号とを演算して出力するようにしても良
い。
算器を使用する代わりにビットシフトと加算器を使用す
るようにして、入力された信号のビットをシフトさせ
て、同シフトさせた信号同士を加算するようにしても良
い。乗算器を使用すると回路が複雑になり、回路規模も
大きくなるが、ビットシフトと加算だけであれば回路規
模も小さくできるという利点がある。あるいは、乗算器
を使用する代わりに係数ROMを使用し、同係数ROMの内部
の係数と入力信号とを演算して出力するようにしても良
い。
また、乗算器５、７に各々3/4、1/4の乗数を使用して
いるが、各々2/3、1/3の乗数を使用するようにしても良
い。この場合には第４図中のIIのケースに示すように、
前記メモリ11に1/2・（α＋β）の信号と1/6・（５α＋
β）の信号と1/6・（α＋５β）の信号が入力されるよ
うになる。
いるが、各々2/3、1/3の乗数を使用するようにしても良
い。この場合には第４図中のIIのケースに示すように、
前記メモリ11に1/2・（α＋β）の信号と1/6・（５α＋
β）の信号と1/6・（α＋５β）の信号が入力されるよ
うになる。
第２図は第１図における制御信号を供給する制御回路
の電気回路ブロック図であり、30はラインカウンタであ
り、入力信号としてハイビジョンのMUSE信号をディジタ
ル信号に変換して抽出した走査線数1125本の内１フィー
ルド分の516本の輝度信号データを入力しており、ライ
ンカウント０（LC0）のLSBの桁とラインカウント１（LC
1）のLSBの一つ前の桁を制御信号として出力するように
してあり、また、ラインカウンタ30でラインをカウント
してタイミング信号を読み出し制御信号発生回路37に入
力しており、同読み出し制御信号発生回路37では第３図
に示すようなフィールドの先頭から129ライン迄がＬレ
ベルで130ライン目でＨレベルになり、同Ｈレベルの期
間が516ライン迄継続する読み出し制御信号を出力する
ようにしている。
の電気回路ブロック図であり、30はラインカウンタであ
り、入力信号としてハイビジョンのMUSE信号をディジタ
ル信号に変換して抽出した走査線数1125本の内１フィー
ルド分の516本の輝度信号データを入力しており、ライ
ンカウント０（LC0）のLSBの桁とラインカウント１（LC
1）のLSBの一つ前の桁を制御信号として出力するように
してあり、また、ラインカウンタ30でラインをカウント
してタイミング信号を読み出し制御信号発生回路37に入
力しており、同読み出し制御信号発生回路37では第３図
に示すようなフィールドの先頭から129ライン迄がＬレ
ベルで130ライン目でＨレベルになり、同Ｈレベルの期
間が516ライン迄継続する読み出し制御信号を出力する
ようにしている。
読み出し制御信号発生回路37からの出力は入力端子16
を介して第１図に示すメモリ11に入力しており、読み出
し制御信号のＨレベルの期間で書き込まれたデータを読
み出すようにしている。
を介して第１図に示すメモリ11に入力しており、読み出
し制御信号のＨレベルの期間で書き込まれたデータを読
み出すようにしている。
前記ラインカウンタ30からのラインカウント０の信号
は分岐させてあり、インバータ32とAND回路33と35に入
力している。インバータ32は入力信号の極性を反転させ
て出力するようにしており、同出力を分岐させて一方を
制御信号２として出力するようにし、同分岐させた他方
をAND回路34に入力するようにしている。
は分岐させてあり、インバータ32とAND回路33と35に入
力している。インバータ32は入力信号の極性を反転させ
て出力するようにしており、同出力を分岐させて一方を
制御信号２として出力するようにし、同分岐させた他方
をAND回路34に入力するようにしている。
第４図は第１図の電気回路ブロック図中の制御信号の
極性とメモリの書き込み状態を示す説明図であり、同図
に示すようにラインカウント０の値が１の場合は制御信
号２としてＬレベルの信号を出力し、ラインカウント０
の値が０の場合は制御信号２としてＨレベルの信号を出
力するようにしており、制御信号２は入力端子14を介し
て第１図に示すセレクタ10に入力しており、同セレクタ
10は制御信号２がＬレベルの場合は加算器９からの入力
信号Ａを出力し、制御信号２がＨレベルの場合は乗算器
６からの入力信号Ｂを出力する。
極性とメモリの書き込み状態を示す説明図であり、同図
に示すようにラインカウント０の値が１の場合は制御信
号２としてＬレベルの信号を出力し、ラインカウント０
の値が０の場合は制御信号２としてＨレベルの信号を出
力するようにしており、制御信号２は入力端子14を介し
て第１図に示すセレクタ10に入力しており、同セレクタ
10は制御信号２がＬレベルの場合は加算器９からの入力
信号Ａを出力し、制御信号２がＨレベルの場合は乗算器
６からの入力信号Ｂを出力する。
前記ラインカウンタ30からのラインカウント１の信号
は分岐させてあり、インバータ31とAND回路33と34に入
力している。インバータ31は入力信号の極性を反転させ
て出力しAND回路35に入力するようにしている。AND回路
35には前記ラインカウント０からの信号も入力されてお
り、第４図に示すようにラインカウント１の信号が０で
ラインカウント０の信号が１の場合に、AND回路35から
Ｈレベルの信号が出力され、他の場合にはＬレベルの信
号が出力され、同AND回路35からの出力を分岐させて一
方を制御信号１として入力端子13を介して第１図に示す
セレクタ４に入力しており、前記分岐させた他方をOR回
路36に入力している。
は分岐させてあり、インバータ31とAND回路33と34に入
力している。インバータ31は入力信号の極性を反転させ
て出力しAND回路35に入力するようにしている。AND回路
35には前記ラインカウント０からの信号も入力されてお
り、第４図に示すようにラインカウント１の信号が０で
ラインカウント０の信号が１の場合に、AND回路35から
Ｈレベルの信号が出力され、他の場合にはＬレベルの信
号が出力され、同AND回路35からの出力を分岐させて一
方を制御信号１として入力端子13を介して第１図に示す
セレクタ４に入力しており、前記分岐させた他方をOR回
路36に入力している。
前記セレクタ４は制御信号１がＨレベルの場合は1H遅
延回路２からの入力信号Ａを出力し、制御信号１がＬレ
ベルの場合は入力端子１からの入力信号Ｂを出力する。
延回路２からの入力信号Ａを出力し、制御信号１がＬレ
ベルの場合は入力端子１からの入力信号Ｂを出力する。
前記OR回路36はAND回路33、34及び35からの出力が加
えられており、第４図に示すようにラインカウント１の
信号が０でラインカウント０の信号が０の場合に、Ｌレ
ベルの信号が出力され、他の場合にはＨレベルの信号が
出力され、同出力を書き込み制御信号として入力端子15
を介して第１図に示すメモリ11に入力しており、メモリ
11は書き込み制御信号がＨレベルの場合のみセレクタ10
からの出力を書き込むようにしている。
えられており、第４図に示すようにラインカウント１の
信号が０でラインカウント０の信号が０の場合に、Ｌレ
ベルの信号が出力され、他の場合にはＨレベルの信号が
出力され、同出力を書き込み制御信号として入力端子15
を介して第１図に示すメモリ11に入力しており、メモリ
11は書き込み制御信号がＨレベルの場合のみセレクタ10
からの出力を書き込むようにしている。
以上説明したように、本発明によれば走査線数1125本
のハイビジョンのMUSE信号を3/4に圧縮して、NTSCノン
インタレース用信号に変換することができ、同圧縮率で
水平方向の時間軸を圧縮すれば、ハイビジョンの画像を
そのままの縦横比9:16でNTSC信号再生用のスクリーンの
水平方向を一杯にして表示することを可能とする垂直フ
ィルタ回路を提供することができる。
のハイビジョンのMUSE信号を3/4に圧縮して、NTSCノン
インタレース用信号に変換することができ、同圧縮率で
水平方向の時間軸を圧縮すれば、ハイビジョンの画像を
そのままの縦横比9:16でNTSC信号再生用のスクリーンの
水平方向を一杯にして表示することを可能とする垂直フ
ィルタ回路を提供することができる。
第１図は本発明の一実施例を示すMUSE/NTSCコンバータ
の要部電気回路ブロック図、第２図は同上の電気回路ブ
ロック図中の制御信号を供給する制御回路の電気回路ブ
ロック図、第３図は同上の電気回路ブロック図中の制御
信号の波形図、第４図は同上の電気回路ブロック図中の
制御信号の極性とメモリの書き込み状態を示す説明図、
第５図は垂直フィルタの走査線変換の位置関係を示す説
明図、第６図は画面の縦横比9:16のハイビジョンの画像
を3:4のNTSC信号再生用のスクリーンに嵌め込んだ説明
図である。 1,13,14,15,16……入力端子、２……1H遅延回路、3,9…
…加算器、4,10……セレクタ、5,6,7……乗算器、11…
…メモリ、12……出力端子、30……ラインカウンタ、3
1,32……インバータ、33,34,35……AND回路、36……OR
回路、37……読み出し制御信号発生回路。
の要部電気回路ブロック図、第２図は同上の電気回路ブ
ロック図中の制御信号を供給する制御回路の電気回路ブ
ロック図、第３図は同上の電気回路ブロック図中の制御
信号の波形図、第４図は同上の電気回路ブロック図中の
制御信号の極性とメモリの書き込み状態を示す説明図、
第５図は垂直フィルタの走査線変換の位置関係を示す説
明図、第６図は画面の縦横比9:16のハイビジョンの画像
を3:4のNTSC信号再生用のスクリーンに嵌め込んだ説明
図である。 1,13,14,15,16……入力端子、２……1H遅延回路、3,9…
…加算器、4,10……セレクタ、5,6,7……乗算器、11…
…メモリ、12……出力端子、30……ラインカウンタ、3
1,32……インバータ、33,34,35……AND回路、36……OR
回路、37……読み出し制御信号発生回路。
Claims (5)
- 【請求項１】ハイビジョン信号をディジタル信号に変換
して抽出した輝度信号走査線に対して、同走査線の隣接
する４本を群として演算処理して３本の走査線に変換
し、各群から変換された全ての走査線の相互の垂直方向
の間隔が略等距離になるようにして輝度信号走査線数を
圧縮し、標準テレビジョンのノンインタレース用信号に
変換することを特徴とする垂直フィルタ回路。 - 【請求項２】前記輝度信号走査線の隣接する４本の走査
線の第１に5/6、第２に1/6の重み付けを行って加算して
１番目の走査線を抽出し、前記第２と第３に各々1/2の
重み付けを行って加算して２番目の走査線を抽出し、前
記第３に1/6、第４に5/6の重み付けを行って加算して３
番目の走査線を抽出し、同手順を繰り返すことにより走
査線数を3/4に圧縮することを特徴とする請求項（１）
記載の垂直フィルタ回路。 - 【請求項３】前記垂直フィルタが、入力信号と1H遅延さ
せた入力信号とを分岐させて同分岐させた一方を相互に
加算する加算器と、同加算器からの出力に1/2を乗算す
る第１乗算器と、同第１乗算器の出力を分岐させて同分
岐させた一方を第１セレクタに入力し、他方を第２乗算
器に入力して同第２乗算器で1/3を乗算して第２加算器
に入力する回路と、前記入力信号と1H遅延させた入力信
号とを分岐させた他方を第２セレクタに入力する回路
と、同第２セレクタからの出力に2/3を乗算する第３乗
算器と、同第３乗算器からの出力を前記第２加算器に入
力して前記第２乗算器からの出力とを加算して前記第１
セレクタに入力する回路と、同第１セレクタからの出力
をラインカウンタからの制御信号によりメモリに書き込
み読み出して出力する回路とからなることを特徴とする
請求項（１）又は（２）記載の垂直フィルタ回路。 - 【請求項４】前記輝度信号走査線の隣接する４本の走査
線の第１に7/8、第２に1/8の重み付けを行って加算して
１番目の走査線を抽出し、前記第２と第３に各々1/2の
重み付けを行って加算して２番目の走査線を抽出し、前
記第３に1/8、第４に7/8の重み付けを行って加算して３
番目の走査線を抽出し、同手順を繰り返すことにより走
査線数を3/4に圧縮することを特徴とする請求項（１）
記載の垂直フィルタ回路。 - 【請求項５】前記垂直フィルタが、入力信号と1H遅延さ
せた入力信号とを分岐させて同分岐させた一方を相互に
加算する加算器と、同加算器からの出力に1/2を乗算す
る第１乗算器と、同第１乗算器の出力を分岐させて同分
岐させた一方を第１セレクタに入力し、他方を第２乗算
器に入力して同第２乗算器で1/4を乗算して第２加算器
に入力する回路と、前記入力信号と1H遅延させた入力信
号とを分岐させた他方を第２セレクタに入力する回路
と、同第２セレクタからの出力に3/4を乗算する第３乗
算器と、同第３乗算器からの出力を前記第２加算器に入
力して前記第２乗算器からの出力とを加算して前記第１
セレクタに入力する回路と、同第１セレクタからの出力
をラインカウンタからの制御信号によりメモリに書き込
み読み出して出力する回路とからなることを特徴とする
請求項（１）又は（４）記載の垂直フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285277A JPH0817478B2 (ja) | 1990-10-23 | 1990-10-23 | 垂直フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285277A JPH0817478B2 (ja) | 1990-10-23 | 1990-10-23 | 垂直フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04159887A JPH04159887A (ja) | 1992-06-03 |
| JPH0817478B2 true JPH0817478B2 (ja) | 1996-02-21 |
Family
ID=17689432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285277A Expired - Lifetime JPH0817478B2 (ja) | 1990-10-23 | 1990-10-23 | 垂直フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817478B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785682A4 (en) * | 1995-07-19 | 1998-10-14 | Toshiba Kk | LETTER BOX CONVERTER |
-
1990
- 1990-10-23 JP JP2285277A patent/JPH0817478B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04159887A (ja) | 1992-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1240788A (en) | Compression of pixels in a reduced-size video image | |
| JPH03132185A (ja) | テレビジョン信号変換器 | |
| KR940008910B1 (ko) | 비월-비비월 주사 변환 장치 | |
| US5146329A (en) | Apparatus and method for reducing line flicker in a television picture | |
| JP3172169B2 (ja) | 動き情報を動き情報信号に変換する装置 | |
| US4292653A (en) | Method and circuit for reading-out data from a television pickup (image sensor) | |
| JPH0817478B2 (ja) | 垂直フィルタ回路 | |
| JPH0817479B2 (ja) | 垂直フィルタ回路 | |
| US6266101B1 (en) | Y/C separator | |
| JPH0225599B2 (ja) | ||
| JPS6314587A (ja) | テレビジヨン伝送方式 | |
| JP2809738B2 (ja) | 映像信号変換装置 | |
| JP2870697B2 (ja) | 分割表示方式 | |
| JPH0468984A (ja) | 映像信号の方式変換回路 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP3547148B2 (ja) | テレビジョン信号の構成装置 | |
| JP2619192B2 (ja) | Ｍｕｓｅ／ｎｔｓｃ方式の信号変換装置 | |
| JP3106759B2 (ja) | 撮像装置 | |
| JPS6051091A (ja) | テレビジヨン信号変換装置 | |
| JP2809726B2 (ja) | 映像信号変換装置 | |
| JP2602854B2 (ja) | 動き検出回路 | |
| JPS63232587A (ja) | テレビジヨン信号の送像装置 | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| JPH08289311A (ja) | 撮像装置 | |
| JPS6055791A (ja) | 順次走査変換装置 |