JPH0817367B2 - Data comparison synchronous serial communication system - Google Patents
Data comparison synchronous serial communication systemInfo
- Publication number
- JPH0817367B2 JPH0817367B2 JP20723489A JP20723489A JPH0817367B2 JP H0817367 B2 JPH0817367 B2 JP H0817367B2 JP 20723489 A JP20723489 A JP 20723489A JP 20723489 A JP20723489 A JP 20723489A JP H0817367 B2 JPH0817367 B2 JP H0817367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- line
- transmission
- communication system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、クロック同期半二重シリアル通信方式に
関する。TECHNICAL FIELD The present invention relates to a clock synchronous half-duplex serial communication system.
この発明は、クロック同期半二重シリアル通信方式に
おいて送信側で不要な受信線に受信側で不要な送信線を
介し受信データをクロック信号に同期して送り返し、送
信側で送信データと受信データを比較することにより、
通信回線の異状または受信側の受信動作確認を行うよう
にしたものである。According to the present invention, in the clock-synchronized half-duplex serial communication system, the receiving side sends back the received data to the unnecessary receiving line on the receiving side via the unnecessary transmitting line in synchronization with the clock signal, and the transmitting side sends the transmitting data and the receiving data. By comparing,
The communication line is abnormal or the receiving operation of the receiving side is confirmed.
従来、通信データのチェックはパリティビットを付加
する方法または、ソフトウェアにより送信したデータを
返信して比較するという方法などにより行われていた。
また、通信線の状態をチェックするために第２図に示す
方式が提案されている。以下、説明する。送信側及び受
信側のシフトレジスタ1,1′はそれぞれ送信時にパラレ
ルデータ２を送信線６から送出し、受信時には受信線11
よりシリアルデータを入力し、パラレルデータ12を出力
する。送信側送信線６と受信側受信線11、受信側送信線
10と送信側受信線７、送信側クロック線８と受信側クロ
ック線９はそれぞれ通信回線13により結合されている。
送信データは比較器５へ入力されると同時に送信側送信
線６、受信側受信線11、受信側送信線10、送信側受信線
７を経由して比較器５の他の入力へ入力され、比較出力
として出力される。クロック信号はボーレートと等しい
周波数でありシフトレジスタ１、１′へ入力されると同
時に比較器５の比較タイミングを知らせるため入力され
るものである。Conventionally, the check of communication data has been performed by a method of adding a parity bit or a method of returning the data transmitted by software and comparing the data.
Also, the method shown in FIG. 2 has been proposed to check the state of the communication line. This will be described below. The shift registers 1 and 1'on the transmitting side and the receiving side respectively send out parallel data 2 from the transmission line 6 at the time of transmission, and receive line 11 at the time of reception.
More serial data is input and parallel data 12 is output. Transmission line 6, transmission line 11, reception line 11, reception line
The transmission line 10 and the transmission side reception line 7, and the transmission side clock line 8 and the reception side clock line 9 are connected by a communication line 13, respectively.
The transmission data is input to the comparator 5, and at the same time, is input to the other input of the comparator 5 via the transmission side transmission line 6, the reception side reception line 11, the reception side transmission line 10, and the transmission side reception line 7. It is output as a comparison output. The clock signal has a frequency equal to the baud rate, and is input to the shift registers 1 and 1 ′ and at the same time to notify the comparison timing of the comparator 5.
しかし、従来の技術クロック同期半二重シリアル通信
方式では、パリティビットチェックのハードウェア，ソ
フトウェアの負担が大きいうえ、通信速度も通信データ
チェックの為、犠牲になっていたという欠点があった。However, the conventional clock-synchronized half-duplex serial communication system has a drawback in that the hardware and software of the parity bit check are heavy and the communication speed is also sacrificed due to the communication data check.
また、第２図に示す方式では、通信回線の異常をチェ
ックすることはできるが、受信側の動作状態については
チェックすることができない点に問題があった。Further, the method shown in FIG. 2 has a problem in that it is possible to check the abnormality of the communication line, but it is not possible to check the operation state of the receiving side.
そこで、本願発明は、上述の欠点を解消し、わずかな
ハードウェアにより送信と同時に送信回路の異常、受信
側の動作状態をチェックできる方式を提供することを目
的とする。Therefore, an object of the present invention is to solve the above-mentioned drawbacks and to provide a method capable of checking an abnormality of a transmission circuit and an operation state of a reception side at the same time as transmission with a small amount of hardware.
上記課題を解決するために、送信側及び受信側のシフ
トレジスタ１、１′のそれぞれ出力側及び入力側にチェ
ック用シフトレジスタを付加することにより、この発明
は送信時に不要な受信線に受信側へ送ったデータを受信
側で不要な送信線を介し返信し、送信側で送信データと
返信データを比較器により比較することにより送信と同
時に送信回路の異常、受信側が動作状態にあるか否かの
チェックをするようにした。In order to solve the above-mentioned problems, the present invention adds a check shift register to the output side and the input side of the shift registers 1 and 1'on the transmitting side and the receiving side, respectively. The data sent to is sent back to the receiving side via an unnecessary transmission line, and the sending side compares the sending data with the reply data by a comparator, so that the sending circuit is abnormal at the same time as sending, whether the receiving side is in the operating state or not. I tried to check.
データ用シフトレジスタより出力されたデータは、送
信側の末端に付け加えられた付加シフトレジスタの入力
側へ送出されると同時に受信側の付加シフトレジスタの
入力として印加される。比較器への入力は、送信側と受
信側のそれぞれの付加シフトレジスタからの出力が加え
られて比較される。比較器の出力により、異常信号がな
いときは、送信回路が異常なく、かつ、受信側が動作状
態にあり、受信側にデータが正常に取り込まれたことが
分かる。The data output from the data shift register is sent to the input side of the additional shift register added to the end of the transmitting side and simultaneously applied as the input of the additional shift register on the receiving side. The inputs to the comparators are compared with the outputs from the additional shift registers on the transmitting side and the receiving side. From the output of the comparator, when there is no abnormal signal, it can be seen that there is no abnormality in the transmission circuit, the receiving side is in the operating state, and the data is normally taken in by the receiving side.
以下に、この発明の実施例を図面に基づいて説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
第１図は入力データ用シフトレジスタにシフトレジス
タを１ビット追加したものである。ここにおいてシフト
レジスタ1,1′は送信時にパラレルデータ２をシリアル
データとして送信線６から送出し、受信時には受信線11
よりシリアルデータを入力しパラレルデータ12として出
力する。送信側送信線６と受信側受信線11、受信側送信
線10と送信側受信線７、送信側クロック線８と受信側ク
ロック線９は通信回線13により結合される。送信データ
はシフトレジスタ１の後の１ビットシフトレジスタによ
り１ビット分データがシフトされ比較器５へ入力される
と同時に、前記１ビットシフトレジスタに入る前のデー
タが送信側送信線６、受信側受信線11を経由し、シフト
レジスタ１′により１ビット分データがシフトされ、受
信側送信線10、送信側受信線７を経由して比較器５の他
の入力へ入力され比較され、比較出力３として出力され
る。クロック信号は、ボーレートと等しい周波数であ
り、シフトレジスタ1,1′へ入力されると同時に比較器
５の比較タイミングを知らせる為入力される。以上は、
付加されるシフトレジスタを１ビットとして説明した
が、それ以上でもよいことは明らかである。FIG. 1 shows a shift register for input data in which one bit is added to the shift register. Here, the shift registers 1, 1'transmit parallel data 2 as serial data from the transmission line 6 during transmission, and receive line 11 during reception.
The serial data is input and the parallel data 12 is output. The transmission side transmission line 6 and the reception side reception line 11, the reception side transmission line 10 and the transmission side reception line 7, and the transmission side clock line 8 and the reception side clock line 9 are connected by a communication line 13. The transmission data is shifted by 1 bit by the 1-bit shift register after the shift register 1 and input to the comparator 5. At the same time, the data before entering the 1-bit shift register is the transmission side transmission line 6 and the reception side. Data is shifted by 1 bit by the shift register 1'via the receiving line 11, is input to the other input of the comparator 5 via the transmitting line 10 on the receiving side and the receiving line 7 on the transmitting side for comparison, and a comparison output It is output as 3. The clock signal has a frequency equal to the baud rate and is input to the shift registers 1 and 1'to notify the comparison timing of the comparator 5. The above is
Although the shift register to be added is described as one bit, it is obvious that more bits may be added.
以上説明したように、この発明はわずかなハードウェ
アにより通信データのチェックを行え、従来のものと同
一ボーレートを使用しても通信データ量を増やすことが
できるため、通信データの品質を向上する効果がある。
また、従来の通信方法とも整合させることも比較出力を
無視すれば可能である。As described above, according to the present invention, communication data can be checked with a small amount of hardware, and the communication data amount can be increased even if the same baud rate as the conventional one is used. Therefore, the effect of improving the communication data quality can be obtained. There is.
It is also possible to match with the conventional communication method by ignoring the comparison output.
第１図はこの発明のブロック図である。第２図は従来技
術のブロック図である。 １……シフトレジスタ（送信） １′……シフトレジスタ（受信） ２……パラレル送信データ ３……比較出力 ４……クロック信号 ５……比較器 ６……送信側送信線 ７……送信側受信線 ８……送信側クロック線 ９……受信側クロック線 10……受信側送信線 11……受信側受信線 12……パラレル受信データ 13……通信回線FIG. 1 is a block diagram of the present invention. FIG. 2 is a block diagram of the prior art. 1 ... Shift register (transmission) 1 '... Shift register (reception) 2 ... Parallel transmission data 3 ... Comparison output 4 ... Clock signal 5 ... Comparator 6 ... Transmission side transmission line 7 ... Transmission side Reception line 8 …… Sending side clock line 9 …… Reception side clock line 10 …… Reception side transmission line 11 …… Reception side reception line 12 …… Parallel reception data 13 …… Communication line
Claims (2)
れをシリアルデータとして出力する送信側シフトレジス
タと、通信回線及び受信側の受信動作を検査するデータ
比較器が設けられ、受信側には、送信側からのシリアル
データを入力としこれをパラレルデータとして出力する
出力側シフトレジスタが設けられ、これらの間は通信回
線で接続されクロック信号により動作するデータ比較同
期式シリアル通信方式であって、 前記送信側シフトレジスタは、入力データ用シフトレジ
スタの他にその出力端に設けられた１ビット分の付加シ
フトレジスタとからなるシフトレジスタであり、前記受
信側シフトレジスタは、その入力端に１ビット分の付加
シフトレジスタが出力データ用シフトレジスタに前置さ
れたシフトレジスタからなり、 前記送信側と前記受信側とに設けられたそれぞれの付加
シフトレジスタは、その入力端同士が接続され、それぞ
れの出力端が前記データ比較器の２つの入力端にそれぞ
れ接続されていることを特徴とするデータ比較同期式シ
リアル通信方式。1. A transmitting side is provided with a transmitting side shift register for inputting parallel data and outputting it as serial data, and a data comparator for inspecting a receiving operation of a communication line and a receiving side. An output side shift register that receives serial data from the transmission side and outputs this as parallel data is provided, and is a data comparison synchronous serial communication system that is connected by a communication line and operates by a clock signal, The transmission side shift register is a shift register including an input data shift register and a 1-bit additional shift register provided at its output end, and the reception side shift register has 1 bit at its input end. Minute additional shift register is composed of a shift register preceding the output data shift register. Input terminals of the additional shift registers provided on the side and the receiving side are connected to each other, and each output terminal is connected to two input terminals of the data comparator. Data comparison synchronous serial communication system.
らなることを特徴とするデータ比較同期式シリアル通信
方式。2. A data comparison / synchronization serial communication system, wherein the additional shift register is composed of one bit or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723489A JPH0817367B2 (en) | 1989-08-09 | 1989-08-09 | Data comparison synchronous serial communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723489A JPH0817367B2 (en) | 1989-08-09 | 1989-08-09 | Data comparison synchronous serial communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0370229A JPH0370229A (en) | 1991-03-26 |
| JPH0817367B2 true JPH0817367B2 (en) | 1996-02-21 |
Family
ID=16536451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20723489A Expired - Lifetime JPH0817367B2 (en) | 1989-08-09 | 1989-08-09 | Data comparison synchronous serial communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817367B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102295403A (en) * | 2010-06-25 | 2011-12-28 | 信义汽车玻璃(深圳)有限公司 | Secondary hot forming method of automobile glass |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3046820B1 (en) | 1999-05-25 | 2000-05-29 | オージーケー販売株式会社 | Helmet having ventilation function and shutter device for ventilation |
| JP6004891B2 (en) * | 2012-10-26 | 2016-10-12 | シチズンホールディングス株式会社 | Serial communication system |
-
1989
- 1989-08-09 JP JP20723489A patent/JPH0817367B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102295403A (en) * | 2010-06-25 | 2011-12-28 | 信义汽车玻璃(深圳)有限公司 | Secondary hot forming method of automobile glass |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370229A (en) | 1991-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602813B2 (en) | Computer-to-computer communication method and system | |
| WO1983001134A1 (en) | Multiple source clock encoded communications error detection circuit | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| JPS62122432A (en) | Error check system in serial data transfer | |
| JPH0817367B2 (en) | Data comparison synchronous serial communication system | |
| JPH04137935A (en) | Device and method for clock generation and data transmission-reception | |
| JP2948245B2 (en) | Transmission / reception synchronization device for communication network station | |
| US4255813A (en) | Dicode transmission system | |
| KR20010017264A (en) | Data communication method | |
| JPH1168720A (en) | Duplex communication system for transmission line | |
| JPS609250A (en) | Communication control system | |
| JPH0637738A (en) | Data transmission error control system | |
| KR970002947B1 (en) | Driving apparatus for transmitting signal | |
| JPH02268044A (en) | Optical star type communication equipment | |
| JP2949118B1 (en) | Encoder data output method for bus communication type encoder device | |
| JPH09181750A (en) | Data processing system | |
| JPH0724832Y2 (en) | Automatic transmission / reception switching circuit | |
| JPH06244822A (en) | Data communication system | |
| JPH04185135A (en) | Stop bit adjustment circuit | |
| JPS59135561A (en) | Detecting and transmitting circuit of circuit control signal | |
| JPS6380636A (en) | System and circuit for data transmission | |
| JPS61100050A (en) | Data transfer equipment | |
| JPH0817368B2 (en) | Reception status detection Synchronous serial communication method | |
| JPH08167891A (en) | Digital signal extension system | |
| JPH02295247A (en) | Error preventing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090221 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |