JPH08171781A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】遅延線の遅延量精度のばらつき、温度ドリフト
及び経年変化による影響を受けず常にウィンドマージン
が最大となるように位相ずれを調整できる自動位相調整
回路方式を提供する。 【構成】ウィンドマージンを最大にする為に必要な遅延
量を得るためにタップ付き遅延線を設ける。ウィンドか
ら外れたことを検出するために検出回路を設ける。検出
結果から必要とする遅延量を持つタップを選択するため
に計算回路を設ける。 【効果】ウィンド幅に相当する２つのタップアドレスを
内分することにより最適な遅延タップを選択するため、
遅延線の遅延時間精度及びその温特の影響を受けず常に
再生データをウィンドの中心に保持でき、ウィンドマー
ジンが常に最大の状態で再生復号でき、装置の信頼性を
向上できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は二本の信号の位相関係を
最適な状態に自動的に調整する自動位相調整方式に関す
る。

【０００２】

【従来の技術】磁気ディスク装置等のシステムにおい
て、記録信号を再生し復号するときに用いられる位相同
期回路は、従来図６に示すブロック構成が一般的であ
る。復号回路は位相同期回路１、タップ付き遅延線８、
ラッチ１、及びデコーダ３で構成され再生信号の復号化
をおこなう。さらに位相同期回路１は位相比較器５１、
チャージポンプ５２、ループフィルタ５３、及び電圧制
御発振器（以下ＶＣＯと略す。）５４で構成する。記録
信号を再生し復号するときは、再生信号１１を位相同期
回路１に入力する。位相比較器５１は再生信号１１とＶ
ＣＯクロック１３の位相を比較し、位相差４２を出力す
る。チャージポンプ５２は位相差４２に比例した電流も
しくは電圧４３を出力する。ループフィルタ５３はチャ
ージポンプ出力４３を積分平滑化しＶＣＯ制御電圧４４
を生成する。ＶＣＯ５４はＶＣＯ制御電圧４４に比例し
てその出力であるＶＣＯクロック１３の周波数を変化さ
せる。

【０００３】以上の如く位相同期回路１が動作してＶＣ
Ｏクロック１３の位相を再生信号１１の位相に一致させ
る。次にタップ付き遅延線８とラッチ１の動作を図７に
示すタイミングチャートを用いて説明する。まず再生信
号１１とＶＣＯクロック１３が位相同期回路１によって
完全に一致している場合について説明する。タップ付き
遅延線８は再生信号１１をＶＣＯクロック半周期時間だ
け遅延させる。これによりラッチ１における遅延再生信
号１４のＶＣＯクロック１３に対するセットアップ時間
はＶＣＯクロック半周期となり最適な位相関係になる。

【０００４】一般に磁気ディスク装置ではメディア上で
の磁化反転による干渉が原因で再生信号１１のピークシ
フト現象が起きる。このピークシフト現象が許容できる
範囲を一般にウィンドマージンと呼び、磁気ディスク装
置の性能を決定する大きな要因となる。このウィンドマ
ージンを最大にする為、ラッチ１におけるセットアップ
時間には高い精度が要求される。先に述べたように再生
信号１１とＶＣＯクロック１３が完全に一致し、さらに
タップ付き遅延線８が正確にＶＣＯクロックの半周期時
間だけ遅延をおこなえばウィンドマージンは最大となる
が、実際には図７に示すように位相同期回路１の性能に
より安定した同期状態において再生信号１１とＶＣＯク
ロック１３の位相差は零にならないことがある。

【０００５】またこの位相ずれは温度により変動するこ
ともある。この場合タップ付き遅延線８が正確にＶＣＯ
クロックの半周期時間だけの遅延をおこなってもウィン
ドマージンは最大にならない。従来はこのウィンドマー
ジンのロス分は放置するか、タップ付遅延線８の遅延量
を調整することにより補正していた。しかし調整による
コスト高を招き、さらに先に述べた同期状態での位相ず
れが温度により変動する場合、もしくはタップ付き遅延
線８の遅延量が温度により変動する場合はウィンドマー
ジンのロス分を調整しきれない。

【０００６】この問題点を解決する為に特開昭５９−１
６７８１３号に記載された発明では、遅延量調整回路を
設け既知量遅延したデータを位相同期回路に入力して、
誤り発生の有無を判断することによりデータパルス列と
ウィンドウ間の位相ずれ量を測定し、その位相ずれ量を
適当な値に調整していた。

【０００７】

【発明が解決しようとする課題】上記従来技術は既知量
遅延したデータが必要である為、タップ付き遅延線に高
い精度が要求され、またタップ付き遅延線の温度ドリフ
ト及び経年変化についての配慮がされておらず、コスト
及び精度の点で問題がある。本発明の目的は遅延線の遅
延量精度のばらつき、温度ドリフト及び経年変化による
影響を受けず常にウィンドマージンが最大となるように
位相ずれを調整できる自動位相調整回路方式を提供する
ことにある。

【０００８】

【課題を解決するための手段】ウィンドマージンを最大
にする為に必要な遅延量を得るためにタップ付き遅延線
を設ける。ウィンドから外れたことを検出するために検
出回路を設ける。検出結果から必要とする遅延量を持つ
タップを選択するために計算回路を設ける。

【０００９】

【作用】タップ付き遅延線は調整モードでは使用タップ
をシフトしてゆき遅延量を変化させて出力する。通常モ
ードでは調整の結果復られた最適なタップを使用して入
力データを遅延させ出力する。検出回路は再生データ信
号をモニタしてウィンドから外れてエラーが発生したこ
とを検出する。計算回路は再生複号可能な遅延量のうち
最大の遅延量を持つタップ番号と最小の遅延量を持つタ
ップ番号を基準に必要とする遅延量を持つタップを内分
比の形で計算してタップ選択をおこなう。これらの作用
により必要とする遅延量は相対的な内分比という方式で
選択されるため、遅延線の精度及び温特に依存しない。

【００１０】

【実施例】以下、本発明の構成及び実施例を図面を参照
して説明する。図１は本発明の実施例の構成図である。
磁気記録装置からの再生信号１１と調整時に使用するテ
スト信号１２を切換える入力信号切換えスイッチ６、位
相同期回路１、タップ付き遅延線８、ラッチ１、再生信
号１１の復号をおこなうデコーダ３、遅延信号１４がウ
ィンドから外れたことを検出する検出回路４、及び検出
信号１７をもとに最適なタップを選択する計算回路５で
構成する。

【００１１】リードゲート信号１９がネゲートされると
調整モードとなり入力信号切換えスイッチ６はテスト信
号１２を選択する。計算回路５は位相同期回路１がテス
ト信号１２とＶＣＯクロック１３の位相同期を完了し、
かつ検出回路４の中のシフトレジスタに正常なデータが
入力された後に動作を開始する。テスト信号１２はタッ
プ付き遅延線８により遅延されるが、その遅延量は計算
回路５によってタップをシフトしてゆくことにより変化
させる。ラッチ１はＶＣＯクロック１３で遅延信号１４
をラッチするが遅延量を変化させてゆくとウィンドから
外れたところでラッチ１の出力であるラッチデータ１５
のパターンが変化する。検出回路４はこのラッチデータ
１５のパターン変化をラッチクロック１６で検出して検
出信号１７を出力する。

【００１２】計算回路は検出信号１７が入力されるとそ
のときのタップ付き遅延線８のタップ番号を記憶する。
そしてさらにタップをシフトしてゆき再びテスト信号１
２がウィンドから外れると１回目と同様に動作してその
ときのタップ番号を記憶する。その後計算回路は記憶し
た２つのタップ番号を基準にして、必要とする遅延量を
持つタップ番号を内分比のかたちで計算する。そして得
られたタップ番号を選択して調整動作を終了する。その
後リードゲートがアサートされると入力切換えスイッチ
６は再生信号１１を選択し、位相同期回路１はＶＣＯク
ロック１３と再生信号１１の位相同期をおこない、ラッ
チ１は最適な遅延時間が設定されたタップ付き遅延線の
遅延信号１４をＶＣＯクロック１３でラッチし、ラッチ
データ１５とラッチクロック１６をデコーダに入力し復
号をおこなう。

【００１３】以上の説明でリードゲートがネゲートされ
ると調整モードになると述べたが、システム的な立場か
ら、リードゲートがネゲートされてさえいれば時間的に
余裕のあるときのみ調整をおこなうことも可能である。
また調整中はビジー状態を示すフラグ３９を出力するこ
ともできる。

【００１４】次に本発明の具体的な一実施例を図２から
図５を用いて説明する。図２は調整モード時に必要なタ
ップ付き遅延線８、検出回路４、計算回路５の構成を示
している。位相同期回路１、デコーダ３、及び調整モー
ドに限定するためスイッチ６は省略した。本実施例では
テスト信号１２として基準クロック２０から信号生成回
路１９により４Ｔパターン（１０００１０００…）のく
り返し信号を生成する。もちろん４Ｔパターン以外でも
構成することができる。また位相同期回路では遅延信号
１４はウィンドの中心にあることが望ましいので内分は
１対１となるように構成する。もちろんマイコン等でｌ
対ｍ（ｌ，ｍは自然数）に内分する計算をさせることも
できる。

【００１５】タップ付遅延線８はタップ付遅延線とタッ
プを選択するためのセレクタ１で構成する。計算回路５
は、セレクタ１を切換えるタップ選択アドレス３７を生
成するカウンタ、検出信号１７が入力されたときのタッ
プ選択アドレス３７をラッチするラッチ２、ラッチ３、
ラッチ２とラッチ３の値を加算する全加算器、全加算器
の出力データを１ビットシフトするためのシフトレジス
タ２、カウンタが出力するタップ選択アドレス３７とシ
フトレジスタ２の出力を切り換えるセレクタ２、及びこ
れらのブロックを制御するコントロール回路で構成す
る。検出回路４はシフトレジスタ１とＥＯＲゲートで構
成する。具体的な構成の一例を図３に示す。Ｄ−タイプ
のフリップフロップ５段で構成した５ビットのシフトレ
ジスタの１ビット目と５ビット目をＥＯＲに入力する。
信号生成回路９は先に述べた４Ｔパターンのテスト信号
１２とカウンタをインクリメントするためのインクリメ
ントクロック信号２１を４Ｔパターン数周期ごとに出力
する。

【００１６】次に動作の説明を図４及び図５を用いて述
べる。リードゲート信号１９がネゲートされると調整モ
ードとなり入力信号切換えスイッチ６はテスト信号１２
を選択する。またコントロール回路は制御信号３６を出
力しセレクタ２はカウンタの出力であるタップ切換えア
ドレスを選択３７を選択する。そして位相同期回路１が
テスト信号１２に対してＶＣＯクロック１３の位相同期
を完了し、検出回路４のシフトレジスタに正常な値が入
力された後、コントロール回路は検出回路イネーブル信
号３８を出力し検出回路４を動作状態にして、次にカウ
ンタのカウントアップをイネーブルするカウントイネー
ブル信号３１を出力する。

【００１７】その後、計算回路５はカウントアップ動作
を開始し検出を始める。カウンタはカウントイネーブル
信号３１が入力されるとインクリメントクロック信号２
１に従いタップ切換えアドレス３７をインクリメントす
る。このタップ切換えアドレス３７はセレクタ２を通過
し、タップセレクト信号１８としてタップ付き遅延線８
に入力される。タップ付き遅延線８はこのタップセレク
ト信号１８により選択タップを切り換えてゆく。選択さ
れたタップがウィンド範囲内の遅延量であれば検出回路
４のシフトレジスタの１ビット目と５ビット目は常に同
じ値となりＥＯＲ出力は”０”である。

【００１８】そしてタップ選択アドレス３７がｌになっ
たとき遅延量がウィンドから外れたとする。このとき図
４に示すようにラッチデータ１５は４Ｔパターンから外
れ５Ｔもしくは３Ｔパターンとなる。このためＥＯＲの
出力は”１”となり検出信号１７にパルスが出力され
る。このパネルがコントロール回路に入力されるとコン
トロール回路はラッチイネーブル信号３２を出力しラッ
チ２はその時のタップ選択アドレス”ｌ”を記憶する。
さらにタップ選択アドレス３７をインクリメントしてゆ
き”ｍ”に到達したとき再び遅延量がウィンドから外れ
たとする。このとき前回と同様に検出信号１７にパルス
が出力され、コントロール回路はラッチイネーブル信号
３３を出力する。これによりラッチ３はその時のタップ
選択アドレス”ｍ”を記憶する。

【００１９】全加算器はラッチ２とラッチ３を常に加算
しているので、コントロール回路はシフトレジスタ２に
パラレル入力ラッチイネーブル信号３４を出力し、続い
て１ビットシフトをおこなうシフトクロック３５を出力
する。これによりアドレス”ｌ”とアドレス”ｍ”の中
間アドレスがシフトレジスタ２から出力される。この中
間アドレスは”ｌ”と”ｍ”を１対１に内分するアドレ
スである。その後コントロール回路は制御信号３６を切
り換えてセレクタ２からシフトレジスタ２の出力をタッ
プセレクト信号として出力する。以上のように動作する
ことにより、遅延信号１４をウィンドの中心にセットす
ることができる。

【００２０】この調整動作中にリードゲートが再びアサ
ートされた場合、パラレル入力ラッチイネーブル信号３
４が出力される前であれば調整動作を中止し通常状態に
戻ることができる。そしてリードゲートがネゲートされ
た後、再び最初から調整をおこなえばよい。パラレル入
力ラッチイネーブル信号３４が出力されたあとリードゲ
ートがアサートされた場合はシフトクロック３５を出力
し、制御信号３６がシフトレジスタ２の出力を選択した
後、通常状態に戻る。この時間的損失は回路構成により
わずかな時間にすることができる。また、この時間中、
ビジーを示すフラグ３９を外部へ出力することもでき
る。

【００２１】

【発明の効果】本発明によれば、ウィンド幅に相当する
２つのタップアドレスを内分することにより最適な遅延
タップを選択するため、遅延線の遅延時間精度及びその
温特の影響を受けず常に再生データをウィンドの中心に
保持でき、ウィンドマージンが常に最大の状態で再生復
号でき、装置の信頼性を向上できる。

【図面の簡単な説明】

【図１】本発明の実施例の構成を示すブロック図であ
る。

【図２】本発明の一実施例に用いる計算回路のブロック
図である。

【図３】本発明の一実施例に用いる検出回路のブロック
図である。

【図４】本発明の一実施例の動作を示すタイミングチャ
ートである。

【図５】本発明の一実施例の動作を示すタイミングチャ
ートである。

【図６】従来の位相同期回路の構成図である。

【図７】従来の位相同期回路の動作説明図である。

【符号の説明】

１…位相同期回路、 ３…デコー
ダ、４…検出回路、 ５…計算
回路、６…入力信号切換えスイッチ、 ８…タ
ップ付き遅延線、９…信号生成回路、
１１…再生信号、１２…テスト信号、
１３…ＶＣＯクロック、１４…遅延信号、
１５…ラッチデータ信号、１６…ラッ
チクロック信号、 １７…検出信号、１８…
タップセレクト信号、 １９…リードゲート
信号、２０…基準クロック、 ２１…
インクリメントクロック信号、３１…カウントイネーブ
ル信号、 ３２…ラッチイネーブル信号、３３…
ラッチイネーブル信号、３４…パラレル入力ラッチイネ
ーブル信号、３５…シフトクロック、３６…制御信号、
３７…タップ切換えアドレス、
３８…検出回路イネーブル信号、 ３９…フラ
グ、４２…位相差、 ４３…チ
ャージポンプ出力、４４…ＶＣＯ制御電圧、
５１…位相比較器、５２…チャージポンプ、
５３…ループフィルタ、５４…ＶＣＯ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷 健一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 井関 利之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 児島 伸一 群馬県高崎市西横手町111番地株式会社日 立製作所高崎工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】磁気記録装置に記録されたデータ信号を再
   生し復号するときに用いる位相同期回路において、タッ
   プ付き遅延線を含む遅延量調整回路を設け、前記データ
   信号を前記タップ付き遅延線に入力し、前記遅延量調整
   回路は前期タップ付き遅延線のタップをシフトしてゆ
   き、前記データ信号と、前記タップ付き遅延線を通した
   遅延データ信号とを用いて、再生復号の誤り発生の有無
   を判断することにより、前記タップ付き遅延線において
   再生復号可能なタップのうち遅延量が最大のタップと遅
   延量が最小のタップを見つけ、前記遅延量が最大のタッ
   プと前記遅延量が最小のタップを任意の比に内分するタ
   ップを選択することにより前記遅延データ信号の遅延量
   を任意に調整することを特徴とする位相同期回路。
2. 【請求項２】請求項１記載の位相同期回路において、再
   生複号の誤り発生を検出する検出回路をシフトレジスタ
   とExclusive-ORゲートで構成したことを特徴とする位相
   同期回路。
3. 【請求項３】記録媒体のデータを再生するディスク装置
   に用いられる位相同期回路であって、 入力される信号に同期したクロック信号を生成する位相
   同期手段と、 設定された遅延量に従って、前記入力信号を遅延させる
   遅延手段と、 前記クロック信号に基づいて、前記遅延手段によって遅
   延された入力信号からラッチデータを生成するラッチ手
   段と、 前記ラッチデータの中にエラーがあるか否かを判断する
   検出手段と、 前記遅延量を増やす方向に変化させて、前記ラッチデー
   タにエラーが発生した時の遅延量をＥ１として記憶し、
   前記遅延量を前記Ｅ１より減らした遅延量Ｅ２を選定す
   る位相調整手段とを備えてなる位相同期回路。
4. 【請求項４】記録媒体のデータを再生するディスク装置
   に用いられる位相同期回路であって、 入力される信号に同期したクロック信号を生成する位相
   同期手段と、 設定された遅延量に従って、前記入力信号を遅延させる
   遅延手段と、 前記クロック信号に基づいて、前記遅延手段によって遅
   延された入力信号からラッチデータを生成するラッチ手
   段と、 前記ラッチデータの中にエラーがあるか否かを判断する
   検出手段と、 前記遅延量を減らす方向に変化させて、前記ラッチデー
   タにエラーが発生した時の遅延量をＥ１として記憶し、
   前記遅延量を前記Ｅ１より増やした遅延量Ｅ２を選定す
   る位相調整手段とを備えてなる位相同期回路。