JPH0817009B2 - ディジタル信号記録装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオーディオPCM信号を回転ヘッド
により、磁気テープに記録するのに適用されるディジタ
ル信号記録装置に関する。

〔発明の概要〕

この発明では、複数のサンプルからなるエラー訂正符
号等の単位の周波数で記録しようとするディジタル情報
信号のサンプリング周波数が割り切れないディジタル信
号記録装置において、 サンプリング周波数を単位の周波数で除した時の商に
近い整数値である２以上の数値が設定され、記録しよう
とする入力サンプル数の積算値と２以上の数値から選択
されたものの積算値とが比較され、比較出力により単位
に含まれるサンプル数が決定されることにより、オーデ
ィオPCM信号等のディジタル情報信号がエラー訂正符号
等の単位に平均的に含まれ、映像と音声の同期がずれる
ことを防止することができる。

〔従来の技術〕

マトリックス状の２次元配列の情報シンボルに対し
て、その縦方向及び横方向の夫々にエラー検出及びエラ
ー訂正符号例えばリード・ソロモン符号の符号化を行う
エラー訂正符号化装置が知られている。この符号を垂直
方向の列毎に伝送し、受信側では、第１のエラー検出及
びエラー訂正符号により、エラー訂正すると共に、エラ
ーの有無を示すポインタを形成し、次にこのポインタを
参照して第２のエラー検出及びエラー訂正符号により、
エラーを訂正するようになされる。

上述のエラー訂正符号化がされたデータを列毎に伝送
する場合に、同期信号とブロックアドレス等のサブデー
タとが付加されて１ブロックのデータが構成される。例
えば特開昭59-202750号公報には、列毎のデータ及び第
１のエラー訂正符号のパリティデータに対して、同期信
号とCRCコードで独立にエラー検出可能とされたアドレ
スとを付加して１ブロックを形成することが示されてい
る。上記の文献では、第15図Ａに示すように、アドレス
に対しては、CRCでエラー検出可能とされると共に、デ
ータ部（PCMオーディオ信号）に対して、第１のエラー
訂正符号（C1符号と称する）及び第２のエラー訂正符号
（C2符号と称する）の符号化を行っている。

この第15図Ａの符号化の場合には、アドレスに対して
C1符号がかかってないために、エラーに対する保護が不
十分である。

この問題を解決するために、例えば特開昭61-5477号
公報に記載され、第15図Ｂに示されているように、アド
レスに対しても、C1符号の符号化を行うエラー訂正符号
化が考えられている。

第15図Ｂに示すエラー訂正符号化は、ヘッダがアドレ
スのみからなる場合には、有用である。しかし、アドレ
ス以外に、PCMオーディオ信号（メインデータ）がヘッ
ダに含まれる場合には、メインデータに対して、C1符号
のみの符号化しかされず、エラーに対する保護が不十分
な問題がある。アドレスを含めて、ヘッダ全体にC2符号
の符号化を行うことは、C2パリティにより、アドレスが
記録されるデータ領域が失われる不都合がある。

このような問題を解決するために、ヘッダの全体のデ
ータ部と共に、C1符号化すると共に、アドレスを除きヘ
ッダに含まれるメインデータに対してC2符号の符号化を
行うことにより、ヘッダのデータに対する保護を強力と
でき、従って、ヘッダにメインデータを記録することを
可能とできるエラー訂正符号化装置が本願出願人により
提案されている。このエラー訂正符号化装置は、１フィ
ールド分のビデオ信号と、１フィールド分のオーディオ
PCM信号あって、時間軸圧縮されたオーディオPCM信号と
を１回の走査で磁気テープに記録する所謂８ミリVTRに
使用して好適である。

既に実用化されている８ミリVTRは、オーディオPCM信
号のサンプリング周波数を2fh（fh:水平周波数）に選定
していた。従って、フレーム周波数で回転する回転ヘッ
ドとサンプリング系とが同期しており、画像と音声の同
期ずれの問題が生じなかった。しかしながら、従来の８
ミリVTRのサンプリング周波数は、高品質のオーディオ
信号を記録再生する点では、低すぎる問題があり、ま
た、他のディジタルオーディオ機器で採用されているサ
ンプリング周波数（44.1kHz,48kHz,32kHz等）との整合
性が無い問題があった。従って、８ミリVTRにおけるオ
ーディオPCM信号のサンプリング周波数としては、これ
らの周波数（44.1kHz,48kHz,32kHz等）を使用すること
が好ましい。

〔発明が解決しようとする問題点〕

ところが、上記の周波数は、例えばNTSC方式のフィー
ルド周波数（59.94Hz）と整数比の関係にないために、
１フィールド期間に含まれるサンプルデータは、整数個
とならない。従って、８ミリVTRのように、ビデオ信号
とオーディオPCM信号とを同一トラックに記録する時に
は、映像と音声との同期ズレの問題が生じる。

従って、この発明の目的は、サンプリング周波数が符
号化の単位の周波数例えばフィールド周波数で割り切れ
ない場合においても、同期ズレを防止することができる
ディジタル信号記録装置を提供することにある。

〔問題点を解決するための手段〕

この発明は、記録しようとするディジタル情報信号の
サンプリング周波数を回転周波数又は回転周波数の整数
倍の周波数で除した値のサンプル数を回転ヘッドにより
記録媒体に記録するようにしたディジタル信号記録装置
において、 除算の商に近い複数の整数の値のデータを発生する回
路と、 複数のデータを選択的に第１の積算回路に供給するス
イッチ手段と、 サンプリング周波数をカウントし、記録しようとする
サンプルデータの個数を積算する第２の積算回路と、 フィールド周期のタイミングで第１の積算回路の積算
出力と第２の積算回路の積算出力とを比較する比較回路
とを備え、 比較回路の出力によりスイッチ手段及び１トラックと
して記録されるサンプル数を制御するようにしたことを
特徴とするディジタル信号記録装置である。

〔作用〕

ブロックアドレス,ID信号及びデータからなるヘッダ
とメインデータのみからなるデータブロックとにより１
ブロックが形成される。ブロックが複数個並べられたシ
ンボルの２次元的配列を単位としてオーディオPCM信号
が記録される。この２次元配列には、オーディオPCM信
号の１フィールド分のデータが含まれる。この１フィー
ルド分のエラー訂正符号化されたデータは、時間軸圧縮
されて磁気テープに記録される。

NTSC方式の場合には、フィールド周波数が59.94Hzで
あり、サンプリング周波数が48kHzの場合には、サンプ
リング周波数がフィールド周波数で割り切れない。つま
り、（48000÷59.94≒800.8）となる。この商に近い２
以上の整数である数値例えば800及び801が設定される。
記録しようとするオーディオPCM信号のサンプル（ワー
ド）数を計数し、その積算値と上述の数値の選択された
ものの積算値とがフィールド周期で比較される。サンプ
ル数の積算値が設定数値の積算値より大きい時には、80
1が選択され、逆に、サンプル数の積算値が設定数値の
積算値より小さい時には、800が選択される。この選択
されたサンプル数が１フィールド分のデータとして記録
される。従って、１フィールド分のサンプル数が整数で
あっても、平均的には、上述の商に近いサンプル数が記
録されることになり、映像と音声の同期ズレが生じるこ
とを防止することができる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。

a.ブロック構成及びフレーム構成 b.データインターリーブの一例 c.ヘッダの構成例 d.記録再生回路 e.ワード数制御回路 f.変形例 a.ブロック構成及びフレーム構成 第１図は、磁気テープに記録されるデータの１ブロッ
クの構成を示す。１ブロックは、49シンボルからなり、
先頭に１シンボルのブロック同期信号が位置し、次に、
４シンボルのヘッダが位置し、その次に44シンボルのデ
ータ部が位置する。ヘッダは、後述のように、ID信号、
データ又はC2パリティとブロックアドレスADRとこれら
に対する単純パリティ,CRC等のエラー検出コードEDCと
からなる。データ部は、データ（オーディオPCM信号）
又はC2パリティか、データ又はC2パリティ及びC1パリテ
ィとからなる。

第２図に示すように、上述のブロックが100列並べら
れることにより、１フレームが構成される。このマトリ
ックス状のフレーム構成のブロック同期信号を除く縦方
向の48シンボルに（０〜47）のブロック内アドレスが付
され、横方向の100ブロックに対してブロックアドレス
（０〜99）が付される。

ブロックアドレスの（20〜99）及びブロック内アドレ
スの（４〜47）の（44シンボル×80ブロック）には、オ
ーディオPCM信号及びC1パリティが含まれる。後述のよ
うに、１回の回転ヘッドの走査により、ビデオ信号及び
時間軸圧縮されたオーディオPCM信号を磁気テープに記
録するので、オーディオPCM信号の情報量は、１フィー
ルド期間に含まれるものである。NTSC方式の１フィール
ド分のPCMオーディオ信号は、サンプリング周波数が48k
Hzの場合、 となる。この式から明らかなように、サンプリング周波
数がフィールド周波数で割り切れない。この問題を解決
するために、第２図に示すフレーム構成で、記録される
ワード数が800ワードと801ワードとの両者の場合を混在
させている。但し、以下の符号構成の説明では、ワード
数を801ワードとしている。

16ビットのリニア量子化を行う場合には、各ワードが
上位の８ビットと下位の８ビットとに分割され、１シン
ボルが８ビットとされる。また、１ワードが12ビットの
場合には、１シンボルが６ビットとされる。サンプリン
グ周波数は、48kHz以外に44.1kHz或いは32kHzとしても
良い。

左チャンネル及び右チャンネルの２チャンネルのオー
ディオPCM信号（L0〜L800,R0〜R800）の先頭のワードL0
及びR0の上位側のシンボルL0u及びR0uがブロック内アド
レスの１で、ブロックアドレスの97及び99に配置されて
いる。また、下位側のシンボルL0l及びR0lがブロック内
アドレスの３で、ブロックアドレスの97及び99に配置さ
れている。残りの800ワードの内、奇数番目のワードの8
00シンボルがブロックアドレスの（20〜59）に配され、
偶数番目のワードの800シンボルがブロックアドレスの
（60〜99）に配される。

ブロックアドレスの（０〜19）及びブロック内アドレ
スの（４〜47）の（20ブロック×44シンボル）には、第
２のエラー訂正符号（C2符号）のパリティ（C2パリテ
ィ）が含まれる。C2符号は、横方向に整列するシンボル
の４ブロック毎の20シンボルに対して形成される（25,2
0）リード・ソロモン符号である。このC2符号の系列
は、１行に関して、４系列生成されるので、１行には、
（４×５＝20シンボル）のC2パリティが含まれる。従っ
て、ブロックアドレスの（20〜99）及びブロック内アド
レスの（４〜47）の（44シンボル×80ブロック）の全て
のシンボルに対しては、C1符号及びC2符号の符号化がさ
れている。

ブロック内アドレスの０及びブロックアドレスの（０
〜99）には、ヘッダに対するエラー検出コードEDCが含
まれる。このエラー検出コードEDCに対しては、C2符号
の符号化がされない。

ブロック内アドレスの１及びブロックアドレスの（20
〜99）には、ID信号IDu又はデータL0u,R0uが含まれ、こ
のデータから形成されたC2パリティ（５×２＝10シンボ
ル）がブロック内アドレスの１及びブロックアドレスの
（1,3,5,7・・・・17,19）に含まれる。ブロック内アド
レスの１及びブロックアドレスの（0,2,4,6・・・・16,
18）には、ID信号IDlが含まれる。

ブロック内アドレスの２及びブロックアドレスの（０
〜99）には、ブロックアドレスADRが含まれる。ブロッ
クアドレスADRに対しては、C2符号の符号化がされな
い。

ブロック内アドレスの３及びブロックアドレスの（20
〜99）には、ID信号IDl又はデータL0l,R0lが含まれ、こ
のデータから形成されたC2パリティ（５×２＝10シンボ
ル）がブロック内アドレスの３及びブロックアドレスの
（1,3,5,7・・・・17,19）に含まれる。ブロック内アド
レスの３及びブロックアドレスの（0,2,4,6・・・・16,
18）には、ID信号IDlが含まれる。

C1符号の符号化は、全てのブロック（100ブロック）
に対してなされる。C1符号は、（48,44）のリード・ソ
ロモン符号である。このC1符号の系列は、隣接する二つ
のブロックに跨がるようにされる。即ち、隣接する二つ
のブロックのシンボルの系列の偶数番目のシンボルによ
り、一つのC1系列が形成されると共に、奇数番目のシン
ボルにより、他の一つのC1系列が形成される。このよう
に二つのブロックに跨がってC1系列を形成するのは、記
録時に連続する二つのシンボルの境界で発生したエラー
により、一つのC1系列内の２個のシンボルがエラーとな
ることを防止するためである。隣接する二つのブロック
のC1パリティ（８シンボル）は、奇数番目のブロックア
ドレスのブロック内アドレス（40〜47）に配される。

記録時には、データとID信号とからC2パリティが形成
され、次に、これらのデータからC1パリティが形成され
る。再生時には、C1符号により、エラー検出及び又はエ
ラー訂正がされ、エラー訂正できないシンボルに対して
ポインタがセットされ、このポインタを参照してC2符号
のエラー検出及びエラー訂正がなされる。また、再生時
には、エラー検出コードEDCにより、ヘッダに関しての
エラー検出がなされる。

C2符号の生成に関して、第３図を参照して、再度説明
する。第３図に示すように、ブロック内アドレス（0,1,
・・・47）をｌとして表し、ブロックアドレス（0,1,・
・・99）をｋとして表す。（ｌ＝０）及び（ｌ＝２）で
は、C2符号の符号化がされない。（ｌ＝１）では、デー
タL0u及びR0uが含まれるC2系列のみが形成される。（ｌ
＝３）では、データL0l及びR0lが含まれるC2系列のみが
形成される。（ｌ＝４〜47）では、全てのデータに対し
て、C2系列が形成される。

b.データインターリーブの一例 第４図及び第５図は、NTSC方式の１フィールド分の80
1ワード（＝1602シンボル）のデータのインターリーブ
を示す。第４図Ａは、ブロックアドレスの（０〜59）の
データ構成を示し、第４図Ｂは、ブロックアドレスの
（60〜99）を示し、第５図は、ブロックアドレスの20及
び21を詳細に示す。

前述のように、ブロックアドレスの97及び99で、ブロ
ック内アドレスの１及び３には、２ワードの４個のシン
ボル（L0u,L0l,R0u,R0l）が位置され、ブロックアドレ
スの（20〜59）には、奇数番目のワード（L1〜L799,R1
〜R799）が配され、ブロックアドレスの（60〜99）に
は、偶数番目のワード（L2〜L800,R2〜R800）が配され
ている。奇数番目のワードと偶数番目のワードの記録位
置を離すことにより、連続するワードがエラーワードと
なることが防止されている。

奇数番目のワードのシンボルのインターリーブを例に
説明すると、第４図Ａ及び第５図に示すように、ブロッ
ク内アドレスの４及び６からデータを順次配列する。こ
の場合、上位側のシンボル（L1u,R1u,L3u,R3u・・・R19
u）をブロック内アドレスの４の偶数番目のブロックア
ドレス（20,22,24,26・・・58）に順次配し、下位側の
シンボル（L1l,R1l,L3l,R3l・・・R19l）をブロック内
アドレス６の偶数番目のブロックアドレス（20,22,24,2
6・・・58）に順次配する。次の奇数番目のシンボル
は、ブロック内アドレスの５及び７に上述と同様に配さ
れる。このようにデータの配列が繰り返されると、ブロ
ックアドレスの59のブロック内アドレス37及び39にR799
u及びR799lが位置することになる。

また、第５図においてP00〜P13は、ブロックアドレス
の20及び21の二つのブロックに関するC1パリティを示
す。即ち、ブロックアドレス20及び21の二つのブロック
において、偶数番目のブロック内アドレスに位置する48
シンボルから（48,44）のリード・ソロモン符号（C1符
号）のパリティP00,P01,P02,P03が形成され、奇数番目
のブロック内アドレスに位置する48シンボルから（48,4
4）のリード・ソロモン符号（C1′符号）のパリティP1
0,P11,P12,P13が形成される。

奇数番目のワードと同様に、第４図Ｂに示すように、
偶数番目のワードが配列される。ブロックアドレスの99
のブロック内アドレス37及び39には、Ｒチャンネルの最
後のワードのシンボルR800u及びR800lが配置される。第
４図及び第５図に示すインターリーブに依れば、各チャ
ンネルの偶数番目のワード系列及び奇数番目のワード系
列の各々で隣合うワードの記録位置が４ブロック離され
ると共に、１ワードの上位側シンボル及び下位側シンボ
ルが連続して記録されることが防止され、バーストエラ
ーの影響が軽減化されている。

c.ヘッダの構成例 第６図Ａは、１ブロックのヘッダの部分を示す。ヘッ
ダは、２シンボルのID信号IDu及びIDlと１シンボルのブ
ロックアドレスADRとこれらの３シンボルのエラー検出
コード（EDC）のパリティ例えば単純パリティとからな
る。このエラー検出コードは、ブロック同期信号の検出
にも用いられる。第６図Ｂは、１シンボルが６ビットの
場合の３シンボルIDu,IDl,ADRの夫々の情報を示してい
る。また、第６図Ｃは、１シンボルが８ビットの場合の
３シンボルIDu,IDl,ADRの夫々の情報を示している。

ブロックアドレスADRの最下位ビットが“0"即ち、偶
数番目のブロックでは、ADRの６ビットとIDlの下位の２
ビットの計８ビットにより、ブロックアドレスが示され
る。IDlの上位の４ビットがフレームアドレスとされ
る。フレームアドレスは、複数のトラックを跨がって回
転ヘッドが走査する高速再生時のフレームの識別に使用
される。IDuの下位の３ビットがトラックアドレスとさ
れる。トラックアドレスは、１トラックが６チャンネル
に分割される時のチャンネルの識別に使用される。IDu
の上位の３ビットがID信号とされる。このID信号は、頭
出しの信号、タイムコード等に使用できる。

ブロックアドレスADRの最下位ビットが“1"即ち、奇
数番目のブロックアドレスでは、ADRの６ビットがブロ
ックアドレスとして使用される。６ビットでは、ブロッ
クアドレスを表現するのにビット数が不足するが、前後
のブロックのブロックアドレスを用いた内挿によって、
正しいブロックアドレスを復元することができる。IDu
は、ID信号又はデータの上位側のシンボル（この実施例
では、L0u及びR0u）として使用される。IDlは、ID信号
又はデータの下位側のシンボル（この実施例では、L0l
及びR0l）として使用される。ID信号は、頭出し信号，
タイムコード等である。

上述のID信号として、符号のフレーム構成に含まれる
ワード数を識別するためのIDコードが挿入される。この
実施例では、フレーム構成に800ワード又は801ワードが
含まれるので、両者を区別するためのIDコードが使用さ
れる。

１シンボルが８ビットの場合のヘッダの構成が第６図
Ｃに示されている。ブロックアドレスの最下位ビットが
“0"のブロックでは、８ビットのADRがブロックアドレ
スとされ、IDlがトラックアドレス（３ビット）及びフ
レームアドレス（５ビット）とされ、IDuがID信号に割
り当てられる。ブロックアドレスの最下位ビットが“1"
のブロックでは、８ビットのADRがブロックアドレスと
して使用され、IDu及びIDlの夫々がID信号又はデータに
割り当てられる。

１シンボルが６ビット及び８ビットの何れの場合で
も、ブロックアドレスの最下位ビットが“0"のブロック
には、データが含まれず、従って、上述のように、ヘッ
ダの中のブロックアドレスの最下位ビットが“0"のブロ
ックのシンボルは、C2符号化がされないので、C2パリテ
ィにより、ブロックアドレス，フレームアドレス及びト
ラックアドレスが失われることが防止される。

この発明は、NTSC方式のビデオ信号と付随するオーデ
ィオ信号に限らず、CCIR方式のビデオ信号と付随するオ
ーディオ信号を記録する場合に対しても、適用すること
ができる。CCIR方式では、フィールド周波数が50Hzであ
るため、サンプリング周波数が48kHzの場合の１フィー
ルド分のデータは、960ワード（L0〜L959,R0〜R959）と
なる。

第７図は、CCIR方式にこの発明を適用した場合のフレ
ーム構成を示す。縦方向にブロック同期信号を除いて、
48シンボルが配され、横方向に116ブロックが配され
る。ヘッダの一部に先頭のワードL0及びR0のシンボルが
含まれる。このデータには、C2符号の符号化がされる。
偶数番目のワード及び奇数番目のワードのインターリー
ブ、C1符号の符号化、C2符号の符号化は、NTSC方式の場
合と同様である。

d.記録再生回路 第８図は、この発明を適用することができる回転ヘッ
ド型VTRの記録／再生回路の一例を示す。このVTRは、ビ
デオ信号及びPCMオーディオ信号を１回の走査で磁気テ
ープに記録するものである。

第８図において、25A及び25Bは、一対の回転ヘッドを
示し、回転ヘッド25A及び25Bは、互いに180°の角間隔
を有し、回転軸32を通じてモータ33によりフレーム周波
数fF（NTSC方式の場合で、29.97MHz）で回転されると共
に、その回転周面に対して磁気テープ31が180°以上の
角範囲にわたって斜めに一定速度で走行される。この場
合、回転ヘッド25A及び25Bの回転位相は、記録時には、
記録されるビデオ信号に同期するように、制御され、再
生時には、トラックを正しく走査するようにサーボ制御
される。

従って、第９図Ａに示すように、一つおきのフィール
ド期間Taには、回転ヘッド25Aがトラックのビデオ区間
を走査すると共に、期間Taの前の約（1/5）フィールド
期間にビデオ区間の前のPCM区間を走査する。また、他
の一つおきのフィールド期間Tbでは、回転ヘッド25Bが
トラックのビデオ区間を走査すると共に、期間Tbの前の
約（1/5）フィールド期間にビデオ区間の前のPCM区間を
走査する。

ビデオ信号の記録時には、カラービデオ信号Sc及びモ
ノラルオーディオ信号Smがビデオ記録処理回路21に供給
されて、FM輝度信号と低域変換された搬送色信号とFMオ
ーディオ信号とパイロット信号との周波数多重化信号Sf
が第９図Ｂに示すように、連続して取り出され、この信
号Sfがスイッチ回路22に供給される。

回転軸32にパルス発生手段34が設けられ、回転ヘッド
25A,25Bの回転位相を示すフレーム周期のパルスPgが取
り出され、このパルスPgが整形アンプ35を介して信号形
成回路36に供給される。この信号形成回路36から第９図
Ｃに示すように、期間Ta,Tb毎に反転するパルス信号SW
が形成される。このパルス信号SWがスイッチ回路22に制
御信号として供給され、スイッチ回路22は、期間TaとTb
とで図示の状態と図示と逆の状態とに切り替えられる。
従って、スイッチ回路22からは、第９図Ｄに示すよう
に、信号Sfが期間Ta,Tb毎に交互に取り出される。

周波数多重化信号Sfが記録アンプ23A,23Bを通じ、更
に、スイッチ回路24A,24Bの記録側端子Ｒを通じて回転
ヘッド25A,25Bに供給される。従って、磁気テープ31に
は、期間Ta,Tb毎に信号Sfがビデオ区間として順次記録
される。

更に、ステレオオーディオ信号L,RがPCM記録処理回路
29に供給される。信号SWがパルス形成回路37に供給され
て、第９図Ｅに示すように、信号SWの変化点を基準にし
て回転ヘッド25A及び25Bが各々PCM区間を走査している
期間に“1"となるパルスPsが形成される。このパルスPs
がPCM記録処理回路29に供給されて、第９図Ｆに示すよ
うに、１フィールド期間分の信号L,Rが（Ps＝“1"）の
期間に時間軸圧縮されると共にPCM信号化される。更
に、ディジタル変調されて、PCM信号Ssとして取り出さ
れる。

この信号Ssがフィールド期間Taには、〔スイッチ回路
22→アンプ23B→スイッチ回路24Bの端子Ｒ〕の信号路を
介して回転ヘッド25Bに供給される。期間Tbでは、〔ス
イッチ回路22→アンプ23A→スイッチ回路24Aの端子Ｒ〕
の信号路を介して回転ヘッド25Aに供給される。従っ
て、トラックには、ビデオ区間に信号Sfが記録されるの
に先行してPCM区間に信号Ssが記録される。

一方、再生時には、回転ヘッド25A及び25Bにより、磁
気テープ31のトラックから信号Ss及びSfが交互に再生さ
れる。この再生された信号Ss及びSfがスイッチ回路24A,
24Bの再生側端子Ｐを通じ、更に、再生アンプ26A,26Bを
通じてスイッチ回路27に供給される。信号SWがスイッチ
回路27に制御信号として供給され、スイッチ回路27から
は、信号Sfが連続して取り出されると共に、信号Ssが各
フィールド期間毎に取り出される。

スイッチ回路27からの信号Sfがビデオ再生処理回路28
に供給され、元のカラービデオ信号Sc及びモノラルオー
ディオ信号Smがビデオ再生処理回路28から取り出され
る。スイッチ回路27からの信号SsがPCM再生処理回路30
に供給されると共に、パルスPsがウインドウ信号として
PCM再生処理回路30に供給され、信号Ssから元のステレ
オオーディオ信号L,Rが取り出される。

上述のPCM記録処理回路29の一例について、第10図を
参照して説明する。第10図において、１で示す入力端子
にアナログオーディオ信号が供給される。このアナログ
オーディオ信号がA/D変換器２によってPCM信号に変換さ
れる。A/D変換器２の出力データが加算器３に供給され
る。加算器３には、アドレス,ID発生回路４からのアド
レス信号及びID信号が供給され、これらのアドレス信号
及びID信号がPCMオーディオ信号に付加される。

加算器３の出力信号がRAM5及びRAM6のデータ入力とさ
れる。RAM5及びRAM6の夫々は、符号構成の１フレームの
シンボルを記憶できる容量を有している。RAM5及びRAM6
と関連してアドレス発生回路７とタイミング発生回路８
とが設けられており、シンボル単位でRAM5及びRAM6のデ
ータの書き込み及び読み出しを行うように制御される。
二つのRAM5及びRAM6を設けているのは、一方のRAMにデ
ータを書き込んでいる期間に他方のRAMからデータを読
み出してエラー訂正符号のエンコードを行うためであ
る。また、RAM5及びRAM6により、時間軸圧縮処理がなさ
れる。

RAM5及びRAM6の一方から読み出されたオーディオPCM
信号がC1符号及びC2符号のエンコーダ10に供給され、C1
符号及びC2符号のパリティが形成され、このパリティが
RAM5及びRAM6の一方に書き込まれる。また、パリティ発
生回路９が設けられており、ヘッダに含まれる３シンボ
ルに対するエラー検出コードのパリティが形成される。
エラー訂正符号化の処理が終了すると、パリティシンボ
ル、ブロックアドレス、ID信号、データからなるディジ
タル信号がブロック毎にRAM5又はRAM6から読み出され
て、並列→直列変換器11に供給され，シリアルデータに
変換される。

並列→直列変換器11の出力データがチャンネルエンコ
ーダ12に供給され、ブロックコーディング等のチャンネ
ルエンコーディングの処理を受ける。更に、加算回路13
において、同期発生器14からのブロック同期信号が付加
され、記録アンプ15を介して、出力端子に記録PCM信号
として取り出される。

e.ワード数制御回路 PCM記録処理回路29には、第11図に示すように、符号
構成の１フレームに含まれるワード数を800ワードと801
ワードとに制御するためのワード数制御回路41がアドレ
ス発生回路４及びタイミング発生回路８と関連して設け
られている。符号構成の１フレームに含まれるワード数
が800ワードの時には、例えばL800及びR800のワードが
記録されずに、これらのワードに代えてダミーデータと
してのゼロデータが記録される。

ワード数制御回路41には、クロック発生回路42からの
クロック信号とワード数判定回路44からの判定信号SJと
が供給される。また、クロック発生回路42で形成された
サンプリングクロック（周波数fs）がワード数判定回路
44に供給される。ワード数判定回路44の判定出力がワー
ド数制御回路41に供給される。ワード数制御回路41は、
符号構成の１フレームに含まれるワード数が800ワード
か801ワードかを指定する判定出力に基づいてアドレス
発生回路４及びタイミング発生回路８を制御する。更
に、クロック発生回路42には、端子43からNTSC方式のフ
レーム周波数fFの信号が供給される。

クロック発生回路42からのサンプリングクロックは、
A/D変換器２に供給され、アナログオーディオ信号をデ
ィジタル化するのに使用される。また、オーディオPCM
信号が外部から供給される時には、この外部オーディオ
PCM信号がサンプルホールド回路に供給され、クロック
発生回路42からのサンプリングクロックによりサンプリ
ングされる。従って、アナログオーディオ信号及びオー
ディオPCM信号の何れの信号も、内部のサンプリングク
ロックに同期している。

第12図は、クロック発生回路42の一例の構成を示す。
クロック発生回路42は、周波数f0の基本クロックを発生
するためのPLLとサンプリング周波数fsを発生するため
のPLLとから構成されている。

サンプリング周波数fs（48kHz,44.1kHz,32kHz）とNTS
C方式の水平周波数fh（15.734265kHz）との関係は、下
式で表される。

fs＝fh/5×32×143×160×1/125×1/384 ＝48,000 fs＝fh/5×32×143×147×1/125×1/384 ＝44,100 fs＝fh/5×32×143×160×2/3×1/125 ×1/384＝32,000 サンプリング周波数fsが48kHzの場合では、上式は、
下記の通り変形される。

525fF/5×32×143×1/125×1/384×480/3×512＝512fs ＝fF×（525×32×143）/5 ×（480×512）／（125×３×384） ＝fF×480480×1/1125×４×480 また、CCIR方式（fh＝15.625kHz）の場合では、 fs＝fh/5×32×144×160×1/125×1/384 ＝48,000 fs＝fh/5×32×144×147×1/125×1/384 ＝44,100 fs＝fh/5×32×144×160×2/3×1/125 ×1/384＝32,000 となる。

第12図において、45で示す位相比較回路には、フレー
ム周波数fFの信号と分周回路47の出力信号とが供給さ
れ、位相比較回路45の出力信号がVCO46に供給される。
分周回路47の分周比N1は、NTSC方式の場合で（N1＝4804
80）とされ、CCIR方式の場合で（N1＝557056）とされ
る。従って、VCO46の出力に発生する基本クロックの周
波数f0は、 f0＝14.4MHz（NTSC方式） f0＝13.926MHz（CCIR方式） となる。

この基本クロックが出力端子48に取り出されると共に
分周回路49に供給される。分周回路49の分周比N2が下記
の値に選定されている。

N2＝1125（NTSC方式） N2＝1088（CCIR方式） 分周回路49の出力信号が位相比較回路50に供給され
る。この位相比較回路50には、分周回路53からの出力信
号が供給される。位相比較回路50の出力信号がVCO51に
制御信号として供給され、VCO51の出力信号が分周回路5
2に供給される。分周回路52の分周比は、1/4とされ、分
周回路52の出力信号が分周回路53に供給される。

分周回路52の出力信号が出力端子54に取り出されると
共に、分周回路55に供給される。分周回路55の分周比が
（1/128）とされ、分周回路55の出力信号が出力端子56
に取り出される。分周回路49の出力信号は、12.8kHzと
なる。分周回路53の分周比N3は、（480:48kHz,441:44.1
kHz,320:32kHz）に選定され、分周回路53から、12.8kHz
の信号が発生する。出力端子54には、128fsの周波数の
信号が得られ、出力端子56には、サンプリング周波数fs
の信号が得られる。

上述のクロック発生回路42からのサンプリング周波数
fsの出力信号が第13図に示すワード数判定回路44の入力
端子61から供給される。カウンタにより構成された62で
示す積算回路が設けられ、積算回路62から積算値NAの出
力信号が発生し、この積算値NAが比較回路63に供給され
る。

64及び65は、800及び801の数値データを発生するデー
タ発生回路を夫々示す。これらのデータ発生回路64及び
65の出力信号がスイッチ回路66に供給され、スイッチ回
路66の出力信号が積算回路67に供給される。積算回路67
からの積算値NBが比較回路63に供給される。比較回路63
は、積算値NA及びNBの大きさを比較し、判定信号SJを発
生する。この判定信号SJが出力端子68に取り出されると
共に、スイッチ回路66に制御信号として供給される。出
力端子68に取り出された判定信号SJがワード数制御回路
41に供給される。

第14図を参照してワード数判定回路44の動作について
説明する。第14図Ａは、フィールド周期のタイミングを
示す。例えば最初にデータ発生回路64からの800の数値
が選択されているとすると、第14図Ｂに示すように、積
算回路67の積算値NBも800となる。一方、積算回路62
は、クッロク発生回路42で形成されたサンプリングクロ
ックを計数し、第14図Ｃに示すように、順次増加する値
の積算値NAを発生する。

フィールド周期のタイミングで積算値NA及びNBが比較
回路63により比較される。例えば（NA＝799,NB＝800）
の場合には、（NA≦NB）のために、第14図Ｄに示すよう
に、“0"の判定信号SJが発生する。（SJ＝“0"）の場合
には、スイッチ回路66がデータ発生回路64からの800の
データを選択し、積算回路67の出力が1600になると共
に、符号の１フレーム内のワード数が800ワードとされ
る。

次のフィールド周期のタイミングで、再び積算値NA及
びNBの比較がされる。この比較時に、（NA＝1601）にな
ると、（NB＝1600）であるため、（NA＞NB）となり、第
14図Ｄに示すように、判定信号SJが“1"となる。従っ
て、スイッチ回路66がデータ発生回路65からの801のデ
ータを選択し、積算回路67の出力が2401になると共に、
符号の１フレーム内のワード数が801とされる。

上述と同様の動作が繰り返され、記録されるワード数
と入力データのワード数とが平均的に一致したものとさ
れる。積算回路62及び積算回路67の値は、有限であるの
で、フィールド周期が所定回数繰り返されると、夫々の
積算値が初期値に戻る。

f.変形例 この一実施例では、２種類の数値データとして、800
及び801を使用しているが、これ以外に、サンプリング
周波数fsをフィールド周波数で除算した時の商に近い数
値例えば800及び802を使用しても良い。また、２種類に
限らず３種類以上の数値を選択的に使用しても良い。

この発明では、リード・ソロモン符号以外のエラー訂
正符号を使用することができる。

〔発明の効果〕

この発明では、ディジタル情報信号の符号構成の１フ
レーム内に含まれるワード数が整数であっても、平均的
にサンプリング周波数をフィールド周波数で除算した商
と等しいワード数の記録を行うことができ、映像と音声
の同期ズレが生じることを防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック構成を示す略線
図、第２図はこの発明の一実施例のフレーム構成を示す
略線図、第３図はC2符号の生成の説明に用いる略線図、
第４図及び第５図はデータのインターリーブの一例の説
明に用いる略線図、第６図はヘッダの構成の説明に用い
る略線図、第７図はフレーム構成の他の例の略線図、第
８図及び第９図はこの発明を適用することができる回転
ヘッド型VTRの記録再生回路の一例のブロック図及びタ
イミングチャート、第10図はPCM記録処理回路の一例の
ブロック図、第11図はワード数制御回路のブロック図、
第12図はクロック発生回路のブロック図、第13図及び第
14図はワード数判定回路のブロック図及びその動作説明
に使用するタイミングチャート、第15図は従来のエラー
訂正符号の説明に用いる略線図である。 図面における主要な符号の説明 1:アナログオーディオ信号の入力端子、4:アドレス,ID
発生回路、5,6:RAM、10:C1,C2エンコーダ、25A,25B:回
転ヘッド、29:PCM記録処理回路、30:PCM再生処理回路、
41:ワード数制御回路、42:クロック発生回路、44:ワー
ド数判定回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】記録しようとするディジタル情報信号のサ
   ンプリング周波数を回転周波数又は上記回転周波数の整
   数倍の周波数で除した値のサンプル数を回転ヘッドによ
   り記録媒体に記録するようにしたディジタル信号記録装
   置において、 上記除算の商に近い複数の整数の値のデータを発生する
   回路と、 上記複数のデータを選択的に第１の積算回路に供給する
   スイッチ手段と、 上記サンプリング周波数をカウントし、記録しようとす
   るサンプルデータの個数を積算する第２の積算回路と、 フィールド周期のタイミングで上記第１の積算回路の積
   算出力と上記第２の積算回路の積算出力とを比較する比
   較回路とを備え、 上記比較回路の出力により上記スイッチ手段及び１トラ
   ックとして記録されるサンプル数を制御するようにした
   ことを特徴とするディジタル信号記録装置。
2. 【請求項２】上記サンプリング周波数を除する周波数が
   カラーテレビジョン方式のフレーム周波数の整数倍の周
   波数であることを特徴とする特許請求の範囲第１項記載
   のディジタル信号記録装置。
3. 【請求項３】回転ヘッドの１回の走査で、オーディオPC
   M信号及びビデオ信号を順次記録媒体に記録することを
   特徴とする特許請求の範囲第１項記載のディジタル信号
   記録装置。